JPWO2010035508A1 - 半導体受光素子およびその製造方法 - Google Patents

半導体受光素子およびその製造方法 Download PDF

Info

Publication number
JPWO2010035508A1
JPWO2010035508A1 JP2010530751A JP2010530751A JPWO2010035508A1 JP WO2010035508 A1 JPWO2010035508 A1 JP WO2010035508A1 JP 2010530751 A JP2010530751 A JP 2010530751A JP 2010530751 A JP2010530751 A JP 2010530751A JP WO2010035508 A1 JPWO2010035508 A1 JP WO2010035508A1
Authority
JP
Japan
Prior art keywords
mesa structure
layer
light receiving
buffer layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010530751A
Other languages
English (en)
Other versions
JP5429175B2 (ja
Inventor
武志 中田
武志 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010530751A priority Critical patent/JP5429175B2/ja
Publication of JPWO2010035508A1 publication Critical patent/JPWO2010035508A1/ja
Application granted granted Critical
Publication of JP5429175B2 publication Critical patent/JP5429175B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281Shape of the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

半導体受光素子(10)は、電気的に半絶縁性または絶縁性を有する基板(11)と、第1導電型の第1バッファ層(12、14)と、光吸収層(15)と、光吸収層(15)上に形成されたエッチングストップ層(18)と、エッチングストップ層(18)上に形成された第2導電型の第2バッファ層(16)と、第1バッファ層(12、14)、光吸収層(15)および第2バッファ層(16)を被覆する保護膜(20)とを備える。第2バッファ層(16)が第1のメサ構造(31)を構成しており、第1バッファ層(12、14)、光吸収層(15)およびエッチングストップ層(18)が第1のメサ構造(31)の直下で第2のメサ構造を構成しており、第2のメサ構造の平面視領域は、第1のメサ構造(31)の平面視領域を包含し、かつ第1のメサ構造(31)の平面視領域よりも広い。

Description

本発明は、フォトダイオードなどの半導体受光素子およびその製造方法に関する。
近年、光ファイバ通信システムの高速化と通信情報量の増大に伴い、フォトダイオードなどの半導体受光素子の高速動作と高信頼性が要求されている。電気的に絶縁性または半絶縁性の基板上に受光素子を形成すれば、素子容量が低減され、高速応答特性を実現することができる。この種の素子構造を有するフォトダイオードは、たとえば、特許文献1(特開2005−328036号公報)や特許文献2(特開2005−129789号公報)に開示されている。
たとえば、特許文献2に開示されているフォトダイオードは、半絶縁性基板の主面上に、n型高濃度キャリア層、n型の光吸収層、n型キャップ層およびp型の受光領域がこの順に積層された積層構造を有する。さらにp側コンタクト電極が、p型の受光領域と電気的に接続されるように形成される。このフォトダイオードはメサ構造(台形断面を持つ構造)を有するので、n側コンタクト電極は、このメサ構造の側面を通じてn型高濃度キャリア層と電気的に接続されるように形成される。
フォトダイオードに関する先行技術文献としては、前述の特許文献1や特許文献2の他に、特許文献3(特開2001−298211号公報)や特許文献4(特開2003−197953号公報)が挙げられる。
特開2005−328036号公報 特開2005−129789号公報 特開2001−298211号公報 特開2003−197953号公報
光吸収層を含むメサ構造を有するフォトダイオードを作製する際に、メサ構造の側面が滑らかにならず、これにより保護膜の膜厚が均一化せずに素子特性を劣化させる場合がある。メサ構造の側面が平滑にならない主な理由は、エッチングによりメサ構造を形成する際、光吸収層とこれに隣接する層との間で横方向のエッチング(サイドエッチング)量が異なる点にある。
図1は、メサ構造を有する半導体受光素子100の構造を示す概略断面図である。この半導体受光素子100では、半絶縁性基板101上に、n型バッファ層102、n型エッチングストップ層103およびメサ構造108が積層されている。メサ構造108は、n型バッファ層104、光吸収層105、p型バッファ層106およびp型コンタクト層107がこの順に積層された構造を有している。このメサ構造108の全体を被覆するように保護膜(パシベーション膜)120が形成されており、この保護膜120の開口部を介してp側電極121がp型コンタクト層107の上面と接するように形成されている。他方、メサ構造108の基端部においては、n側電極122の環状電極部が保護膜120の開口部を介してn型エッチングストップ層103と接するように形成され、コンタクト領域111を構成している。
メサ構造108は、半絶縁性基板101上にエピタキシャル成長された結晶構造を、マスクを用いたエッチングで加工することにより形成される。ここで、n型エッチングストップ層103は、メサ構造108の構成材料のエッチングレートよりも数倍遅いエッチングレートを持つエッチングストッパとして機能する。それ故、エッチングの進行をn型エッチングストップ層103で停止させることができる。しかしながら、図1に示されるように、光吸収層105と、これに隣接するn型バッファ層104やp型バッファ層106との間のサイドエッチング量の違いにより、メサ構造108の側壁が平滑にならない。例えば、異なる材料を用いて、図9に示すように、基板907上に第一の半導体層906と第二の半導体層905と第三の半導体層904と第四の半導体層903と第五の半導体層902とからなる5つの層を積層し、マスク901をして選択比のあるエッチング液にてメサ構造108を形成した場合、材料が異なることで、メサ側壁の形状はサイドエッチング量の差違910に応じて段差が生じる。また、同一の材料によりメサ構造を形成した場合であっても、メサ構造の上部に配置されているか、基板907の近傍に配置されているかでサイドエッチング量に違いが生じる。したがって、特に、サイドエッチング量の小さな材料の直下に積層されたサイドエッチング量の大きな材料の側壁は、サイドエッチング量の差違が顕著に現れ、上部層がひさしのように張り出す。このようにして形成されたメサ構造に保護膜908を形成した場合、成膜の手法にも依存するが、材料供給や成膜方向に指向性がある場合には、表面に均一に保護膜を形成することが難しい(図10中911)。特に、プラズマCVDのように材料の供給に指向性が認められる場合にはこれらの影響が大きく、図10に示すように、ひさしの付近にて膜厚が他の領域と比較して薄くなったり、組成がずれたりして、保護膜120の膜厚が均一にならない。このことが、半導体受光素子100の素子特性を低下させ、歩留まりを低下させることとなる。p型バッファ層106がひさしのように張り出す場合、光吸収層105と、光吸収層105の上層のp型バッファ層106との境界115において保護膜120の膜厚が不均一となるため、素子特性の低下の問題は、より深刻になる。
図2は、他のメサ構造を有する半導体受光素子200の構造を示す概略断面図である。この半導体受光素子200では、半絶縁性基板201上に、n型バッファ層202およびメサ構造203が積層されている。メサ構造203は、n型バッファ層204、光吸収層205、p型バッファ層206およびp型コンタクト層207がこの順に積層された構造を有している。このメサ構造203の全体を被覆するように保護膜(パシベーション膜)220が形成されており、この保護膜220の開口部を介してp側電極221がp型コンタクト層207の上面と接するように形成されている。他方、メサ構造203を囲む環状溝部にはn側電極222が形成されている。このn側電極222がn型バッファ層202を介してメサ構造203と電気的に接続される。なお、基板201の裏面には反射防止膜であるARコート225が設けられている。
メサ構造203は、半絶縁性基板201上にエピタキシャル成長された結晶構造を、マスクを用いてエッチングして環状溝部を形成することにより形成される。ここで、エッチングされる結晶構造は、複数の組成の異なる結晶層からなるが、これら結晶層のエッチングレートが同程度となるエッチング条件が選択されるので、これら結晶層は、エッチングレートに関して非選択的にエッチング(以下、「非選択エッチング」と呼ぶ。)されることとなる。このような非選択エッチングを使用すれば、図2に示されるように、メサ構造203の側壁を平滑にすることが可能である。
n側電極222をn型バッファ層202を介してメサ構造203と電気的に接続しなければならないため、環状溝部の最深部をn型バッファ層202の途中部に留める必要がある。よって、歩留まり向上のためには、図2に示されるように、n型バッファ層202の厚みを比較的大きくし、エッチング時間を精度良く制御することが必要である。しかしながら、n型バッファ層202を厚くすると、エピタキシャル結晶成長時間の増加や、原料の消費量の増加が生じて製造コストが上昇する。他方、n型バッファ層202を薄くすれば、オーバーエッチングを回避するためのエッチング条件の許容範囲が狭くなり、また、最適なエッチング条件を見つけ出しその条件をテストする作業が必要となることから、製造コストが上昇する。よって、n型バッファ層202の膜厚には、製造コストを考慮した最低膜厚が厳然として存在する。
上記に鑑みて本発明の目的は、絶縁性または半絶縁性の基板上にメサ構造を有する半導体受光素子であって、素子特性の劣化を回避し得る構成を持つ半導体受光素子を提供することである。
本発明の他の目的は、絶縁性または半絶縁性の基板上にメサ構造を有する半導体受光素子の製造方法であって、製造コストを上昇させずに素子特性の劣化を回避し得る半導体受光素子の製造方法を提供することである。
本発明によれば、電気的に半絶縁性または絶縁性を有する基板と、前記基板の主面上に形成された第1導電型の第1バッファ層と、前記第1バッファ層上に形成され、かつ入射光に応じて電子・正孔対を生成する光吸収層と、前記光吸収層上に形成されたエッチングストップ層と、前記エッチングストップ層上に形成され、かつ前記第1導電型とは逆の第2導電型の第2バッファ層と、前記第1バッファ層と電気的に接続された第1電極と、前記第2バッファ層と電気的に接続された第2電極と、前記第1バッファ層、前記光吸収層および前記第2バッファ層を被覆する保護膜と、を備えた半導体受光素子が提供される。この半導体受光素子では、少なくとも前記第2バッファ層が第1のメサ構造を構成しており、前記第1バッファ層、前記光吸収層および前記エッチングストップ層が前記第1のメサ構造の直下で第2のメサ構造を構成しており、前記第2のメサ構造の平面視領域は、前記第1のメサ構造の平面視領域を包含し、かつ前記第1のメサ構造の平面視領域よりも広い。
本発明によれば、電気的に半絶縁性または絶縁性を有する基板の主面上に、第1導電型の第1バッファ層と、入射光に応じて電子・正孔対を生成する光吸収層と、エッチングストップ層とをこの順に積層する工程と、前記エッチングストップ層上に、前記第1導電型とは逆の第2導電型の第2バッファ層を含む積層構造を形成する工程と、前記エッチングストップ層をエッチングストッパとして用いて前記積層構造を選択的にエッチングすることにより第1のメサ構造を形成する工程と、前記エッチングストップ層、前記光吸収層および前記第1バッファ層をエッチングすることにより第2のメサ構造を形成する工程と、前記第1バッファ層と電気的に接続される第1電極を前記第2のメサ構造の端部に形成する工程と、前記第2バッファ層と電気的に接続される第2電極を前記第1のメサ構造上に形成する工程と、を備える半導体受光素子の製造方法が提供される。
上記の通り、本発明による半導体受光素子は、第1のメサ構造を被覆する保護膜の膜厚を均一化することができ、第2のメサ構造の外周端から離れた位置に光電変換領域を設けることができる構成を有している。したがって、高い信頼性と歩留まり向上とを実現し得る半導体受光素子を提供することが可能である。
本発明による半導体受光素子の製造方法は、第1のメサ構造を被覆する保護膜の膜厚を均一化することができ、さらに、エッチング条件を最適化すれば、第2のメサ構造を被覆する保護膜の膜厚を均一化することもできる。しかも、第2電極と第2バッファ層との間の電気的接続を確実に確保することが可能である。したがって、製造コストを上昇させずに素子特性の劣化を回避して、高い信頼性と歩留まり向上と低コスト化とを実現し得る半導体受光素子の製造方法を提供することが可能である。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
メサ構造を有する半導体受光素子の構造を示す概略断面図である。 他のメサ構造を有する半導体受光素子の構造を示す概略断面図である。 本発明に係る第1の実施形態の半導体受光素子の外観を概略的に示す斜視図である。 図3の半導体受光素子の4a−4a線に沿った概略断面図である。 本発明に係る第2の実施形態の半導体受光素子の外観を概略的に示す斜視図である。 図5の半導体受光素子の6a−6a線に沿った概略断面図である。 本発明に係る第3の実施形態の半導体受光素子の外観を概略的に示す斜視図である。 図7の半導体受光素子の8a−8a線に沿った概略断面図である。 関連する技術を説明する図である。 関連する技術を説明する図である。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。
(第1の実施形態)
図3は、本発明に係る第1の実施形態の半導体受光素子10の外観を概略的に示す斜視図であり、図4は、図3の半導体受光素子10の4a−4a線に沿った概略断面図である。
図4に示されるように、半導体受光素子10は、電気的に半絶縁性または絶縁性を有する基板11の主面上に形成された第1導電型(n型)のバッファ層12,14を有する。バッファ層14上には、入射光に応じて電子・正孔対を生成する光吸収層15が形成されており、この光吸収層15上には、i型エッチングストップ層18を介して、第1導電型とは逆の第2導電型(p型)のバッファ層16を含む第1のメサ構造31が形成されている。これら光吸収層15、i型エッチングストップ層18および第1のメサ構造31を被覆するように保護膜(パシベーション膜)20が成膜されている。また、バッファ層12と電気的に接続されるようにn側電極22が形成されるとともに、第1のメサ構造31上でp型バッファ層16と電気的に接続されるようにp側電極21が形成されている。このような構成により、p側電極21とn側電極22との間にpin接合が構成される。
第1のメサ構造31は、i型エッチングストップ層18上に、i型バッファ層23、p型バッファ層16およびp型コンタクト層17がこの順で積層された構造を有する。i型エッチングストップ層18は、光吸収層15とi型バッファ層23との間に介在する真性半導体層、または、ノンドープに近いキャリア濃度を有する半導体層である。具体的には、i型エッチングストップ層18のキャリア濃度は、1E16cm−3以下とする。こうすることで、p側電極21とn側電極22との間に逆バイアスを印加した際、光吸収層15に電圧が印加され、第1のメサ構造31の直下にある部分のみが光吸収した信号を高速に電気信号に変換することができる。基板11がInP基板である場合、i型エッチングストップ層18は、InPに格子整合するIn(1−x)Ga(x)As(y)P(1−y)(0≦x≦0.48、0≦y≦1)とし、第1のメサ構造を構成する半導体層(p型バッファ層16、p型コンタクト層17及びi型バッファ層23)をInPに格子整合するIn(1−p−q)Ga(p)Al(q)As(0≦p≦0.48、0≦q≦0.48)とすることが好ましい。このとき、これら半導体層の材料として、各半導体のバンドギャップが信号光(〜1.2μm)より大きくなるように組成比を選択するとより好ましい。具体的には、i型エッチングストップ層18では、Ga組成を20%以下とし、As組成を44%以下とするとより好ましい。こうすることで、このi型エッチングストップ層18は、第1のメサ構造31のエッチング工程の際に、第1のメサ構造31の構成材料のエッチングレートよりも数倍遅いエッチングレートを有するので、エッチングストッパとして機能することができる。
図4に示されるように、バッファ層12,14、光吸収層15およびi型エッチングストップ層18からなる積層構造は、第1のメサ構造31の直下で第2のメサ構造を構成している。この第2のメサ構造の外周端部のコンタクト領域CAで、n側電極22はバッファ層12と電気的に接続されている。
図3および図4に示されるように、この第2のメサ構造は、受光部A1、接続部A2および電極パッド部A3からなる。受光部A1は、第1のメサ構造31の直下に位置し、かつ、受光部A1の平面視領域(平面視形状が占める領域)は、第1のメサ構造31の平面視領域を包含している。一方、電極パッド部A3は、第1のメサ構造31とは基板11の面内方向に離間して形成されており、電極パッド部A3の端部を含む全表面には、n側電極22が成膜されている。
接続部A2は、基板11の面内方向に長手方向を有する細長形状を有し、電極パッド部A3と受光部A1とを基板11の面内方向に接続するものである。受光部A1の外周端は、接続部A2の長手方向一端と連続的に接続されており、電極パッド部A3の外周端は、接続部A2の長手方向他端と連続的に接続されている。図3に示されるように、接続部A2と受光部A1と電極パッド部A3とは、ダンベル形状を有している。
また、図3に示されるように、受光部A1、接続部A2および電極パッド部A3からなる第2のメサ構造の平面視領域は、第1のメサ構造31の平面視領域を包含し、かつ第1のメサ構造31の平面視領域よりも広い。このため、第1のメサ構造31の外周端と第2のメサ構造の外周端との間には段差が存在し、第2のメサ構造の受光部A1は、第1のメサ構造31の外周端に対して張り出し部分32を有する。
上記構成を有する半導体受光素子10の製造方法は、以下の(a)〜(f)の基本工程からなる。
(a)電気的に半絶縁性または絶縁性を有する基板11の主面上に、第1導電型(n型)の第1バッファ層と、入射光に応じて電子・正孔対を生成する光吸収層と、i型エッチングストップ層とをこの順に積層する工程。
(b)i型エッチングストップ層上に、第1導電型とは逆の第2導電型(p型)の第2バッファ層を含む積層構造を形成する工程。
(c)前記i型エッチングストップ層をエッチングストッパとして用いて前記積層構造を選択的にエッチングすることにより、図4に示す第1のメサ構造31を形成する工程。
(d)前記i型エッチングストップ層、前記光吸収層および前記第1バッファ層をエッチングすることにより、図4に示すように加工されたバッファ層12,14、光吸収層15およびi型エッチングストップ層18からなる第2のメサ構造を形成する工程。
(e)バッファ層12と電気的に接続されるn側電極22を第2のメサ構造の端部に形成する工程。
(f)バッファ層16と電気的に接続されるp側電極21を第1のメサ構造31上に形成する工程。
以下、半導体受光素子10の好適な製造方法をより詳細に説明する。
基板11としては、たとえば、GaAs基板やInP基板などの、鉄(Fe)がドープされたIII−V族化合物半導体基板を使用すればよい。あるいは、半絶縁性を有するように不純物が導入されたInP基板もしくはGaAs基板を基板11として使用することができる。この基板11上には、分子線エピタキシ(MBE)法や有機金属気相エピタキシ(MOVPE)法により、バッファ層12,14、光吸収層15、i型エッチングストップ層18、i型バッファ層23、p型バッファ層16およびp型コンタクト層17を構成する結晶層が順次エピタキシャル成長される(工程(a)〜(b))。これらエピタキシャル結晶層の構成材料としては、たとえば、InP,GaInP,AlInP,AlGaInP,InGaAs,InAlAs,InAlGaAsおよびInGaAsPが挙げられる。光吸収層15の構成材料には、半導体受光素子10に入射される信号光の波長に対応するエネルギーよりも小さなバンドギャップを持つ材料を使用すればよい。
具体的には、基板41としてFeがドープされたInP基板を、n型バッファ層12,14としてn型InP層を、光吸収層15としてノンドープi型InGaAs層を、i型エッチングストップ層18としてノンドープInP層を、i型バッファ層23としてi型InAlAs層を、p型バッファ層16としてp型InAlAs層を、p型コンタクト層17としてp型InGaAs層を、それぞれ使用することができる。n型バッファ層12の厚みは、0.1μm以上、2μm以下で作製すればよい。抵抗を下げる観点と作製能率を向上させる観点から、0.2μm以上、1μm以下で作製するのがさらに好ましい。光吸収層15の厚みは、たとえば、約0.1μm〜2.0μmの範囲内であればよい。また、i型バッファ層23の膜厚は、約0.5μm以下とすればよい。
次に、基板11上にエピタキシャル成長された積層構造上にマスクパターンを形成し、これを用いたウェットエッチングを実行して第1のメサ構造31を形成する(工程(c))。i型エッチングストップ層18がノンドープInP層の場合、エッチャント液としては、InP層のエッチングレートが低くなるクエン酸系またはリン酸系の液を使用することができる。第1のメサ構造31が形成された後、マスクパターンは除去される。
本実施形態の第1のメサ構造31の平面視領域は円形状を有しており、その大きさは受光領域の大きさとほぼ同一になる。受光領域の直径(受光径)は、約8μm〜80μmの範囲内であればよく、たとえば、約20μmとすることができる。受光径を20μmにする場合、第1のメサ構造31の平面視領域の直径が20μmに設定されるようにマスクパターンを形成すればよい。
次に、第1のメサ構造31を被覆するマスクパターンを形成し、これを用いた非選択エッチングを実行して第2のメサ構造を形成する(工程(d))。すなわち、加工前のi型エッチングストップ層、光吸収層および第1バッファ層のエッチングレートが同程度となるエッチング条件(エッチャントの種類や温度条件など)を使用したウェットエッチングが実行される。これにより、第2のメサ構造の側壁を平滑にすることができる。エッチング液として、たとえば、臭素の水溶液、あるいは、臭素とメタノールの混合液を使用すればよいが、これに限定されるものではない。第2のメサ構造が形成された後、マスクパターンは除去される。
この結果、図3に示されるようなダンベル形状の第2のメサ構造が形成される。また、図4に示されるように、第1のメサ構造31と第2のメサ構造との間に段差が形成され、張り出し部分32が形成される。この張り出し部分32の長さd2の下限は作製精度に依存するので、コンタクトマスクを使用してメサ構造を形成するのであれば、長さd2を5μm以上に設定することが望ましい。作製精度がより高い方法(たとえば、投影型の露光装置を用いた方法)でメサ構造を形成する場合には、長さd2の下限を1μm程度に設定することが可能である。
また、張り出し部分32の長さd2は、約10μmにすればよいが、これに限定されるものではない。長さd2を、半導体受光素子10の駆動時に形成される空乏層の厚み以上に設定すれば、受光部A1の側壁での電界低減効果を生じさせることができる。空乏層は、i型バッファ層23、光吸収層15およびi型エッチングストップ層18を含む領域に形成される。通常、空乏層の厚みは5μm以下となるように設計されるため、長さd2が少なくとも5μm程度あれば、多くの場合、この電界低減効果を起こすことができる。よって、長さd2は、5μm以上50μm以下の範囲内に収まるように設計すればよい。
他方、空乏層の厚みd3が5μmを超える場合、受光部A1の側壁での電界低減効果を生じさせるために、張り出し部分32の長さd2がd3を超えるように設計することが望ましい。
第2のメサ構造の接続部A2は、5μm〜10μmの幅と、10μm〜200μmの長さとを有するように形成される。接続部A2の長さは、半導体受光素子10の素子サイズに応じて決まる。一般的な素子サイズは、200μm×200μm〜500μm×500μm程度であるので、半導体受光素子10の素子サイズを、たとえば、300μm×300μm程度に設定すればよい。
図3に示されるように、第2のメサ構造の受光部A1の平面視領域は円形状を有している。暗電流による影響を抑制するために、接続部A2の平面視領域の幅Dwは、受光部A1の周長の10%以下であり、かつ5μm以上にすることが望ましい。受光部A1の周長が125.6μm(=2×3.14×20μm)である場合、当該周長の10%である12μmまたはその近傍の値に幅Dwを設定することができる。
上記の如き第2のメサ構造を形成した後は、この第2のメサ構造と第1のメサ構造31とを被覆する保護膜(パシベーション膜)20を形成する。この保護膜20は、たとえば、プラズマCVD法でシリコン窒化膜などの絶縁膜を堆積して形成すればよい。フォトリソグラフィ技術を用いたエッチングにより、この絶縁膜にはp側電極用の開口部が形成されると同時に、電極パッド部A3の側壁を含む端部の絶縁膜が除去される。
次に、真空蒸着法やスパッタ法により、第2のメサ構造の端部においてn型バッファ層12と電気的に接続されるn側電極22が形成される(工程(e))。同時に、第1のメサ構造31の上に、p型コンタクト層17を介してp型バッファ層16と電気的に接続されるp側電極21が形成される(工程(f))。その後、研磨、電極配線およびAR膜形成などの後工程が実行される。
上記のように作製された半導体受光素子10が奏する効果は、以下の通りである。
半導体受光素子10は、光吸収層15とp型バッファ層16との間にi型エッチングストップ層18が介在しているので、i型エッチングストップ層18をエッチングストッパとして用いたエッチングにより、p型バッファ層16を含む第1のメサ構造31を形成することができる。これにより、第1のメサ構造31と第2のメサ構造とに異なるエッチング条件(エッチャントの種類や温度条件など)を適用することができるため、第2のメサ構造の形成時には、光吸収層15及びその下層にあるn型バッファ層14のメサ側壁を平滑化できるエッチング条件を採用することができる。したがって、光吸収層15の上下の層が横に張り出すことを防ぐことができ、光吸収層15とn型バッファ層14との境界を均一に保護膜20で覆うことができる。また、第2のメサ構造を形成するためのエッチング条件の許容範囲を広くすることができるため、光吸収層15とは組成が大きく異なる第1のメサ構造31の側壁を平滑化して、この第1のメサ構造31を被覆する保護膜20の膜厚を均一化することができる。
また、第2のメサ構造の側壁を平滑化するようにエッチング条件を最適化することも可能である。上記製造方法によれば、光吸収層15の上方に位置するエッチングストップ層18を用いて第1のメサ構造31が形成され(工程(c))、その後、i型エッチングストップ層18、光吸収層15およびバッファ層12,14を非選択エッチングして第2のメサ構造が形成されている(工程(d))。よって、第2のメサ構造の側壁を平滑化し、この第2のメサ構造を被覆する保護膜20の膜厚を均一化することができる。
なお、第1のメサ構造31に対するエッチング条件とは無関係に光吸収層15の材料を選択することができるので、光吸収層の材料選択の自由度の拡大も可能である。
さらに、第2のメサ構造の平面視領域は、第1のメサ構造31の平面視領域よりも広いため、第1のメサ構造31と第2のメサ構造との間に段差が存在し、第2のメサ構造の外周端は、第1のメサ構造の外周端よりも外側に位置することになる。入射光に応じて電子・正孔対を生成する光電変換領域は、第1のメサ構造31の直下の領域およびその近傍に限定される。よって、この光電変換領域は、第2のメサ構造の外周端から離れた位置に設けられるため、たとえ第2のメサ構造の側壁に形成された保護膜20の膜厚が不均一であっても、光電変換領域がその不均一の影響を受ける可能性を小さくすることができる。
n側電極22は、第2のメサ構造の端部を介してn型バッファ層12と電気的に接続されるため、たとえn型バッファ層12が薄膜であってもn側電極22とn型バッファ層12との間の電気的接続を確実に確保することができる。よって、オーバーエッチングによる素子不良が発生しないため、エッチング条件設定も容易となり、歩留まりが向上する。また、n型バッファ層12を薄膜化することにより製造コストを低減することが可能である。
また、半導体受光素子10は、光吸収層15の上方に位置するi型エッチングストップ層18を用いて第1のメサ構造31を形成し、その後、エッチングストップ層18、光吸収層15およびn型バッファ層12をエッチングして第2のメサ構造を形成する。それ故、これら第1のメサ構造31と第2のメサ構造とに異なるエッチング条件(エッチャントの種類や温度条件など)を適用することができる。よって、第1のメサ構造31を形成するためのエッチング条件の許容範囲が広いため、光吸収層15とは組成が大きく異なるp型バッファ層16を含む第1のメサ構造31の側壁を平滑化して、この第1のメサ構造31を被覆する保護膜20の膜厚を均一化することが可能である。
また、光吸収層15およびn型バッファ層12のエッチングレートが同程度となるような非選択的なエッチング条件を適用することにより、第2のメサ構造の側壁を平滑化し、この第2のメサ構造を被覆する保護膜20の膜厚を均一化することができる。さらに、第1のメサ構造31に対するエッチング条件とは無関係に光吸収層15の材料を選択することができるので光吸収層15の材料選択の自由度の拡大が可能となる。
さらに、本実施形態による製造方法は、n型電極22を第2のメサ構造の端部を介してp型バッファ層16と電気的に接続することができるため、たとえn型バッファ層12が薄膜であってもn型電極22とn型バッファ層12との間の電気的接続を確実に確保することができる。
以上により、高い信頼性、歩留まり向上および製造コストの低減を実現し得る半導体受光素子10およびその製造方法を提供することが可能である。
(第2の実施形態)
次に、本発明に係る第2の実施形態について説明する。図5は、第2の実施形態の半導体受光素子40の外観を概略的に示す斜視図であり、図6は、図5の半導体受光素子40の6a−6a線に沿った概略断面図である。
この半導体受光素子40は、電気的に半絶縁性または絶縁性を有する基板41の主面上に形成された第1導電型(n型)のバッファ層42を有する。このバッファ層42上には、入射光に応じて電子・正孔対を生成する光吸収層45が形成されており、この光吸収層45上には、i型エッチングストップ層48を介して、第1導電型とは逆の第2導電型(p型)のバッファ層46を含む第1のメサ構造61が形成されている。これら光吸収層45、i型エッチングストップ層48および第1のメサ構造61を被覆するように保護膜(パシベーション膜)50が成膜されている。また、バッファ層42と電気的に接続されるようにn側電極52が形成されるとともに、第1のメサ構造61上で、p型コンタクト層47を介してp型バッファ層46と電気的に接続されるようにp側電極51が形成されている。このような構成により、p側電極51とn側電極52との間にpin接合が構成される。
第1のメサ構造61は、i型エッチングストップ層48上に、p型バッファ層46およびp型コンタクト層47がこの順で積層された構造を有する。i型エッチングストップ層48は、光吸収層45とp型バッファ層46との間に介在する真性半導体層、または、ノンドープに近いキャリア濃度を有する半導体層である。このi型エッチングストップ層48のキャリア濃度及び材料の選択は、第1の実施形態のi型エッチングストップ層18と同様にすることができる。また、第1のメサ構造61の材料も第1の実施形態の第1のメサ構造31と同様にすることができる。こうすることで、このi型エッチングストップ層48は、第1のメサ構造61のエッチング工程の際に、第1のメサ構造61の構成材料のエッチングレートよりも数倍遅いエッチングレートを有するので、エッチングストッパとして機能することができる。
図6に示されるように、バッファ層42、光吸収層45およびi型エッチングストップ層48からなる積層構造は、第1のメサ構造61の直下で第2のメサ構造を構成している。この第2のメサ構造の外周端部のコンタクト領域CAで、n側電極52はバッファ層42と電気的に接続されている。
図5および図6に示されるように、この第2のメサ構造は、受光部B1、接続部B2および電極パッド部B3からなる。受光部B1は、第1のメサ構造61の直下に位置し、かつ、受光部B1の平面視領域は、第1のメサ構造61の平面視領域を包含している。一方、電極パッド部B3は、第1のメサ構造61とは基板41の面内方向に離間して形成されており、電極パッド部B3の端部を含む全表面には、n側電極52が成膜されている。さらに、図5に示されるように、電極パッド部B3の平面視領域は、受光部B1の平面視領域を取り囲むように環状に形成されている。そして、接続部B2は、電極パッド部B3の内周端と受光部B1の外周端とを基板41の面内方向に接続するものである。
また、図6に示されるように、受光部B1、接続部B2および電極パッド部B3からなる第2のメサ構造の平面視領域(平面視形状が占める領域)は、第1のメサ構造61の平面視領域を包含し、かつ第1のメサ構造61の平面視領域よりも広い。このため、第1のメサ構造61の外周端と第2のメサ構造の外周端との間には段差が存在し、第2のメサ構造の受光部B1は、第1のメサ構造61の外周端に対して張り出し部分62を有する。
上記構成を有する半導体受光素子40の製造方法は、以下の(a)〜(f)の基本工程からなる。
(a)電気的に半絶縁性または絶縁性を有する基板41の主面上に、第1導電型(n型)の第1バッファ層と、入射光に応じて電子・正孔対を生成する光吸収層と、i型エッチングストップ層とをこの順に積層する工程。
(b)i型エッチングストップ層上に、第1導電型とは逆の第2導電型(p型)の第2バッファ層を含む積層構造を形成する工程。
(c)前記i型エッチングストップ層をエッチングストッパとして用いて前記積層構造を選択的にエッチングすることにより、図6に示す第1のメサ構造61を形成する工程。
(d)前記i型エッチングストップ層、前記光吸収層および前記第1バッファ層をエッチングすることにより、図6に示すように加工されたバッファ層42、光吸収層45およびi型エッチングストップ層48からなる第2のメサ構造を形成する工程。
(e)バッファ層42と電気的に接続されるn側電極52を第2のメサ構造の端部に形成する工程。
(f)バッファ層46と電気的に接続されるp側電極51を第1のメサ構造61上に形成する工程。
以下、半導体受光素子40の好適な製造方法をより詳細に説明する。
基板41としては、第1の実施形態の基板11(図4)と同じものを使用すればよい。この基板41上には、MBE法やMOVPE法により、n型バッファ層42、光吸収層45、i型エッチングストップ層48、p型バッファ層46およびp型コンタクト層47を構成する結晶層が順次エピタキシャル成長される(工程(a)〜(b))。これらエピタキシャル結晶層の構成材料としては、たとえば、InP,GaInP,AlInP,AlGaInP,InGaAs,InAlAs,InAlGaAsおよびInGaAsPが挙げられる。また、光吸収層45の構成材料には、半導体受光素子40に入射される信号光の波長に対応するエネルギーよりも大きなバンドギャップを持つ材料を使用すればよい。
具体的には、基板41としてFeがドープされたInP基板を、n型バッファ層42としてn型InP層を、光吸収層45としてノンドープi型InGaAs層を、i型エッチングストップ層48としてノンドープi型InP層を、p型バッファ層46としてp型InAlAs層を、p型コンタクト層47としてp型InGaAs層を、それぞれ使用することができる。
次に、基板41上にエピタキシャル成長された積層構造上にマスクパターンを形成し、これを用いたウェットエッチングを実行して第1のメサ構造61を形成する(工程(c))。i型エッチングストップ層48がノンドープInP層の場合、エッチャント液としては、InP層のエッチングレートが低くなるクエン酸系またはリン酸系の液を使用することができる。第1のメサ構造61が形成された後、マスクパターンは除去される。
本実施形態の第1のメサ構造61の平面視領域は円形状を有しており、その大きさは受光領域の大きさとほぼ同一である。受光領域の直径(受光径)は、約8μm〜80μmの範囲内であればよく、たとえば、約20μmとすることができる。受光径を20μmにする場合、第1のメサ構造61の平面視領域の直径が20μmに設定されるようにマスクパターンを形成すればよい。
次に、第1のメサ構造61を被覆するマスクパターンを形成し、これを用いた非選択エッチングを実行して第2のメサ構造を形成する(工程(d))。すなわち、加工前のi型エッチングストップ層、光吸収層および第1バッファ層のエッチングレートが同程度となるエッチング条件(エッチャントの種類や温度条件など)を使用したウェットエッチングが実行される。これにより、第2のメサ構造の側壁を平滑にすることができる。エッチング液として、たとえば、臭素の水溶液、あるいは、臭素とメタノールの混合液を使用すればよいが、これに限定されるものではない。第2のメサ構造が形成された後、マスクパターンは除去される。
この結果、図5に示されるように、受光部B1の外周を取り囲む環状の電極パッド部B3を有する第2のメサ構造が形成される。また、図6に示されるように、第1のメサ構造61と第2のメサ構造との間に段差が形成され、張り出し部分62が形成される。この張り出し部分62の長さd2は、少なくとも5μm程度であればよく、好ましくは、5μm〜20μmの範囲内にあればよい。また、長さd2の下限は作製精度に依存するため、コンタクトマスクを使用してメサ構造を形成するのであれば、長さd2を5μm以上に設定することが望ましい。作製精度がより高い方法(たとえば、投影型の露光装置を用いた方法)でメサ構造を形成する場合には、長さd2の下限を1μm程度に設定することが可能である。
また、張り出し部分62の長さd2は、約10μmにすればよいが、これに限定されるものではない。長さd2を、半導体受光素子40の駆動時に形成される空乏層の厚み以上に設定すれば、受光部B1の側壁での電界低減効果を生じさせることができる。空乏層は、p型バッファ層46、i型エッチングストップ層48および光吸収層45を含む領域に形成される。通常、この空乏層の厚みは5μm以下となるように設計されるため、長さd2が少なくとも5μm程度あれば、多くの場合、この電界低減効果を起こすことができる。よって、長さd2は、5μm以上50μm以下の範囲内に収まるように設計すればよい。
他方、空乏層の厚みd3が5μmを超える場合、受光部B1の側壁での電界低減効果を生じさせるために、張り出し部分62の長さd2がd3を超えるように設計することが望ましい。
第2のメサ構造の接続部B2は、5μm程度の幅と、10μm〜50μmの長さとを有するように形成される。
上記の如き第2のメサ構造を形成した後は、この第2のメサ構造と第1のメサ構造61とを被覆する保護膜(パシベーション膜)50を形成する。この保護膜50は、たとえば、プラズマCVD法でシリコン窒化膜などの絶縁膜を堆積して形成すればよい。フォトリソグラフィ技術を用いたエッチングにより、この絶縁膜にはp側電極用の開口部が形成されると同時に、電極パッド部B3の側壁を含む端部の絶縁膜が除去される。
次に、真空蒸着法やスパッタ法により、第2のメサ構造の端部においてn型バッファ層42と電気的に接続されるn側電極52が形成される(工程(e))。同時に、第1のメサ構造61の上に、p型コンタクト層47を介してp型バッファ層46と電気的に接続されるp側電極51が形成される(工程(f))。その後、研磨、電極配線およびAR膜形成などの後工程が実行される。
上記のように作製された半導体受光素子40が奏する効果は、以下の通りである。
上記第1の実施形態と同様に、第2の実施形態の半導体受光素子40は、当該半導体受光素子40の上部に第1のメサ構造61を有し、この第1のメサ構造61の直下に第2のメサ構造を有するので、これら第1のメサ構造61と第2のメサ構造とに異なるエッチング条件(エッチャントの種類や温度条件など)を適用し得る構成を有している。よって、第1のメサ構造61を形成するためのエッチング条件の許容範囲が広いため、光吸収層45とは組成が大きく異なる第1のメサ構造61の側壁を平滑化して、この第1のメサ構造61を被覆する保護膜50の膜厚を均一化することができる。
また、第1の実施形態と同様に、第2のメサ構造の側壁を平滑化するようにエッチング条件を最適化することも可能である。第1のメサ構造61に対するエッチング条件とは無関係に光吸収層45の材料を選択することができるので、光吸収層45の材料選択の自由度の拡大も可能である。
上述の通り、第2のメサ構造の平面視領域は、第1のメサ構造61の平面視領域よりも広いため、第1のメサ構造61と第2のメサ構造との間に段差が存在し、第2のメサ構造の外周端は、第1のメサ構造61の外周端よりも外側に位置することになる。入射光に応じて電子・正孔対を生成する光電変換領域は、第1のメサ構造61の直下の領域およびその近傍に限定される。よって、この光電変換領域は、第2のメサ構造の外周端から離れた位置に設けられるため、たとえ第2のメサ構造の受光部B1の側壁に形成された保護膜50の膜厚が不均一であっても、光電変換領域がその不均一の影響を受ける可能性を小さくすることができる。
n側電極52は、受光部B1と離間した環状の電極パッド部B3を介してn型バッファ層42と電気的に接続されるため、たとえn型バッファ層42が薄膜であってもn側電極52とn型バッファ層42との間の電気的接続を確実に確保することができる。よって、オーバーエッチングによる素子不良が発生しないため、エッチング条件設定も容易となり、歩留まりが向上する。また、n型バッファ層42を薄膜化することにより製造コストを低減することが可能である。
以上により、第2の実施形態においても、高い信頼性、歩留まり向上および製造コストの低減を実現し得る半導体受光素子40およびその製造方法を提供することが可能である。
(第3の実施形態)
次に、本発明に係る第3の実施形態について説明する。図7は、第3の実施形態の半導体受光素子70の外観を概略的に示す斜視図であり、図8は、図7の半導体受光素子70の8a−8a線に沿った概略断面図である。この半導体受光素子70は、光吸収層75とn型バッファ層73との間にp型電界緩和層74およびアバランシェ増倍層79が形成された点を除いて、上記第2の実施形態の半導体受光素子40と類似した構造を有している。
すなわち、第3の実施形態の半導体受光素子70は、電気的に半絶縁性または絶縁性を有する基板71の主面上に形成された第1導電型(n型)のバッファ層72,73を有する。このバッファ層73上には、アバランシェ増倍層79、p型電界緩和層74および光吸収層75が形成されており、この光吸収層75上には、i型エッチングストップ層78を介して、第1導電型とは逆の第2導電型(p型)のバッファ層76を含む第1のメサ構造91が形成されている。これら第1のメサ構造91、i型エッチングストップ層78、光吸収層75、p型電界緩和層74およびアバランシェ増倍層79を被覆するように保護膜(パシベーション膜)80が成膜されている。また、バッファ層72と電気的に接続されるようにn側電極82が形成されるとともに、第1のメサ構造91上でp型バッファ層76と電気的に接続されるようにp側電極81が形成されている。このような構成により、p側電極81とn側電極82との間にpin接合が構成される。
第1のメサ構造91は、i型エッチングストップ層78上に、p型バッファ層76およびp型コンタクト層77がこの順で積層された構造を有する。i型エッチングストップ層78は、光吸収層75とp型バッファ層76との間に介在する真性半導体層、または、ノンドープに近いキャリア濃度を有する半導体層である。このi型エッチングストップ層78のキャリア濃度及び材料の選択は、第1の実施形態のi型エッチングストップ層18と同様にすることができる。また、第1のメサ構造91の材料も第1の実施形態の第1のメサ構造31と同様にすることができる。こうすることで、i型エッチングストップ層78は、第1のメサ構造91のエッチング工程の際に、第1のメサ構造91の構成材料のエッチングレートよりも数倍遅いエッチングレートを有するので、エッチングストッパとして機能することができる。
図8に示されるように、バッファ層72,73、アバランシェ増倍層79、p型電界緩和層74、光吸収層75およびi型エッチングストップ層78からなる積層構造は、第1のメサ構造91の直下で第2のメサ構造を構成している。この第2のメサ構造の外周端部のコンタクト領域CAで、n側電極82はバッファ層72と電気的に接続されている。
図7および図8に示されるように、この第2のメサ構造は、受光部C1、接続部C2および電極パッド部C3からなる。図7に示されるように、電極パッド部C3の平面視領域は、受光部C1の平面視領域を取り囲むように環状に形成されている。そして、接続部C2は、電極パッド部C3の内周端と受光部C1の外周端とを基板71の面内方向に接続するものである。
また、図7に示されるように、受光部C1、接続部C2および電極パッド部C3からなる第2のメサ構造の平面視領域は、第1のメサ構造91の平面視領域を包含し、かつ第1のメサ構造91の平面視領域よりも広い。このため、第1のメサ構造91の外周端と第2のメサ構造の外周端との間には段差が存在し、第2のメサ構造の受光部C1は、第1のメサ構造91の外周端に対して張り出し部分92を有する。
上記構成を有する半導体受光素子70の製造方法は、以下の(a)〜(f)の基本工程からなる。
(a)電気的に半絶縁性または絶縁性を有する基板71の主面上に、第1導電型(n型)の第1バッファ層、アバランシェ増倍層、p型電界緩和層、光吸収層およびi型エッチングストップ層をこの順に積層する工程。
(b)i型エッチングストップ層上に、第1導電型とは逆の第2導電型(p型)の第2バッファ層を含む積層構造を形成する工程。
(c)前記i型エッチングストップ層をエッチングストッパとして用いて前記積層構造を選択的にエッチングすることにより、図8に示す第1のメサ構造91を形成する工程。
(d)前記第1バッファ層、アバランシェ増倍層、p型電界緩和層、光吸収層およびi型エッチングストップ層をエッチングすることにより、図8に示すように加工されたn型バッファ層72,73、アバランシェ増倍層79、p型電界緩和層74、光吸収層75およびi型エッチングストップ層78からなる第2のメサ構造を形成する工程。
(e)n型バッファ層72と電気的に接続されるn側電極82を第2のメサ構造の端部に形成する工程。
(f)p型バッファ層76と電気的に接続されるp側電極81を第1のメサ構造91上に形成する工程。
以下、半導体受光素子70の好適な製造方法をより詳細に説明する。
基板71としては、第1の実施形態の基板11(図4)と同じものを使用すればよい。この基板71上には、MBE法やMOVPE法により、n型バッファ層72,73、アバランシェ増倍層79、p型電界緩和層74、光吸収層75およびi型エッチングストップ層78を構成する結晶相が順次エピタキシャル成長される(工程(a)〜(b))。
具体的には、基板71としてFeがドープされたInP基板を、n型バッファ層72としてn型InP層を,n型バッファ層73としてn型InAlAs層を、アバランシェ増倍層79としてi型InAlAs層を、p型電界緩和層74としてp型InAlAs層を、光吸収層75としてi型InGaAs層を、i型エッチングストップ層78としてi型InP層を、p型バッファ層76としてp型InAlAs層を、p型コンタクト層77としてp型InGaAs層を、それぞれ使用することができる。
次に、基板71上にエピタキシャル成長された積層構造上にマスクパターンを形成し、これを用いたウェットエッチングを実行して第1のメサ構造91を形成する(工程(c))。第1のメサ構造91が形成された後、マスクパターンは除去される。
本実施形態の第1のメサ構造91の平面視領域は円形状を有しており、その大きさは受光領域の大きさとほぼ同一である。受光領域の直径(受光径)は、約8μm〜80μmの範囲内であればよく、たとえば、約20μmとすることができる。受光径を20μmにする場合、第1のメサ構造91の平面視領域の直径が20μmに設定されるようにマスクパターンを形成すればよい。
次に、第1のメサ構造91を被覆するマスクパターンを形成し、これを用いた非選択エッチングを実行して第2のメサ構造を形成する(工程(d))。すなわち、加工前のn型バッファ層、アバランシェ増倍層、p型電界緩和層、光吸収層およびi型エッチングストップ層のエッチングレートが同程度となるエッチング条件(エッチャントの種類や温度条件など)を使用したウェットエッチングが実行される。これにより、第2のメサ構造の側壁を平滑にすることができる。エッチング液として、たとえば、臭素の水溶液、あるいは、臭素とメタノールの混合液を使用すればよいが、これに限定されるものではない。第2のメサ構造が形成された後、マスクパターンは除去される。
この結果、図7に示されるように、受光部C1の外周を取り囲む環状の電極パッド部C3を有する第2のメサ構造が形成される。また、図8に示されるように、第1のメサ構造91と第2のメサ構造との間に段差が形成され、張り出し部分92が形成される。この張り出し部分92の長さd2は、少なくとも5μm程度であればよく、好ましくは、5μm〜20μmの範囲内にあればよい。また、長さd2の下限は作製精度に依存するため、コンタクトマスクを使用してメサ構造を形成するのであれば、長さd2を5μm以上に設定することが望ましい。作製精度がより高い方法(たとえば、投影型の露光装置を用いた方法)でメサ構造を形成する場合には、長さd2の下限を1μm程度に設定することが可能である。
また、張り出し部分92の長さd2は、約10μmにすればよいが、これに限定されるものではない。長さd2を、半導体受光素子70の駆動時に形成される空乏層の厚み以上に設定すれば、受光部C1の側壁での電界低減効果を生じさせることができる。空乏層は、i型エッチングストップ層78、光吸収層75、p型電界緩和層74およびアバランシェ増倍層79とを含む領域に形成される。通常、この空乏層の厚みは5μm以下となるように設計されるため、長さd2が少なくとも5μm程度あれば、多くの場合、この電界低減効果を起こすことができる。よって、長さd2は、5μm以上50μm以下の範囲内に収まるように設計すればよい。
他方、空乏層の厚みd3が5μmを超える場合、受光部C1の側壁での電界低減効果を生じさせるために、張り出し部分92の長さd2がd3を超えるように設計することが望ましい。
第2のメサ構造の接続部C2は、5μm程度の幅と、10μm〜50μmの長さとを有するように形成される。
上記の如き第2のメサ構造を形成した後は、この第2のメサ構造と第1のメサ構造91とを被覆する保護膜(パシベーション膜)80を形成する。この保護膜80は、たとえば、プラズマCVD法でシリコン窒化膜などの絶縁膜を堆積して形成すればよい。フォトリソグラフィ技術を用いたエッチングにより、この絶縁膜にはp側電極用の開口部が形成されると同時に、電極パッド部C3の側壁を含む端部の絶縁膜が除去される。
次に、真空蒸着法やスパッタ法により、第2のメサ構造の端部においてn型バッファ層72と電気的に接続されるn側電極82が形成される(工程(e))。同時に、第1のメサ構造91の上に、p型コンタクト層77を介してp型バッファ層76と電気的に接続されるp側電極81が形成される(工程(f))。その後、研磨、電極配線およびAR膜形成などの後工程が実行される。
上記のように作製されたアバランシェ増幅型半導体受光素子70も、上記第2の実施形態の半導体受光素子40と類似のメサ構造を有するため、第2の実施形態と同様の効果を奏することができる。したがって、第3の実施形態においても、高い信頼性、歩留まり向上および製造コストの低減を実現し得るアバランシェ増幅型半導体受光素子70およびその製造方法を提供することが可能である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、上記第1の実施形態の半導体受光素子10では、p型バッファ層16はi型バッファ層23を介してi型エッチングストップ層18と接続されているが、これに限定されるものではない。i型バッファ層23を形成せず、i型エッチングストップ層18の上面と直接接するようにp型バッファ層16を形成してもよい。
上記第1、第2および第3の実施形態の半導体受光素子10,40,70においてp型半導体層とn型半導体層とを入れ替えたときでも、それぞれ、第1、第2および第3の実施形態と実質的に同じ効果を持つ形態を得ることができる。
また、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、2008年9月29日に出願された日本出願特願2008−249681を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (12)

  1. 電気的に半絶縁性または絶縁性を有する基板と、
    前記基板の主面上に形成された第1導電型の第1バッファ層と、
    前記第1バッファ層上に形成され、かつ入射光に応じて電子・正孔対を生成する光吸収層と、
    前記光吸収層上に形成されたエッチングストップ層と、
    前記エッチングストップ層上に形成され、かつ前記第1導電型とは逆の第2導電型の第2バッファ層と、
    前記第1バッファ層と電気的に接続された第1電極と、
    前記第2バッファ層と電気的に接続された第2電極と、
    前記第1バッファ層、前記光吸収層および前記第2バッファ層を被覆する保護膜と、
    を備え、
    少なくとも前記第2バッファ層が第1のメサ構造を構成しており、前記第1バッファ層、前記光吸収層および前記エッチングストップ層が前記第1のメサ構造の直下で第2のメサ構造を構成しており、前記第2のメサ構造の平面視領域は、前記第1のメサ構造の平面視領域を包含し、かつ前記第1のメサ構造の平面視領域よりも広い、半導体受光素子。
  2. 請求項1に記載の半導体受光素子であって、前記第1電極は、前記第2のメサ構造の端部に形成されている、半導体受光素子。
  3. 請求項1に記載の半導体受光素子であって、
    前記第2のメサ構造は、
    前記第1のメサ構造の直下に位置し、かつ前記第1のメサ構造の平面視領域を包含する平面視領域を持つ受光部と、
    前記第1のメサ構造とは前記基板の面内方向に離間して形成され、かつ端部に前記第1電極が形成された電極パッド部と、
    前記受光部と前記電極パッド部とを前記基板の面内方向に接続する接続部と、
    を含む、半導体受光素子。
  4. 請求項3に記載の半導体受光素子であって、
    前記接続部は、前記基板の面内方向に長手方向を有する細長形状を有し、
    前記受光部の外周端は前記接続部の長手方向一端と連続的に接続され、前記電極パッド部の外周端は前記接続部の長手方向他端と連続的に接続されている、半導体受光素子。
  5. 請求項3に記載の半導体受光素子であって、前記電極パッド部の平面視領域は、前記受光部を取り囲むように環状に形成されている、半導体受光素子。
  6. 請求項3または4に記載の半導体受光素子であって、
    前記受光部の平面視領域は円形状を有しており、
    前記接続部の平面視領域の幅は、前記受光部の平面視領域の周長の10%以下であり、かつ5μm以上である、半導体受光素子。
  7. 請求項1から6のうちのいずれか1項に記載の半導体受光素子であって、前記第1電極と前記第2電極との間にpin接合が形成されている、半導体受光素子。
  8. 請求項1から7のうちのいずれか1項に記載の半導体受光素子であって、前記第2のメサ構造は、前記光吸収層と前記第1バッファ層との間に形成されたアバランシェ増倍層を含む、半導体受光素子。
  9. 請求項1から8のうちのいずれか1項に記載の半導体受光素子であって、前記エッチングストップ層がIn(1−x)Ga(x)As(y)P(1−y)(0≦x≦0.48、0≦y≦1)であり、前記第1のメサ構造がIn(1−p−q)Ga(p)Al(q)As(0≦p≦0.48、0≦q≦0.48)で構成される、半導体受光素子。
  10. 電気的に半絶縁性または絶縁性を有する基板の主面上に、第1導電型の第1バッファ層と、入射光に応じて電子・正孔対を生成する光吸収層と、エッチングストップ層とをこの順に積層する工程と、
    前記エッチングストップ層上に、前記第1導電型とは逆の第2導電型の第2バッファ層を含む積層構造を形成する工程と、
    前記エッチングストップ層をエッチングストッパとして用いて前記積層構造を選択的にエッチングすることにより第1のメサ構造を形成する工程と、
    前記エッチングストップ層、前記光吸収層および前記第1バッファ層をエッチングすることにより第2のメサ構造を形成する工程と、
    前記第1バッファ層と電気的に接続される第1電極を前記第2のメサ構造の端部に形成する工程と、
    前記第2バッファ層と電気的に接続される第2電極を前記第1のメサ構造上に形成する工程と、
    を備える半導体受光素子の製造方法。
  11. 請求項10に記載の半導体受光素子の製造方法であって、前記第2のメサ構造は、前記エッチングストップ層、前記光吸収層および前記第1バッファ層をエッチングレートに関して非選択的にウェットエッチングすることにより形成される、半導体受光素子の製造方法。
  12. 請求項10または11に記載の半導体受光素子の製造方法であって、前記第2のメサ構造の平面視領域は、前記第1のメサ構造の平面視領域を包含し、かつ前記第1のメサ構造の平面視領域よりも広い、半導体受光素子の製造方法。
JP2010530751A 2008-09-29 2009-09-29 半導体受光素子およびその製造方法 Expired - Fee Related JP5429175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010530751A JP5429175B2 (ja) 2008-09-29 2009-09-29 半導体受光素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008249681 2008-09-29
JP2008249681 2008-09-29
JP2010530751A JP5429175B2 (ja) 2008-09-29 2009-09-29 半導体受光素子およびその製造方法
PCT/JP2009/004987 WO2010035508A1 (ja) 2008-09-29 2009-09-29 半導体受光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010035508A1 true JPWO2010035508A1 (ja) 2012-02-23
JP5429175B2 JP5429175B2 (ja) 2014-02-26

Family

ID=42059519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010530751A Expired - Fee Related JP5429175B2 (ja) 2008-09-29 2009-09-29 半導体受光素子およびその製造方法

Country Status (2)

Country Link
JP (1) JP5429175B2 (ja)
WO (1) WO2010035508A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2590350A (en) * 2019-11-06 2021-06-30 Integrated Compound Semiconductors Ltd High reliability MESA photodiode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332178A (ja) * 1991-05-02 1992-11-19 Sumitomo Electric Ind Ltd 受光素子
JPH06314813A (ja) * 1993-03-04 1994-11-08 Sumitomo Electric Ind Ltd pin型受光素子、その製造方法及び光電子集積回路
JP2001298211A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体受光素子及びその製造方法
JP4279650B2 (ja) * 2003-10-24 2009-06-17 浜松ホトニクス株式会社 半導体受光素子
JP4611066B2 (ja) * 2004-04-13 2011-01-12 三菱電機株式会社 アバランシェフォトダイオード

Also Published As

Publication number Publication date
JP5429175B2 (ja) 2014-02-26
WO2010035508A1 (ja) 2010-04-01

Similar Documents

Publication Publication Date Title
JP4611066B2 (ja) アバランシェフォトダイオード
JP4609430B2 (ja) アバランシェフォトダイオード
KR101922107B1 (ko) 반도체소자 및 그 제조방법
US8659053B2 (en) Semiconductor light detecting element
US20140319464A1 (en) Light receiving element and method for manufacturing same
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
US20100133637A1 (en) Avalanche photodiode
US10312390B2 (en) Light receiving device and method of producing light receiving device
JP5327892B2 (ja) アバランシ・フォトダイオード
EP2669934B1 (en) Semiconductor device
JP5501814B2 (ja) アバランシェフォトダイオード
JP2006040919A (ja) アバランシェフォトダイオード
JP3828982B2 (ja) 半導体受光素子
US20120299141A1 (en) Avalanche photodiode and avalanche photodiode array
JP7115111B2 (ja) 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法
JP5429175B2 (ja) 半導体受光素子およびその製造方法
JP4985298B2 (ja) アバランシェフォトダイオード
JP2005005600A (ja) 半導体受光素子
JP2012124404A (ja) フォトダイオードおよびその製造方法
JP4486603B2 (ja) 半導体受光素子
JP4786440B2 (ja) 面入射型受光素子および光受信モジュール
JP2018206898A (ja) 受光素子およびその製造方法
JP2016152348A (ja) 半導体受光素子、受信モジュール及びそれらの製造方法
JPH08250760A (ja) 半導体受光器及びその製造方法
JP2010239166A (ja) pin型受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees