JP7115111B2

JP7115111B2 - 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法

Info

Publication number: JP7115111B2
Application number: JP2018140556A
Authority: JP
Inventors: 一男尾▲崎▼
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2018-07-26
Filing date: 2018-07-26
Publication date: 2022-08-09
Anticipated expiration: 2038-07-26
Also published as: JP2020017672A

Description

本発明は、赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法に関する。

アンチモン化ガリウム（ＧａＳｂ）を材料に用いたタイプII超格子（Ｔ２ＳＬ：Type-II Super-Lattice）を活性層とする赤外線検知素子の開発が進んでいる。Ｔ２ＳＬ素子は、現在広く使用されているテルル化カドミウム水銀（ＨｇＣｄＴｅ）の赤外線フォトダイオードに迫る感度をもつことが期待されている。ＨｇＣｄＴｅの場合は、Ｈｇの蒸気圧が高いことから結晶成長が難しく、ウエハの大型化は困難である。異種基板上への分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）成長によりウエハの大型化を目指した例もあるが、基板材料とＨｇＣｄＴｅの格子不整合に起因する結晶欠陥の発生を抑えることが困難であり、結晶性の良いウエハを得るのは難しい。ＨｇＣｄＴｅを用いる場合、ウエハの形状が円形でないことが多く、ウエハサイズも小さい。そのため、シリコン（Ｓｉ）やIII-V化合物半導体の製造プロセスで使用されている自動搬送機付きのプロセス装置を使用することができない。

Ｔ２ＳＬ赤外線検知素子は、化合物半導体製造プロセスを流用可能であるが、そのヘテロ接合構造に起因して、画素分離溝の側面で表面リーク電流が大きくなる。メサ構造の溝の側面に不純物壁面層を形成してリーク電流を抑制する構成（たとえば、特許文献１参照）、アンチモン（Ｓｂ）を含む化合物半導体に表面処理を行う方法（たとえば、特許文献２参照）などが提案されている。

特開２０１３－９３３８５号公報特開２０１３－２２２９２２号公報

Ｓｂを含むＴ２ＳＬ素子の場合、素子の表面にＳｉ系の酸化膜や窒化膜の保護膜を設けるだけでは、表面リーク電流を抑制することができない。これは、Ｓｂを含むIII-V化合物半導体が酸化しやすく、その酸化物が熱的に不安定なため、保護膜の成膜時やその他の熱工程で酸化物の分解が進み、金属Ｓｂが表面に生じるためと考えられる。

本発明は、半導体超格子を用いた赤外線検出器において表面リーク電流を低減することを目的とする。

本発明の一態様では、複数の画素の配列を有する赤外線検出器において、
各画素は、Ｓｂを含む第１の化合物半導体の薄膜と、Ｓｂを含まない第２の化合物半導体の薄膜が繰り返し積層された光吸収層を有し、
前記光吸収層の積層方向の途中に面内方向に拡がる段差が設けられ、
前記段差の最上面は前記第２の化合物半導体である。

半導体超格子を用いた赤外線検出器で、表面リーク電流を低減することができる。

実施形態の赤外線検出器で用いられる赤外線センサ素子アレイの概略断面図である。実施形態の赤外線検出器の模式図である。実施形態の画素構造を説明する図である。実施形態の表面リーク電流の抑制構造を説明する図である。テラス構造による表面リーク電流の低減効果を説明する図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。実施形態の赤外線検出器の製造工程図である。画素分離溝のテラス表面の平坦化のためのレジストパターンを示す図である。スプレー式のエッチングを示す図である。ＩｎＡｓ／ＧａＳｂ超格子面のエッチャントの組み合わせ例を示す図である。平坦化後にレジストパターンを除去した状態の画素構造を示す図である。図１０の状態の赤外線センサ素子アレイと１画素の鳥瞰図である。実施形態の赤外線検出器を用いた撮像装置の模式図である。

実施形態では、Ｓｂ化合物を材料に用いた歪超格子を有する赤外線センサ素子アレイの画素分離溝、または画素の側壁の所定の位置に段差またはテラス部を設ける。画素分離溝に設けられた段差は、その画素分離溝によって区画される画素の側壁のテラス部となる。テラス部の最上面がＳｂを含まない層となるように画素分離溝を加工し、各画素の表面を覆う保護膜を設けることで、表面リークパスを遮断する。

図１は、実施形態の赤外線検出器で用いられる赤外線センサ素子アレイ１００の概略断面図である。赤外線センサ素子アレイ１００は、画素領域１１０と、画素領域１１０を取り囲む周辺領域１２０を有する。画素領域１１０では、画素分離溝２３によって互いに分離された複数の画素１０が、たとえば２次元マトリクスに配置されている。周辺領域１２０には、各画素１０に共通のバイアスを供給するための共通コンタクト溝１２５と、共通バイアス印加用のバンプ電極１２４が設けられている。

赤外線センサ素子アレイ１００では、基板１１上にバッファ層１２と、第１の導電型の下部コンタクト層１３がこの順で積層されている。下部コンタクト層１３は、画素１０に共通に接続されている。各画素１０において、下部コンタクト層１３の上に、第１の導電型の超格子層１４、アンドープの超格子層１５、及び第１の導電型と異なる第２の導電型の超格子層１６が積層され、ｐｉｎ接合を形成している。超格子層１６の上に、第２の導電型の上部コンタクト層１７が配置され、上部コンタクト層１７は電極層１８によってバンプ電極１０４と電気的に接続されている。電極層１８は、表面反射膜として機能してもよい。

ここでは、積層方向に沿って基板１１に近い方のコンタクト層を「下部コンタクト層１３」、基板１１から遠い方のコンタクト層を「上部コンタクト層１７」と呼んでいる。バンプ電極１０４が設けられる上部コンタクト層１７の側が素子表面となる。

超格子層１４、１５、１６のそれぞれは、Ｓｂを含む薄い障壁層と、Ｓｂを含まない薄い量子井戸層が交互に繰り返し積層されたタイプIIまたはタイプIIIのヘテロ接合を有する歪超格子（ＳＬＳ：Strained-Layer Superlattice）層である。

図１の特徴として、画素分離溝２３が２段階の深さを有し、アンドープの超格子層１５の途中に、画素の外周に沿って、段差またはテラス２５（以下、単に「テラス２５」と称する）が形成されている。画素分離溝２３は、上部コンタクト層１７から超格子層１５の途中までの深さの第１の溝２１を有し、第１の溝２１の中に、下部コンタクト層１３に達する第２の溝２２を有する。

テラス２５は、画素１０の外周にわたってほぼ平坦に形成されており、テラス２５の最上面はＳｂを含まない層となっている。この明細書及び特許請求の範囲で、最上面が「Ｓｂを含まない層」という場合は、完全にＳｂが不存在であることを意味するのではなく、Ｓｂを含まない層が圧倒的に支配的であることを意味する。テラス２５の表面でリークパスが中断できればよいので、テラス２５の表面にＳｂを含む層がごくわずかに残っている場合も、テラス２５の最上面を「Ｓｂを含まない層」とする構成に含まれる。

テラス２５を含む画素分離溝２３の側壁の全体が保護膜３１で覆われている。アンドープの超格子層１５の積層の途中にテラス２５を設け、テラス２５の最上層を、Ｓｂを含まない層にして保護膜３１で覆うことで、表面リーク電流を低減することができる。この詳細については後述する。

図２は、図１の赤外線センサ素子アレイ１００を用いた赤外線検出器１５０の模式図である。赤外線検出器１５０は、赤外線センサ素子アレイ１００と、読出し回路基板５０を有する。赤外線センサ素子アレイ１００は、バンプ電極１０４、及び１２４によって、読出し回路基板５０にフリップチップ接続されている。この例では、赤外線センサ素子アレイ１００の基板１１の裏面が、光入射面となっている。

読出し回路基板５０は読出し回路部品を含み、各画素１０で入射赤外線の光量に応じて発生する光電流をバンプ電極１０４からチャネルごとに読み出して、出力する。各画素１０で、テラス２５を有する画素分離溝２３の構成により表面リーク電流が低減されているため、ノイズが低減され、赤外線検出器１５０の受光感度を高く維持することができる。

赤外線検出器１５０の全体が、例えばデューワ等の冷却容器内に配置されて極低温環境に保持されていてもよい。この場合、読出し回路基板５０からのアナログ出力信号は、たとえばデューワの外部に設けられている信号処理用の集積回路チップ（ＤＳＰ：Digital Signal Processor）に供給されて、信号処理が行われてもよい。

図３は、各画素１０を形成する赤外線センサ素子の構造を説明する図である。画素分離溝２３によって互いに分離される画素１０は、活性層または光吸収層としてアンドープの超格子層１５を有する。超格子層１５は、Ｓｂを含む薄い障壁層１５１と、Ｓｂを含まない薄い量子井戸層１５２が繰り返し積層されている。量子井戸層１５２と障壁層１５１の格子定数は異なるが、分子層レベルの薄い膜であるため、格子欠陥を導入せずに積層することができる。

Ｓｂを含むIII-V化合物半導体（ＧａＳｂ，ＩｎＳｂなど）と、Ｓｂを含まないIII-V化合物半導体（ＧａＡｓ、ＩｎＰなど）はバンドギャップ構造が異なり、その界面はタイプIIあるいはタイプIIIのヘテロ接合になる。Ｓｂを含まない量子井戸層１５２の伝導帯レベルが、Ｓｂを含む障壁層１５１の荷電子帯と同レベルまたはそれよりも低くなり、電子と整合のミニバンドが形成され、狭いバンドギャップで長波長の光（赤外光）を吸収する。

アンドープの超格子層１５は、第１の導電型の超格子層１４と、第２の導電型の超格子層１６に挟まれている。第１の導電型の超格子層１４と第２の導電型の超格子層１６の間にバイアス電圧を印加することで、光吸収によって超格子層１５に生じ各画素１０に蓄積された電荷が電界に沿って移動し、電荷に応じた量の光電流が検出される。

画素１０は、超格子層１５の途中に画素の外周にわたってテラス２５を有し、テラス２５の最上面は、Ｓｂを含まない量子井戸層１５２となっている。テラス２５の最上面を、Ｓｂを含まない層とすることで、表面リーク電流を低減することができる。

図４は、表面リーク電流を低減する実施形態の構成を説明する図である。上述のように障壁層１５１に含まれるＳｂ化合物は酸化しやすく、その酸化物は熱的に不安定である。画素分離溝２３によって各画素１０に分離したあと、画素表面（すなわち画素分離溝の側壁）に保護膜３１を形成するときの熱処理やその他の熱プロセスによって、Ｓｂ酸化物やＳｂ化合物の酸化物の分解が進み、酸素１５６と金属アンチモン１５５が画素１０の表面に生じる。この金属アンチモンは表面リーク電流の原因となる。

実施形態では、表面リーク電流を抑制するために、テラス２５の最上面がＳｂを含まない量子井戸層１５２となるように画素分離溝２３を加工し、その後、画素全体に保護膜３１を形成する。Ｓｂを含まない層を最上面とするテラス構造により、Ｓｂ酸化物の分解によって金属Ｓｂが画素の側面の近傍に生じる場合でも、テラス２５の上面での金属Ｓｂの発生を防止し、リーク電流パスを中断することができる。

図５は、実施形態のテラス構造の効果を説明する図である。画素分離溝２３の途中、すなわち画素１０の側面の途中に、テラス２５が形成され、テラス２５ではＳｂを含む層が表面に現れない。テラス２５では、Ｓｂ化合物の酸化物が生じないため、酸化物の熱分解による金属（メタルライクな）Ｓｂも発生しない。図中で破線の矢印で示すように、画素表面に沿ったリークパスの形成がテラス２５で抑止され、表面リーク電流が低減される。

なお、画素のバルク部分にバルク電流は流れるが、表面リーク電流と比較して十分に小さい。したがって、従来構造で素子表面にリーク電流が流れると、表面リーク電流が支配的になる。これに対し、実施形態の構成では表面リークパスが中断され、バルク電流ももともと小さいので、暗電流の影響を最小にすることができる。

図６Ａ～図６Ｈは、実施形態の赤外線検出器１５０で用いられる赤外線センサ素子アレイ１００の作製工程図である。図６Ａで、基板１１上に、バッファ層１２、第１の導電型の下部コンタクト層１３、第１の導電型の超格子層１４、アンドープの超格子層１５、第２の導電型の超格子層１６、及び第２の導電型の上部コンタクト層１７をこの順でエピタキシャル成長する。

基板１１は、たとえば厚さ４００～８００μｍのｎ型のＧａＳｂ基板である。エピタキシー法により形成される各層の厚さは適宜設計することができる。ここでは、一例としてｎ型ＧａＳｂの基板１１上に、アンドープのＧａＳｂ層を厚さ３００ｎｍに成長してバッファ層１２を形成する。バッファ層１２上に、たとえばｐ型のＧａＳｂ層を厚さ５００ｎｍ程度に成長して、ｐ型の下部コンタクト層１３を形成する。不純物として、たとえばベリリウム（Ｂｅ）を添加する。

下部コンタクト層１３の上に、ｐ型の超格子層１４、ｉ型（アンドープ）の超格子層１５、ｎ型の超格子層１６をこの順に形成する。ｐ型の超格子層１４は、厚さ４ｎｍのＩｎＡｓの量子井戸層１５２と、厚さ２ｎｍのＧａＳｂの障壁層１５１を１００周期繰り返して形成する。光吸収層として機能するｉ型の超格子層１５は、厚さ４ｎｍのＩｎＡｓの量子井戸層１５２と、厚さ２ｎｍのＧａＳｂの障壁層１５１を２００周期繰り返して形成する。ｎ型の超格子層１６は、厚さ４ｎｍのＩｎＡｓの量子井戸層１５２と、厚さ２ｎｍのＧａＳｂの障壁層１５１を１００周期繰り返して形成する。不純物として、たとえばＳｉを用いてもよい。超格子層１４、１５、１６の積層は、ＰＩＮフォトダイオードを形成する。ｎ型の超格子層１６の上に、たとえば厚さが５０ｎｍのｎ型のＩｎＡｓを成長して上部コンタクト層１７を形成する。不純物として、たとえばＳｉを用いてもよい。

図６Ｂで、図６Ａのエピタキシャル積層体の所定の箇所に、共通コンタクトを引き出すための共通コンタクト溝１２５を形成する。共通コンタクト溝１２５は、画素領域１１０の外周の周辺領域１２０に形成される。エピタキシャル積層体の上に所定の形状のレジストパターンを形成し、たとえば、ウェットエッチングにより共通コンタクト溝１２５を形成する。ウェットエッチングに用いるエッチャントはたとえば、リン酸、過酸化水素水、クエン酸、および水の混合溶液である。

このうち、リン酸と過酸化水素水は、Ｓｂを含まない量子井戸層１５２のエッチングの促進に寄与し、クエン酸はＳｂを含む障壁層１５１のエッチングの促進に寄与する。ＧａＳｂの障壁層１５１とＩｎＡｓの量子井戸層１５２の厚さの比に応じて、リン酸とクエン酸の混合比を調整してもよい。

図６Ｃで、画素領域１１０の表面の所定の箇所と、共通コンタクト溝１２５の中に、電極層１８と電極層１８Ｃをそれぞれ形成する。共通コンタクト溝１２５に形成される電極層１８Ｃは、共通コンタクト溝１２５の側面と底面を覆って、積層体の表面まで延びている。電極層１８と電極層１８Ｃは、たとえば、チタン（Ｔｉ）と白金（Ｐｔ）をこの順でスパッタして形成される。電極層１８と電極層１８Ｃのパターンを反転させたレジストパターンを形成し、レジストパターンの形成後に金属をスパッタし、リフトオフすることで所望の形状の電極層１８と電極層１８Ｃが得られる。

図６Ｄで、画素領域１１０の所定の箇所に、超格子層１５の途中までの深さの第１の溝２１を形成する。広い開口パターンを有するレジストマスクを形成し、積層体をエッチングして、浅い第１の溝２１を形成する。エッチングは、共通コンタクト溝１２５の形成に用いたのと同じエッチャントを用いたウェットエッチングでもよい。

図６Ｅで、第１の溝２１の底面から、下部コンタクト層１３に達する第２の溝２２を形成する。第１の溝２１の形成に用いたレジストマスクを剥離し、再パターニングで狭い幅の開口パターンを有するレジストマスクを形成し、エッチングする。第２の溝２２のエッチングは、第１の溝２１と同じエッチャントを用いたウェットエッチングでもよいし、ドライエッチングでもよい。第２の溝２２の垂直性を求める場合は、たとえば、塩素（Ｃｌ）とアルゴン（Ａｒ）を用いたＩＣＰ（誘導結合プラズマ：Inductively Coupled Plasma）方式のプラズマエッチングを行ってもよい。プラズマエッチングの後に、エッチングによるダメージ層を除去するために、上述したエッチャントで追加のウェットエッチングを行ってもよい。これにより、段差すなわちテラス２５を有する画素分離溝２３が形成される。画素分離溝２３の形成後に、テラス２５の最上面がＳｂを含まないＩｎＡｓ層となるようにテラス２５の表面を平坦化する。この平坦化処理については、図８を参照して後述する。

図６Ｆで、全面に絶縁性の保護膜３１を形成する。保護膜３１は、たとえば、プラズマＣＶＤによるシリコン酸化（ＳｉＯ₂）膜である。保護膜３１によって、画素分離溝２３の内壁全体と画素表面が覆われる。

図６Ｇで、保護膜３１に、バンプコンタクト用の開口１３１を形成する。全面に塗布したレジストをパターニングして所定の開口パターンを有するレジストマスクを形成し、フッ素系のガスを用いたドライエッチングか、もしくはフッ酸を用いたウェットエッチングを行って、開口１３１を形成する。開口１３１の形成により、電極層１８と電極層１８Ｃが露出する。

図６Ｈで、画素領域１１０の開口１３１内にバンプ電極１０４を形成し、周辺領域１２０の開口１３１内にバンプ電極１２４を形成する。バンプ電極１０４及び１２４は、所定のレジストパターンを形成後に、インジウム（Ｉｎ）を蒸着し、リフトオフすることで形成される。バンプ電極１０４と１２４は、赤外線センサ素子アレイ１００を読出し回路基板５０にフリップチップ接続するための接続用の電極であり、読出し回路基板５０からバンプ電極１０４と１２４を介して所望の画素１０にバイアス電圧が印加され、各画素に蓄積された電荷が読出し回路基板５０に読み出される。

図７と図８は、図６Ｅのテラス２５の平坦化処理を説明する図である。図７で、画素分離溝２３内のテラス２５を除く領域に、レジストパターン６１を形成する。各画素の上面と、画素分離溝２３の側面及び底面はレジストパターン６１に覆われ、テラス２５だけが露出する。レジストパターン６１を用いて、Ｓｂを含む障壁層１５１だけを選択的に除去する選択エッチングを行う。上述した実施例では、ＧａＳｂとＩｎＡｓの歪み超格子を用いているので、高い選択比でＧａＳｂをエッチングするが、ＩｎＡｓをほとんどエッチングしないエッチャントを用いる。たとえば、クエン酸飽和水溶液で露出したテラス２５の表面をエッチングする。

図８は、テラス平坦化のためのスプレー式のエッチングを示す図である。ウエハ上にエッチャントをスプレー方式で供給して、ＧａＡｓを選択的にエッチング除去する。スプレー式のエッチングは、除去されたＳｂがエッチング面に再付着するのを防止できるという効果を有する。また、テラス２５の最表面をＩｎＡｓの層にする処理を促進できる。

スプレー式のエッチングは、たとえばスプレーエッチング装置を用いる。ウエハステージに図７の状態のウエハを搭載して、ウエハステージを回転させながら、可動式のノズルでウエハ上にエッチャント（クエン酸飽和水溶液）をスプレーする。スプレー式のエッチング装置では、窒素（Ｎ₂）等の不活性ガスでエッチャントを加圧することで、エッチャントをウエハ表面に吹き付ける。ウエハを回転させながらスプレーのノズルをウエハの径方向に移動させることで、ウエハ全体をエッチングすることができる。

図８に示すように、画素分離溝２３のうち第１の溝２１の形成に精密な深さ制御は不要であり、テラス２５の表面には多少の凹凸が存在し、ＩｎＡｓが露出する領域とＧａＳｂが露出する領域が混在する。この状態から、エッチャントをスプレーで供給することで、ＧａＳｂの選択徐々が進行する。ガスによる加圧圧力を１０ＭＰ前後まで大きくすることで、エッチングの残渣をドレインに排出することができる。また、図８のようにＩｎＡｓが島状に残っている場合でも、スプレー放射によりＩｎＡｓの下方のＧａＳｂがエッチングされてＩｎＡｓがオーバーハングする状態になった部分を、スプレーの圧力で粉砕して除去することができる。これにより、図８の最下段のように、テラス２５の表面をＩｎＡｓのみが露出する表面に近づけることができる。

図９は、ＧａＳｂを選択的に除去するエッチャントの組み合わせを示す。図６Ａの積層体に画素分離溝２３、及び共通コンタクト溝１２５を形成するときは、ＧａＳｂとＩｎＡｓの超格子層１４、１５、及び１６をエッチングするため、クエン酸とリン酸系の混合液を用いた。リン酸系のエッチャントとは、リン酸と過酸化水素水と水の混合液である。

テラス２５の最上面を、Ｓｂを含まない層が支配的になるように加工する場合、リン酸系のエッチャントが混じっていると、ＩｎＡｓもエッチングされる。一方、クエン酸の飽和水溶液だけを用いると、ＩｎＡｓはエッチングされず、ＧａＳｂが十分なレートで除去される。この性質を利用して、画素分離溝２３の形成後にクエン酸水溶液のスプレーエッチングをすることで、テラス２５の表面を、Ｓｂを含まない層が支配的な平坦面とすることができる。

図１０は、スプレーエッチング後の画素１０の断面図である。この段階で、画素１０のテラス２５は、図３に示す歪超格子の状態になっている。すなわち、テラス２５の最上面がＳｂを含まない量子井戸層１５２の平坦面となっている。ウエハの回転速度、クエン酸水溶液のスプレー圧等を制御することで、スプレーエッチングを最適化して、厚さ４ｎｍ程度のＩｎＡｓ層を最上面に残すことができる。

図１１は、図１０の状態の赤外線センサ素子アレイ１００の鳥瞰図（Ａ）と、１画素の鳥瞰図（Ｂ）である。２次元マトリクスに配置される複数の画素の各々が、光吸収層としてのアンドープの超格子層１５の途中に平坦なテラス２５を有する。この状態から、図６Ｆのように、全面に保護膜３１が形成される。

テラス２５は画素の外周を取り囲んでいる。保護膜３１を形成する工程やその他の熱工程で超格子層１５の側面に金属Ｓｂが生じる場合でも、Ｓｂを含まない層を最上層に有するテラス２５によってリークパスが遮断され、表面リーク電流を低減することができる。

図１２は、実施形態の赤外線検出器１５０を用いた撮像装置１０００の概略ブロック図である。撮像装置１０００は、赤外線検出器１５０と、信号処理回路１６０と、光学系１００１を有する。信号処理回路１６０は、表示装置、記憶装置、電源、入出力装置等に接続されていてもよい。

信号処理回路１６０は、赤外線検出器１５０の読出し回路基板５０から出力されるアナログ電気信号を、所定のレートでデジタルサンプリングする。信号処理回路はまた、各画素から読み出される信号間の感度のばらつきを補正してもよい。読出し信号の感度は、赤外線検出器１５０の各画素の光応答特性のばらつきや、読出し回路基板のトランジスタの特性ばらつきの影響を受ける。信号間の感度を補正することで検出精度が向上する。信号処理回路１６０は、電気信号を画像信号に変換して出力してもよい。

光学系は、レンズ、ミラー等の光学素子を含み、外部からの光を、赤外線検出器１５０の赤外線センサ素子アレイ１００に集光する。実施形態の赤外線センサ素子アレイ１００は、基板１１の裏面から光が入射するように読出し回路基板５０にフリップチップ接続されているので、赤外線センサ素子アレイ１００の裏面に対向するようにマイクロレンズアレイが配置されてもよい。マイクロレンズアレイは、対応する各画素に入射赤外光を集光する。

撮像装置１０００は、実施形態の赤外線検出器１５０を用いており、表面リーク電流が低減されており、低ノイズ、高感度の撮像装置である。撮像装置１０００は、セキュリティシステム、無人探査システム等に適用可能である。赤外光を検出するので、夜間の監視システムにも有効に適用できる。

以上、特定の実施例を参照して本発明を説明したが、本発明は実施形態で例示された構成に限定されない。赤外線検出器１５０に冷却装置を組み合わせて感度をさらに高めてもよい。歪超格子層は、ＧａＳｂ／ＩｎＡｓの組み合わせに限定されない。ＩｎＳｂ／ＩｎＡｓの歪超格子、ＧａＡｓＳｂ／ＩｎＧａＡｓ、ＡｌＧａＳｂ／ＩｎＧａＡｓの歪超格子を用いる場合も、金属Ｓｂに起因する表面リーク電流の問題は生じ得る。これらの材料の組み合わせを用いる場合も、光吸収層の途中に画素の外周にわたってテラス２５を形成して、テラス２５の最上面を、Ｓｂを含まない層とすることで、リークパスを遮断し表面リーク電流を低減することができる。

以上の説明に対して、以下の付記を呈示する。
（付記１）
複数の画素の配列を有する赤外線検出器において、
各画素は、Ｓｂを含む第１の化合物半導体の薄膜と、Ｓｂを含まない第２の化合物半導体の薄膜が繰り返し積層された光吸収層を有し、
前記光吸収層の積層方向の途中に面内方向に拡がる段差が設けられ、
前記段差の最上面は前記第２の化合物半導体であることを特徴とする赤外線検出器。
（付記２）
前記光吸収層の側壁と前記段差の最上面は、絶縁性の保護膜で覆われていることを特徴とする付記１に記載の赤外線検出器。
（付記３）
前記第１の化合物半導体と前記第２の化合物半導体の界面はタイプIIまたはタイプIIIのヘテロ接合であることを特徴とする付記１または２に記載の赤外線検出器。
（付記４）
前記第１の化合物半導体は、ＧａＳｂ、ＡｌＧａＳｂ、ＩｎＧａＳｂ、またはＩｎＳｂであることを特徴とする付記１～３のいずれかに記載の赤外線検出器。
（付記５）
前記段差の最上層は、ＩｎＡｓまたはＩｎＧａＡｓであることを特徴とする付記１～４のいずれか記載の赤外線検出器。
（付記６）
前記光吸収層は、ＩｎＡｓ薄膜とＧａＳｂ薄膜が繰り返し積層された歪超格子を有することを特徴とする付記１～５のいずれかに記載の赤外線検出器。
（付記７）
前記複数の画素は、画素分離溝によって互いに分離されており、
前記画素分離溝は、画素表面から前記段差までの第１の溝と、前記第１の溝の底面に設けられた、前記第１の溝よりも深い第２の溝とを含むことを特徴とする付記１～６のいずれかに記載の赤外線検出器。
（付記８）
前記複数の画素が配列された赤外線センサ素子アレイと、
前記赤外線センサ素子アレイに接続される読出し回路基板と、
を有することを特徴とする付記１～７のいずれかに記載の赤外線検出器。
（付記９）
付記１～８のいずれかに記載の赤外線検出器と、
前記赤外線検出器から出力される電気信号を処理する信号処理回路と、
を有することを特徴とする撮像装置。
（付記１０）
基板上の下部コンタクト層の上部に、Ｓｂを含む第１の化合物半導体の薄膜とＳｂを含まない第２の化合物半導体の薄膜を繰り返し積層して光吸収層を形成し、
前記光吸収層の上に上部コンタクト層を設けて積層体を形成し、
前記積層体の所定の位置に、前記積層体の表面から前記光吸収層の途中までの深さの第１の溝を形成し、
前記第１の溝の底面に前記下部コンタクト層に達する第２の溝を形成して、前記積層体を、段差を有する複数の画素に分離し、
前記段差の最上面を前記第２の化合物半導体とする、
ことを特徴とする赤外線検出器の製造方法。
（付記１１）
前記段差の表面を、前記第１の化合物半導体を選択的に除去する選択エッチングすることで、前記第２の化合物半導体を前記最上面にすることを特徴とする付記１０に記載の赤外線検出器の製造方法。
（付記１２）
前記選択エッチングは、クエン酸水溶液を用いたウェットエッチングであることを特徴とする付記１１に記載の赤外線検出器の製造方法。
（付記１３）
前記選択エッチングをクエン酸水溶液の加圧スプレーにより行うことを特徴とする付記１１に記載の赤外線検出器の製造方法。
（付記１４）
前記光吸収層を積層方向に挟んで、第１の導電型の超格子層と、前記第１の導電型と逆の第２の導電型の超格子層を形成することを特徴とする付記１０～１３のいずれかに記載の赤外線検出器の製造方法。

１０画素
１１基板
１２バッファ層
１３下部コンタクト層
１４超格子層
１５超格子層（光吸収層）
１６超格子層
１７上部コンタクト層
１８電極層
２１第１の溝
２２第２の溝
２３画素分離溝
２５テラス（段差）
３１保護膜
１５１障壁層（Ｓｂを含む層）
１５２量子井戸層（Ｓｂを含まない層）
５０読出し回路基板
１００赤外線センサ素子アレイ
１０４、１２４バンプ電極
１１０画素領域
１２０周辺領域
１２５共通コンタクト溝
１５０赤外線検出器
１６０信号処理回路
１０００撮像装置

Claims

複数の画素の配列を有する赤外線検出器において、
各画素は、下部コンタクト層の上にＳｂを含む第１の化合物半導体の薄膜と、Ｓｂを含まない第２の化合物半導体の薄膜が繰り返し積層された光吸収層を有し、
前記複数の画素は、前記光吸収層の積層方向の途中までの第１の溝と、前記第１の溝の底面から前記下部コンタクト層に達する第２の溝とを含む画素分離溝によって分離され、前記第１の溝の底面に面内方向に拡がる段差が設けられ、
前記段差の最上面は前記第２の化合物半導体であることを特徴とする赤外線検出器。
前記光吸収層の側壁と前記段差の最上面は、絶縁性の保護膜で覆われていることを特徴とする請求項１に記載の赤外線検出器。
前記第１の化合物半導体と前記第２の化合物半導体の界面はタイプIIまたはタイプIIIのヘテロ接合であることを特徴とする請求項１または２に記載の赤外線検出器。
請求項１～３のいずれか１項に記載の赤外線検出器と、
前記赤外線検出器から出力される電気信号を処理する信号処理回路と、
を有することを特徴とする撮像装置。
基板上の下部コンタクト層の上部に、Ｓｂを含む第１の化合物半導体の薄膜とＳｂを含まない第２の化合物半導体の薄膜を繰り返し積層して光吸収層を形成し、
前記光吸収層の上に上部コンタクト層を設けて積層体を形成し、
前記積層体の所定の位置に、前記積層体の表面から前記光吸収層の途中までの深さの第１の溝を形成し、
前記第１の溝の底面に前記下部コンタクト層に達する第２の溝を形成して、前記積層体を、段差を有する複数の画素に分離し、
前記段差の最上面を前記第２の化合物半導体とする、
ことを特徴とする赤外線検出器の製造方法。
前記段差の表面を、前記第１の化合物半導体を選択的に除去する選択エッチングすることで、前記第２の化合物半導体を前記最上面にすることを特徴とする請求項５に記載の赤外線検出器の製造方法。