JP6981383B2

JP6981383B2 - 半導体受光デバイス

Info

Publication number: JP6981383B2
Application number: JP2018166140A
Authority: JP
Inventors: 大資木村; バーラセカランスンダララジャン
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2018-09-05
Filing date: 2018-09-05
Publication date: 2021-12-15
Anticipated expiration: 2038-09-05
Also published as: JP2020038934A

Description

本発明は、半導体受光デバイスに関する。

特許文献１は、受光素子アレイを開示する。

特開２００１−１４４２７８号公報

半導体受光デバイスは、赤外線に感応する受光層からのキャリア経路に半導体メサを有し、半導体メサは、アンチモン系ＩＩＩ−Ｖ化合物半導体超格子を含む。発明者の知見によれば、半導体メサ内のｎ型アンチモン系ＩＩＩ−Ｖ化合物半導体超格子は、リーク電流を示し、このリーク電流は、半導体メサの側面長ではなく半導体メサの断面積に依存する。このリーク電流を低減することが求められる。

本発明の一側面は、リーク電流を低減できる半導体受光デバイスを提供することを目的とする。

本発明の一側面に係る半導体受光デバイスは、第１軸の方向及び第２軸の方向に配列された複数の半導体メサの二次元配列、前記二次元配列を囲む閉じた半導体壁、並びに前記半導体メサ及び前記半導体壁によって規定される溝を含む半導体構造物を備え、前記半導体構造物は、前記第１軸及び前記第２軸に交差する第３軸の方向に配列された第１超格子領域及び第２超格子領域を含み、前記第１超格子領域はＶ族元素としてアンチモンを含み、前記第２超格子領域は、赤外領域の光に感応し、前記二次元配列は、前記二次元配列内の第１半導体メサに、該第１半導体メサに最も近い第２半導体メサ及び該第１半導体メサに次に最も近い第３半導体メサを与え、前記半導体構造物の前記溝は、前記第１半導体メサと前記第２半導体メサとの間の第１部分と、前記第１半導体メサと前記第３半導体メサとの間の第２部分とを有し、前記溝の前記第１部分は、前記第１超格子領域内に底面を有し、前記溝の前記第２部分は、前記溝の前記第１部分より深い。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、リーク電流を低減できる半導体受光デバイスが提供される。

図１の（ａ）部及び（ｂ）部は、本実施形態に係る半導体受光デバイスを概略的に示す図である。図２は、図１の（ａ）部に示されたＩＩ−ＩＩ線に沿って取られた断面を示す図面である。図３は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図４は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図５は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図６は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図７は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図８は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図９は、本実施形態に係る半導体受光デバイスを作製する方法における主要な工程を模式的に示す図面である。図１０は、半導体受光デバイスにおける半導体メサの配列を規定するマスクの開口幅と、エッチングレート比との関係を示す図である。

いくつかの具体例を説明する。

具体例に係る半導体受光デバイスは、（ａ）第１軸の方向及び第２軸の方向に配列された複数の半導体メサの二次元配列、（ｂ）前記二次元配列を囲む閉じた半導体壁、（ｃ）並びに前記半導体メサ及び前記半導体壁によって規定される溝を含む半導体構造物を備え、前記半導体構造物は、前記第１軸及び前記第２軸に交差する第３軸の方向に配列された第１超格子領域及び第２超格子領域を含み、前記第１超格子領域はＶ族元素としてアンチモンを含み、前記第２超格子領域は、赤外領域の光に感応し、前記二次元配列は、前記二次元配列内の第１半導体メサに、該第１半導体メサに最も近い第２半導体メサ及び該第１半導体メサに次に最も近い第３半導体メサを与え、前記半導体構造物の前記溝は、前記第１半導体メサと前記第２半導体メサとの間の第１部分と、前記第１半導体メサと前記第３半導体メサとの間の第２部分とを有し、前記溝の前記第１部分は、前記第１超格子領域内に底面を有し、前記溝の前記第２部分は、前記溝の前記第１部分より深い。

この半導体受光デバイスによれば、溝の第１部分及び第２部分に、それぞれ、浅溝及び深溝を提供できる。各半導体メサは、深溝により第３半導体メサから分離されて、深溝は、半導体構造物において導電性の第１超格子領域の体積を低減することを可能にする。各半導体メサは、浅溝により第２半導体メサから分離されて、この結果、半導体構造物に、第１軸及び第２軸の方向の各々に半導体メサ及び浅い溝の交互の配列を提供する。この配列は、二次元配列を囲む閉じた半導体壁の一方から半導体壁の他方に至る。

具体例に係る半導体受光デバイスは、前記半導体メサの上面に接続された第１電極と、前記第１超格子領域に接続された第２電極と、を更に備える。

この半導体受光デバイスによれば、半導体メサ及び浅溝の交互の配列が、半導体構造物内に連続する第１超格子領域を提供できる。連続する第１超格子領域によれば、二次元配列における半導体メサは、深溝に妨げられることなく第２電極に接続される。

具体例に係る半導体受光デバイスは、前記半導体構造物を搭載するバルク半導体領域を更に備え、前記溝の前記第２部分は、前記バルク半導体領域内に底面を有する。

この半導体受光デバイスによれば、半導体メサ及び浅溝の交互の配列は、バルク半導体領域内に底面を有する深溝に妨げられることなく、第１軸及び第２軸の方向の各々に連続する第１超格子領域を提供できる。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体受光デバイス，及び半導体受光デバイスを作製する方法に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１の（ａ）部は、本実施形態に係る半導体受光デバイスを概略的に示す平面図である。図１の（ｂ）部は、図１の（ａ）部に示されたＰ１−Ｐ２−Ｐ３線に沿って取られた断面を示す図面である。図２は、図１の（ａ）部に示されたＩＩ−ＩＩ線に沿って取られた断面を示す図面である。

図１の（ａ）部及び（ｂ）部を参照すると、半導体構造物１３は、フォトダイオードのための複数の半導体メサ２７の二次元配列、半導体壁３５、並びに複数の半導体メサ２７の二次元配列及び半導体壁３５によって規定される第１溝２９を有する。半導体メサ２７は、第１軸Ａｘ１及び第２軸Ａｘ２の方向に配列されて、二次元配列を成す。第１軸Ａｘ１は、第２軸Ａｘ２に交差する。半導体壁３５は、半導体メサ２７の二次元配列を囲むように閉じた形状を有する。二次元配列の半導体メサ２７は、第１溝２９によって半導体壁３５の内側面から隔てられる。二次元配列内の半導体メサ２７は、第１溝２９によって互いに半導体壁３５の内側面から隔てられる。

二次元配列の半導体メサ２７、例えば第１半導体メサ２７ａは、該第１半導体メサ２７ａに最も近い一又は複数の第２半導体メサ２７ｂ、及び該第１半導体メサ２７ａに次に最も近い一又は複数の第３半導体メサ２７ｃを二次元配列内に有する。

図１の（ａ）部を参照すると、線Ｐ１−Ｐ２は、二次元配列内の第２半導体メサ２７ｂから第１半導体メサ２７ａへの断面を示し、線Ｐ２−Ｐ３は、二次元配列内の第１半導体メサ２７ａから第３半導体メサ２７ｃへの断面を示す。第１溝２９は、各第１半導体メサ２７ａと第２半導体メサ２７ｂとの間に第１部分２９ａを有し、各第１半導体メサ２７ａと第３半導体メサ２７ｃとの間に第２部分２９ｂを有する。第１溝２９の第１部分２９ａは、第１超格子領域２５ｄ内に底面２９ｃを有し、第１溝２９の第２部分２９ｂは、第１溝２９の第１部分２９ａより深い。

半導体構造物１３は、第１超格子領域２５ｄ及び第２超格子領域２５ｂを含む。第１超格子領域２５ｄ及び第２超格子領域２５ｂは、第１軸Ａｘ１及び第２軸Ａｘ２に交差する第３軸Ａｘ３の方向に配列される。第１超格子領域２５ｄは、Ｖ族元素としてアンチモンを含む。第２超格子領域２５ｂは赤外領域の光に感応する。

この半導体受光デバイス１１によれば、第１溝２９の第１部分２９ａ及び第２部分２９ｂに、それぞれ、浅溝及び深溝を提供できる。各第１半導体メサ２７ａは、第２部分２９ｂにおける深溝により第３半導体メサ２７ｃから分離されて、深溝は、半導体構造物１３において導電性の第１超格子領域２５ｄの体積を低減することを可能にする。各第１半導体メサ２７ａは、第１部分２９ａにおける浅溝により第２半導体メサ２７ｂから分離されて、この結果、半導体構造物１３には、第１軸Ａｘ１及び第２軸Ａｘ２の方向の各々に半導体メサ２７及び浅溝の交互の配列（第１配列として参照する）を提供する。第１配列は、二次元配列を囲む閉じた半導体壁３５の一方から半導体壁３５の他方に至る。

また、半導体構造物１３には、第１軸Ａｘ１及び第２軸Ａｘ２に対して傾斜する方向に半導体メサ２７及び深溝の交互の配列（第２配列として参照する）を提供する。第２部分２９ｂにおける深溝は、半導体メサ２７の断面積（第３軸Ａｘ３に交差する平面において規定される断面積）から独立して、半導体構造物１３において導電性の第１超格子領域２５ｄの体積を低減することを可能にする。第２配列は、二次元配列を囲む閉じた半導体壁３５の一方から半導体壁３５の他方に至る。

第１及び第２配列は、二次元配列を囲む閉じた半導体壁３５と半導体壁３５との間に設けられる。半導体壁３５の囲いは、第１溝２９の第１部分２９ａ及び第２部分２９ｂによって隔てられる半導体メサ２７の形状の均一性を保つことを可能にする。

図２を参照すると、半導体メサ２７及び半導体壁３５の各々は、ＩＩＩ−Ｖ族を含む半導体積層体１７を含む。具体的には、半導体積層体１７は、積層２５を有し、本実施例では、積層２５は、例えば第１導電型半導体領域２５ａの第１超格子領域２５ｄ、第２超格子領域２５ｂ、及び第２導電型半導体領域２５ｃを含む。第１導電型半導体領域２５ａ、第２超格子領域２５ｂ、及び第２導電型半導体領域２５ｃは、Ｖ族元素としてアンチモンを含む。第１導電型半導体領域２５ａは、第１超格子領域２５ｄを含む。第１超格子領域２５ｄは、ｎ導電性を有することができる。第１超格子領域２５ｄ及び第２超格子領域２５ｂは、タイプＩＩ構造を有する。第２超格子領域２５ｂは、赤外領域の光に感応して、光キャリアを生成する。第２導電型半導体領域２５ｃは、第３超格子領域２５ｆ及び第２半導体層２５ｇを含むことができ、第２半導体層２５ｇは、半導体メサ２７の最上層に位置するコンタクト層を含み、本実施例では超格子構造を含まないバルクである。

図２を参照すると、半導体構造物１３は、第１領域１３ａ及び第２領域１３ｂを備え、第１領域１３ａ及び第２領域１３ｂは、第１基準面Ｒ１ＥＦに沿って配列される。第１軸Ａｘ１及び第２軸Ａｘ２は、第１基準面Ｒ１ＥＦに沿って延在する。

半導体構造物１３は、画素構造物２１及びコンタクト構造物２３を含み、画素構造物２１及びコンタクト構造物２３は、第１基準面Ｒ１ＥＦに沿って配置される。画素構造物２１及びコンタクト構造物２３は、半導体積層体１７を含む。具体的には、画素構造物２１は、第１溝２９によってコンタクト構造物２３の半導体壁３５から隔てられる。画素構造物２１及びコンタクト構造物２３は、それぞれ、第１領域１３ａ及び第２領域１３ｂに設けられる。

コンタクト構造物２３は、第２領域１３ｂに第２溝３１を有し、第２溝３１は、第１超格子領域２５ｄ内に位置する底を有する。半導体受光デバイス１１によれば、コンタクト構造物２３内の半導体壁３５の囲みは、第１溝２９が第２溝３１に繋がることを妨げる。第２溝３１から隔置される第１溝２９によれば、半導体メサ２７の高密度配列及び二次元配列における低リーク電流を可能にする。第２溝３１は、第１溝２９の幅Ｗ２９より大きい幅Ｗ３１を有する。

半導体受光デバイス１１は、半導体構造物１３を覆う絶縁層３９を更に備えることができる。絶縁層３９は、半導体メサ２７、第１溝２９、第２溝３１及びコンタクト構造物２３を覆うと共に、コンタクト開口３９ａ、３９ｂを有する。

半導体受光デバイス１１は、半導体メサ２７の上面に設けられた第１電極１５を備える。第１電極１５は、半導体構造物１３の第１領域１３ａ上に設けられて、画素構造物２１内の半導体メサ２７に接続される。具体的には、第１電極１５は、絶縁層３９のコンタクト開口３９ｂを介して半導体メサ２７の上面、例えばコンタクト層に接触を成す。

半導体受光デバイス１１は、第２電極１６を備え、第２電極１６は、コンタクト構造物２３において第１超格子領域２５ｄに接続される。第２電極１６は、半導体構造物１３の第２領域１３ｂ上に設けられる。具体的には、第２電極１６は、絶縁層３９のコンタクト開口３９ａを介して第２溝３１の表面３１ｂにおいて第１超格子領域２５ｄに接触を成す。第１溝２９の幅（Ｗ２９）より大きい幅（Ｗ３１）の第２溝３１は、第２電極１６が第２溝３１の表面３１ｂに接触を成すことを可能にする。

第２領域１３ｂに設けられた第２電極１６によれば、第１電極１５に煩わされることなく、第１溝２９の狭幅による狭ピッチの半導体メサ２７の二次元配列に提供でき、また深溝により縮小された小さい体積の第１超格子領域２５ｄを二次元配列に提供でき、この結果、フォトダイオードアレイにおいて、多画素、高精細、及び低リーク電流が可能となる。

半導体受光デバイス１１は、半導体壁３５の上面３５ａに設けられたパッド電極３７を更に備え、パッド電極３７は、半導体壁３５の外側面を延在する配線層を介して第２電極１６に接続される。

半導体受光デバイス１１によれば、半導体メサ２７及び浅溝（第１部分２９ａ）の交互の配列が、半導体構造物１３内において第１基準面Ｒ１ＥＦに沿って連続する第１超格子領域２５ｄを提供できる。具体的には、第１超格子領域２５ｄは、第１軸Ａｘ１の方向に配列される半導体メサ２７の直下及び浅溝（第１部分２９ａ）の直下を延在して、第１領域１３ａから第２領域１３ｂへ至るキャリア経路を第１軸Ａｘ１の方向に形成する。また、第１超格子領域２５ｄは、第２軸Ａｘ２の方向に配列される半導体メサ２７の直下及び浅溝（第１部分２９ａ）の直下を延在して、第１領域１３ａから第２領域１３ｂへ至るキャリア経路を第２軸Ａｘ２の方向に形成する。第２領域１３ｂにおける第１超格子領域２５ｄは、コンタクト構造物２３において第２電極１６に接触を成すことができる。

半導体構造物１３は、支持体１９を更に含み、支持体１９は、半導体構造物１３を支持する。半導体構造物１３及び支持体１９は、第３軸Ａｘ３の方向に配列される。具体的には、支持体１９は、半導体メサ２７及び半導体壁３５を搭載する。

半導体受光デバイス１１は、バルク半導体領域２５ｅを更に備え、バルク半導体領域２５ｅは、半導体構造物１３を搭載する。本実施例では、バルク半導体領域２５ｅが、半導体受光デバイス１１の支持体１９によって提供され、必要な場合には、支持体１９は、バルク半導体領域２５ｅを搭載するベース部材２６を含むことができる。バルク半導体領域２５ｅ及びベース部材２６は、画素が検知する光を透過できる。バルク半導体領域２５ｅは、超格子構造を含まない。バルク半導体領域２５ｅは、第１超格子領域２５ｄにヘテロ接合ＨＪを成す。

第１溝２９の第２部分２９ｂは、ヘテロ障壁を貫通してバルク半導体領域のバルク半導体領域２５ｅ内に底面２９ｄを有する。

半導体受光デバイス１１によれば、ＧａＳｂ系化合物半導体を用いるフォトダイオードアレイを提供できる。赤外波長領域の光を検知する半導体受光デバイス１１では、第２超格子領域２５ｂは、ガリウム及びアンチモンを含むＩＩＩ−Ｖ半導体層及びインジウム及びヒ素を含むＩＩＩ−Ｖ半導体層を含む光吸収層を含む。第１超格子領域２５ｄは、ガリウム及びアンチモンを含むＩＩＩ−Ｖ半導体層及びインジウム及びヒ素を含むＩＩＩ−Ｖ半導体層を含む。第２導電型半導体領域２５ｃの第３超格子領域２５ｆは、ガリウム及びアンチモンを含むＩＩＩ−Ｖ半導体層及びインジウム及びヒ素を含むＩＩＩ−Ｖ半導体層を含む。

半導体受光デバイス１１の構造。
第１導電型半導体領域２５ａのバルク半導体領域２５ｅ：ｎ型ＧａＳｂ、０．３〜１マイクロメートル厚。
第１導電型半導体領域２５ａの第１超格子領域２５ｄ：ｎ型ＧａＳｂ／ＩｎＡｓ（タイプＩＩ）、１〜５マイクロメートル厚。
第２超格子領域２５ｂ：アンドープＧａＳｂ／ＩｎＡｓ（タイプＩＩ）、１〜４マイクロメートル厚。
第２導電型半導体領域２５ｃの第３超格子領域２５ｆ：ｐ型ＧａＳｂ／ＩｎＡｓ（タイプＩＩ）、０．２〜０．８マイクロメートル厚。
第２導電型半導体領域２５ｃの第２半導体層２５ｇ：ｐ型ＧａＳｂ、０．０５〜０．４マイクロメートル厚。
第１導電型半導体領域２５ａでは、バルク半導体領域２５ｅ（ｎ型ＧａＳｂ）は、第１超格子領域２５ｄ（ｎ型ＧａＳｂ／ＩｎＡｓ）にヘテロ接合を成す。
ベース部材２６：ｎ型ＧａＳｂ、５００〜７００マイクロメートル厚。
絶縁層３９：シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜、５０〜５００ナノメートル厚。
第１部分２９ａ及び第２部分２９ｂの深さの例。
第１部分２９ａの深さＤ２９ａ：２．１５〜９．７マイクロメートル。
第２部分２９ｂの深さＤ２９ｂ：２．２８〜１１．２マイクロメートル。
第１溝２９の幅Ｗ２９：例えば０．３〜３マイクロメートル。
第２溝３１の幅Ｗ３１：例えば５０〜３００マイクロメートル。
半導体壁３５の幅Ｗ３５は、例えば５０〜１００マイクロメートル。

引き続き、図３〜図９を参照しながら、半導体受光デバイス１１を作製する方法を説明する。理解を容易にするために、可能な場合には、半導体受光デバイス１１のための参照符合を以下の説明において用いる。

図３は、エピタキシャル基板の一素子区画を示す平面図であり、一素子区画には、第１マスクＭ１がエピタキシャル基板ＥＰ上に設けられる。図４は、図３に示されたＩＶ−ＩＶ線に沿ってとられた断面を示す。工程Ｓ１０１では、図３及び図４に示されるように、エピタキシャル基板ＥＰを準備すると共に、エピタキシャル基板ＥＰ上に第１マスクＭ１を形成する。

エピタキシャル基板ＥＰの作製において、具体的には、結晶成長のための基板５１を準備すると共に、半導体積層構造５３を含む半導体領域を基板５１上にエピタキシャルに成長してエピタキシャル基板ＥＰを作製する。この成長では、例えば有機金属気相成長法及び／又は分子線エピタキシー法を用いることができる。エピタキシャル基板ＥＰは、第１導電型半導体領域２５ａ、第２超格子領域２５ｂ、及び第２導電型半導体領域２５ｃのための半導体膜を含む半導体積層構造５３、並びに半導体積層構造５３を含む半導体領域を搭載する基板５１を有する。具体的には、半導体積層構造５３は、バルク半導体領域２５ｅのための第１半導体膜５５、第１超格子領域２５ｄのための第１超格子構造５６、第２超格子領域２５ｂのための第２超格子構造５７、第３超格子領域２５ｆのための第３超格子構造５８、及び第２半導体層２５ｇのための第２半導体膜５９を備える。本実施例では、第１超格子構造５６は、交互に配列された第１層５６ａ及び第２層５６ｂを含む。第２超格子構造５７は、交互に配列された第１層５７ａ及び第２層５７ｂを含み、第３超格子構造５８は、交互に配列された第１層５８ａ及び第２層５８ｂを含むことができる。

エピタキシャル基板ＥＰの構造。
基板５１：ｎ型ＧａＳｂ。
第１導電型半導体領域２５ａのための半導体膜。
第１半導体膜５５：ｎ型ＧａＳｂ、厚さ０．３〜１マイクロメートル。
第１超格子構造５６（５６ａ／５６ｂ）：ｎ型ＧａＳｂ／ＩｎＡｓ（タイプＩＩ）、厚さ１〜５マイクロメートル。
第２超格子領域２５ｂのための半導体膜。
第２超格子構造５７（５７ａ／５７ｂ）：アンドープＧａＳｂ／ＩｎＡｓ（タイプＩＩ）、厚さ１〜４マイクロメートル。
第２導電型半導体領域２５ｃのための半導体膜。
第３超格子構造５８（５８ａ／５８ｂ）：ｐ型ＧａＳｂ／ＩｎＡｓ、（タイプＩＩ）．厚さ０．２〜０．８マイクロメートル。
第２半導体膜５９：ｐ型ＧａＳｂ、厚さ０．０５〜０．４マイクロメートル。

エピタキシャル基板ＥＰの主面５４上では、一素子区画において第１マスクＭ１を形成する。第１マスクＭ１は、例えばシリコン系無機絶縁体を備える。シリコン系無機絶縁体は、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜を含む。主面５４は、第１エリア５４ａ及び第２エリア５４ｂを含む。第２エリア５４ｂは、第１エリア５４ａを囲む。第１マスクＭ１は、第１エリア５４ａ上の第１パターン６１ａと、第２エリア５４ｂ上の第２パターン６１ｂとを含む。第１パターン６１ａは、フォトダイオードのための半導体メサ２７の配列を規定する複数のストライプ開口部６１ｃを含み、ストライプ開口部６１ｃの各々は、第１溝２９を規定する。具体的には、ストライプ開口部６１ｃの配列が、半導体メサ２７の二次元配列を規定する格子形状の第１開口６１ｄを形作る。第１マスクＭ１は、ストライプ開口部６１ｃが単一の溝幅を有するように設計されている。
ストライプ開口部６１ｃの幅Ｗ６１ａ：０．３〜３マイクロメートル。

引き続く記述から理解されるように、本実施例では、一素子区画における第１エリア５４ａ及び第２エリア５４ｂの区分けは、第１領域１３ａ及び第２領域１３ｂの区分けに対応する。

図５は、図４に示されたプロセスの進捗を示す断面図である。工程Ｓ１０２では、図５に示されるように、第１マスクＭ１を用いてエピタキシャル基板ＥＰをドライエッチングして、第１溝２９及び半導体メサ２７の二次元配列を形成する。半導体メサ２７の二次元配列は、第１溝２９によって規定される。このエッチングは、第１溝２９が第２超格子構造５７を突き抜けると共に第１超格子構造５６を突き抜けないように行われ、第１溝２９が第１超格子構造５６内に底を有するように行われる。第１エリア５４ａにおいて、半導体メサ２７の二次元配列は、第１超格子構造５６を介して互いに接続される。エッチングの後に、第１マスクＭ１を除去して、基板生産物ＳＰを形成する。基板生産物ＳＰは、第１エリア５４ａに半導体メサ２７の二次元配列を有し、第２エリア５４ｂに半導体積層構造５３を有する。
エッチング条件。
バイアス電力：２５０Ｗ以下。
プロセス圧力：１〜５Ｐａ。
エッチングガス：塩素系ガス、具体的には、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４、又はＣＣｌ_４。

図６の（ａ）部は、本実施形態に係る基板生産物ＳＰの二次元配列を概略的に示す平面図である。図６の（ｂ）部は、図６の（ａ）部に示された線Ｑ１−Ｑ２−Ｑ３に沿った断面を示す図面である。線Ｑ１−Ｑ２は、基板生産物ＳＰの二次元配列におけるある第２半導体メサＮＭＳから第１半導体メサＳＭＳへの断面を示し、線Ｑ２−Ｑ３は、基板生産物ＳＰの二次元配列におけるある第１半導体メサＳＭＳから第３半導体メサＮＮＭＳへの断面を示す。

エピタキシャル基板ＥＰのドライエッチングにより、第１マスクＭ１のストライプ開口部６１ｃにより規定される第１溝２９を形成する。図６の（ａ）部に示されるように、第１溝２９は、第１部分２９ａ及び第２部分２９ｂを有する。第１溝２９の第１部分２９ａ及び第２部分２９ｂは、それぞれ、第１深さＬＶ２９ａ及び第２深さＬＶ２９ｂを有し、第２深さＬＶ２９ｂは第１深さＬＶ２９ａより大きい。第１部分２９ａは、各第１半導体メサＳＭＳと第２半導体メサＮＭＳとの間に形成され、第２部分２９ｂは、各第１半導体メサＳＭＳと第３半導体メサＮＮＭＳとの間に形成される。第１部分２９ａ及び第２部分２９ｂは、単一のマスクを用いて同時に形成される。

第１マスクＭ１に係るストライプ開口部６１ｃの開口幅の設計に従って、第１溝２９の第１部分２９ａも、半導体メサ２７の二次元配列にわたって実質的に単一の溝幅を有する。

しかしながら、図６の（ｂ）部に示されるように、第１部分２９ａは、第１超格子領域２５ｄ内に底面を有し、第１溝２９の第２部分２９ｂは、第１溝２９の第１部分２９ａより深い底面を有する。本実施例では、第１溝２９の第２部分２９ｂは、ヘテロ障壁を貫通してバルク半導体領域のバルク半導体領域２５ｅ内に底面を有する。

図６の（ａ）部に示されるように、二次元配列内の半導体メサ２７は、第１ピッチＰＴ１で一方向に配列されると共に、二次元配列内の半導体メサ２７は、第２ピッチＰＴ２で他方向に配列される。本実施例は、第１ピッチＰＴ１は、第２ピッチＰＴ２に等しい。
第１半導体メサ２７ａと、第２半導体メサ２７ｂ及び第３半導体メサ２７ｃとの間隔の例。
第１半導体メサ２７ａと第２半導体メサ２７ｂとの間隔Ｈ１：０．３〜３マイクロメートル。
第１半導体メサ２７ａと第３半導体メサ２７ｃとの間隔Ｈ２：０．４〜４．２マイクロメートル。

図７は、図６に示されたプロセスの進捗を示す断面図である。工程Ｓ１０３では、第１マスクＭ１を除去した後に、図７に示されるように、第２マスクＭ２を基板生産物ＳＰ上に形成すると共に、第２マスクＭ２を用いて基板生産物ＳＰをエッチングする。

具体的には、第２マスクＭ２は、図３に破線で示されるように、基板生産物ＳＰの素子区画において、第１エリア５４ａを覆う第１パターン６２ａと、第２エリア５４ｂの半導体積層構造５３上に第２開口６２ｂと、第２エリア５４ｂを覆う第２パターン６２ｃとを有する。第２マスクＭ２の第２開口６２ｂは、第２電極１６へのコンタクトを提供し、また第２溝３１を規定する。第２溝３１は、第１溝２９の幅より大きい幅を有する。本実施例では、第２開口６２ｂは、第１エリア５４ａの半導体メサ２７の二次元配列を囲むように閉じる。
第２溝３１の幅Ｗ２Ｍ：３０〜２９５マイクロメートル。
第２マスクＭ２は、例えばシリコン系無機絶縁体を備える。

具体的には、第２マスクＭ２を用いて基板生産物ＳＰをエッチングして、基板生産物ＳＰに第２溝３１及び半導体壁３５を形成する。工程Ｓ１０３におけるエッチングは、ウェットエッチングによって行われる。エッチング液は、例えばリン酸系の溶液である。エッチングは、第２溝３１が、第１超格子領域２５ｄ内に底を有するように行われる。エッチングの後に、第２マスクＭ２を除去して、中間半導体生産物ＭＳＰを形成する。中間半導体生産物ＭＳＰは、第１エリア５４ａに半導体メサの二次元配列と、第２エリア５４ｂに第２溝３１及び半導体壁３５とを有する。本実施例では、第２溝３１は、第１エリア５４ａの半導体メサ２７の二次元配列を囲むように閉じる。第１溝２９及び第２溝３１によって、半導体壁３５が規定される。

工程Ｓ１０４では、パッシベーション膜を形成する。図８は、図７に示されたプロセスの進捗を示す断面図である。具体的には、第２マスクＭ２を除去した後に、図８に示されるように、中間半導体生産物ＭＳＰ上に絶縁膜６３を気相成長により形成すると共に、第３マスクＭ３を絶縁膜６３上に形成する。第３マスクＭ３は、絶縁膜６３にコンタクト開口を規定する。具体的には、第３マスクＭ３は、コンタクト構造物２３の第２溝３１の表面上に開口６５ａと、半導体メサ２７の上面上に開口６５ｂとを有する。第３マスクＭ３は、例えばレジストを含む。

工程Ｓ１０５では、アノード電極及びカソード電極を半導体構造物上に形成する。図９は、図８に示されたプロセスの進捗を示す断面図である。具体的には、図９に示されるように、第３マスクＭ３を用いたエッチングにより、絶縁膜６３から絶縁層３９を作製する。絶縁層３９は、第２溝３１内の表面にコンタクト開口３９ａと、半導体メサ２７の上面上にコンタクト開口３９ｂとを有する。エッチングの後に、第３マスクＭ３を除去する。エッチャントは、例えばバッファードフッ酸である。

絶縁層３９を形成した後に、図９に示されるように、半導体メサ２７の上面上に第１電極１５を形成すると共に、第２溝３１内の表面及び半導体壁３５の上面に第２電極１６及びパッド電極３７を形成する。第１電極１５は、コンタクト開口３９ｂを介して半導体メサ２７の上面に接触を成す。第２電極１６は、コンタクト開口３９ａを介して第１超格子領域２５ｄに接触を成す。具体的には、第１電極１５及び第２電極１６の各々は、それぞれの蒸着及びリフトオフによって形成される。

これらの工程によって、半導体受光デバイス１１が完成する。

（実施例）
エピタキシャル基板ＥＰを準備すると共に、いくつかのストライプ幅を有するマスクをエピタキシャル基板ＥＰ上に形成する。このマスクは、具体的には、１０、４、２、及び１マイクロメートルの開口幅を有する４つのパターンを有する。このマスクを用いてエピタキシャル基板ＥＰをエッチングして、二次元正方格子状の半導体メサの配列及び半導体壁を形成する。上記の記述から理解されるように、半導体メサ２７は第１溝２９によって規定される。二次元正方格子は、二次元正方格子内の各第１半導体メサＳＭＳに、第１半導体メサＳＭＳに最も近い第２半導体メサＮＭＳと、第１半導体メサＳＭＳに次に最も近い第３半導体メサＮＮＭＳとを与える。発明者の実験によれば、第１溝２９の第１部分２９ａ（第１半導体メサＳＭＳ及び第２半導体メサＮＭＳを隔てる溝）は、エッチング深さＶＥ１を有し、第２部分２９ｂ（第１半導体メサＳＭＳ及び第３半導体メサＮＮＭＳを隔てる溝）は、エッチング深さＶＥ２を有する。同時に形成される第１部分２９ａ及び第２部分２９ｂでは、エッチングレート比は、エッチング深さＶＥ１に対するエッチング深さＶＥ２の割合（ＶＥ２／ＶＥ１）で表される。
エッチング条件。
バイアス電力：１００Ｗ。
プロセス圧力：４Ｐａ。
エッチングガス：Ｃｌ_２。

図１０は、本実施形態におけるマスクの開口幅とエッチングレート比との関係を示す図である。
開口幅とエッチングレート比との関係。
開口幅（１マイクロメートル）：エッチングレート比（１１５％）。
開口幅（２マイクロメートル）：エッチングレート比（１１０％）。
開口幅（４マイクロメートル）：エッチングレート比（１０４％）。
開口幅（１０マイクロメートル）：エッチングレート比（１００％）。

図１０に示されるエッチングレート比（ＶＥ２／ＶＥ１）は、単一のエッチングによって、異なる深さの溝部分を第１溝２９に提供できることを示す。具体的には、第１半導体メサＳＭＳは、第２半導体メサＮＭＳから浅溝（第１溝２９の第１部分２９ａ）によって隔てられ、第３半導体メサＮＮＭＳから深溝（第１溝２９の第２部分２９ｂ）によって隔てられる。深溝は、画素構造物２１において第１超格子領域２５ｄの体積を減らすことに役立ち、浅溝は、二次元配列内の半導体メサ２７に、半導体壁３５の外側に至る第１超格子領域２５ｄを提供することに役立つ。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

以上説明したように、本実施形態によれば、リーク電流を低減できる半導体受光デバイスが提供される。

１１…半導体受光デバイス、１３…半導体構造物、１５…第１電極、１６…第２電極、Ｒ１ＥＦ…第１基準面、１７…半導体積層体、１９…支持体、２１…画素構造物、２３…コンタクト構造物、２５…積層、２５ｄ…第１超格子領域、２５ｅ…バルク半導体領域、２７…半導体メサ、２７ａ…第１半導体メサ、２７ｂ…第２半導体メサ、２７ｃ…第３半導体メサ、２９…第１溝、２９ａ…第１部分、２９ｂ…第２部分、３１…第２溝、３５…半導体壁、Ａｘ１…第１軸、Ａｘ２…第２軸。

Claims

半導体受光デバイスであって、
第１軸の方向及び第２軸の方向に配列された複数の半導体メサの二次元配列、前記二次元配列を囲む閉じた半導体壁、並びに前記半導体メサ及び前記半導体壁によって規定される溝を含む半導体構造物を備え、
前記半導体構造物は、前記第１軸及び前記第２軸に交差する第３軸の方向に配列された第１超格子領域及び第２超格子領域を含み、前記第１超格子領域はＶ族元素としてアンチモンを含み、前記第２超格子領域は、赤外領域の光に感応し、
前記二次元配列は、前記二次元配列内の第１半導体メサに、該第１半導体メサに最も近い第２半導体メサ及び該第１半導体メサに次に最も近い第３半導体メサを与え、
前記半導体構造物の前記溝は、前記第１半導体メサと前記第２半導体メサとの間の第１部分と、前記第１半導体メサと前記第３半導体メサとの間の第２部分とを有し、
前記溝の前記第１部分は、前記第１超格子領域内に底面を有し、
前記溝の前記第２部分は、前記溝の前記第１部分より深い、半導体受光デバイス。
各半導体メサの上面に接続された第１電極と、
前記第１超格子領域に接続された第２電極と、
を更に備える、請求項１に記載された半導体受光デバイス。
前記半導体構造物を搭載するバルク半導体領域を更に備え、
前記溝の前記第２部分は、前記バルク半導体領域内に底面を有する、請求項１又は請求項２に記載された半導体受光デバイス。