JP6981383B2 - 半導体受光デバイス - Google Patents
半導体受光デバイス Download PDFInfo
- Publication number
- JP6981383B2 JP6981383B2 JP2018166140A JP2018166140A JP6981383B2 JP 6981383 B2 JP6981383 B2 JP 6981383B2 JP 2018166140 A JP2018166140 A JP 2018166140A JP 2018166140 A JP2018166140 A JP 2018166140A JP 6981383 B2 JP6981383 B2 JP 6981383B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- groove
- mesa
- superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
本発明は、半導体受光デバイスに関する。
特許文献1は、受光素子アレイを開示する。
半導体受光デバイスは、赤外線に感応する受光層からのキャリア経路に半導体メサを有し、半導体メサは、アンチモン系III−V化合物半導体超格子を含む。発明者の知見によれば、半導体メサ内のn型アンチモン系III−V化合物半導体超格子は、リーク電流を示し、このリーク電流は、半導体メサの側面長ではなく半導体メサの断面積に依存する。このリーク電流を低減することが求められる。
本発明の一側面は、リーク電流を低減できる半導体受光デバイスを提供することを目的とする。
本発明の一側面に係る半導体受光デバイスは、第1軸の方向及び第2軸の方向に配列された複数の半導体メサの二次元配列、前記二次元配列を囲む閉じた半導体壁、並びに前記半導体メサ及び前記半導体壁によって規定される溝を含む半導体構造物を備え、前記半導体構造物は、前記第1軸及び前記第2軸に交差する第3軸の方向に配列された第1超格子領域及び第2超格子領域を含み、前記第1超格子領域はV族元素としてアンチモンを含み、前記第2超格子領域は、赤外領域の光に感応し、前記二次元配列は、前記二次元配列内の第1半導体メサに、該第1半導体メサに最も近い第2半導体メサ及び該第1半導体メサに次に最も近い第3半導体メサを与え、前記半導体構造物の前記溝は、前記第1半導体メサと前記第2半導体メサとの間の第1部分と、前記第1半導体メサと前記第3半導体メサとの間の第2部分とを有し、前記溝の前記第1部分は、前記第1超格子領域内に底面を有し、前記溝の前記第2部分は、前記溝の前記第1部分より深い。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、リーク電流を低減できる半導体受光デバイスが提供される。
いくつかの具体例を説明する。
具体例に係る半導体受光デバイスは、(a)第1軸の方向及び第2軸の方向に配列された複数の半導体メサの二次元配列、(b)前記二次元配列を囲む閉じた半導体壁、(c)並びに前記半導体メサ及び前記半導体壁によって規定される溝を含む半導体構造物を備え、前記半導体構造物は、前記第1軸及び前記第2軸に交差する第3軸の方向に配列された第1超格子領域及び第2超格子領域を含み、前記第1超格子領域はV族元素としてアンチモンを含み、前記第2超格子領域は、赤外領域の光に感応し、前記二次元配列は、前記二次元配列内の第1半導体メサに、該第1半導体メサに最も近い第2半導体メサ及び該第1半導体メサに次に最も近い第3半導体メサを与え、前記半導体構造物の前記溝は、前記第1半導体メサと前記第2半導体メサとの間の第1部分と、前記第1半導体メサと前記第3半導体メサとの間の第2部分とを有し、前記溝の前記第1部分は、前記第1超格子領域内に底面を有し、前記溝の前記第2部分は、前記溝の前記第1部分より深い。
この半導体受光デバイスによれば、溝の第1部分及び第2部分に、それぞれ、浅溝及び深溝を提供できる。各半導体メサは、深溝により第3半導体メサから分離されて、深溝は、半導体構造物において導電性の第1超格子領域の体積を低減することを可能にする。各半導体メサは、浅溝により第2半導体メサから分離されて、この結果、半導体構造物に、第1軸及び第2軸の方向の各々に半導体メサ及び浅い溝の交互の配列を提供する。この配列は、二次元配列を囲む閉じた半導体壁の一方から半導体壁の他方に至る。
具体例に係る半導体受光デバイスは、前記半導体メサの上面に接続された第1電極と、前記第1超格子領域に接続された第2電極と、を更に備える。
この半導体受光デバイスによれば、半導体メサ及び浅溝の交互の配列が、半導体構造物内に連続する第1超格子領域を提供できる。連続する第1超格子領域によれば、二次元配列における半導体メサは、深溝に妨げられることなく第2電極に接続される。
具体例に係る半導体受光デバイスは、前記半導体構造物を搭載するバルク半導体領域を更に備え、前記溝の前記第2部分は、前記バルク半導体領域内に底面を有する。
この半導体受光デバイスによれば、半導体メサ及び浅溝の交互の配列は、バルク半導体領域内に底面を有する深溝に妨げられることなく、第1軸及び第2軸の方向の各々に連続する第1超格子領域を提供できる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体受光デバイス,及び半導体受光デバイスを作製する方法に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図1の(a)部は、本実施形態に係る半導体受光デバイスを概略的に示す平面図である。図1の(b)部は、図1の(a)部に示されたP1−P2−P3線に沿って取られた断面を示す図面である。図2は、図1の(a)部に示されたII−II線に沿って取られた断面を示す図面である。
図1の(a)部及び(b)部を参照すると、半導体構造物13は、フォトダイオードのための複数の半導体メサ27の二次元配列、半導体壁35、並びに複数の半導体メサ27の二次元配列及び半導体壁35によって規定される第1溝29を有する。半導体メサ27は、第1軸Ax1及び第2軸Ax2の方向に配列されて、二次元配列を成す。第1軸Ax1は、第2軸Ax2に交差する。半導体壁35は、半導体メサ27の二次元配列を囲むように閉じた形状を有する。二次元配列の半導体メサ27は、第1溝29によって半導体壁35の内側面から隔てられる。二次元配列内の半導体メサ27は、第1溝29によって互いに半導体壁35の内側面から隔てられる。
二次元配列の半導体メサ27、例えば第1半導体メサ27aは、該第1半導体メサ27aに最も近い一又は複数の第2半導体メサ27b、及び該第1半導体メサ27aに次に最も近い一又は複数の第3半導体メサ27cを二次元配列内に有する。
図1の(a)部を参照すると、線P1−P2は、二次元配列内の第2半導体メサ27bから第1半導体メサ27aへの断面を示し、線P2−P3は、二次元配列内の第1半導体メサ27aから第3半導体メサ27cへの断面を示す。第1溝29は、各第1半導体メサ27aと第2半導体メサ27bとの間に第1部分29aを有し、各第1半導体メサ27aと第3半導体メサ27cとの間に第2部分29bを有する。第1溝29の第1部分29aは、第1超格子領域25d内に底面29cを有し、第1溝29の第2部分29bは、第1溝29の第1部分29aより深い。
半導体構造物13は、第1超格子領域25d及び第2超格子領域25bを含む。第1超格子領域25d及び第2超格子領域25bは、第1軸Ax1及び第2軸Ax2に交差する第3軸Ax3の方向に配列される。第1超格子領域25dは、V族元素としてアンチモンを含む。第2超格子領域25bは赤外領域の光に感応する。
この半導体受光デバイス11によれば、第1溝29の第1部分29a及び第2部分29bに、それぞれ、浅溝及び深溝を提供できる。各第1半導体メサ27aは、第2部分29bにおける深溝により第3半導体メサ27cから分離されて、深溝は、半導体構造物13において導電性の第1超格子領域25dの体積を低減することを可能にする。各第1半導体メサ27aは、第1部分29aにおける浅溝により第2半導体メサ27bから分離されて、この結果、半導体構造物13には、第1軸Ax1及び第2軸Ax2の方向の各々に半導体メサ27及び浅溝の交互の配列(第1配列として参照する)を提供する。第1配列は、二次元配列を囲む閉じた半導体壁35の一方から半導体壁35の他方に至る。
また、半導体構造物13には、第1軸Ax1及び第2軸Ax2に対して傾斜する方向に半導体メサ27及び深溝の交互の配列(第2配列として参照する)を提供する。第2部分29bにおける深溝は、半導体メサ27の断面積(第3軸Ax3に交差する平面において規定される断面積)から独立して、半導体構造物13において導電性の第1超格子領域25dの体積を低減することを可能にする。第2配列は、二次元配列を囲む閉じた半導体壁35の一方から半導体壁35の他方に至る。
第1及び第2配列は、二次元配列を囲む閉じた半導体壁35と半導体壁35との間に設けられる。半導体壁35の囲いは、第1溝29の第1部分29a及び第2部分29bによって隔てられる半導体メサ27の形状の均一性を保つことを可能にする。
図2を参照すると、半導体メサ27及び半導体壁35の各々は、III−V族を含む半導体積層体17を含む。具体的には、半導体積層体17は、積層25を有し、本実施例では、積層25は、例えば第1導電型半導体領域25aの第1超格子領域25d、第2超格子領域25b、及び第2導電型半導体領域25cを含む。第1導電型半導体領域25a、第2超格子領域25b、及び第2導電型半導体領域25cは、V族元素としてアンチモンを含む。第1導電型半導体領域25aは、第1超格子領域25dを含む。第1超格子領域25dは、n導電性を有することができる。第1超格子領域25d及び第2超格子領域25bは、タイプII構造を有する。第2超格子領域25bは、赤外領域の光に感応して、光キャリアを生成する。第2導電型半導体領域25cは、第3超格子領域25f及び第2半導体層25gを含むことができ、第2半導体層25gは、半導体メサ27の最上層に位置するコンタクト層を含み、本実施例では超格子構造を含まないバルクである。
図2を参照すると、半導体構造物13は、第1領域13a及び第2領域13bを備え、第1領域13a及び第2領域13bは、第1基準面R1EFに沿って配列される。第1軸Ax1及び第2軸Ax2は、第1基準面R1EFに沿って延在する。
半導体構造物13は、画素構造物21及びコンタクト構造物23を含み、画素構造物21及びコンタクト構造物23は、第1基準面R1EFに沿って配置される。画素構造物21及びコンタクト構造物23は、半導体積層体17を含む。具体的には、画素構造物21は、第1溝29によってコンタクト構造物23の半導体壁35から隔てられる。画素構造物21及びコンタクト構造物23は、それぞれ、第1領域13a及び第2領域13bに設けられる。
コンタクト構造物23は、第2領域13bに第2溝31を有し、第2溝31は、第1超格子領域25d内に位置する底を有する。半導体受光デバイス11によれば、コンタクト構造物23内の半導体壁35の囲みは、第1溝29が第2溝31に繋がることを妨げる。第2溝31から隔置される第1溝29によれば、半導体メサ27の高密度配列及び二次元配列における低リーク電流を可能にする。第2溝31は、第1溝29の幅W29より大きい幅W31を有する。
半導体受光デバイス11は、半導体構造物13を覆う絶縁層39を更に備えることができる。絶縁層39は、半導体メサ27、第1溝29、第2溝31及びコンタクト構造物23を覆うと共に、コンタクト開口39a、39bを有する。
半導体受光デバイス11は、半導体メサ27の上面に設けられた第1電極15を備える。第1電極15は、半導体構造物13の第1領域13a上に設けられて、画素構造物21内の半導体メサ27に接続される。具体的には、第1電極15は、絶縁層39のコンタクト開口39bを介して半導体メサ27の上面、例えばコンタクト層に接触を成す。
半導体受光デバイス11は、第2電極16を備え、第2電極16は、コンタクト構造物23において第1超格子領域25dに接続される。第2電極16は、半導体構造物13の第2領域13b上に設けられる。具体的には、第2電極16は、絶縁層39のコンタクト開口39aを介して第2溝31の表面31bにおいて第1超格子領域25dに接触を成す。第1溝29の幅(W29)より大きい幅(W31)の第2溝31は、第2電極16が第2溝31の表面31bに接触を成すことを可能にする。
第2領域13bに設けられた第2電極16によれば、第1電極15に煩わされることなく、第1溝29の狭幅による狭ピッチの半導体メサ27の二次元配列に提供でき、また深溝により縮小された小さい体積の第1超格子領域25dを二次元配列に提供でき、この結果、フォトダイオードアレイにおいて、多画素、高精細、及び低リーク電流が可能となる。
半導体受光デバイス11は、半導体壁35の上面35aに設けられたパッド電極37を更に備え、パッド電極37は、半導体壁35の外側面を延在する配線層を介して第2電極16に接続される。
半導体受光デバイス11によれば、半導体メサ27及び浅溝(第1部分29a)の交互の配列が、半導体構造物13内において第1基準面R1EFに沿って連続する第1超格子領域25dを提供できる。具体的には、第1超格子領域25dは、第1軸Ax1の方向に配列される半導体メサ27の直下及び浅溝(第1部分29a)の直下を延在して、第1領域13aから第2領域13bへ至るキャリア経路を第1軸Ax1の方向に形成する。また、第1超格子領域25dは、第2軸Ax2の方向に配列される半導体メサ27の直下及び浅溝(第1部分29a)の直下を延在して、第1領域13aから第2領域13bへ至るキャリア経路を第2軸Ax2の方向に形成する。第2領域13bにおける第1超格子領域25dは、コンタクト構造物23において第2電極16に接触を成すことができる。
半導体構造物13は、支持体19を更に含み、支持体19は、半導体構造物13を支持する。半導体構造物13及び支持体19は、第3軸Ax3の方向に配列される。具体的には、支持体19は、半導体メサ27及び半導体壁35を搭載する。
半導体受光デバイス11は、バルク半導体領域25eを更に備え、バルク半導体領域25eは、半導体構造物13を搭載する。本実施例では、バルク半導体領域25eが、半導体受光デバイス11の支持体19によって提供され、必要な場合には、支持体19は、バルク半導体領域25eを搭載するベース部材26を含むことができる。バルク半導体領域25e及びベース部材26は、画素が検知する光を透過できる。バルク半導体領域25eは、超格子構造を含まない。バルク半導体領域25eは、第1超格子領域25dにヘテロ接合HJを成す。
第1溝29の第2部分29bは、ヘテロ障壁を貫通してバルク半導体領域のバルク半導体領域25e内に底面29dを有する。
半導体受光デバイス11によれば、GaSb系化合物半導体を用いるフォトダイオードアレイを提供できる。赤外波長領域の光を検知する半導体受光デバイス11では、第2超格子領域25bは、ガリウム及びアンチモンを含むIII−V半導体層及びインジウム及びヒ素を含むIII−V半導体層を含む光吸収層を含む。第1超格子領域25dは、ガリウム及びアンチモンを含むIII−V半導体層及びインジウム及びヒ素を含むIII−V半導体層を含む。第2導電型半導体領域25cの第3超格子領域25fは、ガリウム及びアンチモンを含むIII−V半導体層及びインジウム及びヒ素を含むIII−V半導体層を含む。
半導体受光デバイス11の構造。
第1導電型半導体領域25aのバルク半導体領域25e:n型GaSb、0.3〜1マイクロメートル厚。
第1導電型半導体領域25aの第1超格子領域25d:n型GaSb/InAs(タイプII)、1〜5マイクロメートル厚。
第2超格子領域25b:アンドープGaSb/InAs(タイプII)、1〜4マイクロメートル厚。
第2導電型半導体領域25cの第3超格子領域25f:p型GaSb/InAs(タイプII)、0.2〜0.8マイクロメートル厚。
第2導電型半導体領域25cの第2半導体層25g:p型GaSb、0.05〜0.4マイクロメートル厚。
第1導電型半導体領域25aでは、バルク半導体領域25e(n型GaSb)は、第1超格子領域25d(n型GaSb/InAs)にヘテロ接合を成す。
ベース部材26:n型GaSb、500〜700マイクロメートル厚。
絶縁層39:シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜、50〜500ナノメートル厚。
第1部分29a及び第2部分29bの深さの例。
第1部分29aの深さD29a:2.15〜9.7マイクロメートル。
第2部分29bの深さD29b:2.28〜11.2マイクロメートル。
第1溝29の幅W29:例えば0.3〜3マイクロメートル。
第2溝31の幅W31:例えば50〜300マイクロメートル。
半導体壁35の幅W35は、例えば50〜100マイクロメートル。
第1導電型半導体領域25aのバルク半導体領域25e:n型GaSb、0.3〜1マイクロメートル厚。
第1導電型半導体領域25aの第1超格子領域25d:n型GaSb/InAs(タイプII)、1〜5マイクロメートル厚。
第2超格子領域25b:アンドープGaSb/InAs(タイプII)、1〜4マイクロメートル厚。
第2導電型半導体領域25cの第3超格子領域25f:p型GaSb/InAs(タイプII)、0.2〜0.8マイクロメートル厚。
第2導電型半導体領域25cの第2半導体層25g:p型GaSb、0.05〜0.4マイクロメートル厚。
第1導電型半導体領域25aでは、バルク半導体領域25e(n型GaSb)は、第1超格子領域25d(n型GaSb/InAs)にヘテロ接合を成す。
ベース部材26:n型GaSb、500〜700マイクロメートル厚。
絶縁層39:シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜、50〜500ナノメートル厚。
第1部分29a及び第2部分29bの深さの例。
第1部分29aの深さD29a:2.15〜9.7マイクロメートル。
第2部分29bの深さD29b:2.28〜11.2マイクロメートル。
第1溝29の幅W29:例えば0.3〜3マイクロメートル。
第2溝31の幅W31:例えば50〜300マイクロメートル。
半導体壁35の幅W35は、例えば50〜100マイクロメートル。
引き続き、図3〜図9を参照しながら、半導体受光デバイス11を作製する方法を説明する。理解を容易にするために、可能な場合には、半導体受光デバイス11のための参照符合を以下の説明において用いる。
図3は、エピタキシャル基板の一素子区画を示す平面図であり、一素子区画には、第1マスクM1がエピタキシャル基板EP上に設けられる。図4は、図3に示されたIV−IV線に沿ってとられた断面を示す。工程S101では、図3及び図4に示されるように、エピタキシャル基板EPを準備すると共に、エピタキシャル基板EP上に第1マスクM1を形成する。
エピタキシャル基板EPの作製において、具体的には、結晶成長のための基板51を準備すると共に、半導体積層構造53を含む半導体領域を基板51上にエピタキシャルに成長してエピタキシャル基板EPを作製する。この成長では、例えば有機金属気相成長法及び/又は分子線エピタキシー法を用いることができる。エピタキシャル基板EPは、第1導電型半導体領域25a、第2超格子領域25b、及び第2導電型半導体領域25cのための半導体膜を含む半導体積層構造53、並びに半導体積層構造53を含む半導体領域を搭載する基板51を有する。具体的には、半導体積層構造53は、バルク半導体領域25eのための第1半導体膜55、第1超格子領域25dのための第1超格子構造56、第2超格子領域25bのための第2超格子構造57、第3超格子領域25fのための第3超格子構造58、及び第2半導体層25gのための第2半導体膜59を備える。本実施例では、第1超格子構造56は、交互に配列された第1層56a及び第2層56bを含む。第2超格子構造57は、交互に配列された第1層57a及び第2層57bを含み、第3超格子構造58は、交互に配列された第1層58a及び第2層58bを含むことができる。
エピタキシャル基板EPの構造。
基板51:n型GaSb。
第1導電型半導体領域25aのための半導体膜。
第1半導体膜55:n型GaSb、厚さ0.3〜1マイクロメートル。
第1超格子構造56(56a/56b):n型GaSb/InAs(タイプII)、厚さ1〜5マイクロメートル。
第2超格子領域25bのための半導体膜。
第2超格子構造57(57a/57b):アンドープGaSb/InAs(タイプII)、厚さ1〜4マイクロメートル。
第2導電型半導体領域25cのための半導体膜。
第3超格子構造58(58a/58b):p型GaSb/InAs、(タイプII).厚さ0.2〜0.8マイクロメートル。
第2半導体膜59:p型GaSb、厚さ0.05〜0.4マイクロメートル。
基板51:n型GaSb。
第1導電型半導体領域25aのための半導体膜。
第1半導体膜55:n型GaSb、厚さ0.3〜1マイクロメートル。
第1超格子構造56(56a/56b):n型GaSb/InAs(タイプII)、厚さ1〜5マイクロメートル。
第2超格子領域25bのための半導体膜。
第2超格子構造57(57a/57b):アンドープGaSb/InAs(タイプII)、厚さ1〜4マイクロメートル。
第2導電型半導体領域25cのための半導体膜。
第3超格子構造58(58a/58b):p型GaSb/InAs、(タイプII).厚さ0.2〜0.8マイクロメートル。
第2半導体膜59:p型GaSb、厚さ0.05〜0.4マイクロメートル。
エピタキシャル基板EPの主面54上では、一素子区画において第1マスクM1を形成する。第1マスクM1は、例えばシリコン系無機絶縁体を備える。シリコン系無機絶縁体は、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜を含む。主面54は、第1エリア54a及び第2エリア54bを含む。第2エリア54bは、第1エリア54aを囲む。第1マスクM1は、第1エリア54a上の第1パターン61aと、第2エリア54b上の第2パターン61bとを含む。第1パターン61aは、フォトダイオードのための半導体メサ27の配列を規定する複数のストライプ開口部61cを含み、ストライプ開口部61cの各々は、第1溝29を規定する。具体的には、ストライプ開口部61cの配列が、半導体メサ27の二次元配列を規定する格子形状の第1開口61dを形作る。第1マスクM1は、ストライプ開口部61cが単一の溝幅を有するように設計されている。
ストライプ開口部61cの幅W61a:0.3〜3マイクロメートル。
ストライプ開口部61cの幅W61a:0.3〜3マイクロメートル。
引き続く記述から理解されるように、本実施例では、一素子区画における第1エリア54a及び第2エリア54bの区分けは、第1領域13a及び第2領域13bの区分けに対応する。
図5は、図4に示されたプロセスの進捗を示す断面図である。工程S102では、図5に示されるように、第1マスクM1を用いてエピタキシャル基板EPをドライエッチングして、第1溝29及び半導体メサ27の二次元配列を形成する。半導体メサ27の二次元配列は、第1溝29によって規定される。このエッチングは、第1溝29が第2超格子構造57を突き抜けると共に第1超格子構造56を突き抜けないように行われ、第1溝29が第1超格子構造56内に底を有するように行われる。第1エリア54aにおいて、半導体メサ27の二次元配列は、第1超格子構造56を介して互いに接続される。エッチングの後に、第1マスクM1を除去して、基板生産物SPを形成する。基板生産物SPは、第1エリア54aに半導体メサ27の二次元配列を有し、第2エリア54bに半導体積層構造53を有する。
エッチング条件。
バイアス電力:250W以下。
プロセス圧力:1〜5Pa。
エッチングガス:塩素系ガス、具体的には、Cl2、BCl3、SiCl4、又はCCl4。
エッチング条件。
バイアス電力:250W以下。
プロセス圧力:1〜5Pa。
エッチングガス:塩素系ガス、具体的には、Cl2、BCl3、SiCl4、又はCCl4。
図6の(a)部は、本実施形態に係る基板生産物SPの二次元配列を概略的に示す平面図である。図6の(b)部は、図6の(a)部に示された線Q1−Q2−Q3に沿った断面を示す図面である。線Q1−Q2は、基板生産物SPの二次元配列におけるある第2半導体メサNMSから第1半導体メサSMSへの断面を示し、線Q2−Q3は、基板生産物SPの二次元配列におけるある第1半導体メサSMSから第3半導体メサNNMSへの断面を示す。
エピタキシャル基板EPのドライエッチングにより、第1マスクM1のストライプ開口部61cにより規定される第1溝29を形成する。図6の(a)部に示されるように、第1溝29は、第1部分29a及び第2部分29bを有する。第1溝29の第1部分29a及び第2部分29bは、それぞれ、第1深さLV29a及び第2深さLV29bを有し、第2深さLV29bは第1深さLV29aより大きい。第1部分29aは、各第1半導体メサSMSと第2半導体メサNMSとの間に形成され、第2部分29bは、各第1半導体メサSMSと第3半導体メサNNMSとの間に形成される。第1部分29a及び第2部分29bは、単一のマスクを用いて同時に形成される。
第1マスクM1に係るストライプ開口部61cの開口幅の設計に従って、第1溝29の第1部分29aも、半導体メサ27の二次元配列にわたって実質的に単一の溝幅を有する。
しかしながら、図6の(b)部に示されるように、第1部分29aは、第1超格子領域25d内に底面を有し、第1溝29の第2部分29bは、第1溝29の第1部分29aより深い底面を有する。本実施例では、第1溝29の第2部分29bは、ヘテロ障壁を貫通してバルク半導体領域のバルク半導体領域25e内に底面を有する。
図6の(a)部に示されるように、二次元配列内の半導体メサ27は、第1ピッチPT1で一方向に配列されると共に、二次元配列内の半導体メサ27は、第2ピッチPT2で他方向に配列される。本実施例は、第1ピッチPT1は、第2ピッチPT2に等しい。
第1半導体メサ27aと、第2半導体メサ27b及び第3半導体メサ27cとの間隔の例。
第1半導体メサ27aと第2半導体メサ27bとの間隔H1:0.3〜3マイクロメートル。
第1半導体メサ27aと第3半導体メサ27cとの間隔H2:0.4〜4.2マイクロメートル。
第1半導体メサ27aと、第2半導体メサ27b及び第3半導体メサ27cとの間隔の例。
第1半導体メサ27aと第2半導体メサ27bとの間隔H1:0.3〜3マイクロメートル。
第1半導体メサ27aと第3半導体メサ27cとの間隔H2:0.4〜4.2マイクロメートル。
図7は、図6に示されたプロセスの進捗を示す断面図である。工程S103では、第1マスクM1を除去した後に、図7に示されるように、第2マスクM2を基板生産物SP上に形成すると共に、第2マスクM2を用いて基板生産物SPをエッチングする。
具体的には、第2マスクM2は、図3に破線で示されるように、基板生産物SPの素子区画において、第1エリア54aを覆う第1パターン62aと、第2エリア54bの半導体積層構造53上に第2開口62bと、第2エリア54bを覆う第2パターン62cとを有する。第2マスクM2の第2開口62bは、第2電極16へのコンタクトを提供し、また第2溝31を規定する。第2溝31は、第1溝29の幅より大きい幅を有する。本実施例では、第2開口62bは、第1エリア54aの半導体メサ27の二次元配列を囲むように閉じる。
第2溝31の幅W2M:30〜295マイクロメートル。
第2マスクM2は、例えばシリコン系無機絶縁体を備える。
第2溝31の幅W2M:30〜295マイクロメートル。
第2マスクM2は、例えばシリコン系無機絶縁体を備える。
具体的には、第2マスクM2を用いて基板生産物SPをエッチングして、基板生産物SPに第2溝31及び半導体壁35を形成する。工程S103におけるエッチングは、ウェットエッチングによって行われる。エッチング液は、例えばリン酸系の溶液である。エッチングは、第2溝31が、第1超格子領域25d内に底を有するように行われる。エッチングの後に、第2マスクM2を除去して、中間半導体生産物MSPを形成する。中間半導体生産物MSPは、第1エリア54aに半導体メサの二次元配列と、第2エリア54bに第2溝31及び半導体壁35とを有する。本実施例では、第2溝31は、第1エリア54aの半導体メサ27の二次元配列を囲むように閉じる。第1溝29及び第2溝31によって、半導体壁35が規定される。
工程S104では、パッシベーション膜を形成する。図8は、図7に示されたプロセスの進捗を示す断面図である。具体的には、第2マスクM2を除去した後に、図8に示されるように、中間半導体生産物MSP上に絶縁膜63を気相成長により形成すると共に、第3マスクM3を絶縁膜63上に形成する。第3マスクM3は、絶縁膜63にコンタクト開口を規定する。具体的には、第3マスクM3は、コンタクト構造物23の第2溝31の表面上に開口65aと、半導体メサ27の上面上に開口65bとを有する。第3マスクM3は、例えばレジストを含む。
工程S105では、アノード電極及びカソード電極を半導体構造物上に形成する。図9は、図8に示されたプロセスの進捗を示す断面図である。具体的には、図9に示されるように、第3マスクM3を用いたエッチングにより、絶縁膜63から絶縁層39を作製する。絶縁層39は、第2溝31内の表面にコンタクト開口39aと、半導体メサ27の上面上にコンタクト開口39bとを有する。エッチングの後に、第3マスクM3を除去する。エッチャントは、例えばバッファードフッ酸である。
絶縁層39を形成した後に、図9に示されるように、半導体メサ27の上面上に第1電極15を形成すると共に、第2溝31内の表面及び半導体壁35の上面に第2電極16及びパッド電極37を形成する。第1電極15は、コンタクト開口39bを介して半導体メサ27の上面に接触を成す。第2電極16は、コンタクト開口39aを介して第1超格子領域25dに接触を成す。具体的には、第1電極15及び第2電極16の各々は、それぞれの蒸着及びリフトオフによって形成される。
これらの工程によって、半導体受光デバイス11が完成する。
(実施例)
エピタキシャル基板EPを準備すると共に、いくつかのストライプ幅を有するマスクをエピタキシャル基板EP上に形成する。このマスクは、具体的には、10、4、2、及び1マイクロメートルの開口幅を有する4つのパターンを有する。このマスクを用いてエピタキシャル基板EPをエッチングして、二次元正方格子状の半導体メサの配列及び半導体壁を形成する。上記の記述から理解されるように、半導体メサ27は第1溝29によって規定される。二次元正方格子は、二次元正方格子内の各第1半導体メサSMSに、第1半導体メサSMSに最も近い第2半導体メサNMSと、第1半導体メサSMSに次に最も近い第3半導体メサNNMSとを与える。発明者の実験によれば、第1溝29の第1部分29a(第1半導体メサSMS及び第2半導体メサNMSを隔てる溝)は、エッチング深さVE1を有し、第2部分29b(第1半導体メサSMS及び第3半導体メサNNMSを隔てる溝)は、エッチング深さVE2を有する。同時に形成される第1部分29a及び第2部分29bでは、エッチングレート比は、エッチング深さVE1に対するエッチング深さVE2の割合(VE2/VE1)で表される。
エッチング条件。
バイアス電力:100W。
プロセス圧力:4Pa。
エッチングガス:Cl2。
エピタキシャル基板EPを準備すると共に、いくつかのストライプ幅を有するマスクをエピタキシャル基板EP上に形成する。このマスクは、具体的には、10、4、2、及び1マイクロメートルの開口幅を有する4つのパターンを有する。このマスクを用いてエピタキシャル基板EPをエッチングして、二次元正方格子状の半導体メサの配列及び半導体壁を形成する。上記の記述から理解されるように、半導体メサ27は第1溝29によって規定される。二次元正方格子は、二次元正方格子内の各第1半導体メサSMSに、第1半導体メサSMSに最も近い第2半導体メサNMSと、第1半導体メサSMSに次に最も近い第3半導体メサNNMSとを与える。発明者の実験によれば、第1溝29の第1部分29a(第1半導体メサSMS及び第2半導体メサNMSを隔てる溝)は、エッチング深さVE1を有し、第2部分29b(第1半導体メサSMS及び第3半導体メサNNMSを隔てる溝)は、エッチング深さVE2を有する。同時に形成される第1部分29a及び第2部分29bでは、エッチングレート比は、エッチング深さVE1に対するエッチング深さVE2の割合(VE2/VE1)で表される。
エッチング条件。
バイアス電力:100W。
プロセス圧力:4Pa。
エッチングガス:Cl2。
図10は、本実施形態におけるマスクの開口幅とエッチングレート比との関係を示す図である。
開口幅とエッチングレート比との関係。
開口幅(1マイクロメートル):エッチングレート比(115%)。
開口幅(2マイクロメートル):エッチングレート比(110%)。
開口幅(4マイクロメートル):エッチングレート比(104%)。
開口幅(10マイクロメートル):エッチングレート比(100%)。
開口幅とエッチングレート比との関係。
開口幅(1マイクロメートル):エッチングレート比(115%)。
開口幅(2マイクロメートル):エッチングレート比(110%)。
開口幅(4マイクロメートル):エッチングレート比(104%)。
開口幅(10マイクロメートル):エッチングレート比(100%)。
図10に示されるエッチングレート比(VE2/VE1)は、単一のエッチングによって、異なる深さの溝部分を第1溝29に提供できることを示す。具体的には、第1半導体メサSMSは、第2半導体メサNMSから浅溝(第1溝29の第1部分29a)によって隔てられ、第3半導体メサNNMSから深溝(第1溝29の第2部分29b)によって隔てられる。深溝は、画素構造物21において第1超格子領域25dの体積を減らすことに役立ち、浅溝は、二次元配列内の半導体メサ27に、半導体壁35の外側に至る第1超格子領域25dを提供することに役立つ。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本実施形態によれば、リーク電流を低減できる半導体受光デバイスが提供される。
11…半導体受光デバイス、13…半導体構造物、15…第1電極、16…第2電極、R1EF…第1基準面、17…半導体積層体、19…支持体、21…画素構造物、23…コンタクト構造物、25…積層、25d…第1超格子領域、25e…バルク半導体領域、27…半導体メサ、27a…第1半導体メサ、27b…第2半導体メサ、27c…第3半導体メサ、29…第1溝、29a…第1部分、29b…第2部分、31…第2溝、35…半導体壁、Ax1…第1軸、Ax2…第2軸。
Claims (3)
- 半導体受光デバイスであって、
第1軸の方向及び第2軸の方向に配列された複数の半導体メサの二次元配列、前記二次元配列を囲む閉じた半導体壁、並びに前記半導体メサ及び前記半導体壁によって規定される溝を含む半導体構造物を備え、
前記半導体構造物は、前記第1軸及び前記第2軸に交差する第3軸の方向に配列された第1超格子領域及び第2超格子領域を含み、前記第1超格子領域はV族元素としてアンチモンを含み、前記第2超格子領域は、赤外領域の光に感応し、
前記二次元配列は、前記二次元配列内の第1半導体メサに、該第1半導体メサに最も近い第2半導体メサ及び該第1半導体メサに次に最も近い第3半導体メサを与え、
前記半導体構造物の前記溝は、前記第1半導体メサと前記第2半導体メサとの間の第1部分と、前記第1半導体メサと前記第3半導体メサとの間の第2部分とを有し、
前記溝の前記第1部分は、前記第1超格子領域内に底面を有し、
前記溝の前記第2部分は、前記溝の前記第1部分より深い、半導体受光デバイス。 - 各半導体メサの上面に接続された第1電極と、
前記第1超格子領域に接続された第2電極と、
を更に備える、請求項1に記載された半導体受光デバイス。 - 前記半導体構造物を搭載するバルク半導体領域を更に備え、
前記溝の前記第2部分は、前記バルク半導体領域内に底面を有する、請求項1又は請求項2に記載された半導体受光デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018166140A JP6981383B2 (ja) | 2018-09-05 | 2018-09-05 | 半導体受光デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018166140A JP6981383B2 (ja) | 2018-09-05 | 2018-09-05 | 半導体受光デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020038934A JP2020038934A (ja) | 2020-03-12 |
JP6981383B2 true JP6981383B2 (ja) | 2021-12-15 |
Family
ID=69738218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018166140A Active JP6981383B2 (ja) | 2018-09-05 | 2018-09-05 | 半導体受光デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6981383B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6299058B2 (ja) * | 2011-03-02 | 2018-03-28 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法及び電子機器 |
FR2983347B1 (fr) * | 2011-11-28 | 2014-07-25 | Commissariat Energie Atomique | Dispositif a matrice de diodes a resistances d'acces et stabilite amelioree |
CN103887360B (zh) * | 2014-04-16 | 2016-08-17 | 中国科学院半导体研究所 | InAs/GaSb超晶格红外光电探测器及其制备方法 |
JP6455014B2 (ja) * | 2014-08-08 | 2019-01-23 | 富士通株式会社 | 赤外線撮像素子及び赤外線撮像装置 |
US9583654B2 (en) * | 2015-01-05 | 2017-02-28 | Sumitomo Electric Industries, Ltd. | Light receiving device and image sensor |
WO2017010311A1 (ja) * | 2015-07-16 | 2017-01-19 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、製造方法、および電子機器 |
US10297699B2 (en) * | 2016-05-27 | 2019-05-21 | The United States Of America, As Represented By The Secretary Of The Navy | In-plane resonant-cavity infrared photodetectors with fully-depleted absorbers |
JP7115111B2 (ja) * | 2018-07-26 | 2022-08-09 | 富士通株式会社 | 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法 |
-
2018
- 2018-09-05 JP JP2018166140A patent/JP6981383B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020038934A (ja) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611066B2 (ja) | アバランシェフォトダイオード | |
KR102285120B1 (ko) | 광 수신 소자 | |
US11145790B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
TWI643335B (zh) | 半導體裝置及其製造方法 | |
JP6327098B2 (ja) | 量子カスケードレーザを製造する方法 | |
JP7010546B2 (ja) | 光半導体素子およびその製造方法 | |
JP6981383B2 (ja) | 半導体受光デバイス | |
JP5297892B2 (ja) | 光半導体装置、及びその製造方法 | |
JP2002232080A5 (ja) | ||
JP4853008B2 (ja) | 半導体光素子を作製する方法 | |
JP6572640B2 (ja) | 半導体受光素子を作製する方法 | |
US10665736B2 (en) | Infrared light receiving device, method for fabricating infrared light receiving device | |
JP5579548B2 (ja) | 半導体装置、および、その製造方法 | |
EP4002481A1 (en) | Low parasitic ccb heterojunction bipolar transistor | |
JP5217598B2 (ja) | 半導体発光素子の製造方法 | |
US6829275B2 (en) | Hybrid confinement layers of buried heterostructure semiconductor laser | |
JP2008066329A (ja) | pin型フォトダイオードを作製する方法 | |
CN111463659A (zh) | 量子点半导体光放大器及其制备方法 | |
US10134591B2 (en) | Method for manufacturing a semiconductor device | |
JP2019135744A (ja) | 赤外線受光装置 | |
CN113454754B (zh) | 用于生产基于iii-n化合物的半导体组件的过程 | |
US20210305169A1 (en) | Method for manufacturing semiconductor device, and semiconductor substrate | |
KR102134242B1 (ko) | 마이크로 반도체 발광소자 및 이의 제조방법 | |
EP3828918A1 (en) | Low parasitic ccb heterojunction bipolar transistor | |
JP2012124361A (ja) | 半導体光素子の製造方法及び半導体光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6981383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |