JP2015508941A - オプトエレクトロニクス半導体チップ - Google Patents
オプトエレクトロニクス半導体チップ Download PDFInfo
- Publication number
- JP2015508941A JP2015508941A JP2014559148A JP2014559148A JP2015508941A JP 2015508941 A JP2015508941 A JP 2015508941A JP 2014559148 A JP2014559148 A JP 2014559148A JP 2014559148 A JP2014559148 A JP 2014559148A JP 2015508941 A JP2015508941 A JP 2015508941A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- active
- layer
- active region
- optoelectronic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 178
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 94
- 239000011810 insulating material Substances 0.000 claims description 37
- 238000003892 spreading Methods 0.000 claims description 31
- 230000007480 spreading Effects 0.000 claims description 31
- 230000005670 electromagnetic radiation Effects 0.000 claims description 21
- 238000011049 filling Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000004020 luminiscence type Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 38
- 230000005855 radiation Effects 0.000 description 24
- 238000002161 passivation Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 239000011258 core-shell material Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000007704 wet chemistry method Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本発明は、オプトエレクトロニクス半導体チップであって、互いに距離を隔てて配置されている複数の活性領域（１）と、複数の活性領域（１）の下面（１ａ）に配置されている基板（２）と、を備えており、活性領域（１）の１つが主延在方向（Ｒ）を有し、活性領域（１）が、第１の半導体材料を使用して形成されているコア領域（１０）を有し、活性領域（１）が活性層（１１）を有し、活性層（１１）が、少なくとも、活性領域（１）の主延在方向（Ｒ）に垂直な方向（ｘ，ｙ）に、コア領域（１０）を覆っており、活性領域（１）がカバー層（１２）を有し、カバー層（１２）が、第２の半導体材料を使用して形成されており、少なくとも、活性領域（１）の主延在方向（Ｒ）に垂直な方向（ｘ，ｙ）に、活性層（１１）を覆っている、オプトエレクトロニクス半導体チップ、に関する。
Description
オプトエレクトロニクス半導体チップを開示する。
本発明の１つの目的は、特に効率的に動作させることのできるオプトエレクトロニクス半導体チップを開示することである。
本明細書に記載されているオプトエレクトロニクス半導体チップは、特に、放射を放出するオプトエレクトロニクス半導体チップである。一例として、本オプトエレクトロニクス半導体チップは、動作時に紫外放射、可視光、または赤外放射を放出するオプトエレクトロニクス半導体チップである。本オプトエレクトロニクス半導体チップは、特に、発光ダイオードチップである。さらには、本半導体チップを、放射を受け取るオプトエレクトロニクス半導体チップ（例えば太陽電池やフォトダイオード）とすることも可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、本オプトエレクトロニクス半導体チップは、少なくとも１つの活性領域を備えている。特に、本オプトエレクトロニクス半導体チップは、互いに距離を隔てて配置されている多数の活性領域を備えている。本オプトエレクトロニクス半導体チップの動作時、活性領域において電磁放射（特に光）が生成され、その少なくとも一部分が半導体チップから放出される。これに代えて、活性領域において電磁放射を電荷キャリアに変換することが可能である。
極端な場合、本オプトエレクトロニクス半導体チップが正確に１つの活性領域を備えていることも可能である。このような半導体チップは、特に、通信技術において使用することができる。
本オプトエレクトロニクス半導体チップは、それぞれが互いに距離を隔てて配置されている多数の活性領域を備えている。この場合、これらの活性領域を、下面もしくは上面またはその両方においてさらなる要素によって互いに接続することが可能である。この場合、活性領域は、それぞれの下面およびそれぞれの上面の間の領域において互いに隔てられており、これらの領域において互いに接続されていない。
活性領域は、例えば規則的な格子状に配置することができる。すなわち、活性領域は互いに所定の距離に配置されており、例えば活性領域の上面の平面視において、規則的な格子構造、例えば長方形格子または三角格子の構造などが認識できる。しかしながら、活性領域をランダムに分布させることも可能である。
以下では、基本的には、多数の活性領域のうちの１つの活性領域について説明する。活性領域の大部分、特に、すべての活性領域が、その１つの領域について説明する特性を有することが好ましい。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、本オプトエレクトロニクス半導体チップは、キャリアを備えている。このキャリアは、多数の活性領域の下面に配置されている。キャリアは、多数の活性領域を機械的に担持して支持する、オプトエレクトロニクス半導体チップの要素である。一例として、キャリアは、多数の活性領域を互いに接続する、オプトエレクトロニクス半導体チップの要素とすることもできる。
キャリアは、例えば、活性領域の少なくとも一部分の成長基板とすることができる。この目的のため、キャリアは、例えば、ＧａＡｓ、シリコン、ガラス、またはサファイアから形成することができる。さらに、上に挙げた材料の少なくとも１種類をキャリアが含んでいることも可能である。キャリアが成長基板である場合、成長基板は半導体チップに残り、特に、除去されない。しかしながら、成長基板を薄くする、すなわち、例えば研削、エッチング、または化学機械研磨によって成長基板の厚さを小さくすることが可能である。
キャリアは、放射透過性として（例えば透明に）、または放射に対して反射性として、または拡散散乱性として、具体化することができる。すなわち、半導体チップの動作時に活性領域において生成される電磁放射、または活性領域において検出される電磁放射は、例えば、キャリアを通過する、またはキャリアにおいて反射される、またはキャリアにおいて散乱することができる。
さらに、キャリアを電気的絶縁性として具体化することが可能である。一例として、多数の活性領域の半導体材料の成長基板の役割を果たす放射透過性の電気的絶縁材料（サファイアなど）によって、キャリアを形成することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、活性領域の少なくとも１つは、主延在方向を有する。すなわち、活性領域は、すべての空間方向に均等な距離だけ延在するのではなく、活性領域の延在距離が最大である好ましい方向（主延在方向）が存在する。
活性領域は、一例として、円柱の形状、円錐台の形状、角錐の形状、または、特に六角形または三角形の底面を有する角柱の形状を有することができる。この場合、主延在方向は、円柱の高さ、円錐台の高さ、または角柱の高さが求められる方向である。言い換えれば、少なくとも１つの活性領域は、細長い３次元体によって形成されており、例えば平面状の層の形を有さない。さらに、活性領域は、例えば平らな外面を有する連続的な構造化されていない層ではない。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、少なくとも１つの活性領域は、第１の半導体材料によって形成されているコア領域を有する。この場合、第１の半導体材料は、第１の導電型を有する。一例として、第１の半導体材料は、ｎ型導電性に具体化されている。第１の半導体材料は、例えば、ｎ型にドープされたＩＩＩ−Ｖ族半導体材料系をベースとすることができる。一例として、第１の半導体材料は、ｎ型にドープされた窒化物半導体材料系をベースとする。この場合、特に、第１の半導体材料は、ｎ型導電性のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮをベースとすることができる。
一例として、少なくとも第１の半導体材料は、活性領域の側のキャリアの外面の上に直接堆積されている。第１の層として、ドープされていない成長層を堆積させることもでき、次いで、この成長層の上にｎ型導電性の材料が堆積される。
活性領域のコア領域は、特に、主延在方向に沿って延在しており、活性領域と同じ形状を有することができる。活性領域が例えば円柱または角柱の形状に具体化されている場合、コア領域も円柱または角柱の形状を有することができる。この場合、コア領域は、特に、第１の半導体材料からなる固体として具体化することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、少なくとも１つの活性領域は、活性層を備えており、この活性層は、少なくとも、活性領域の主延在方向を横切る方向に、コア領域を覆っている。コア領域は例えば側面を有し、この側面は、部分的に、または特に完全に、活性層の材料によって覆うことができる。端面も、少なくとも部分的に覆うことができる。この場合、コア領域は活性層に直接隣接していることができる。本オプトエレクトロニクス半導体チップの動作時、オプトエレクトロニクス半導体チップによって生成される放射は、活性領域、特に、活性層において生成される。活性層は、製造公差の範囲内で均一な厚さを有することが好ましく、ただし、活性層の厚さは主延在方向に沿って変化することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、少なくとも１つの活性領域は、カバー層を有し、このカバー層は、第２の半導体材料によって形成されており、少なくとも、活性領域の主延在方向を横切る方向に、活性層を覆っている。一例として、カバー層とコア領域との間に活性層が配置されている。この場合、カバー層は、活性層を部分的または完全に覆っていることができる。カバー層は、製造公差の範囲内で均一な厚さを有することが好ましく、ただし、カバー層の厚さは主延在方向に沿って変化することができる。
第２の半導体材料は、第１の導電型とは異なる第２の導電型の半導体材料である。特に、第２の半導体材料は、第１の半導体材料と同じ半導体材料系をベースとすることができるが、この場合、異なるドーピングを有することができる。例えば、第１の半導体材料がｎ型導電性に形成されている場合、第２の半導体材料はｐ型導電性に形成される。一例として、第２の半導体材料は、ｐ−ＧａＮ、ｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、またはｐ−ＡｌＩｎＧａＮ、あるいは、これらの材料のうちの２種類以上から構成される２層以上の積層体をベースとする。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、本半導体チップは、多数の活性領域を備えており、これらの活性領域は互いに距離を隔てて配置されている。さらに、本オプトエレクトロニクス半導体チップは、多数の活性領域の下面に配置されているキャリアを備えている。この場合、活性領域の少なくとも１つは主延在方向を有し、活性領域は、第１の半導体材料によって形成されているコア領域を有し、活性領域は活性層を有し、この活性層は、少なくとも、活性領域の主延在方向を横切る方向に、コア領域を覆っており、活性領域はカバー層を有し、このカバー層は、第２の半導体材料によって形成されており、少なくとも、活性領域の主延在方向を横切る方向に、活性層を覆っている。
この場合、本オプトエレクトロニクス半導体チップは、例えば同一のタイプであるように構築されている多数の活性領域を備えていることが好ましい。これらの活性領域は、製造公差の範囲内で同一に具体化することができる。すなわち、活性領域それぞれが、コア領域と、活性層と、カバー層とを備えており、これらはそれぞれ製造公差の範囲内で同じ材料組成を有する。特に、本オプトエレクトロニクス半導体チップのすべての活性領域を、製造公差の範囲内で同一に具体化することが可能である。しかしながら、本オプトエレクトロニクス半導体チップが、少なくとも部分的に異なって具体化されている多数の活性領域を備えていることも可能である。一例として、活性領域は、太さ（すなわち主延在方向を横切る方向における範囲）、または長さ（すなわち主延在方向に平行な範囲）、または組成のうちの少なくとも１つに関して、互いに異なっていることができる。したがって、異なる活性領域が異なる色の光を放出することができ、したがって、半導体チップ全体として例えば白色光を放出する。
特に、ＧａＮ系の発光ダイオードの効率は、動作電流条件下においていわゆる「ドループ」効果によって制限される。ドループ効果とは、電流密度または電荷キャリア密度が上昇するにつれて効率が大幅に低下することを意味する。したがって、一般的な動作電流は、効率曲線の最大値を大幅に超える。したがって、同じ電流のままで、より高い効率に高める目的で、局所的な電荷キャリア密度を下げることが有利である。これは、例えば、オプトエレクトロニクス半導体チップの断面積を大きくすることによって、または活性層の数を増やすことによって、達成することができる。しかしながら、いずれの方法にも問題がある。
この点に関して、断面積を大きくすることは、多くの用途（例えば投影装置におけるオプトエレクトロニクス半導体チップの使用）において現実的ではなく、なぜなら、断面積を大きくすることに伴って、エタンデュ（etendue）も増大するためである。さらに、この解決策では、通常では半導体チップの断面積の増大に不相応につねにコストが増大する。
本明細書に記載されているオプトエレクトロニクス半導体チップの場合、活性領域は、例えば「コアシェルナノロッド」または「コアシェルマイクロロッド」として具体化されている。オプトエレクトロニクス半導体チップの放射放出領域が多数の活性領域（すなわち例えば多数のコアシェルロッド）に分割されている結果として、動作時に電磁放射が生成される活性体積（active volume）が、例えば構造化されていない１つの活性領域を備えたオプトエレクトロニクス半導体チップと比較して増大する。このようにすることで、半導体チップの効率が高まる。
本明細書に記載されているオプトエレクトロニクス半導体チップは多数の活性領域を備えているため、活性エリア（active area）を大幅に大きくすることと、したがって、電荷キャリア密度が低下するとともに動作電流条件下で効率を高めることとが達成される。さらに、互いに距離を隔てた活性領域をエピタキシャル成長させるとき、閉じた２次元層と比較して、活性領域の半導体材料における歪みの低減を達成することができる。
特に、本明細書に記載されているオプトエレクトロニクス半導体チップは、１個、２個以上、１００個以上、好ましくは１，０００個以上、特に１０，０００個以上、または１００，０００個以上の活性領域を備えていることが可能である。一例として、この場合、活性領域は、それぞれの側面の領域において互いに電気的に絶縁されている。この場合、活性領域をまとめて駆動する、グループ単位で駆動する、または個別に駆動することが可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、第１の半導体材料の成長方向は、主延在方向に実質的に平行に延びる。すなわち、第１の半導体材料の成長方向は、製造公差の範囲内で主延在方向に平行に延びる。したがって、少なくとも１つの活性領域のコア領域の第１の半導体材料は、主延在方向に成長する。活性領域の活性層およびカバー層は、コア領域の半導体材料の成長方向を横切る方向と、コア領域の半導体材料の成長方向と同じ方向において、コア領域を覆っている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、活性領域は、主延在方向において求められる長さを有する。すなわち、活性領域の長さは、主延在方向に沿って測定される。さらに、活性領域は、主延在方向に垂直な方向において求められる直径または太さ、すなわち主延在方向が直角に位置するような平面内に延在する直径または太さを有する。直径は、主延在方向に沿って変化することができる。この場合、本オプトエレクトロニクス半導体チップの活性領域（好ましくはすべての活性領域）の最大直径に対する長さの比は、少なくとも１、特に、少なくとも５、例えば、少なくとも５〜最大で１００の範囲内である。
この場合、活性領域の直径（すなわち太さ）は、少なくとも２０ｎｍ〜最大で２５μｍの範囲内とすることができる。材料の品質を改善することに関して、特に、活性領域の半導体材料における転位を減少させることに関して、少なくとも１００ｎｍかつ最大で３μｍ、特に、最大で１μｍの直径を有する活性領域が、特に有利であることが判明している。このような細い活性領域の場合、一般的に転位は活性領域の長さ全体に沿って活性領域を貫通せず、小さい太さのため比較的短い経路長の後に活性領域の側面において終了し、活性領域全体にわたって延びることはない。さらに、転位が活性領域のコア領域の長さ全体に沿って延びることがあるが、コア領域の外面において活性層を貫通することはない。
この場合、活性領域は、高い密度で、すなわち高い充填率で配置されていることが好ましい。この場合、充填率とは、活性領域に割り当てられるキャリアの上面の合計面積に対する、活性領域に隣接するキャリアの面の面積の比に相当する。充填率は、好ましくは少なくとも２０％、特に、少なくとも５０％、例えば少なくとも７５％である。結果として、オプトエレクトロニクス半導体チップの活性エリアの特に大幅な拡大が達成される。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、活性領域は電流拡散層を有し、この電流拡散層は、少なくとも、主延在方向を横切る方向に、カバー層を覆っており、電流拡散層は、動作時に活性層において生成される電磁放射に対して透過性とすることができる。電流拡散層は、電流をカバー層全体にわたり特に均一に分布させる役割を果たす。この場合、電流拡散層は、特に、カバー層に直接接触しており、カバー層を部分的または完全に覆っていることができる。カバー層が、例えばｐ型導電性の窒化物化合物半導体材料によって形成されている場合、カバー層は比較的低い横方向導電率を有する。したがって、電流拡散層によって、活性領域の活性層がより均一に通電される。電流拡散層は、例えば、製造公差の範囲内で均一な厚さを有することのできる層としてカバー層を覆っている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、電流拡散層は、活性領域において生成される電磁放射に対して透過性であるように具体化されている。すなわち、電流拡散層は、この場合には放射透過性である。
本明細書において、「放射透過性」という表現は、放射透過性である要素が、そこを通過する活性層の電磁放射の少なくとも７５％を、その放射を吸収することなく通過させることができることを意味する。この場合、放射透過性である要素は、乳白色透明（milky transparent）、ヘイズィ透明（hazy transparent）、または透明（pellucid transparent）として具体化することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、電流拡散層は、透明導電性酸化物（ＴＣＯ）によって形成されている。一例として、電流拡散層を形成する目的には、ＩＴＯやＺｎＯなどの材料が適している。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、電流拡散層は、活性領域の長さの少なくとも大部分にわたり延在している。特に、電流拡散層が、活性領域の長さ全体にわたり、カバー層を均一に、かつこの場合には完全に覆っていることが可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、多数の活性領域の間に絶縁材料が配置されており、この絶縁材料は、動作時に活性層において生成される電磁放射に対して透過性とすることができ、この絶縁材料は、多数の活性領域を、少なくとも、主延在方向を横切る方向に囲んでいる。言い換えれば、活性領域の間の空間に絶縁材料が満たされており、絶縁材料は、この空間を満たす、特に、完全に満たすことができる。この場合、絶縁材料は、電気的絶縁性であり、かつ放射透過性である（適切な場合）ように、具体化されている。絶縁材料としては、一例として、アルミニウム酸化物（ＡｌＯｘ）、二酸化ケイ素、シリコン窒化物、ダイヤモンドライクカーボン、ポリマーなどの材料が適している。
絶縁材料は、特に、電流拡散層も放射透過性であるように具体化されている場合、放射透過性であるように具体化されている。電流拡散層が、例えば放射不透過性の金属層として具体化されている場合、絶縁材料も、放射不透過性であるように具体化することができる。
絶縁材料は、個々の活性領域を電気的に分離することに加えて、機械的損傷、大気ガス、および湿気に対して活性領域を保護する役割を果たす。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、絶縁材料に代えて、または絶縁材料に加えて、多数の活性領域の間に機能材料を配置することが可能であり、機能材料は、少なくとも、主延在方向を横切る方向に、活性領域を囲んでおり、機能材料は、少なくとも１種類のルミネセンス変換物質もしくは少なくとも１種類のＥＳＤ保護材料またはその両方を備えている。一例として、これらの材料の粒子を絶縁材料の中に導入することもでき、したがって、粒子によって満たされた絶縁材料が機能材料を形成する。ルミネセンス変換物質は、例えば、活性領域において生成される電磁放射の少なくとも一部分を、より長い波長を有する電磁放射に変換するのに適している。この場合、本半導体チップは、例えば混合放射、特に白色光を放出する。ＥＳＤ保護材料は、例えば、ＺｎＯなどのバリスタ材料とすることができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、絶縁材料は、少なくとも部分的に活性領域の外面に直接隣接している。一例として、絶縁材料は、各活性領域の側面を完全に覆っており、活性領域の最も外側の層（具体的には電流拡散層）に直接隣接している。この場合、絶縁材料によって活性領域が埋め込まれる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、多数の活性領域の側のキャリアの面にマスク層が配置されており、このマスク層は、活性領域それぞれに対して開口部を有し、第１の半導体材料が開口部を満たしている。活性領域を作製する目的で、一例として、第１の半導体材料から構成されている層またはキャリアにマスク層を形成する。マスク層は、第１の半導体材料から構成されている層またはキャリアに通じる開口部を有する。次いで、各活性領域のコア領域を形成する第１の半導体材料を、開口部の領域においてのみ、第１の半導体材料から構成されている層またはキャリアの上に成長させる。活性領域の位置は、開口部の位置によって決まる。マスク層は、完成したオプトエレクトロニクス半導体チップに残すことができる。マスク層の開口部は、第１の半導体材料によって満たされている。
しかしながら、マスク層が放射透過性ではない場合、マスク層を半導体チップから除去することもできる。これに代えて、マスクなしでのコア領域の自己組織化成長（self-assembled growth）も可能である。この場合、マスクを省く。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、マスク層は、動作時に活性層において生成される電磁放射に対して透過性である。この目的のため、マスク層を、例えば、絶縁層と同じ材料から形成することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、キャリアとは反対側の活性領域の上面において、コア領域に活性層が存在せず、コア領域が導電性コンタクト層に直接接触している。すなわち、キャリアから離れる方向を向いた活性領域の先端部が部分的に除去されており、カバー層および活性層が除去されている。このようにすることで、コア領域（すなわち特に、活性領域の第１の半導体材料）が露出しており、コア領域を導電性コンタクト層に直接電気的に接触させることができる。
一例として、コア領域は、ｎ型導電性であるように具体化されている。すなわち、活性領域のｎ側接触接続が、導電性コンタクト層によって可能である。短絡や電流漏洩経路を抑制する目的で、カバー層および電流拡散層（適切な場合）は、パッシベーション部によって導電性コンタクト層から隔てられている。この場合、パッシベーション部は、活性領域のコア領域に直接接触していることができ、キャリアとは反対側の活性領域の面に配置されており、活性領域の側面において、例えばカバー層および電流拡散層（適切な場合）に直接接触している。パッシベーション部は、キャリアとは反対側のコア領域の上面と同じ高さとすることができ、キャリアとは反対側の自身の面において、導電性コンタクト層に直接接触するように配置することができる。
このパッシベーションは、例えば、カバー層および電流拡散層（適切な場合）を電気的絶縁性材料によって覆うことによって、または、カバー層の半導体材料を、例えばイオン注入により、または例えば水素プラズマステップにおけるドーピング種の電気的不活性化により、パッシベーション処理することによって、または、バックスパッタリングステップにより表面欠陥を形成することによって、実施することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、コンタクト層は、オプトエレクトロニクス半導体チップの活性領域の少なくとも大部分、特にすべての活性領域のコア領域に直接接触している。すなわち、すべてのコア領域、またはすべてのコア領域の少なくとも大部分が、１つの共通のコンタクト層を介して導電接続されている。
この場合、コンタクト層は、少なくとも部分的に、特に、多数の活性領域の側のキャリアの外面に平行に、または実質的に平行に延びる平面内に、延在することができる。この場合、活性領域は、キャリアとコンタクト層との間に囲まれている。
この場合、活性領域の少なくとも大部分とは、オプトエレクトロニクス半導体チップの活性領域の少なくとも７５％、好ましくは少なくとも８５％、特に、少なくとも９５％を意味する。実質的に平行であるとは、コンタクト層の少なくとも一部分が、活性領域の側のキャリアの外面に製造公差の範囲内で平行に延びる平面内に延在することを意味する。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、コンタクト層は、動作時に活性領域において生成される電磁放射に対して透過性または反射性であるように具体化されている。透過性のコンタクト層は、例えば、上述した透明導電性酸化物によって形成することができる。反射性のコンタクト層は、例えば、銀、Ａｕ、Ｔｉ、Ｐｔ、Ｐｄ、Ｗｆ、Ｏｓ、アルミニウムなどの反射性の金属によって形成することができる。反射性のコンタクト層の場合、キャリアが、放射透過性であるように具体化されていることが好ましく、動作時にオプトエレクトロニクス半導体チップによって放出される電磁放射の少なくとも大部分がキャリアを通じて放出される。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、活性領域は、キャリアとは反対側の自身の上面に、材料を除去した痕跡を有する。すなわち、活性領域のコア領域が、例えば材料除去工程によって除去される。この場合、少なくともコア領域は、この材料除去の痕跡を有する。材料の除去は、一例として、エッチング、化学機械研磨（ＣＰＭ）、またはソーイングとすることができる。材料の除去に使用される技術によって、活性領域の材料に特徴的な痕跡が形成され、これらは完成した部品において材料除去の痕跡として検出することができる。
この場合、コンタクト層による接触接続のために利用可能であるコア領域の面積を、材料の除去（すなわち痕跡）によって増大させることが可能である。一例として、キャリアとは反対側のコア領域の面が、平面状の領域と比較して接触領域を増大させるファセット部または粗面化部を有する。このようにすることで、低い接触抵抗が可能である。
本明細書に記載されているオプトエレクトロニクス半導体チップは、特に、以下の利点を特徴とする。
本半導体チップは、特にコストが節約される方法で製造することができ、なぜなら、本オプトエレクトロニクス半導体チップを製造するために要求される工程ステップおよび工程の数が、３次元結晶構造（例えば３次元コアシェル構造）において可能であるためである。さらには、３次元結晶構造の接触接続を、標準化されている工程によって実施することができ、なぜなら、接触接続自体はナノメートルオーダーの解像度を必要とせず、すべての活性領域にわたり延在するコンタクト層によって可能であるためである。本明細書に記載されている活性領域を作製するのに平面状のエピタキシャル構造が要求されないため、標準以外の異種基板の上や大きな領域の異種基板の上にもエピタキシャル成長を行うことができる。特に、電気的絶縁性の成長基板を使用することができる。さらには、半導体材料として、Ｎ面方向に成長するＧａＮ系の半導体材料を使用することもできる。主延在方向における活性領域の長さの違いは、平坦化ステップによって補正することができ、この場合、ｐ側との接触に使用されるｐ型導電性領域の特性も損なわれない。しかしながら、各活性領域の利用可能な活性エリアが特に効率的に利用されるようにする目的で、平坦化を省くことも可能である。
以下では、本発明のオプトエレクトロニクス半導体チップおよびその製造方法について、例示的な実施形態および対応する図面に関連してさらに詳しく説明する。
図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照数字を付してある。図面と、図面に示した要素の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。むしろ、図を見やすくする、または本発明を深く理解できるようにする目的で、個々の要素を誇張した大きさで示してあることがある。
本明細書に記載されているオプトエレクトロニクス半導体チップを製造するための方法ステップについて、図１Ａ〜図１Ｇに関連して、概略断面図を参照しながらさらに詳しく説明する。図１Ｆおよび図１Ｇにおける概略断面図は、本明細書に記載されているオプトエレクトロニクス半導体チップの例示的な実施形態を示している。
図１Ａによると、最初に、キャリア２（例えば、サファイアやガラスなど放射透過性かつ電気的絶縁性の成長基板）に、マスク層５を設ける。マスク層５の上に活性領域１を成長させる。この実施形態の場合、各活性領域は、例えば円柱の形状を有する。各活性領域１は、主延在方向Ｒに沿って延在している。活性領域１は、例えば規則的な格子の格子点、例えばこの実施形態の場合には三角格子の格子点に配置されている。
活性領域１それぞれは、コア領域１０を備えている。この実施形態の場合、コア領域１０は、ｎ型にドープされたＧａＮ系の第１の半導体材料によって形成されている。コア領域１０も、同様に円柱の形状を有する。この円柱の側面は活性層１１によって完全に覆われており、活性層１１においては、例えば、本オプトエレクトロニクス半導体チップの動作時に電磁放射が生成される。キャリア２とは反対側のコア領域１０の面も、最初は活性層１１の材料によって覆われている。
活性層１１は、中空の円筒の形状を有し、その内面は、コア領域１０の第１の半導体材料によって完全に覆われている。活性層１１の外面はカバー層１２によって完全に覆われており、カバー層１２は、図１の例示的な実施形態においては、ｐ型にドープされたＧａＮ系の第２の半導体材料によって形成することができる。
次の方法ステップ（図１Ｂ）においては、活性層１１とは反対側のカバー層１２の外面を、電流拡散層１３によって完全に覆う。電流拡散層１３は、活性層１１において生成される電磁放射に対して透過性であり、例えば、ＩＴＯなどのＴＣＯ材料からなる。これに代えて、電流拡散層１３として、特に、放射に対して反射性の接触材料（例えば銀やアルミニウムなどの金属）によって、カバー層１２を覆うことも可能である。さらには、コア領域１０の間の中間領域を電流拡散層１３が満たすことが可能である。したがってこの場合、電流拡散層１３は、特に、均一な厚さを有する薄層として具体化されるのではなく、コア領域の間の充填材料を形成する。
次の方法ステップ（図１Ｃ）においては、活性領域１の間の空間を絶縁材料４によって満たす。この場合、絶縁材料４は、キャリア２とは反対側の活性領域１の面も含めて、活性領域１を完全に覆う。絶縁材料４は、各活性領域１の電流拡散層１３の外面（コア領域１０とは反対側の外面）に直接隣接していることができる。絶縁材料４は、活性層１１において生成される電磁放射に対して透過性であり、かつ電気的絶縁性であるように具体化されていることが好ましい。一例として、絶縁材料４は二酸化ケイ素からなる。絶縁材料４は、例えば、スピンコーティング、蒸着、スパッタリング、ＡＬＤ、またはＣＶＤによって堆積させることができる。
オプションとして、例えば、オプトエレクトロニクス半導体チップのＥＳＤ保護の役割を果たしたり、活性ゾーンにおいて生成される電磁放射を異なる波長を有する電磁放射に変換する機能材料によって、活性領域１の間の空間を満たすこともできる。したがって、機能材料は、少なくとも１種類のルミネセンス変換物質を含む材料とすることもできる。
その後（図１Ｄ）、例えば化学機械研磨または乾式化学工程によって平坦化を行う。平坦化においては、この実施形態の場合、キャリア２とは反対側の各活性領域１の面において、電流拡散層１３と、カバー層１２と、さらに活性層１１とが除去される。すなわち、各活性領域のコア領域１０が露出する。各活性領域のコア領域１０は、キャリア２とは反対側の自身の面に、材料除去の痕跡、すなわち例えば化学機械研磨または乾式化学工程の痕跡を有する。
その後（図１Ｅ）、活性領域１の縁部において露出しているカバー層１２において、例えばｐ型にドープされているカバー層を水素プラズマによって不活性化することによって、パッシベーション部３を形成する。この実施形態の場合、電流拡散層１３も、キャリア２とは反対側の自身の面においてパッシベーション部によって覆われる。
次いでコンタクト層６によって接触接続を行うとき（図１Ｆまたは図１Ｇを参照）、パッシベーション部３の存在により、各活性領域のｐ型導電性領域および電流拡散層とコンタクト層６との間の接触が防止される。
コア領域１０の間の中間領域を電流拡散層１３が満たしている場合、パッシベーション部３は電流拡散層１３の上に延在することができ、このようにしてコア領域１０の間の領域を覆う。
図１Ｆによると、接触接続する目的に、全域にわたり反射性のコンタクト層が使用されている。この場合、活性領域１において生成される電磁放射は、キャリア２を通じて取り出されることが好ましい。これに代えて、コンタクト層６が、誘電体ミラーおよび導電性領域を備えていることが可能である。導電性領域は、例えば、放射透過性の導電性酸化物によって形成することができる。
コンタクト層６は、電流拡散層１３からパッシベーション部３によって電気的に絶縁されている。
代替実施形態においては（図１Ｇを参照）、コンタクト層６は、放射透過性の導電性材料（例えばＩＴＯなどのＴＣＯ材料）によって形成されている。この場合、例えば、キャリア２とは反対側のコンタクト層６の面からも電磁放射を取り出すことが可能である。このようにして、ボリュームエミッタ（volume emitter）を製造することができる。放射の取り出しを改善する目的で、キャリア２とは反対側のコンタクト層６の面が、内部全反射の確率を減少させる粗面化部を含んでいることができる。
接触接続は、図１Ｆおよび図１Ｇに示したように、キャリア２とは反対側のコンタクト層６の面から行うことができる。
本明細書に記載されているオプトエレクトロニクス半導体チップを製造するためのさらなる方法について、図２Ａ〜図２Ｉにおいてさらに詳しく説明する。本発明のオプトエレクトロニクス半導体チップの例示的な実施形態について、図２Ｈおよび図２Ｉに関連して、断面図を参照しながらさらに詳しく説明する。
図２の例示的な実施形態においては、図１Ａ〜図１Ｇに関連して説明した例示的な実施形態とは異なり、キャリア２とは反対側の絶縁材料４の面において活性領域１が再び露出するまで絶縁材料４をエッチングによって除去する（図２Ｄを参照）。これに代えて、ステップ２Ｃにおいて絶縁材料４によって満たすステップを、キャリア２とは反対側の活性領域１の面を超えるまで行わず、特定の充填高さ（活性領域１はこの高さを超えて突き出す）までのみ満たすことが可能である。
その後、各活性領域１の先端部を、湿式化学的に（例えば熱ＫＯＨを使用するエッチングによって）除去する。使用する第１の半導体材料の結晶構造に起因して、これによりファセット部が生じ、したがって各活性領域１のコア領域１０における接触領域が大きくなる。一例として、湿式化学工程の後、コア領域の領域における活性領域１の上面１ｂそれぞれは、角錐状の頂上部を有する。
方法ステップ２Ｆにおいては、上述したように、ｐ型導電性の半導体材料をパッシベーション処理することによって、または絶縁材料４を新たに堆積させることによって、この場合にもパッシベーション部３を形成する（この点において図２Ｆおよび図２Ｇを参照）。その後（図２Ｈおよび図２Ｉ）、図１Ｆおよび図１Ｇに関連してすでに説明したように、コンタクト層によって接触接続を行う。ファセット部によって接触領域が増大しているため、特に高い密度の電流を各コア領域に印加することができる。
本明細書に記載されているオプトエレクトロニクス半導体チップを製造するためのさらなる方法について、図３Ａ〜図３Ｆに関連してさらに詳しく説明する。この方法においては、平坦化ステップを行わず、すなわち、活性領域１の長さを互いに合わせない。このようにすることで、個々の活性領域の、自然に生じる異なる長さが使用され、すなわち、各活性領域１の活性層１１の最大限に長い部分が効率的に利用される。したがって、方法ステップ３Ｃにおいては、上述した方法とは異なり、絶縁材料４がオーバーモールディング方式で堆積されるのではなく、下層の形状に忠実に従う薄層として、例えばＡＬＤ法によって堆積される。さらに、活性領域の間にさらなる絶縁材料７の層を導入することができ、この層は主延在方向Ｒにおいて活性領域１より突き出さない。その後（図３Ｅを参照）、絶縁材料４，７をエッチングによって除去する。活性領域１の間の絶縁材料の厚さが大きい結果として、活性領域１の間のパッシベーション材料７を完全に除去することなく、活性領域１の上面１ｂにおいてコア領域１０を露出させることができる。これに代えて、活性領域の上面１ｂにおいて高いエッチング速度でエッチングを行うことも考えられる。いずれの場合も、キャリア２とは反対側の上面１ｂにおいて、各活性領域１のコア領域１０を露出させる。
露出させるステップは、乾式化学工程または湿式化学工程によって、例えばプラズマエッチングによって、または例えばＩＣＰ ＲＩＥ（誘導結合型プラズマ反応性イオンエッチング）によって、またはＫＯＨを使用して行い、これによりさらにファセット部が生じ、したがって、各活性領域１のコア領域１０の領域において大きな接触面積が得られる。
その後、例えば図２Ｆまたは図２Ｇに関連して説明したように、パッシベーション部３を形成する。
最後に、キャリア２とは反対側の活性領域１の面にコンタクト層６を形成し、このコンタクト層は平坦化した状態に具体化することができる。この場合、コンタクト層６は、上述したように、放射透過性または放射に対して反射性であるように具体化することができる。
本発明の方法のさらなる例示的な実施形態について、図４Ａ〜図４Ｃに関連して説明する。この方法は、上述した方法に関連する修正形態として使用することができる。図４Ｃは、この方法によって製造されるオプトエレクトロニクス半導体チップを概略断面図において示している。
この例示的な実施形態においては、上述した方法とは異なり、電流拡散層１３がマスク層５に直接形成されない。そうではなく、電流拡散層１３を形成する前に、活性領域１の基部を絶縁材料４によってパッシベーション処理する。絶縁材料４は、例えばスピンコーティング工程によって堆積させることができる。活性領域１は、主延在方向Ｒの方向において絶縁材料４より突き出している（この点において図４Ｂを参照）。その後、例えば図１Ｂ〜図１Ｇに関連して説明したように、さらなる工程を行う。この場合、基部におけるパッシベーション部により、漏れ電流が発生する確率の低いオプトエレクトロニクス半導体チップが得られる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
関連出願
本特許出願は、独国特許出願第１０２０１２１０１７１８．２号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
本特許出願は、独国特許出願第１０２０１２１０１７１８．２号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
Claims (16)
- オプトエレクトロニクス半導体チップであって、
− 互いに距離を隔てて配置されている、少なくとも１つの活性領域（１）、特に、多数の活性領域（１）と、
− 前記活性領域（１）の下面（１ａ）に配置されているキャリア（２）と、
を備えており、
− 前記活性領域（１）の１つが主延在方向（Ｒ）を有し、
− 前記活性領域（１）が、第１の半導体材料によって形成されているコア領域（１０）を有し、
− 前記活性領域（１）が活性層（１１）を有し、前記活性層（１１）が、少なくとも、前記活性領域（１）の前記主延在方向（Ｒ）を横切る方向（ｘ，ｙ）に、前記コア領域（１０）を覆っており、
− 前記活性領域（１）がカバー層（１２）を有し、前記カバー層（１２）が、第２の半導体材料によって形成されており、少なくとも、前記活性領域（１）の前記主延在方向（Ｒ）を横切る方向（ｘ，ｙ）に、前記活性層（１１）を覆っている、
オプトエレクトロニクス半導体チップ。 - 多数の活性領域（１）を備えており、
− 前記キャリア（２）とは反対側の各活性領域（１）の上面（１ｂ）において、前記活性領域（１）の前記コア領域（１０）に前記活性層（１１）が存在せず、前記コア領域（１０）が導電性コンタクト層（６）に直接接触しており、
− 前記コンタクト層（６）が、前記活性領域（１）の少なくとも大部分、またはすべての前記活性領域（１）の前記コア領域（１０）に直接接触しており、前記コンタクト層（６）が、部分的に、前記多数の活性領域（１）の側の前記キャリア（２）の外面（２ａ）に平行に、または実質的に平行に延びる平面内に、延在している、
請求項１に記載のオプトエレクトロニクス半導体チップ。 - 少なくとも前記第１の半導体材料が、前記キャリア（２）の上にエピタキシャルに堆積されている、
請求項１または請求項２のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記第１の半導体材料の成長方向（ｚ）が、前記主延在方向（Ｒ）に平行または実質的に平行である、
請求項３に記載のオプトエレクトロニクス半導体チップ。 - 前記活性領域（１）が、前記主延在方向（Ｒ）において求められる長さ（Ｌ）を有し、前記活性領域（１）が、前記主延在方向（Ｒ）に垂直な平面内において求められる直径（Ｄ）を有し、直径（Ｄ）に対する長さ（Ｌ）の比が、少なくとも１である、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記活性領域（１）が電流拡散層（１３）を有し、前記電流拡散層（１３）が、少なくとも、前記主延在方向（Ｒ）を横切る方向（ｘ，ｙ）に、前記カバー層（１２）を覆っている、
請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記電流拡散層（１３）が、動作時に前記活性層（１１）において生成される電磁放射に対して透過性であり、特に、透明導電性酸化物によって形成されている、
請求項６に記載のオプトエレクトロニクス半導体チップ。 - 前記電流拡散層（１３）が、前記活性領域（１）の前記長さ（Ｌ）の少なくとも大部分にわたり延在している、
請求項６または請求項７のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記多数の活性領域（１）の間に絶縁材料（４）が配置されており、前記絶縁材料（４）が、少なくとも、前記主延在方向（Ｒ）を横切る方向（ｘ，ｙ）に、前記活性領域（１）を囲んでいる、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記絶縁材料（４）が、少なくとも部分的に、前記活性領域の外面、特に、前記電流拡散層（１３）に、直接隣接している、
請求項９に記載のオプトエレクトロニクス半導体チップ。 - 前記多数の活性領域（１）の側の前記キャリア（２）の面にマスク層（５）が配置されており、前記マスク層（５）が前記活性領域（１）それぞれに対して前記キャリア（２）に通じる開口部（５ａ）を有し、前記第１の半導体材料が前記開口部を満たしている、
請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記マスク層（５）が、部分的に、前記絶縁材料（４）に隣接している、
請求項１１に記載のオプトエレクトロニクス半導体チップ。 - 前記キャリア（２）とは反対側の前記活性領域（１）の前記上面（１ｂ）において、前記コア領域（１０）に前記活性層（１１）が存在せず、前記コア領域（１０）が導電性コンタクト層（６）に直接接触している、
請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記コンタクト層（６）が、前記活性領域（１）の少なくとも大部分、特にすべての前記活性領域（１）の前記コア領域（１０）に直接接触しており、前記コンタクト層（６）が、部分的に、前記多数の活性領域（１）の側の前記キャリア（２）の前記外面（２ａ）に平行に、または実質的に平行に延びる平面内に、延在している、
請求項１３に記載のオプトエレクトロニクス半導体チップ。 - 前記多数の活性領域（１）の間に機能材料が配置されており、前記機能材料が、少なくとも、前記主延在方向（Ｒ）を横切る方向（ｘ，ｙ）に、前記活性領域（１）を囲んでおり、前記機能材料が、少なくとも１種類のルミネセンス変換物質もしくは少なくとも１種類のＥＳＤ保護材料またはその両方を含んでいる、
請求項１から請求項１４のいずれかに記載のオプトエレクトロニクス半導体チップ。 - 前記活性領域（１）が、前記キャリア（２）とは反対側の自身の上面（１ｂ）に、材料除去の痕跡を有する、
請求項１から請求項１５のいずれかに記載のオプトエレクトロニクス半導体チップ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102012101718A DE102012101718A1 (de) | 2012-03-01 | 2012-03-01 | Optoelektronischer Halbleiterchip |
| DE102012101718.2 | 2012-03-01 | ||
| PCT/EP2013/053371 WO2013127672A1 (de) | 2012-03-01 | 2013-02-20 | Optoelektronischer halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015508941A true JP2015508941A (ja) | 2015-03-23 |
| JP5952922B2 JP5952922B2 (ja) | 2016-07-13 |
Family
ID=47845931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014559148A Active JP5952922B2 (ja) | 2012-03-01 | 2013-02-20 | オプトエレクトロニクス半導体チップ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9214600B2 (ja) |
| EP (1) | EP2820684A1 (ja) |
| JP (1) | JP5952922B2 (ja) |
| KR (1) | KR20150044422A (ja) |
| CN (1) | CN104145346B (ja) |
| DE (1) | DE102012101718A1 (ja) |
| WO (1) | WO2013127672A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018062252A1 (ja) | 2016-09-29 | 2018-04-05 | 日亜化学工業株式会社 | 発光素子 |
| JP2021061272A (ja) * | 2019-10-03 | 2021-04-15 | 株式会社小糸製作所 | 半導体発光素子および半導体発光素子の製造方法 |
| US11462659B2 (en) | 2019-09-10 | 2022-10-04 | Koito Manufacturing Co., Ltd. | Semiconductor light emitting device and manufacturing method of semiconductor light emitting device |
| WO2024085214A1 (ja) * | 2022-10-19 | 2024-04-25 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法および製造装置、半導体デバイスの製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012109594A1 (de) | 2012-10-09 | 2014-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| DE102013114466A1 (de) * | 2013-12-19 | 2015-06-25 | Osram Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102014117995A1 (de) | 2014-12-05 | 2016-06-09 | Osram Opto Semiconductors Gmbh | Halbleiterschichtenfolge zur Erzeugung von sichtbarem Licht und Leuchtdiode |
| DE102015120778B4 (de) | 2015-11-30 | 2021-09-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102015121554B4 (de) * | 2015-12-10 | 2022-01-13 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102016102876A1 (de) * | 2016-02-18 | 2017-08-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
| US11416041B2 (en) | 2016-05-23 | 2022-08-16 | Microsoft Technology Licensing, Llc. | Device having display integrated infrared and visible light source |
| DE102016114992A1 (de) * | 2016-08-12 | 2018-02-15 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102017105943A1 (de) | 2017-03-20 | 2018-09-20 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| DE102017113745A1 (de) * | 2017-06-21 | 2018-12-27 | Osram Opto Semiconductors Gmbh | Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher |
| DE102017113741A1 (de) | 2017-06-21 | 2018-12-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| CN107749437A (zh) * | 2017-11-17 | 2018-03-02 | 广州市香港科大霍英东研究院 | 可挠性发光二极管制程及其结构 |
| EP3531459A1 (en) | 2018-02-23 | 2019-08-28 | Forschungsverbund Berlin e.V. | Semiconductor device with at least one functional element containing multiple active regions, and method of manufacturing thereof |
| WO2020011117A1 (zh) * | 2018-07-12 | 2020-01-16 | 江西兆驰半导体有限公司 | 一种提高光提取效率的紫外发光二极管芯片及其制作方法 |
| JP7227463B2 (ja) * | 2018-12-27 | 2023-02-22 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
| CN110487685B (zh) * | 2019-08-29 | 2021-10-08 | 哈尔滨工业大学 | 一种沥青混合料骨架填充体系的评价方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173226A (ja) * | 1996-12-06 | 1998-06-26 | Rohm Co Ltd | 半導体発光素子 |
| JPH10321910A (ja) * | 1997-05-16 | 1998-12-04 | Ricoh Co Ltd | 半導体発光素子 |
| JP2002016312A (ja) * | 2000-06-27 | 2002-01-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| JP2006332650A (ja) * | 2005-05-24 | 2006-12-07 | Lg Electronics Inc | ロッド型発光素子及びその製造方法 |
| JP2008282966A (ja) * | 2007-05-10 | 2008-11-20 | Sony Corp | 半導体素子およびその製造方法 |
| JP2009542560A (ja) * | 2006-03-10 | 2009-12-03 | エステイーシー．ユーエヌエム | ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用 |
| WO2011067872A1 (ja) * | 2009-12-01 | 2011-06-09 | 国立大学法人北海道大学 | 発光素子およびその製造方法 |
| US20110240959A1 (en) * | 2008-12-19 | 2011-10-06 | Glo Ab | Nanostructured device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644166B1 (ko) * | 2004-02-12 | 2006-11-10 | 학교법인 포항공과대학교 | 질화물 반도체의 이종접합 구조체, 이를 포함하는나노소자 또는 이의 어레이 |
| US8330173B2 (en) * | 2005-06-25 | 2012-12-11 | Seoul Opto Device Co., Ltd. | Nanostructure having a nitride-based quantum well and light emitting diode employing the same |
| DE102005035722B9 (de) | 2005-07-29 | 2021-11-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| CN101443887B (zh) * | 2006-03-10 | 2011-04-20 | Stc.Unm公司 | Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件 |
| CN102255018B (zh) * | 2006-12-22 | 2013-06-19 | 昆南诺股份有限公司 | 带有直立式纳米线结构的led及其制作方法 |
| WO2009009612A2 (en) | 2007-07-09 | 2009-01-15 | Nanocrystal, Llc | Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material |
| WO2009110187A1 (ja) * | 2008-03-05 | 2009-09-11 | パナソニック株式会社 | 発光素子 |
| WO2010022064A1 (en) * | 2008-08-21 | 2010-02-25 | Nanocrystal Corporation | Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques |
| KR20100073757A (ko) * | 2008-12-23 | 2010-07-01 | 삼성전자주식회사 | 마이크로 로드를 이용한 발광소자 및 그 제조방법 |
| KR101061150B1 (ko) * | 2009-05-22 | 2011-08-31 | 서울대학교산학협력단 | 발광 디바이스와 이의 제조 방법 |
| KR101611412B1 (ko) * | 2009-10-28 | 2016-04-11 | 삼성전자주식회사 | 발광 소자 |
| DE102009056712B4 (de) | 2009-12-04 | 2014-09-11 | Technische Universität Braunschweig | Verfahren zur Herstellung elektrischer Anschlusselemente auf Nanosäulen |
| US8907321B2 (en) * | 2009-12-16 | 2014-12-09 | Lehigh Univeristy | Nitride based quantum well light-emitting devices having improved current injection efficiency |
| DE102009060750A1 (de) * | 2009-12-30 | 2011-07-07 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| DE102010012711A1 (de) * | 2010-03-25 | 2011-09-29 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements |
| SG186261A1 (en) * | 2010-06-18 | 2013-01-30 | Glo Ab | Nanowire led structure and method for manufacturing the same |
| US8242523B2 (en) * | 2010-07-29 | 2012-08-14 | National Tsing Hua University | III-Nitride light-emitting diode and method of producing the same |
| US8669128B2 (en) * | 2010-07-29 | 2014-03-11 | National Tsing Hua University | Method of producing III-nitride light-emitting diode |
| WO2014066371A1 (en) * | 2012-10-26 | 2014-05-01 | Glo Ab | Nanowire sized opto-electronic structure and method for modifying selected portions of same |
-
2012
- 2012-03-01 DE DE102012101718A patent/DE102012101718A1/de active Pending
-
2013
- 2013-02-20 KR KR20147027327A patent/KR20150044422A/ko active IP Right Grant
- 2013-02-20 EP EP13708711.0A patent/EP2820684A1/de not_active Withdrawn
- 2013-02-20 JP JP2014559148A patent/JP5952922B2/ja active Active
- 2013-02-20 WO PCT/EP2013/053371 patent/WO2013127672A1/de active Application Filing
- 2013-02-20 US US14/382,286 patent/US9214600B2/en active Active
- 2013-02-20 CN CN201380012011.5A patent/CN104145346B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173226A (ja) * | 1996-12-06 | 1998-06-26 | Rohm Co Ltd | 半導体発光素子 |
| JPH10321910A (ja) * | 1997-05-16 | 1998-12-04 | Ricoh Co Ltd | 半導体発光素子 |
| JP2002016312A (ja) * | 2000-06-27 | 2002-01-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| JP2006332650A (ja) * | 2005-05-24 | 2006-12-07 | Lg Electronics Inc | ロッド型発光素子及びその製造方法 |
| JP2009542560A (ja) * | 2006-03-10 | 2009-12-03 | エステイーシー．ユーエヌエム | ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用 |
| JP2008282966A (ja) * | 2007-05-10 | 2008-11-20 | Sony Corp | 半導体素子およびその製造方法 |
| US20110240959A1 (en) * | 2008-12-19 | 2011-10-06 | Glo Ab | Nanostructured device |
| WO2011067872A1 (ja) * | 2009-12-01 | 2011-06-09 | 国立大学法人北海道大学 | 発光素子およびその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018062252A1 (ja) | 2016-09-29 | 2018-04-05 | 日亜化学工業株式会社 | 発光素子 |
| KR20190035926A (ko) | 2016-09-29 | 2019-04-03 | 니치아 카가쿠 고교 가부시키가이샤 | 발광소자 |
| US10879422B2 (en) | 2016-09-29 | 2020-12-29 | Nichia Corporation | Light emitting element |
| US11482642B2 (en) | 2016-09-29 | 2022-10-25 | Nichia Corporation | Light emitting element |
| US11462659B2 (en) | 2019-09-10 | 2022-10-04 | Koito Manufacturing Co., Ltd. | Semiconductor light emitting device and manufacturing method of semiconductor light emitting device |
| JP2021061272A (ja) * | 2019-10-03 | 2021-04-15 | 株式会社小糸製作所 | 半導体発光素子および半導体発光素子の製造方法 |
| JP7336767B2 (ja) | 2019-10-03 | 2023-09-01 | 株式会社小糸製作所 | 半導体発光素子および半導体発光素子の製造方法 |
| WO2024085214A1 (ja) * | 2022-10-19 | 2024-04-25 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法および製造装置、半導体デバイスの製造方法 |
| WO2024084634A1 (ja) * | 2022-10-19 | 2024-04-25 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法および製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2820684A1 (de) | 2015-01-07 |
| CN104145346B (zh) | 2017-05-10 |
| JP5952922B2 (ja) | 2016-07-13 |
| US9214600B2 (en) | 2015-12-15 |
| KR20150044422A (ko) | 2015-04-24 |
| DE102012101718A1 (de) | 2013-09-05 |
| WO2013127672A1 (de) | 2013-09-06 |
| US20150021636A1 (en) | 2015-01-22 |
| CN104145346A (zh) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5952922B2 (ja) | オプトエレクトロニクス半導体チップ | |
| US9735319B2 (en) | Radiation emitting or receiving optoelectronic semiconductor chip | |
| TWI452731B (zh) | 光電半導體晶片及其製造方法 | |
| US8791480B2 (en) | Light emitting device and manufacturing method thereof | |
| CN106058000A (zh) | 发光二极管及制造该发光二极管的方法 | |
| KR101039988B1 (ko) | 발광 소자 및 그 제조방법 | |
| EP2761678A2 (en) | Nanowire sized opto-electronic structure and method for manufacturing the same | |
| US10008647B2 (en) | Wafer-level solid state transducer packaging transducers including separators and associated systems and methods | |
| KR101047720B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| TW201312792A (zh) | 發光二極體結構及其製造方法 | |
| US9087932B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US9048343B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR20130066308A (ko) | 발광소자 | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| KR20130072825A (ko) | 발광소자 | |
| KR100999695B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR102042171B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR101455798B1 (ko) | 플라즈몬에 의한 발광효율이 개선된 발광소자 및 그 제조방법 | |
| KR101827969B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| KR101681573B1 (ko) | 발광소자의 제조방법 | |
| JP2008288538A (ja) | ＩＩＩ族窒化物発光デバイスのためのｐ型層 | |
| KR20160123086A (ko) | 발광 소자, 발광 소자 제조 방법 및 발광 소자 패키지 | |
| KR20130110380A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20150144123A (ko) | 발광 소자 및 그 제조방법 | |
| KR20140143657A (ko) | 고효율 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160610 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5952922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |