KR20140143657A - 고효율 발광 소자 및 그 제조 방법 - Google Patents
고효율 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140143657A KR20140143657A KR1020130065532A KR20130065532A KR20140143657A KR 20140143657 A KR20140143657 A KR 20140143657A KR 1020130065532 A KR1020130065532 A KR 1020130065532A KR 20130065532 A KR20130065532 A KR 20130065532A KR 20140143657 A KR20140143657 A KR 20140143657A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- layer
- protrusions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 165
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000001039 wet etching Methods 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 229910002601 GaN Inorganic materials 0.000 claims description 11
- 238000000605 extraction Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 263
- 229910052751 metal Inorganic materials 0.000 description 49
- 239000002184 metal Substances 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
고효율 발광 소자 및 그 제조 방법이 개시된다. 상기 발광 소자는, 지지 기판, 상기 지지 기판 상에 위치하고, 표면에 형성된 복수의 돌출부들을 포함하는 제1 도전형 반도체층, 상기 지지 기판과 상기 제1 도전형 반도체층의 사이에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 돌출부들 중 적어도 하나는 제1 측면 및 상기 제1 측면과 이어진 제2 측면을 포함하며, 상기 제1 측면은 상기 제2 측면보다 더 급격하고 경사진다. 본 발명의 발광 소자는 상기 돌출부들을 포함하여 광 추출 효율이 향상될 수 있다.
Description
본 발명은 고효율 발광 소자 및 그 제조 방법에 관한 것으로, 특히, 광 추출 효율이 개선된 고효율 발광 소자 및 그 제조 방법에 관한 것이다.
발광 소자는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.
발광 소자의 발광 효율은 내부 양자 효율(internal quantum efficiency)및 광 추출 효율(extraction efficiency)에 의해 주로 결정된다. 광 추출 효율은 활성층에서 방출된 광자들에 대한 발광 소자의 외부, 즉 자유 공간으로 방출되는 광자의 비율을 의미한다. 그런데, 광 추출 효율이 낮으면, 발광 소자의 내부 양자 효율이 높더라도 자유 공간으로 빠져나오는 광자의 수가 적어지게 된다. 따라서, 광 추출 효율이 낮은 발광 소자는 실제 광원으로서의 효율이 낮다. 광 추출 효율은 발광 소자와 외부 공간의 굴절률 차이에 의한 내부 전반사에 의해 감소되는데, 내부 전반사에 의해 활성층에서 생성된 광자들이 외부로 빠져나가지 못하고 발광 소자 내부에서 흡수 및 소멸된다.
내부 전반사에 의한 광 손실을 감소시키기 위하여 종래에 다양한 기술들이 개발 및 적용되고 있다. 예를 들어, 발광 소자 표면의 거칠기를 인위적으로 증가시켜 발광 소자 표면에서 발생되는 내부 전반사를 감소시키는 기술 등이 사용되고 있다. 상기와 같이 발광 소자 표면 거칠기를 증가시키기 위하여, 일반적으로 건식 또는 습식 식각을 이용하여 표면에 요철을 형성한다.
건식 식각을 이용하는 경우에는 사진 공정의 한계로 인해 상대적으로 조밀한 표면 텍스쳐링이 어렵다. 또한, 발광 소자가 n형 GaN층을 포함하는 경우, n형 GaN층의 표면 높이가 균일하지않은 경향이 크다. 때문에, 복수의 웨이퍼에 대해서 동일한 마스크 패턴을 형성하여 n형 GaN층에 요철 패턴을 형성하더라도, 웨이퍼마다 다른 요철 패턴이 형성되어 공정 공차가 커질 수 있으며, 심지어, 건식 식각 후에도 요철 패턴이 형성되지 않는 영역이 발생한다. 요철 패턴이 형성되지 않은 영역이 존재하는 경우 발광 소자의 광 추출 효율이 떨어진다.
이와 같은 이유로, 발광 소자의 표면 거칠기를 증가시켜 요철을 형성할 때, 주로 습식 식각이 사용된다. 습식 식각을 이용하여 반도체층의 표면을 가공하면, 주로 반도체층의 결정면을 따라 돌출부와 오목부를 갖는 요철이 반도체층의 표면에 형성된다.
그러나, 발광 소자의 표면이 안정적인 경우에는 습식 식각을 이용하여 표면 거칠기를 증가시키는 것이 용이하지 않다. 예를 들어, N면(N-face) 질화갈륨계 반도체층의 표면은 Ga면(Ga-face)에 비하여 안정적인데, 이에 따라 발광 소자의 N면 표면은 습식 식각을 이용하여 표면 거칠기를 증가시키기 어렵다. 또한, 습식 식각을 이용하여 표면에 요철을 형성하는 경우, 반도체층 표면의 결함, 예를 들어, 전위(dislocation)가 존재하는 위치에서 주로 반도체의 표면이 식각되어 요철이 형성된다. 따라서, 반도체층에 존재하는 전위 밀도가 낮으면, 표면 텍스쳐링에 의해 광 추출 효율이 증가되는 정도가 낮다. 예를 들어, 질화갈륨계 반도체층이 동종의 성장 기판에서 성장된 경우, 상기 반도체층에 존재하는 전위 밀도가 낮아서, 습식 식각을 이용하여 표면 거칠기를 증가시키더라도 높은 광 추출 효율의 증가를 기대하기 어렵다.
본 발명이 해결하고자 하는 과제는, 광 추출 효율이 매우 향상된 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 발광 소자의 광 추출 효율을 향상시킬 수 있는 표면 처리 방법을 이용하여 제조된 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 소자는, 지지 기판, 상기 지지 기판 상에 위치하고, 표면에 형성된 복수의 돌출부들을 포함하는 제1 도전형 반도체층, 상기 지지 기판과 상기 제1 도전형 반도체층의 사이에 위치하는 제2 도전형 반도체층, 및 상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고, 상기 돌출부들 중 적어도 하나는 제1 측면 및 상기 제1 측면과 이어진 제2 측면을 포함하며, 상기 제1 측면은 상기 제2 측면보다 더 급격하고 경사진다.
상기 발광 소자에 따르면, 경사가 다른 제1 측면과 제2 측면을 포함하는 돌출부들이 제1 도전형 반도체층의 표면에 형성되어, 광 추출 효율이 향상될 수 있다.
상기 제1 측면은 상기 제2 측면 위에 위치할 수 있다.
상기 적어도 하나의 돌출부는 역 깔대기 형상을 가질 수 있다.
또한, 상기 발광 소자는, 상기 적어도 하나의 돌출부는 상기 제2 측면에서 이어지며, 상기 제2 측면의 경사와 다른 경사를 갖는 적어도 하나 이상의 측면을 더 포함할 수 있다.
상기 제1 측면은 상기 돌출부의 최상부에 위치할 수 있다.
상기 제1 측면은 다른 측면들보다 더 급격하게 경사질 수 있다.
몇몇 실시예들에 있어서, 상기 제1 도전형 반도체층은 n형 GaN을 포함할 수 있다.
나아가, 상기 돌출부들은 상기 제1 도전형 반도체층의 N-면(N-face)에 형성될 수 있다.
다른 실시예들에서, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 각각 질화갈륨계 반도체층을 포함할 수 있고, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 GaN 기판을 성장기판으로 성장된 층들일 수 있다.
상기 GaN 기판은 성장면이 C면(C-plane)일 수 있다.
본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법은, 성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층 상에 지지 기판을 형성하고, 상기 제1 도전형 반도체층으로부터 상기 성장 기판을 분리하고, 상기 성장 기판이 분리되어 노출된 제1 도전형 반도체층의 표면에 복수의 돌출부를 형성하는 것을 포함하고, 상기 돌출부들 중 적어도 하나는 제1 측면 및 상기 제1 측면과 이어진 제2 측면을 포함하며, 상기 제1 측면은 상기 제2 측면보다 더 급격하게 경사진다.
상기 제조 방법에 따르면, 제1 측면과 제2 측면을 포함하는 돌출부들을 제1 도전형 반도체층 표면에 안정적으로 형성할 수 있다.
상기 복수의 돌출부를 형성하는 것은, 상기 제1 도전형 반도체층의 표면을 습식 식각한 후, 상기 제1 도전형 반도체층의 표면을 건식 식각하는 것을 포함할 수 있다.
상기 건식 식각은 마스크 패턴없이 제1 도전형 반도체층의 표면에 대해 수행될 수 있다.
상기 건식 식각은 ICP 식각일 수 있다.
상기 ICP 식각은 BCl3, Cl2, Ar 중 적어도 하나를 포함하는 식각 가스를 이용하여 수행될 수 있다.
상기 습식 식각은 KOH 및 NaOH 중 적어도 하나를 포함하는 용액을 이용하여 수행될 수 있다.
몇몇 실시예들에 있어서, 상기 복수의 돌출부를 형성하는 것은, 상기 제1 도전형 반도체층 표면을 습식 식각한 후, 상기 제1 도전형 반도체층 표면을 건식 식각하는 것을 1회 이상 반복 수행하는 것을 더 포함할 수 있다.
상기 적어도 하나의 돌출부는 상기 제2 측면에서 이어지며, 상기 제2 측면의 경사와 다른 경사를 갖는 적어도 하나 이상의 측면을 더 포함할 수 있다.
본 발명의 발광 소자에 따르면, 서로 다른 경사를 갖는 측면들을 포함하는 적어도 하나의 돌출부가 제1 도전형 반도체층의 표면에 형성되며, 제1 도전형 반도체층의 표면에 형성된 돌출부들의 밀도가 높다. 따라서, 본 발명의 발광 소자의 광 추출 효율이 향상된다.
또한, 본 발명의 발광 소자 제조 방법에 따르면, 습식 식각 후 건식 식각을 이용하여 돌출부들을 형성하므로, 반도체층의 결함 밀도가 낮고 표면이 안정적인 경우에도 용이하게 복수의 돌출부들을 형성할 수 있다. 더욱이, 건식 식각 시 마스크 패턴을 이용하지 않으므로 제조 공정이 안정화될 수 있으며, 광 추출 표면 전면에 균일하고 높은 밀도로 돌출부들을 형성할 수 있다. 따라서, 발광 소자의 표면 거칠기를 효과적으로 증가시킬 수 있어서, 상기 제조 방법으로 제조된 발광 소자의 광 추출 효율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 2는 도 1에 도시된 발광 소자 표면에 형성된 돌출부들을 설명하기 위한 확대 단면도이다.
도 3 내지 도 9는 본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들 및 확대 단면도들이다.
도 2는 도 1에 도시된 발광 소자 표면에 형성된 돌출부들을 설명하기 위한 확대 단면도이다.
도 3 내지 도 9는 본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들 및 확대 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이고, 도 2는 상기 발광 소자의 상부 표면에 형성된 돌출부를 설명하기 위한 확대 단면도이다.
도 1을 참조하면, 본 실시예에 따른 발광 소자는, 지지 기판(160), 표면에 형성된 복수의 돌출부(210)들을 포함하는 제1 도전형 반도체층(121), 활성층(123), 제2 도전형 반도체층(125)을 포함한다. 나아가, 상기 발광 소자는 본딩층(150), 금속층(140), 절연층(130), 보호층(170) 및 상부 전극(180)을 더 포함할 수 있다.
지지 기판(160)은 반도체층들(121, 123, 125)을 지지하는 역할을 할 수 있으며, 도전성 기판, 회로 기판, 또는 절연성 기판일 수 있다. 예를 들어, 지지 기판(160)은 실리콘 기판, 유리 기판, 금속 기판, PCB 기판, 사파이어 기판 등일 수 있다. 특히, 본 실시예에 있어서, 지지 기판(160)은 금속 기판일 수 있고, 본딩층(150) 및 금속층(140)과 전기적으로 연결되어 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있다. 이에 따라, 지지 기판(160)이 제2 도전형 반도체층(125)과 외부 전원을 전기적으로 연결하는 전극 역할을 할 수도 있다. 또한, 지지 기판(160)이 절연성인 경우, 상기 지지 기판(160) 제2 도전형 반도체층(125)에 전기적으로 연결된 도전 물질부(미도시)를 포함할 수 있다.
제1 도전형 반도체층(121)과 제2 도전형 반도체층(125)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si)이 도핑된 n형 반도체층을 포함할 수 있고, 제2 도전형 반도체층(125)은 p형 불순물 (예를 들어, Mg)이 도핑된 p형 반도체층을 포함할 수 있다. 또한, 그 반대일 수도 있다. 나아가, 제1 도전형 반도체층(121) 및/또는 제2 도전형 반도체층(125)은 단일층일 수 있고, 또한 다중층을 포함할 수도 있다. 예를 들어, 제1 도전형 반도체층(121) 및/또는 제2 도전형 반도체층(125)은 클래드층 및 컨택층을 포함할 수 있고, 초격자층을 포함할 수도 있다.
활성층(123)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중양자우물구조에서 원하는 피크 파장의 광을 방출하도록, 상기 다중양자우물 구조를 이루는 원소 및 그 조성이 조절될 수 있다. 예를 들어, 활성층(123)의 우물층은 InxGa(1-x)N (0≤x≤1)과 같은 삼성분계 반도체층일 수 있고, 또는 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)과 같은 사성분계 반도체층일 수 있으며, 이때, x 또는 y의 값을 조정하여 원하는 피크 파장의 광을 방출하도록 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
본 실시예에 있어서, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 질화갈륨계 반도체층들일 수 있고, 성장면이 C면(C-plane)을 갖도록 성장된 층들일 수 있다. 예를 들어, 제1 도전형 반도체층(121)은 n-GaN층을 포함할 수 있고, 제1 도전형 반도체층(121)의 표면, 특히 상부 표면은 N면(N-face)일 수 있다. 또한, 상기 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(123)은 동종의 성장 기판, 예를 들어, GaN 기판에서 성장된 반도체층들일 수 있다. 이에 따라, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(123)은 상대적으로 낮은 전위 밀도(dislocation density)를 가질 수 있다.
한편, 제1 도전형 반도체층(121)은 그 표면, 특히 상면에 형성된 복수의 돌출부(210)들을 포함한다.
복수의 돌출부(210)들 중 적어도 하나는, 제1 측면(211) 및 제2 측면(213)을 포함한다. 제2 측면(213)은 제1 측면(211)에서 이어진 것일 수 있고, 제2 측면(213)의 경사는 제1 측면(211)의 경사와 다를 수 있다. 도 2는 제1 도전형 반도체층(121)의 표면에 형성된 돌출부들을 설명하기 위한 확대 단면도이다. 도 2를 참조하면, 돌출부(210)들 중 적어도 하나는 상부에 위치하는 제1 측면(211) 및 하부에 위치하는 제2 측면(213)을 포함할 수 있다. 제1 측면(211)은 제2 측면(213)보다 더 급격하게 경사진 형태일 수 있다. 이에 따라, 돌출부(210)들 중 적어도 하나는 역 깔때기 형상을 가질 수 있다.
돌출부(210)가 서로 다른 경사를 갖는 제1 측면(211) 및 제2 측면(213)을 포함함으로써, 제1 도전형 반도체층(121)의 표면에서 임계각 이상의 각도로 입사되어 전반사되는 광자의 비율을 매우 감소시킬 수 있다. 따라서, 본 발명의 발광 소자의 광 추출 효율이 향상될 수 있다.
다만, 도 2를 참조하여 설명한 돌출부(210)들의 형상은 일례에 해당하고, 이외에 다양한 형상을 가질 수 있다. 예를 들어, 돌출부(210)는 제2 측면(213)에서 이어지며, 상기 제2 측면(213)과 다른 경사를 갖는 적어도 하나 이상의 측면을 더 포함할 수 있다. 따라서, 돌출부(210)의 측면은 셋 이상의 다른 경사를 갖는 측면들을 포함할 수 있다. 여기서, 제1 측면(211)은 다른 측면들보다 상부에 위치하여, 돌출부(210)의 최상부에 위치할 수 있으며, 다른 측면들보다 더 급격하게 경사질 수 있다. 돌출부(210)가 셋 이상의 다른 경사를 갖는 측면들을 포함함으로써, 상기 발광 소자의 광 추출 효율을 더욱 향상시킬 수 있다.
복수의 돌출부(210)들은 제1 도전형 반도체층(121)의 표면에 전체적으로 균일하게 형성될 수 있다. 즉, 복수의 돌출추(210)들은 높은 밀도로 상기 제1 도전형 반도체층(121)의 표면 상에 형성될 수 있고, 이에 따라, 제1 도전형 반도체층(121)의 표면에 요철이 형성되지 않은 영역이 없거나, 거의 존재하지 않을 수 있다. 따라서, 활성층(123)에서 방출된 광이 제1 도전형 반도체층(121)의 어느 표면을 통과하더라도 전반사가 매우 낮은 비율로 발생하므로, 발광 소자 내부에 포획될 확률이 매우 낮아진다.
본딩층(150)은 금속층(140)과 지지 기판(160) 사이에 위치할 수 있다. 본딩층(150)은 제2 도전형 반도체층(125)와 지지 기판(160)을 본딩할 수 있다. 또한, 후술하는 바와 같이 본딩층(150)과 제2 도전형 반도체층(125)의 사이에 금속층(140) 및 절연 패턴층(130)이 더 위치할 수 있다.
본딩층(150)은 지지 기판(160)과 제2 도전형 반도체층(125)을 본딩할 수 있다. 본 실시예에 있어서, 본딩층(150)은 도전성 물질일 수 있으며, 예를 들어 AuSn을 포함하는 금속 물질일 수 있다. 이때, AuSn은 공정 본딩(Eutectic Bonding)으로 형성될 수 있고, 또한 공정 구조(Eutectic structure)를 포함할 수 있다. 본딩층(150)이 도전성 물질로 형성됨으로써, 지지 기판(160)과 제2 도전형 반도체층(125)을 전기적으로 연결할 수 있다.
절연층(130)은 본딩층(150)과 제2 도전형 반도체층(125)의 사이에 위치하며, 지지 기판(160) 상에 부분적으로 형성될 수 있다. 도 1에 도시된 바와 같이, 절연 패턴층(130)은 상부 전극(180) 아래에 위치할 수 있으며, 이에 따라, 전류가 상부 전극(180) 아래 영역에 집중되는 현상을 방지하여 전류 분산 효과를 향상시킬 수 있다. 또한, 절연층(130)은 제2 도전형 반도체층(125)의 외곽 부분 아래에 위치할 수 있고, 이에 따라, 상기 발광 소자를 개별 소자영역으로 분할하는 식각 과정에서 식각 종료 시점을 지시하는 역할을 할 수도 있다. 절연층(130)은 절연성 물질을 포함할 수 있고, 예를 들어, SiO2 또는 SiNx을 포함할 수 있다.
금속층(140)은 제2 도전형 반도체층(125)과 본딩층(120) 사이에 위치할 수 있으며, 반사 금속층(141)과 베리어 금속층(143)을 포함할 수 있다.
반사 금속층(141)은 본딩층(150) 상에 부분적으로 위치할 수 있다. 예를 들어, 도시된 바와 같이 절연층(130)이 형성되지 않은 영역에 위치하여, 측면이 절연층(130)에 둘러싸일 수 있다. 베리어 금속층(143)은 도 1에 도시된 것처럼 반사 금속층(141)의 하면 및 측면을 덮을 수 있다. 또한, 베리어 금속층(143)은 반사 금속층(141)뿐만 아니라 절연층(130)도 덮도록 형성될 수 있으며, 따라서 베리어 금속층(143)의 하면은 상대적으로 평평하게 형성될 수 있다.
반사 금속층(141) 제2 도전형 반도체층(125)과 오믹 접촉할 수 있고, 또한 활성층(123)에서 방출된 광을 반사시킬 수 있다. 따라서 반사 금속층(141)은 높은 반사도를 가지고 아울러 오믹 접촉을 형성할 수 있는 물질로 형성되는 것이 바람직하며, 예를 들어, 반사 금속층(141)은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 베리어 금속층(143)은 반사 금속층(141)을 덮어 반사 금속층(141)을 보호한다. 특히, 베리어 금속층(143)은 반사 금속층(141)을 형성하는 물질과 본딩층(150)을 형성하는 물질의 상호확산을 방지한다. 반사 금속층(141)이 확산되거나 또는 외부 금속 물질과 혼합되면 반사 금속층(141)의 반사도가 감소되거나 접촉 저항이 높아질 수 있기 때문에, 따라서 베리어 금속층(143)은 반사 금속층(141)을 완전히 덮는 것이 바람직하다. 상기 베리어 금속층(143)은 Ni, Au, Ti등을 포함할 수 있으며, 다중층으로 형성될 수 있다.
한편, 상기 발광 다이오드는, 금속층(140)과 절연 패턴층(130) 사이에 위치하는 쇼트키 베리어 금속층(미도시)을 더 포함할 수 있다.
보호층(170)은 제1 도전형 반도체층(121)의 상면 및 측면, 활성층(123)의 측면, 그리고 제2 도전형 반도체층(125)의 측면을 덮을 수 있다. 보호층(170)은 반도체층들(121, 123, 125)을 외부로부터 보호하는 역할을 할 수 있다.
보호층(170)은 TiO2, Al2O3, SiO2 또는 SiNx를 포함할 수 있으며, 또한, SiO2 또는 SiNx를 포함하는 다층 구조로 형성될 수 있다. 나아가, 반도체층들(121, 123, 125)의 측면에 위치하는 보호층(170)은 SiO2와 TiO2를 반복하여 적층한 DBR(Distributed Bragg Reflector)로 형성될 수 있다. 이 경우, 활성층(123)에서 방출되어 측면으로 향하는 광은 측면에서 DBR에 의해 반사될 수 있으며, 따라서, 대부분의 광은 제1 도전형 반도체층(121)의 상면을 통해서 외부로 방출된다.
도시된 바와 같이, 보호층(170)에서 제1 도전형 반도체층(121)의 상면에 형성된 부분은, 대체적으로 상기 제1 도전형 반도체층(121) 상면 표면에 대응하는 형태로 형성될 수 있다. 즉, 보호층(170)은 대체적으로 돌출부(120)에 의한 요철에 대응하는 형상으로 형성될 수 있다. 제1 도전형 반도체층(121) 상에 보호층(170)을 형성하게 되면, 광 추출면의 돌출부(120)들의 경사도가 완만해져서 광 추출 효율을 향상시킬 수 있다.
상부 전극(180)은 제1 도전형 반도체층(121)의 상면에 위치할 수 있다. 도 1에 도시된 바에 따르면, 상부 전극(180) 아래의 제1 도전형 반도체층(121) 상면에도 돌출부(120)가 형성되어 있다. 그러나, 본 발명은 이에 한정되지 않으며, 상부 전극(180) 아래의 제1 도전형 반도체층(121) 상면에는 돌출부(120)가 형성되어 있지 않을 수도 있다. 상부 전극(180)은 금속을 포함할 수 있으며, 예를 들어, Al, Au, Ni 등을 포함할 수 있다. 상부 전극(180)은 외부와 연결되어 제1 도전형 반도체층(121)에 전류를 공급할 수 있다.
본 발명의 발광 소자에 따르면, 제1 도전형 반도체층(121)이 낮은 전위 밀도를 가지면서, 제1 도전형 반도체층(121)의 표면이 N면인 경우에도, 복수의 돌출부(210)들이 상기 표면 전체에 형성될 수 있다. 따라서, 상기 발광 소자는 높은 내부 양자 효율을 가지며, 나아가, 높은 광 추출 효율을 가질 수 있다. 또한, 복수의 돌출부(210)들 중 적어도 하나는 경사가 다른 제1 측면(211) 및 제2 측면(213)을 포함하므로, 활성층(123)에서 방출된 광이 전반사되는 비율이 매우 낮으며, 상기 광의 산란이 더욱 잘 발생할 수 있다. 이에 따라, 상기 발광 소자의 광 추출 효율이 획기적으로 향상될 수 있다.
도 3 내지 도 9는 본 발명의 또 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들 및 확대 단면도들이다.
도 3을 참조하면, 성장 기판(110) 상에 제1 도전형 반도체층(121), 활성층(123), 제2 도전형 반도체층(125)을 형성한다.
성장 기판(110)은 반도체층들(121, 123, 125)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, GaN 기판, AlN 기판, 실리콘 카바이드 기판, 실리콘 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 GaN 기판일 수 있고, 이에 따라, 반도체층들(121, 123, 125)의 전위 밀도가 상대적으로 낮을 수 있다.
제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 기술을 이용하여 성장 기판(110) 상에 성장시켜 형성할 수 있다. 제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)과 관련된 설명은 도 1 및 도 2를 참조하여 설명한 바와 대체로 유사하므로, 이하 상세한 설명은 생략한다.
이어서, 도 4를 참조하면, 제2 도전형 반도체층(125) 상에 절연층(130)을 형성한다.
절연층(130)은 SiO2 및/또는 SiNx를 포함할 수 있다. 상기 절연층(130)은 전자선 증착(E-beam evaporation)을 이용하여 제2 도전형 반도체층(125)의 상면을 덮도록 형성한 후, 부분적으로 패터닝하여 형성될 수 있다. 이때, 절연층(130)은 습식 식각에 의해 부분적으로 식각될 수 있으며, 식각되어 제거된 부분에 제2 도전형 반도체층(125)이 부분적으로 노출되어 반사 금속층 형성 영역(131)이 제공될 수 있다. 절연층(130)이 제거되는 영역은 반사 금속층(141) 및 상부 전극(180)이 형성되는 영역에 따라 다양한 위치에 형성될 수 있다.
도 5를 참조하면, 제2 도전형 반도체층(125) 상면 및 절연층(130)을 덮는 금속층(140)을 형성한다. 금속층(140)은 반사 금속층(141) 및 베리어 금속층(143)을 포함할 수 있다. 반사 금속층(141)은 절연층(130)이 패터닝되어 제거된 영역에 형성될 수 있고, 베리어 금속층(143)은 반사 금속층(141) 및 절연층(130)을 덮도록 형성될 수 있다.
반사 금속층(141) 증착 및 리프트 오프 기술을 이용하여 원하는 위치에 형성될 수 있으며, 도 5에 도시된 바와 같이, 절연층(130) 사이에 위치할 수 있다. 베리어 금속층(143)은 증착 기술을 이용하여 반사 금속층(143)을 덮도록 형성될 수 있으며, 나아가, 절연층(130)까지 덮도록 형성될 수 있다. 또한, 베리어 금속층(143)은 반사 금속층(143) 및 절연층(130)을 덮되, 증착 과정에서 상면이 평평하도록 형성될 수 있다. 이에 따라, 후속 공정에서 본딩층(150) 및 지지 기판(160)을 용이하게 형성할 수 있다.
금속층(140)과 관련된 설명은 도 1 및 도 2를 참조하여 설명한 바와 대체로 유사하므로, 이하 상세한 설명은 생략한다.
도 6을 참조하면, 제2 도전형 반도체층(125) 상에 지지 기판(160)을 형성한다. 나아가, 금속층(140)과 지지 기판(160) 사이에 위치하는 본딩층(150)을 더 형성할 수 있다.
본딩층(150)은 반도체층들(121, 123, 125)을 지지 기판(160)과 본딩할 수 있으며, 도전성 물질로 형성되어 지지 기판(160)과 제2 도전형 반도체층(125)을 전기적으로 연결할 수도 있다.
본딩층(150)은 지지 기판(160)을 본딩할 수 있는 재료이면 한정되지 않으며, 예를 들어, 금속 물질로 형성될 수 있다. 또한, 상기 금속 물질은 AuSn을 포함할 수 있다. 이들 Au 및 Sn은 서로 공정 구조를 형성할 수 있으므로, 지지 기판(160)은 제2 도전형 반도체층(125) 상에 AuSn을 포함하는 본딩층(150)에 의해 공정 본딩(Eutectic Bonding)될 수 있다. 상기 공정 본딩은, 예를 들어, Au : Sn = 80 : 20 (wt%)인 AuSn을 공정 온도인 약 280℃ 이상으로 가열한 후 냉각함으로써 수행될 수 있다. 또한, 상기 AuSn을 포함하는 본딩층(150)은 지지 기판(160)과 제2 도전형 반도체층(125)을 전기적으로 연결한다.
지지 기판(160)은 제2 도전형 반도체층(125) 상에 형성되며, 본딩층(150)에 의해 제2 도전형 반도체층(125)과 본딩될 수 있다. 지지 기판(160)은 도 1 및 도 2를 참조하여 설명한 바와 대체로 유사하므로, 이하 상세한 설명은 생략한다.
이후, 성장 기판(110)을 제1 도전형 반도체층(121)으로부터 분리한다. 이에 따라, 제1 도전형 반도체층(121)의 표면이 노출될 수 있다.
성장 기판(110)은 화학적 리프트 오프, 레이저 리프트 오프, 응력 리프트 오프 등의 방법으로 제1 도전형 반도체층(121)으로부터 분리될 수 있다. 특히, 성장 기판(110)이 GaN 기판인 경우, 화학적 리프트 오프 또는 응력 리프트 오프의 방법으로 제1 도전형 반도체층(121)으로부터 분리될 수 있다. 따라서, 화학적 리프트 오프 또는 응력 리프트 오프를 수행하기 위한 추가적인 구성을 더 포함하는 실시예들의 경우도, 본 발명의 범위에 포함된다.
도 7a 내지 도 9는 성장 기판(110)이 제1 도전형 반도체층(121)으로부터 분리된 후의 발광 소자 제조 방법을 설명한다. 다만, 도 7a 내지 도 9는 도 3 내지 도 6에 도시된 도면들과 비교하여 상, 하가 반대로 도시되어 있다. 이하, 도 7a 내지 도 9와 관련된 설명에서는 도시된 방향에 따라 상, 하를 지칭하나, 이러한 상, 하의 개념은 본 발명을 설명하기 위한 것이고, 본 발명을 제한하기 위한 것은 아니다.
도 7a 내지 도 8b를 참조하면, 성장 기판(110)이 분리되어 노출된 제1 도전형 반도체층(121)의 표면에 복수의 돌출부(210)를 형성한다.
먼저, 도 7a를 참조하면, 제1 도전형 반도체층(121)의 표면을 습식 식각하여 중간 돌출부(210a)를 형성한다.
중간 돌출부(210a)는 제1 도전형 반도체층(121)의 표면은 식각 용액을 이용하여 습식 식각함으로써 형성될 수 있다. 상기 식각 용액은, 예를 들어, KOH 및 NaOH 중 적어도 하나를 포함하는 용액일 수 있으며, 나아가, 과수(H2O2) 및 탈이온수(D.I. water)를 더 포함하는 용액일 수 있다. 또한, 중간 돌출부(210a)는 PEC식각을 통해서 형성될 수도 있다. 이러한 습식 식각 방법은 일례에 지나지 않으며, 이외에 통상의 기술자에게 공지된 다양한 방법을 통해서 중간 돌출부(210a)를 형성할 수 있다. 제1 도전형 반도체층(121)의 표면이 습식 식각되면, 주로 결정면을 따라 식각되므로, 일정한 방향성의 경사진 측면을 갖는 중간 돌출부(210a)가 형성될 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 중간 돌출부(210a)는 제1 도전형 반도체층(121)의 일정 결정 방향을 따라 형성된 측면을 갖는다. 다만, 중간 돌출부(210a)의 크기는 다양하게 형성될 수 있으며, 식각 용액에 포함된 KOH 또는 NaOH의 농도, 식각 시간 등에 따라 조절될 수 있다.
이어서, 도 8a를 참조하면, 제1 도전형 반도체층(121)의 표면을 건식 식각한다. 이에 따라, 복수의 돌출부(210)들이 형성될 수 있으며, 복수의 돌출부(210)들 중 적어도 하나는 제1 측면(211) 및 상기 제1 측면(211)과 이어진 제2 측면(213)을 포함할 수 있다. 제1 측면(211)은 제2 측면(213)보다 더 급격하게 경사질 수 있다.
제1 도전형 반도체층(121)의 표면을 건식 식각하는 것은, 제1 도전형 반도체층(121)의 표면에 대해 전체적으로 균일하게 건식 식각하는 것일 수 있다. 이때, 상기 건식 식각은 마스크 패턴없이 수행될 수 있다. 따라서, 제1 도전형 반도체층(121)의 표면은 상기 중간 돌출부(210a)의 요철 형상에 따라 식각되어, 돌출부(210)들이 형성된다. 예를 들어, 도 8b에 도시된 바와 같이, 중간 돌출부(210a)가 건식 식각되면, 중간 돌출부(210a)의 측면 경사가 더욱 급격해져, 제1 측면(211)이 형성된다. 한편, 중간 돌출부(210a)들의 사이의 영역이 식각되어 제2 측면(213)이 형성될 수 있다. 다만, 중간 돌출부(210a)들의 사이 영역은 대체로 평평하거나, 중간 돌출부(210a) 측면의 경사보다 완만하므로, 이로부터 건식 식각되어 형성된 제2 측면(213)은 제1 측면(211)에 비해 완만한 경사를 갖는다. 따라서, 상기 건식 식각에 의해 제1 도전형 반도체층(121)의 표면에는 제1 측면(211) 및 제2 측면(213)을 갖는 적어도 하나의 돌출부(210)가 형성될 수 있다. 적어도 하나의 돌출부(210)는, 도 8b에 도시된 바와 같이, 역 깔때기 형상을 가질 수 있다. 상기 건식 식각은, 예를 들어, ICP 식각일 수 있고, 상기 ICP 식각은 BCl3, Cl2, Ar 중 적어도 하나를 포함하는 식각 가스를 이용하여 수행될 수 있다.
본 실시예에 따르면, 습식 식각에 의해 형성된 중간 돌출부(210a)를 갖는 제1 도전형 반도체층(121)의 표면을 마스크 패턴 없이 전체적으로 건식 식각하여 복수의 돌출부(210)들을 형성한다. 따라서, 제1 도전형 반도체층(121)의 표면 전체에 돌출부(210)들을 형성할 수 있다.
또한, 종래에 습식 식각만을 수행하여 제1 도전형 반도체층(121)의 표면을 습식 식각하는 경우와 비교하여, 더욱 밀도가 높은 돌출부(210)들을 형성할 수 있다. 예를 들어, 제1 도전형 반도체층(121)이 GaN 기판에서 성장되며, 그 표면이 N-면(N-face)인 경우에, 상기 제1 도전형 반도체층(121)은 낮은 전위 밀도를 갖고 또한 그 표면이 안정적이다. 이러한 안정적인 표면을 갖는 제1 도전형 반도체층(121)을 습식 식각하여 표면 거칠기를 증가시키더라도, 요철의 밀도가 매우 낮아 광 추출 효율 향상 정도는 제한적이었다. 더욱이, 요철의 밀도가 낮으므로, 요부가 형성되지 않아 표면이 평평한 부분의 비율이 상대적으로 높다. 그러나, 본 발명에 따르면, 상술한 바와 같은 안정적인 표면을 갖는 제1 도전형 반도체층(121)에 습식 식각을 수행한 후, 건식 식각을 수행하여 돌출부(210)들을 형성하므로, 요부가 형성되지 않아 표면이 평평한 부분의 비율이 매우 낮다. 또한, 돌출부(210)들이 서로 다른 경사를 갖는 제1 측면(211)과 제2 측면(213)을 포함하므로, 광의 전반사 확률을 더욱 낮출수 있다. 따라서, 상기 돌출부(210)들을 포함하는 본 발명의 발광 소자는 매우 높은 광 추출 효율을 가질 수 있다.
뿐만 아니라, 종래에 건식 식각만을 수행하여 제1 도전형 반도체층(121)의 표면에 요철 패턴을 형성하는 경우, 마스크 패턴의 품질에 따라 요철 패턴의 형상이 달라지는 문제가 있었다. 그러나, 본 발명은 마스크 패턴을 이용하지 않고, 제1 도전형 반도체층(121)의 표면에 전체적으로 건식 식각을 수행하므로, 마스크 패턴으로 인하여 발생하는 공정상의 문제가 발생하지 않는다. 따라서, 발광 소자 제조 과정에서 표면 거칠기를 증가시키는 공정이 안정화될 수 있으며, 공정간의 공차를 효과적으로 줄일 수 있다.
본 실시예에서는 습식 식각과 건식 식각을 한 번씩 수행하여 돌출부(210)들을 형성하는 것으로 설명한다. 그러나, 본 발명은 이에 한정되지 않으며, 본 발명의 제조 방법은, 제1 도전형 반도체층(121)의 표면에 대해 습식 식각 후에 건식 식각을 수행하는 공정을 1회 이상 반복하는 것을 더 포함할 수 있다. 식각 과정을 반복함으로써, 적어도 하나의 돌출부(210)는 제2 측면(213)에서 이어지며, 제2 측면(213)의 경사와 다른 경사를 갖는 적어도 하나 이상의 측면을 더 포함할 수 있다.
이어서, 도 9를 참조하면, 제1 도전형 반도체층(121), 활성층(123) 및 제2 도전형 반도체층(125)을 부분적으로 제거하여, 소자 영역 분리홈(190)을 형성한다. 이에 따라, 반도체층들(121, 123, 125)이 소자 영역으로 분할될 수 있다. 이때, 절연층(130)은 식각 정지 시점을 지시해주는 식각 정지 패턴 역할을 할 수 있다.
이후, 반도체층들(121, 123, 125)의 상면 및 측면을 덮는 보호층(170)을 형성하고, 제1 도전형 반도체층(121) 상에 상부 전극(180)을 형성한다. 보호층(170)을 형성하는 것과 상부 전극(180)을 형성하는 것은 어느 것을 먼저 수행하더라도 관계없다. 보호층(170) 및 상부 전극(180)과 관련된 설명은 도 1 및 도 2를 참조하여 설명한 바와 대체로 유사하므로, 이하 자세한 설명은 생략한다.
다음, 소자 영역 분리홈(190) 아래의 절연층(130), 금속층(140), 본딩층(150) 및 지지 기판(160)을 분할하면, 도 1에 도시된 것과 같은 발광 소자가 제공될 수 있다.
본 발명은 소자 영역 분리홈(190)을 돌출부(210)들 형성한 후 형성하였으나, 소자 영역 분리홈(190)을 형성한 후에 각각의 소자 영역에 대해 돌출부(210)들을 형성할 수도 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.
Claims (18)
- 지지 기판;
상기 지지 기판 상에 위치하고, 표면에 형성된 복수의 돌출부들을 포함하는 제1 도전형 반도체층;
상기 지지 기판과 상기 제1 도전형 반도체층의 사이에 위치하는 제2 도전형 반도체층; 및
상기 제1 및 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하고,
상기 돌출부들 중 적어도 하나는 제1 측면 및 상기 제1 측면과 이어진 제2 측면을 포함하며, 상기 제1 측면은 상기 제2 측면보다 더 급격하고 경사진 발광 소자. - 청구항 1에 있어서,
상기 제1 측면은 상기 제2 측면 위에 위치하는 발광 소자. - 청구항 2에 있어서,
상기 적어도 하나의 돌출부는 역 깔대기 형상을 갖는 발광 소자. - 청구항 1에 있어서,
상기 적어도 하나의 돌출부는 상기 제2 측면에서 이어지며, 상기 제2 측면의 경사와 다른 경사를 갖는 적어도 하나 이상의 측면을 더 포함하는 발광 소자. - 청구항 4에 있어서,
상기 제1 측면은 상기 돌출부의 최상부에 위치하는 발광 소자. - 청구항 5에 있어서,
상기 제1 측면은 다른 측면들보다 더 급격하게 경사진 발광 소자. - 청구항 1에 있어서,
상기 제1 도전형 반도체층은 n형 GaN을 포함하는 발광 소자. - 청구항 7에 있어서,
상기 돌출부들은 상기 제1 도전형 반도체층의 N-면(N-face)에 형성된 발광 소자. - 청구항 1에 있어서,
상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 각각 질화갈륨계 반도체층을 포함하고,
상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 GaN 기판을 성장기판으로 성장된 층들인 발광 소자. - 청구항 9에 있어서,
상기 GaN 기판은 성장면이 C면(C-plane)인 발광 소자. - 성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고;
상기 제2 도전형 반도체층 상에 지지 기판을 형성하고;
상기 제1 도전형 반도체층으로부터 상기 성장 기판을 분리하고;
상기 성장 기판이 분리되어 노출된 제1 도전형 반도체층의 표면에 복수의 돌출부를 형성하는 것을 포함하고,
상기 돌출부들 중 적어도 하나는 제1 측면 및 상기 제1 측면과 이어진 제2 측면을 포함하며, 상기 제1 측면은 상기 제2 측면보다 더 급격하게 경사진 발광 소자 제조 방법. - 청구항 11에 있어서,
상기 복수의 돌출부를 형성하는 것은,
상기 제1 도전형 반도체층의 표면을 습식 식각한 후, 상기 제1 도전형 반도체층의 표면을 건식 식각하는 것을 포함하는 발광 소자 제조 방법. - 청구항 12에 있어서,
상기 건식 식각은 마스크 패턴없이 제1 도전형 반도체층의 표면에 대해 수행되는 발광 소자 제조 방법. - 청구항 12에 있어서,
상기 건식 식각은 ICP 식각인 발광 소자 제조 방법. - 청구항 14에 있어서,
상기 ICP 식각은 BCl3, Cl2, Ar 중 적어도 하나를 포함하는 식각 가스를 이용하여 수행되는 발광 소자 제조 방법. - 청구항 12에 있어서,
상기 습식 식각은 KOH 및 NaOH 중 적어도 하나를 포함하는 용액을 이용하여 수행되는 발광 소자 제조 방법. - 청구항 11에 있어서,
상기 복수의 돌출부를 형성하는 것은,
상기 제1 도전형 반도체층 표면을 습식 식각한 후, 상기 제1 도전형 반도체층 표면을 건식 식각하는 것을 1회 이상 반복 수행하는 것을 더 포함하는 발광 소자 제조 방법. - 청구항 17에 있어서,
상기 적어도 하나의 돌출부는 상기 제2 측면에서 이어지며, 상기 제2 측면의 경사와 다른 경사를 갖는 적어도 하나 이상의 측면을 더 포함하는 발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130065532A KR20140143657A (ko) | 2013-06-07 | 2013-06-07 | 고효율 발광 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130065532A KR20140143657A (ko) | 2013-06-07 | 2013-06-07 | 고효율 발광 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140143657A true KR20140143657A (ko) | 2014-12-17 |
Family
ID=52674341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130065532A KR20140143657A (ko) | 2013-06-07 | 2013-06-07 | 고효율 발광 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140143657A (ko) |
-
2013
- 2013-06-07 KR KR1020130065532A patent/KR20140143657A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| US7436001B2 (en) | Vertical GaN-based LED and method of manufacturing the same | |
| KR100716790B1 (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
| KR101729263B1 (ko) | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 | |
| JP5952922B2 (ja) | オプトエレクトロニクス半導体チップ | |
| US8618565B2 (en) | High efficiency light emitting diode | |
| TWI532211B (zh) | 半導體發光裝置及其製造方法 | |
| KR20130064748A (ko) | 트렌치 및 상단 접촉부를 갖는 발광 다이오드 | |
| KR101000311B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US20150129915A1 (en) | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same | |
| US20230395765A1 (en) | Light-emitting device | |
| KR101969308B1 (ko) | 반도체 발광소자 및 그 제조 방법 | |
| CN111164766B (zh) | 一种制作半导体发光元件的方法 | |
| JP5245529B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| US8664020B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR101945791B1 (ko) | 반도체 발광소자의 제조방법 | |
| KR101283444B1 (ko) | 수평형 파워 ｌｅｄ 소자 및 그 제조방법 | |
| KR20150128424A (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR20140074040A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20060134490A (ko) | 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법 | |
| KR20140143657A (ko) | 고효율 발광 소자 및 그 제조 방법 | |
| KR101340322B1 (ko) | 수평형 파워 led 소자 | |
| KR101827969B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITB | Written withdrawal of application |