KR20130064748A - 트렌치 및 상단 접촉부를 갖는 발광 다이오드 - Google Patents

트렌치 및 상단 접촉부를 갖는 발광 다이오드 Download PDF

Info

Publication number
KR20130064748A
KR20130064748A KR1020127031189A KR20127031189A KR20130064748A KR 20130064748 A KR20130064748 A KR 20130064748A KR 1020127031189 A KR1020127031189 A KR 1020127031189A KR 20127031189 A KR20127031189 A KR 20127031189A KR 20130064748 A KR20130064748 A KR 20130064748A
Authority
KR
South Korea
Prior art keywords
contact
trench
light emitting
layer
semiconductor structure
Prior art date
Application number
KR1020127031189A
Other languages
English (en)
Inventor
라파엘 아이. 알다즈
오렐리언 제이.에프. 데이비드
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이., 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20130064748A publication Critical patent/KR20130064748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 장치(30)는 n-타입 영역(50)과 p-타입 영역(54) 사이에 배치된 발광 층(52)을 포함하는 반도체 구조를 포함한다. 반도체 구조의 하단 표면 위에 배치된 하단 접촉부(72)는 n-타입 영역(50) 및 p-타입 영역(54) 중 한쪽에 전기적으로 접속된다. 반도체 구조의 상단 표면 위에 배치된 상단 접촉부(34)는 n-타입 영역(50) 및 p-타입 영역(54) 중 다른 한쪽에 전기적으로 접속된다. 거울(45, 47)은 상단 접촉부(34)와 정렬된다. 거울(45, 47)은 반도체 구조 내에 형성된 트렌치(44, 46) 및 트렌치(44, 46) 내에 형성된 반사성 재료(58, 62)를 포함하며, 이 트렌치(44, 46)는 발광 층(52)을 통해 확장된다.

Description

트렌치 및 상단 접촉부를 갖는 발광 다이오드{LIGHT EMITTING DIODE WITH TRENCHES AND A TOP CONTACT}
발광 다이오드(LED)는 낮은 전력 소비, 작은 크기 및 높은 신뢰성을 요구하는 많은 응용에서 광원으로 널리 채택된다. 가시광선 스펙트럼의 노랑-초록에서 빨강 영역 내에서 발광하는 에너지-효율적 다이오드는 종종 AlGaInP 합금(alloy)으로 형성된 활성 층(active layer)을 포함한다. 가시광선 스펙트럼의 UV에서 파랑 내지 초록 영역 내에서 발광하는 에너지-효율적 다이오드는 종종 III-질화물 합금으로 형성된 활성 층을 포함한다.
도 1은 GaAs 기판(10)이 제거되고 고깔-모양(cone-shaped)의 마이크로리플렉터(microreflector) 배열이 내장된 지닌 AlInGaP LED 구조를 도시한다. 상단이 잘린(truncated) 고깔은 활성 층(12)를 통하여 에칭된다. 전기적 접촉이 금속(18)을 통해 유전(dielectric) 층(16) 내 개구부(opening)(14)에서 발생한다. 이 구조는 캐리어(20)에 접속되고 상단 전극(22) 및 하단 전극(24)에 의해 순방향으로 바이어스된다(forward biased). 광선(26)은, 고깔을 따라 금속 거울에서 전반사되어(totally reflected), LED 표면을 향해 상향으로 유도되는데, 여기서 광선이 방출된다. 활성 층으로부터 LED 구조의 상단까지의 경로 길이는 수 마이크로미터에 불과하고 활성 층과 같은 어떠한 흡수성(absorbing) 재료(material)도 포함하지 않는데, 이에 따라 장치 내부의 자기 흡수(self-absorption) 효과는 상당히 감소된다.
본 발명의 실시예에 따라, 장치는 n-타입 영역 및 p-타입 영역 사이에 배치된 발광 층을 포함하는 반도체 구조를 포함한다. 반도체 구조의 하단 표면 위에 배치된 하단 접촉부(bottom contact)는 n-타입 영역 및 p-타입 영역 중 한쪽에 전기적으로 접속된다. 반도체 구조의 상단 표면 위에 배치된 상단 접촉부(top contact)는 n-타입 영역 및 p-타입 영역 중 다른 한쪽에 전기적으로 접속된다. 거울이 상단 접촉부와 정렬된다. 이 거울은 반도체 구조 내에 형성된 트렌치 및 트렌치 내에 배치된 반사성 재료를 포함하는데, 상기 트렌치는 발광 층을 통해 확장된다.
도 1은 매립된 반사부(reflector)를 포함하는 종래 기술의 AlGaInP LED 장치를 도시한다.
도 2는 본 발명의 실시예에 따른 박막 AlInGaP 장치의 평면도이다.
도 3은 도 2에 도시된 장치의 두 영역의 단면도를 도시한다.
도 4는 트렌치 및 p-타입 영역 위에 형성된 p-접촉부를 포함하는 반도체 구조의 일부를 도시한다.
도 5는 반사성 p-접촉부, 가드(guard) 금속, 및 본딩(bonding) 층을 형성한 이후의 도 4의 구조를 도시한다.
도 6은 마운트에 본딩하고 성장 기판(growth substrate)을 제거한 이후의 도 5의 구조를 도시한다.
도 7은 상단 접촉부와 정렬된 거울을 포함하는 III-질화물 장치의 일부를 도시한다.
도 8은 거울 안으로 전류를 주입시키는 상단 접촉부를 포함하는 장치를 도시한다.
문맥에 따라, 본원에서 사용되는 바와 같이, "AlGaInP" 또는 "AlInGaP"는 특정적으로 알루미늄(aluminum), 인듐(indium), 갈륨(gallium) 및 인(phosphorous)의 4원 합금 또는 일반적으로 알루미늄, 인듐, 갈륨 및 인의 2원, 3원, 또는 4원 합금 중 어느 하나를 의미할 수 있다. "III-질화물"은 임의의 III 족 원소(예컨대, 알루미늄, 인듐 및 갈륨) 및 질소의 2원, 3원, 또는 4원 합금을 의미할 수 있다. 문맥에 따라, 본원에서 사용되는 바와 같이, "접촉부(contact)"는 특정적으로 금속 전극, 또는 일반적으로 반도체 접촉 층, 금속 전극, 및 반도체 접촉 층과 금속 전극 사이에 배치된 임의의 구조의 조합을 의미할 수 있다.
도 2는 본 발명의 실시예에 따른 AlInGap 장치(30)의 평면도이다. 도 2는 n-타입 영역의 상단 표면(32) 위에 형성된 n-접촉부(34)를 도시한다. n-접촉부(34)는, 예컨대, 금, AuGe, 또는 임의의 다른 적합한 금속일 수 있다. n-접촉부(34)는 사각형을 형성하는 암(arm)(35) 및 사각형의 코너로부터 연장되는 확장부(extension)(36)를 포함할 수 있지만, 이는 다만 필수적은 아니다. n-접촉부는 임의의 적합한 형태를 가질 수 있다. n-접촉부 암(35) 및 확장부(36)는, 일부 실시예에서는 1 내지 100 마이크로미터의 폭을 가질 수 있고, 일부 실시예에서는 1 내지 30 마이크로미터의 폭일 수 있으며, 일부 실시예에서는 20 내지 50 마이크로미터의 폭일 수 있다. n-접촉부 암(35) 및 확장부(36)는 일반적으로 광 차단(light blockage) 또는 흡수를 최소화하도록 가능한 한 좁게 유지되지만, 과도한 전기적 접촉 저항(contact resistance)을 일으키지 않을 만큼 충분히 넓게 유지된다. 접촉 저항은 금속-대-반도체 저항 및 밑에 깔린 반도체 n-타입 층의 면 저항(sheet resistance)에 의존하는 전달 길이(transfer length) Lt보다 폭에 대해서 덜 증가한다. n-접촉부 세그먼트 폭은 접촉부 암이 양 측단 모두로부터 전류를 주입하므로 Lt의 두 배이거나 특정 재료 매개변수에 따라 전술한 장치에 대해서 1 내지 30 마이크로미터일 수 있다.
일부 실시예에서, n-접촉부(34)는 고 반사성으로(highly reflective) 제작된다(R>0.8). 일부 실시예에서, 전류 확산(current spreading)을 향상시키기 위해 그리고 잠재적으로는 n-접촉부의 표면을 최소화하여 광 손실을 감소시키기 위해 전류-확산 층이 n-타입 영역(50)과 n-접촉부(34) 사이에 배치된다. 전류-확산 층 재료는 낮은 광 손실 및 양호한 전기적 접촉을 위해 선택된다. 전류-확산 층에 적합한 재료로는 산화 인듐 주석(Indium Tin Oxide), 산화 아연(Zinc Oxide), 또는 다른 투명한 전도성 산화물을 포함한다.
n-접촉부(34)는 본딩 패드(bonding pad)(38)에 접촉된다. 본딩 패드(38)는 충분히 커서 와이어 본드(wire bond), 와이어 브리지(wire bridge), 또는 외부 전류원에 대한 다른 적합한 전기적 접촉부를 수용할 만큼 충분히 크다. 비록 도 2의 장치에서 본딩 패드(38)는 장치의 코너에 위치하지만, 이 본딩 패드(38)는 어떠한 적합한 위치에라도 배치될 수 있는데, 이는, 예컨대, 장치의 가운데도 포함한다.
도 3은 도 2에 도시된 영역들 중 두 영역의 단면도이다. 영역(40)은 본딩 패드(38) 아래의 장치를 도시한다. 반도체 구조 내에 내장된 거울(47)은 본딩 패드(38) 밑의 영역을 광학적으로 격리한다. 본딩 패드(38) 밑의 활성 영역(52) 내에서는 아무런 빛이 발생되지 않는데, 왜냐하면 유전 층(58)이 전류가 p-금속(68)으로부터 본딩 패드(38)의 바로 밑의 영역 내의 p-타입 접촉 층(56) 내부로 주입되는 것을 방지하기 때문이다. 본딩 패드(38)의 방향으로 활성 영역의 다른 부분 내에서 방출된 빛은 거울(47)에 의해 본딩 패드(38)로부터 멀어지도록 반사되어, 빛이 본딩 패드(38)나 본딩 패드(38) 밑의 암흑(dark) 활성 영역(52)에 의해 흡수되는 것을 방지한다. 일부 실시예에서, 거울(47)의 측면은 경사져서 빛을 장치의 상단 표면 밖으로 유도한다. 본딩 패드(38)로부터 주입된 전자는 본딩 패드(38) 밑의 활성 영역(52) 내의 정공(hole)과 재결합(recombine)할 수 없기 때문에, 이 전자는 영역(40)의 바깥으로 횡적 이동하도록 강제되어 광학적으로 더 적절한 장치의 영역 내에서 재결합한다. 이러한 기술은 넓은 본딩 패드 영역 아래에서의 전형적인 전류 밀집 효과(current crowding effect)를 방지하고 전류를 광 추출(optical extraction)을 위해 설계된 영역으로 재분배한다.
영역(42)은 n-접촉부 암(35) 아래의 장치를 도시한다. 반도체 구조 내에 내장된 거울(45)은 빛이 영역(42) 내의 n-접촉부 암(35) 밑에서 발생되거나 n-접촉부 암(35)에 의해 흡수되는 것을 방지한다. 일부 실시예에서, 내장된 거울은 n-접촉부(34) 구조의 전부 또는 실질적인 전부 아래에 배치되어, n-접촉부(34)에 의해 흡수되는 빛의 양을 줄인다. 내장된 거울은 활성 영역(52)을 관통하여 에칭될 수 있는 반도체 장치 내의 트렌치 내에 형성된다. 트렌치는 n-접촉부 암(35) 및 확장부(36)와 정렬되고, n-접촉부 암(35) 및 확장부(36)와 동일한 폭을 가질 수 있다. n-접촉부 암(35)의 방향으로 방출된 빛은 거울(45)에 의해 n-접촉부 암(35)으로부터 멀어지도록 반사된다. 일부 실시예에서, 거울(45)의 측면은 경사져서 빛을 장치의 상단 표면 밖으로 유도한다.
거울(45) 및 거울(47)은 반사성 전도 층(62)(종종 은 또는 알루미늄과 같은 반사성 금속 층)과 유전 층(58)을 포함한다. 일부 실시예에서 유전 층은 반도체 구조와 반사성 전도 층(62) 사이에 배치되고 또한 전기적 절연을 제공한다. 거울 위에 큰 각도로 입사하는 광은 유전 층(58)에 의해 내부적으로 전반사된다. 거울 위에 작은 각도로 입사하는 광은 유전 층을 관통하여 반사 층(62)에 의해 반사된다.
도 2 및 도 3에서 도시된 장치는 도 4 내지 도 6에서 도시된 바와 같이 형성될 수 있다. 도 4에서, 반도체 장치 구조가 성장 기판(48) 위에 성장된다. 성장 기판(48)은 종종 GaAs이지만, 임의의 적합한 성장 기판이 이용될 수 있다. 에칭 정지 층(etching stop layer)(도시되지 않음)이 기판(48) 위에 성장된다. 에칭 정지 층은, 나중에 기판(48)을 제거하는 데 이용되는 에칭을 정지시키는데 사용될 수 있는 임의의 재료일 수 있다. 에칭 정지 층은, 예컨대, InGaP, AlGaAs, 또는 AlGaInP일 수 있다. 에칭 정지 층의 재료는 성장 기판(대표적으로 GaAs)에 격자-매칭될(lattice-matched) 수 있는데, 다만 필수적은 아니다. 성장 기판에 격자 매칭되지 않은 에칭 정지 층은 이완(relaxation)을 회피할 만큼 충분히 얇을 수 있고/있거나 스트레인(strain)이 보상될 수 있다. 에칭 정지 층의 두께는 GaAs 기판을 제거하는 데 이용되는 에칭 용액의 선택도에 따라 달라지며; 에칭이 덜 선택적일수록, 에칭 정지 층은 더 두껍다. AlGaAs 에칭 정지 층은, 예컨대, 2000 내지 5000 Å 사이일 수 있는데, 다만 에칭 정지 층이 장치의 발광 표면을 텍스처화하는 데 이용된다면 더 두꺼운 에칭 정지 층이 이용될 수도 있고, 이는 후술된다. AlxGa1 -xAs 에칭 정지 층의 조성(composition) x는, 예컨대, 0.50 내지 0.95 사이일 수 있다.
n-타입 영역과 p-타입 영역 사이에 끼인 발광 영역 내의 적어도 하나의 발광 층을 포함하는 장치의 층들은 에칭 정지 층 위에 성장되는데, 이는 n-타입 영역(50)부터 시작된다. n-타입 영역(50)의 두께 및 도핑 농도(doping concentration)는 낮은 전기 저항 및 양호한 전류 분포를 위해 선택된다. 예컨대, n-타입 영역(50)은 두께가 4 내지 10 ㎛ 이고 Te 또는 Si로 약 1 × 1018 ㎝- 3 의 농도로 도핑된 AlGaInP 층을 포함할 수 있다. AlGaInP n-타입 영역(50)은 일반적으로 GaAs에 대해 격자-매칭된다. 더 높은 도핑 농도에서는, 동일한 전류 분포가 더 얇은 층으로 달성될 수 있지만; 더 높은 도핑 농도에서는 원하지 않는 자유 캐리어 흡수가 증가될 수 있다. 따라서, n-타입 영역(50)은, 1 × 1018 ㎝-3로 도핑된 하나 이상의 두꺼운 영역, 및 더 높은 농도로, 예컨대 최고 1 × 1019 ㎝-3로 도핑된 하나 이상의 얇은 영역과 같이 불균일한 도핑 농도를 포함할 수 있다. 이러한 고농도 도핑 영역은 Te, Si, S 또는 다른 적합한 도펀트로 도핑될 수 있고, 높은 도핑 농도는 에피택시 성장(epitaxial growth), 도펀트 확산(dopant diffusion), 또는 둘 다에 의해 달성될 수 있다. 일례에서, 적색 광을 방출하도록 구성된 발광 영역을 포함하는 장치 내의 n-타입 영역(50)의 조성은 (Al0 .40Ga0 .60)0.5In0 .5P이다.
발광 또는 활성 영역(52)이 n-타입 영역(50) 위에 성장한다. 적합한 발광 영역의 예는 단일 발광 층, 및 다중 웰(well) 발광 층을 포함하는데, 다중 웰 발광 층 안에서는 다수의 두껍거나 얇은 발광 웰들이 배리어(barrier) 층에 의해 격리된다. 일례에서, 적색 광을 방출하도록 구성된 장치의 발광 영역(52)은 (Al0 .65Ga0 .35)0.5In0 .5P 배리어에 의해 격리된 (Al0 .06Ga0 .94)0.5In0 .5P 발광 층을 포함한다. 발광 층 및 배리어는 각각, 예컨대, 20 내지 200 Å 사이의 두께를 가질 수 있다. 발광 영역의 총 두께는, 예컨대, 500 Å 내지 3 ㎛ 사이일 수 있다.
p-타입 영역(54)이 발광 층(52) 위에 성장한다. p-타입 영역(54)은 발광 영역(52) 내에 캐리어를 가두도록 구성된다. 일례에서, p-타입 영역(54)은 (Al0.65Ga0.35)0.5In0.5P이고, 전자를 가두기 위한 높은 Al 조성의 얇은 층을 포함한다. p-타입 영역(54)의 두께는 수 마이크로미터 정도, 예컨대 0.5 내지 3 ㎛ 사이일 수 있다. 얇은 p-타입 영역(54)을 관통하는 p-접촉부에 대한 발광 영역의 발광 층의 근접(proximity)도 장치의 열적 임피던스(thermal impedance)를 감소시킬 수 있다.
p-타입 접촉 층(56)이 p-타입 영역(54) 위에 성장한다. p-타입 접촉 층(56)은 고농도 도핑될 수 있고 발광 영역(52)에 의해 방출되는 빛을 투과시킬 수 있다. 예컨대, p-타입 접촉 층(56)은 일부 실시예에서는 적어도 5 × 1018㎝-3, 일부 실시예에서는 적어도 1 × 1019㎝-3의 정공 농도로 도핑될 수 있다. 이 경우, p-타입 접촉 층(56)은 100 Å 내지 1000 Å 사이의 두께를 가질 수 있다. 만약 p-타입 접촉 층(56)이 고농도 도핑되지 않는다면 두께는 2 ㎛ 정도로 증가될 수 있다.
일부 실시예에서, p-타입 접촉 층(56)은 고농도 도핑된 GaP이다. 예컨대, 금속 유기 화학적 증착법(metal organic chemical vapor deposition)에 의해 성장된 GaP 접촉 층(56)은 Mg 또는 Zn으로 도핑되고, 적어도 8 × 1018㎝-3의 정공 농도로 활성화될 수 있다. GaP 층은 낮은 성장 온도 및 낮은 성장률로 성장할 수 있는데; 예컨대, 성장 온도는 전형적인 GaP 성장 온도인 ~850℃ 아래의 대략 50 내지 200℃ 일 수 있고, 성장률은 전형적인 GaP 성장률 ~5 ㎛/hr의 대략 1% 내지 10%일 수 있다. 분자 빔 에피택시(molecular beam epitaxy)에 의해 성장한 GaP 접촉부는 적어도 1 × 1019㎝-3의 농도로 C로 도핑될 수 있다.
성장 동안 도펀트를 포함시키는 대신, p-타입 접촉 층(56)이 성장될 수 있고, 이후 도펀트는 성장 이후 증기 소스(vapor source)로부터 p-타입 접촉 층 안으로 확산될 수 있는데, 이는 예컨대 고압 도펀트 소스(dopant source)를 확산 노(diffusion furnace)나 성장 리액터(growth reactor) 내에서 제공함으로써 가능하고, 이는 종래 기술로서 알려진 바와 같다. 도펀트는 증기 소스로부터 p-타입 접촉 층(56)의 표면의 전체 영역 내부, 또는 p-타입 접촉 층(56)의 분리된 영역들 내로 확산될 수 있는데, 이는 예컨대 도펀트 확산 이전에 p-타입 접촉 층(56)의 일부를, 예컨대 유전 층으로 마스킹(masking)함으로써 가능하다.
일부 실시예에서, p-타입 접촉 층(56)은 고농도 도핑된 GaP 또는 격자-매칭된 AlGaInP 층이다. 이 층은 반도체 재료를 성장시키고, 이후 도펀트 소스를 포함하는 층을, 성장된 층 위에 퇴적시킴으로써 도핑된다. 예컨대, 도펀트 소스 층은 원소 Zn, AuZn 합금, 또는 도핑된 유전 층일 수 있다. 도펀트 소스를 포함하는 층은 선택적으로 확산 방지 층으로 덮여질(capped) 수 있다. 이 구조는 어닐링되어(annealed) 도펀트가 도펀트 소스 층으로부터 반도체 안으로 확산된다. 확산 방지 층 및 나머지 도펀트 소스 층은 이후 벗겨지게 된다. 일례에서, 4%의 Zn을 포함하는 AuZn 합금이 3000 Å 내지 5000 Å으로 GaP 층 위에 배치되고, 뒤이어 TiW 확산 방지 층이 퇴적된다. 이 구조는 가열되고, 이후 나머지 TiW 및 AuZn은 벗겨진다. 다른 실시예에서는, 패터닝된 AuZn 층이 예컨대 도 4에서 도시된 접촉 금속(60)으로서 그 자리에 남는다.
일부 실시예에서, p-타입 접촉 층(56)은 GaAs와 격자-매칭되지 않은 고농도 도핑된 InGaP 또는 AlGaInP 층이다. 이 층은 100 Å 내지 300 Å 사이의 두께일 수 있고 Mg 또는 Zn으로 적어도 1 × 1019㎝-3의 정공 농도로 도핑될 수 있다.
장치 층의 성장 이후, 트렌치들(44 및 46)이 반도체 구조 안으로 에칭된다. 일부 실시예에서, 트렌치들(44 및 46)은 p-타입 층들(54 및 56)을 통해 그리고 활성 영역(52)을 통하여 확장된다. 일부 실시예에서는, 트렌치들(44 및 46)은 n-타입 영역(50) 안으로 확장된다. 트렌치가 더 깊을수록 더 효과적인 거울을 형성하지만, 트렌치들(44 및 46)의 깊이는, n-타입 영역(50)을 통하여 전류를 확산시키고, 가공(processing) 및 작동(operation) 동안 반도체 구조의 구조적 무결성을 유지할 필요에 의해 제한된다. n-접촉부 암(35) 아래에서 거울을 형성하는 트렌치(46)의 하단에서의 폭은, n-접촉부 암 바로 밑의 활성 영역의 제거를 보장하도록 n-접촉부 암(35)의 폭과 동일할 수 있다. 본딩 패드(38)로부터 빛을 멀리 반사시키는 거울을 구성하는 트렌치(44)는 트렌치(46)보다 하단에서 더 좁을 수 있다. 다양한 실시예에서, 트렌치들(44 및 46)은 기울거나 수직인 측벽을 가질 수 있다. 측벽은, 일부 실시예에서는, 반도체 구조의 상단 표면의 수선(normal)에 대해 30°내지 60°기울고, 다른 실시예에서는 반도체 구조의 상단 표면의 수선에 대해 45°기울게 된다. 기운 측벽은, 예컨대, 포토레지스트 마스크(photoresist mask)를 가열하여 포토레지스트 마스크를 리플로우(reflow)시켜 경사진 벽면을 형성함으로써 형성될 수 있다. 경사진 측벽의 형태는 드라이-에칭에 의해 반도체로 전사된다.
트렌치들(44 및 46) 그리고 p-타입 접촉 층(56)의 상단 표면은, 예컨대 플라즈마-강화 화학적 증착법(plasma-enhanced chemical vapor deposition)에 의해 형성된 SiO2와 같은 유전성 재료(58)로 라이닝된다(lined). 유전체 재료(58)는 단일 재료 층 또는 동일하거나 상이한 재료들의 다중의 층일 수 있다. 일부 실시예에서, 유전 층(58)의 두께는, 내부 전반사를 보장하고 밑에 놓인 반사 층(62) 때문에 야기되는 광학 손실을 피할 만큼 충분하다. 이러한 효과를 위해 필요한 최소 두께는 광 파장의 분수(fraction)이고, 유전체의 굴절률에 따라 달라진다. 예컨대, SiO2 유전 층(58)에서, 적어도 50㎚의 두께가 적합하고, 1 내지 수 마이크로미터 정도로 큰 두께가 이용될 수 있다.
작은 구멍들이 p-타입 접촉 층(56)과의 전기적 접촉이 요구되는 유전 층(58) 내에서 에칭된다. 본딩 패드(38) 아래의 유전 층(58) 내에서는 아무런 개구부도 형성되지 않는다. 이 구멍들은 이후 접촉 금속(60)으로 채워진다. 접촉 금속(60)은, 예컨대, AuZn의 스퍼터링 및 리프트-오프(lift-off) 프로세스를 통해 형성될 수 있다. 유전 층(58) 상의 작은 구멍들의 에칭 및 금속 접촉부(60)의 리프트-오프는 단일 포토레지스트 마스크를 이용하여 수행될 수 있어서, 자기-정렬(self-aligned) 프로세스가 이루어질 수 있다. 일부 실시예에서, 접촉 금속(60)으로 채워진 유전 층(58) 상의 작은 구멍들은 지름이 1 ㎛ 내지 10 ㎛ 사이이고, 총 커버리지(coverage) 퍼센트는 p-타입 접촉 층의 상단 표면의 1% 내지 10% 사이이다.
도 5에서, 반사층(62)은 유전 층(58) 및 접촉부(60) 위에 형성된다. 반사 층(62)는 트렌치를 라이닝한다. 반사 층(62)은, 예컨대, 은일 수 있고, 예컨대, 증착(evaporation) 또는 스퍼터링에 의해 퇴적될 수 있다. 반사층(62)은 단일 재료 층이거나 동일 또는 상이한 재료의 다수의 층일 수 있다. 일부 실시예에서 반사 층(62)의 두께는 1000 Å 내지 5000 Å 사이이다. 반사 층(62)은 전기적으로 전도성이며, 따라서 접촉 금속(60)이 형성된 영역 내에서 접촉 금속과 전기적 접촉을 형성한다.
포토레지스트 층이 반사 층(62) 위에 퇴적되고 패터닝되며, 이후 이 반사층은 장치의 에지로부터 제거된다. 가드 재료, 예를 들어 TiW의 층이, 포토레지스트 및 장치의 에지 위에, 예컨대 스퍼터링에 의해 형성되며, 이후 포토레지스트는 제거되고, 장치의 에지에서 가드 재료(65)를 반사 층(62) 옆에 남긴다. (가드 재료(65)는 장치의 에지에서 형성되는데, 반드시 도 3-7에서 도시된 영역인 것은 아니다.) 가드 재료(64)의 다른 층은, 포토레지스트를 제거함에 따라 노출된 반사 층(62)의 표면 위에 형성된다. 반사 층(62)의 에지에서의 가드 재료(65) 및 반사 층(62)의 상단 위의 가드 재료(64)는 반사 층을 제 위치에 밀봉(seal)하는데, 이는 은 반사 층(62)의 전자이동(electromigration) 또는 산화(oxidation)와 같은 문제들을 감소시키거나 예방한다. 가드 층(65 및 64)은 단일 재료 층이거나 동일 또는 상이한 재료의 다수의 층일 수 있다. 일부 실시예에서 가드 층(65 및 64)은 전기적으로 전도성이다.
본딩 층(66)은 가드 층(64) 위에 형성된다. 본딩 층(66)은, 예컨대, Au 또는 TiAu일 수 있고, 예컨대, 증착에 의해 형성될 수 있다. 본딩 층(66)은 단일 재료 층이거나 동일 또는 상이한 재료의 다수의 층일 수 있다. 도 5에서 도시된 바와 같이, 유전 층(58), 반사 층(62), 가드 층(64), 및 본딩 층(66)은 각각 트렌치들(44 및 46)의 측벽 및 하단을 코팅한다. 이러한 층들은 트렌치들(44 및 46)을 채우거나 거의 완전히 채우는데, 이는 가공(예컨대 성장 기판 제거 동안) 및 작동 동안에 장치를 지지한다. 이러한 층들을 형성한 후에, 트렌치들(44 및 46) 내에 남아있는 임의의 개구부는, 폭이, 일부 실시예에서는 5 마이크로미터 미만이고, 일부 실시예에서는 2 마이크로미터 미만이다. 유전 층(58) 및 반사 층(62)은 거울(45) 및 거울(47)을 형성한다.
도 6에서, 장치는 마운트(68) 위에 형성된 본딩 층(66) 및 본딩 층(70)을 통해 마운트(68)에 본딩된다. 마운트(68)는, 반도체 층의 열 팽창 상수(coefficient of thermal expansion, CTE)와 상당히 근접하게 매칭되는 CTE를 가지도록 선택될 수 있다. 마운트(68)는, 예컨대, GaAs, Si, 몰리브덴(molybdenum)과 같은 금속, 또는 임의의 다른 적합한 금속일 수 있다. 본딩 층(70)은, 예컨대, Au 또는 임의의 다른 적합한 재료일 수 있다. 본드가 본딩 층들(66 및 70) 사이에 형성되는데, 이는 예컨대, 열압축(thermocompression) 본딩, 또는 임의의 다른 적합한 기술에 의한다. p-타입 영역에 대한 전기적 접촉은, 예컨대, 마운트(68) 하단 위의 접촉부(72)를 통해 형성된다. 마운트(68)는 전도성이거나, 전도성 영역, 또는 트레이스를 포함할 수 있는데, 이는 접촉부(72)와 p-접촉부(60)를, 반사 전도 층(62), 가드 층(64), 그리고 본딩 층(66 및 70)을 통해, 전기적으로 접속시킨다. 대안으로서, 두꺼운 마운트가 장치 웨이퍼 위에서 성장할 수 있는데, 이는, 예컨대, 전기도금(electroplating) 기술에 의한다.
성장 기판(48)은 성장 기판 재료에 적합한 기술에 의해 제거된다. 예컨대, GaAs 성장 기판은 웨트 에칭(wet etch)에 의해 제거될 수 있는데, 이는 장치 층 앞에서, 성장 기판 위에 성장한 에칭-정지 층에서 종료한다. 반도체 구조는 선택적으로 얇아질 수 있다. n-접촉부 금속은, 예컨대, Au/Ge/Au 또는 임의의 다른 적합한 접촉부 금속이나 금속들은, 배치되고 이후 패터닝되어 n-접촉부(34) 및 본딩 패드(38)를 형성할 수 있다. 이 구조는 가열되어, 예컨대, n-접촉부(34) 및/또는 p-접촉부(60)를 어닐링할 수 있다. 성장 기판을 제거함으로써 노출된 n-타입 영역(50)의 표면(32)은, 예컨대, 광전기화학적 에칭(photoelectrochemical etching)에 의해 거칠게 되어 빛 방출을 향상시키거나, 또는, 예컨대, 나노임프린트 리소그래피(nanoimprint lithography)에 의해 패터닝되어 광결정(photonic crystal) 또는 다른 광 스캐터링 구조(light scattering structure)를 형성할 수 있다. 다른 실시예에서는, 광-방출 특징부(feature)가 구조 내로 매립된다. 광 방출 특징부는, 예컨대, 장치의 상단 표면과 평행한(즉, 반도체 구조의 성장 방향과 수직인) 방향에서의 굴절률의 편차(variation)일 수 있다. 일부 실시예에서는, p-타입 접촉 층의 표면은 유전 층(58)을 형성하기 이전에 거칠게 되거나 패터닝될 수 있다. 일부 실시예에서는, 반도체 구조의 성장 이전 또는 성장 동안, 낮은 굴절률의 재료 층이 성장 기판 또는 반도체 층 위에 퇴적되고 패터닝되어, 낮은 굴절률의 재료 내에 개구부 또는 낮은 굴절률의 재료의 지지부(posts)를 형성한다. 이어서, 반도체 재료가 패터닝된 낮은 굴절률 층 위에 성장하여, 반도체 구조 내부에서 배치되는, 굴절률의 편차를 형성한다.
이후 장치의 웨이퍼가 테스팅되고 개별 장치로 레이저-싱귤레이팅 된다(laser-singulated). 개별 장치는 패키지 내에 위치할 수 있고, 와이어 본드(wire bond)와 같은 전기적 접촉이 장치의 본딩 패드(38) 위에 형성되어, n-접촉부를 리드와 같은 패키지의 일부와 접속시킬 수 있다.
유사한 구조가 유사한 프로세스로 III-질화물 장치에 적용될 수 있다. 도 7은 III-질화물 장치의 일부를 도시하는데 이는 상단 n-접촉부(35) 밑에 배치된 거울(45)을 포함한다. III-질화물 장치에서, p-접촉부 금속(80)은 종종 흡수성인 AlInGaP 장치(도 3의 접촉 금속(60))의 p-접촉부 금속과는 달리, 종종 반사성인 은이다. 따라서, 도 3의 접촉 금속(60)에 의해 점유되는 영역은 제한된다. 반면, 도 7에서, p-접촉부 금속(80)에 의해 점유되는 영역은 가능한 한 크다. 유전 층(58) 내에 형성된 개구부는 도 3에서보다 도 7에서 훨씬 더 크다. 접촉부 금속(80)은 전술한 바와 동일한 방법으로 개구부 내에서 퇴적된다. 반사 금속 층(82)은 접촉 금속(80) 및 유전 층(58) 위에 형성된다. 일부 실시예에서는, 접촉부 금속(80) 및 반사 금속(82)은 둘 다 은이다. 반사 금속은 가드 재료(65)에 의해 에지에서 밀봉되고, 가드 재료(64)에 의해 반사 금속(82)의 상단 위에서 밀봉되는데, 이는 전술한 바와 같다. 본딩 층(66)이 형성된다. 마운트(68), 본딩 층(70), 및 접촉부(72)는 도 7에서는 도시되지 않았다.
일부 실시예에서, 거울은 n-타입 영역에 전기적으로 접촉되는데, 이는 도 8에서 도시된 바와 같다. 도 8의 장치에서, AlInGaP 장치의 경우 AuGe, III-질화물 장치의 경우 Ag 또는 Al와 같은 전도성 재료(88)는, n-타입 영역(50)과 전기적으로 접촉하도록 트렌치의 하단(도 8에서 도시된 배향에서 거울의 상단) 내에 배치된다. 전도성 재료(88)는 유전 층(58)에 의해 p-타입 영역(54 및 56)으로부터 전기적으로 절연된다. 전도성 재료(88)는 n-타입 영역(50) 및 유전 층(58)에 의해 완전히 밀봉된다. 전도성 재료(88)로부터 본딩 패드(38)와 같은 외부 접촉부에 이르는 유일한 전기적 통로는 반도체 구조를 통해서 놓인다. p-접촉부(60)는, AlInGaP 장치의 경우 도 3 및 4에서, III-질화물 장치의 경우 도 7에서 도시된 바와 같이 형성된다. 반사 층(62), 가드 층(64 및 65), 본딩 층(66)은 전술한 바와 같이 형성된다. 이 구조는 전술한 바와 같이 마운트에 접촉될 수 있다.
작동 중, 전류는 마운트를 경유하여 접촉부(60)에 의해 p-타입 영역 내로 주입된다. 전류는 장치의 상단 표면에서 본딩 패드(38)에 의해 n-타입 영역 내로 주입된다. 도 8에서 화살표로 도시된 바와 같이, 전류는 본딩 패드(38)로부터 전도성 재료(88)로 주입된다. 도 8에서 도시된 두 거울은 연속적인 트렌치 내에서 형성된다. 따라서, 두 전도성 재료 영역(88)은 상호접속되며, 따라서 전류는 전도성 영역(88)을 통해 확산하고, 전도성 재료 영역(88)으로부터 n-타입 영역(50) 안으로 주입된다. 전술한 n-접촉부(34) 상단은 선택적으로 전도성 영역(88)과 결합될 수 있거나, 전류는 오직 본딩 패드(38)를 통해서만 n-타입 영역(50)의 표면 상단으로 공급될 수도 있다.
도 2, 도 3, 도 7 및 도 8에서 도시된 장치는 박막 장치이고, 이는 성장 기판이 최종 장치로부터 제거되었음을 의미한다. 상단 접촉부와, 전술한 박막 장치 내 마운트에 장치를 연결시키는 본딩 층의 상단 표면 사이의 총 두께는, 일부 실시예에서는 20 마이크로미터를 넘지 않고, 일부 실시예에서는 15 마이크로미터를 넘지 않는다.
본 발명을 구체적으로 설명함에 있어, 당업자는, 본원의 개시에 따라, 전술한 본 발명의 사상에서 벗어나지 않으면서 본 발명에 대한 변형이 가능함을 이해할 것이다. 따라서, 본 발명의 범위는 설명되고 도시된 특정 실시예에 제한되는 것을 의도하지 않는다.

Claims (18)

  1. n-타입 영역과 p-타입 영역 사이에 배치된 발광층을 포함하는 반도체 구조체;
    상기 반도체 구조체의 하단 표면 상에 배치된 하단 접촉부(bottom contact) - 상기 하단 접촉부는 상기 n-타입 영역 및 상기 p-타입 영역 중 하나의 영역에 전기적으로 접속됨 -;
    상기 반도체 구조체의 상단 표면 상에 배치된 상단 접촉부(top contact) - 상기 상단 접촉부는 상기 n-타입 영역 및 상기 p-타입 영역 중 다른 영역에 전기적으로 접속됨 -; 및
    상단 접촉부의 바로 아래에 배치된 거울 - 상기 거울은, 상기 반도체 구조체 내에 형성된 트렌치 및 상기 트렌치 내에 배치된 반사성 재료를 포함하며, 상기 트렌치는 상기 발광층을 통해 연장됨 -
    을 포함하는 장치.
  2. 제1항에 있어서, 상기 상단 접촉부는 복수의 접속된 접촉부 암(contact arm)에 접속된 본딩 패드를 포함하는 장치.
  3. 제2항에 있어서, 상기 트렌치는 상기 복수의 접속된 접촉부 암과 정렬되며 상기 복수의 접속된 접촉부 암의 아래에 배치되고, 주어진 지점에서 상기 트렌치의 하단은, 상기 주어진 지점에서 상기 트렌치의 위에 놓인 접촉부 암과 실질적으로 동일한 폭인 장치.
  4. 제2항에 있어서, 상기 트렌치는 상기 본딩 패드의 에지의 적어도 일부와 정렬되는 장치.
  5. 제4항에 있어서, 상기 본딩 패드의 에지의 적어도 일부와 정렬되는 상기 트렌치의 일부에 인접한 영역에서, 상기 본딩 패드 아래의 상기 발광층의 일부로 어떠한 전류도 주입되지 않도록 상기 하단 접촉부와 상기 발광층 사이에 절연층이 배치되는 장치.
  6. 제2항에 있어서, 상기 트렌치는 상기 본딩 패드를 둘러싸는 장치.
  7. 제1항에 있어서, 상기 발광층은 III-질화물 재료인 장치.
  8. 제1항에 있어서, 상기 발광층은 AlInGaP인 장치.
  9. 제1항에 있어서, 상기 트렌치와 상기 반사성 재료 사이에 배치된 유전층을 더 포함하며, 상기 반사성 재료는 상기 유전층에 의해 상기 트렌치에서 상기 반도체 구조체로부터 전기적으로 절연되는 장치.
  10. 제1항에 있어서, 상기 반도체 구조체의 상단 표면에 평행한 방향에서의 굴절률의 편차(variation)를 더 포함하고, 상기 굴절률의 편차는 상기 반도체 구조체 내에 또는 상기 반도체 구조체의 표면 상에 배치되는 장치.
  11. n-타입 영역과 p-타입 영역 사이에 배치된 발광층을 포함하는 반도체 구조체;
    상기 반도체 구조체의 하단 표면 상에 배치된 하단 접촉부 - 상기 하단 접촉부는 상기 n-타입 영역 및 상기 p-타입 영역 중 하나의 영역에 전기적으로 접속됨 -;
    상기 반도체 구조체의 상단 표면 상에 배치된 상단 접촉부 - 상기 상단 접촉부는 상기 n-타입 영역 및 상기 p-타입 영역 중 다른 영역에 전기적으로 접속됨 -;
    상기 반도체 구조체 내에 형성된 트렌치 - 상기 트렌치는 상기 발광층을 통해 연장됨 -;
    상기 트렌치의 하단에 배치된 전도성 재료; 및
    상기 전도성 재료 상에 배치된 유전층 - 상기 반도체 구조체 및 상기 유전층은 상기 전도성 재료를 완전히 캡슐화함 -
    을 포함하는 장치.
  12. 제11항에 있어서, 상기 트렌치 내에 배치된 반사성 재료를 더 포함하며, 상기 반사성 재료는 상기 유전층에 의해 상기 전도성 재료로부터 전기적으로 절연되는 장치.
  13. 제11항에 있어서, 상기 반도체 구조체의 상단 표면에 평행한 방향에서의 굴절률의 편차를 더 포함하며, 상기 굴절률의 편차는 상기 반도체 구조체 내에 또는 상기 반도체 구조체의 표면 상에 배치되는 장치.
  14. 제11항에 있어서, 상기 트렌치는 상기 상단 접촉부의 에지의 적어도 일부와 정렬되는 장치.
  15. 제14항에 있어서, 상기 상단 접촉부의 에지의 적어도 일부와 정렬되는 상기 트렌치의 일부에 인접한 영역에서, 상기 상단 접촉부 아래의 상기 발광층의 일부로 어떠한 전류도 주입되지 않도록 상기 하단 접촉부와 상기 발광층 사이에 절연층이 배치되는 장치.
  16. 제11항에서, 상기 트렌치는 상기 상단 접촉부를 둘러싸는 장치.
  17. 제11항에서, 상기 발광층은 III-질화물 재료인 장치.
  18. 제11항에서, 상기 발광층은 AlInGaP인 장치.
KR1020127031189A 2010-04-29 2011-04-01 트렌치 및 상단 접촉부를 갖는 발광 다이오드 KR20130064748A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/770,550 US8154042B2 (en) 2010-04-29 2010-04-29 Light emitting device with trenches and a top contact
US12/770,550 2010-04-29
PCT/IB2011/051417 WO2011135471A2 (en) 2010-04-29 2011-04-01 Light emitting device with trenches and a top contact

Publications (1)

Publication Number Publication Date
KR20130064748A true KR20130064748A (ko) 2013-06-18

Family

ID=44262844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031189A KR20130064748A (ko) 2010-04-29 2011-04-01 트렌치 및 상단 접촉부를 갖는 발광 다이오드

Country Status (7)

Country Link
US (2) US8154042B2 (ko)
EP (1) EP2564436B1 (ko)
JP (1) JP6338371B2 (ko)
KR (1) KR20130064748A (ko)
CN (1) CN102906888B (ko)
TW (2) TWI546982B (ko)
WO (1) WO2011135471A2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
KR101007139B1 (ko) * 2009-09-10 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
JP6535465B2 (ja) 2012-01-10 2019-06-26 ルミレッズ ホールディング ベーフェー 選択的な領域粗化による制御されたｌｅｄ光出力
KR101956084B1 (ko) 2012-08-07 2019-03-11 엘지이노텍 주식회사 발광소자
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
US9601641B1 (en) * 2013-12-10 2017-03-21 AppliCote Associates, LLC Ultra-high pressure doping of materials
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
KR20150121306A (ko) * 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
JP2017534185A (ja) * 2014-11-06 2017-11-16 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 頂部コンタクトの下方にトレンチを有する発光デバイス
US10658546B2 (en) * 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US10026881B2 (en) * 2015-04-15 2018-07-17 Koninklijke Philips N.V. Light emitting device with reflector and a top contact
DE102015120323A1 (de) 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
EP3474337A4 (en) * 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
JP7051131B2 (ja) * 2016-07-20 2022-04-11 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP4283690A3 (en) 2016-09-10 2024-01-24 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN115602765A (zh) 2016-09-13 2023-01-13 苏州立琻半导体有限公司（Cn） 半导体器件和包括该半导体器件的半导体器件封装
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
CN111684611B (zh) 2017-12-14 2024-02-06 亮锐有限责任公司 防止led管芯污染的方法
CN108400216A (zh) * 2018-03-16 2018-08-14 扬州乾照光电有限公司 一种led芯片及其制备方法
CN213752741U (zh) * 2019-03-21 2021-07-20 晶元光电股份有限公司 发光元件及含该发光元件的封装结构和光电系统
KR20210052626A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 Led 모듈 및 제조방법
US11127881B2 (en) * 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
CN114639763B (zh) * 2022-05-12 2022-09-06 南昌凯捷半导体科技有限公司 一种具有嵌入式电极的反极性红外led及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121373A (ja) 1984-11-17 1986-06-09 Oki Electric Ind Co Ltd 面発光素子及びその製造方法
JP3312049B2 (ja) * 1993-03-12 2002-08-05 シャープ株式会社 半導体発光装置
JP2927158B2 (ja) 1993-09-29 1999-07-28 サンケン電気株式会社 半導体発光素子
US5789768A (en) 1997-06-23 1998-08-04 Epistar Corporation Light emitting diode having transparent conductive oxide formed on the contact layer
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP2002164622A (ja) * 2000-11-22 2002-06-07 Toshiba Electronic Engineering Corp 半導体光素子
US6748724B1 (en) * 2003-04-16 2004-06-15 Src Innovations, Llc Adjustable density control means for a bagging machine
DE102004021175B4 (de) * 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法

Also Published As

Publication number Publication date
EP2564436B1 (en) 2019-06-12
JP2013526051A (ja) 2013-06-20
CN102906888A (zh) 2013-01-30
TWI546982B (zh) 2016-08-21
EP2564436A2 (en) 2013-03-06
CN102906888B (zh) 2016-08-17
US20120112161A1 (en) 2012-05-10
TW201631807A (zh) 2016-09-01
WO2011135471A3 (en) 2012-03-22
US8415656B2 (en) 2013-04-09
JP6338371B2 (ja) 2018-06-06
US8154042B2 (en) 2012-04-10
US20110266568A1 (en) 2011-11-03
TWI616001B (zh) 2018-02-21
WO2011135471A2 (en) 2011-11-03
TW201208122A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
US8415656B2 (en) Light emitting device with trenches and a top contact
KR101677770B1 (ko) 반도체 발광 장치를 위한 콘택트
US6838704B2 (en) Light emitting diode and method of making the same
EP2423984B1 (en) Light emitting element
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
JP2008282930A (ja) 発光装置
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
US10224457B2 (en) Light emitting device with trench beneath a top contact
KR20140143657A (ko) 고효율 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101000644; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180213

Effective date: 20190604