TWI546982B - 具溝槽及一頂部接點之發光裝置 - Google Patents

具溝槽及一頂部接點之發光裝置 Download PDF

Info

Publication number
TWI546982B
TWI546982B TW100111433A TW100111433A TWI546982B TW I546982 B TWI546982 B TW I546982B TW 100111433 A TW100111433 A TW 100111433A TW 100111433 A TW100111433 A TW 100111433A TW I546982 B TWI546982 B TW I546982B
Authority
TW
Taiwan
Prior art keywords
layer
contact
semiconductor structure
disposed
trench
Prior art date
Application number
TW100111433A
Other languages
English (en)
Other versions
TW201208122A (en
Inventor
雷飛兒I 亞迪斯
奧瑞蓮J F 大衛
Original Assignee
皇家飛利浦電子股份有限公司
飛利浦露明光學公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 皇家飛利浦電子股份有限公司, 飛利浦露明光學公司 filed Critical 皇家飛利浦電子股份有限公司
Publication of TW201208122A publication Critical patent/TW201208122A/zh
Application granted granted Critical
Publication of TWI546982B publication Critical patent/TWI546982B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

具溝槽及一頂部接點之發光裝置
發光二極體(LED)被廣泛公認為需要低功率消耗、小型大小及高可靠性之許多應用中之光源。發射可見光譜之黃綠色至紅色區域中之光之節能二極體通常含有由AlGaInP合金形成之作用層。發射UV至可見光譜之藍色至綠色區域中之光之節能二極體通常含有由III族氮化物合金形成之作用層。
圖1展示具有一移除GaAs基板10之一AlInGaP LED結構,該基板10具有一陣列嵌入式錐形微反射器。蝕刻截錐體穿過作用層12。在介電層16中之開口14處由金屬18製成電接點。該結構連接至一載體20且由頂部電極22及底部電極24正向偏壓。沿該等錐體在金屬鏡處全部反射的光線26經向上導引而朝向提取其等之LED表面。自該作用層至該LED結構之頂部之路徑長度僅為數微米且不包含任何吸收材料(諸如作用層),使得裝置內部之自吸收作用大幅減小。
根據本發明之實施例,一種裝置包含一半導體結構,該半導體結構包括佈置於一n型區域與一p型區域間之一發光層。佈置於該半導體結構之一底面上之一底部接點電連接至該n型區域及該p型區域之一者。佈置於該半導體結構之一頂面上之一頂部接點電連接至該n型區域及該p型區域之另一者。一鏡與該頂部接點對齊。該鏡包含形成於該半導體結構中之一溝槽及佈置於該溝槽中之一反射材料,其中該溝槽延伸通過該發光層。
取決於上下文,如本文使用,「AlGaInP」或「AlInGaP」特定言之可指鋁、銦、鎵及磷之四元合金,或一般而言指鋁、銦、鎵及磷之任何二元、三元或四元合金。「III族氮化物」可指任何III族原子(諸如鋁、銦及鎵)與氮之二元、三元或四元合金。取決於上下文,如本文使用,「接點」特定言之可指一金屬電極,或一般而言指一半導體接觸層、一金屬電極及佈置於該半導體接觸層與該金屬電極間之任何結構之組合。
圖2係根據本發明之實施例之一AlInGaP裝置30之一俯視圖。圖2繪示一n型區域之頂面32上形成之一n接點34。舉例而言,n接點34可係金、AuGe或任何其他適宜金屬。該n接點34可具有形成一正方形之臂35及自該正方形之拐角延伸之延伸部分36,但其不需要。n接點可具有任何適宜形狀。n接點臂35及延伸部分36在一些實施例中可係1微米至100微米寬、在一些實施例中係1微米至30微米寬且在一些實施例中係20微米至50微米寬。該等n接點之臂35及延伸部分36一般保持儘可能窄以最小化光阻擋或吸收,但足夠寬以不會引起過量電接觸電阻。接觸電阻在小於轉移長度Lt情況下增加,該轉移長度Lt取決於金屬至半導體電阻及下伏半導體n型層之薄片電阻。n接點區段寬度可係Lt之兩倍,這是因為接點臂自兩側注入電流,或取決於特定材料參數對於上文描述的裝置係1微米至30微米。
在一些實施例中,該n接點34被製成高度反射性(R>0.8)。在一些實施例中,一電流散佈層佈置在n型區域50與n接點34間以便改良電流散佈,且潛在地以最小化該n接點之表面,因此減小光學損失。為了低光學損失及良好電接觸來選擇電流散佈層材料。用於電流散佈層之適宜材料包含氧化銦錫、氧化鋅或其他透明導電氧化物。
n接點34連接至一接合襯墊38。接合襯墊38足夠大以容納至一外部電流源之一引線接合、引線電橋或其他適宜電接點。雖然在圖2之裝置中,接合襯墊38位於該裝置之拐角,但接合襯墊38可位於任何適宜位置中,包含(舉例而言)在該裝置之中心。
圖3係圖2中展示之區域之兩者之一橫截面圖。區域40繪示接合襯墊38下方之裝置。嵌入該半導體結構中之一鏡47光學隔離接合襯墊38下方之區域。因為在接合襯墊38之正下方之區域中介電層58阻止電流自p金屬68注入至p型接觸層56,所以在接合襯墊38下方之作用區域52中沒有光產生。在接合襯墊38之方向上的該作用區域之其他部分中發射的光由鏡47反射遠離接合襯墊38,阻止光被接合襯墊38或接合襯墊38下方之該暗作用區域52吸收。在一些實施例中,鏡47之側面傾斜以將光導引離開該裝置之頂面。因為自接合襯墊38注入的電子不能與接合襯墊38下方之作用區域52中之電洞重新組合,所以該等電子被迫橫向穿過區域40外部以在該裝置之一更為光學有利區域中重新組合。此技術避免大接合襯墊區域下方之典型電流擁擠效應且重新散佈電流至經指派用於光學提取之區域。
區域42繪示n接點臂35下方之裝置。嵌入該半導體結構中之一鏡45阻止光由區域42中之n接點臂35下方產生或被該n接點臂35吸收。在一些實施例中,嵌入的鏡定位在所有或實質上所有該n接點結構34之下方,以減小被n接點34吸收的光量。嵌入的鏡形成在該半導體結構中之溝槽中,可蝕刻該等溝槽穿過作用區域52。該等溝槽可與n接點臂35及延伸部分36對齊且具有與n接點臂35及延伸部分36相同的寬度。在n接點臂35之方向上發射的光被鏡45反射遠離n接點臂35。在一些實施例中,鏡45之側面傾斜以將光導引離開該裝置之頂面。
鏡45及47包含一反射導電層62(通常為一反射金屬層,諸如銀或鋁)及一介電層58。該介電層定位在該半導體結構與該反射導電層62間且在一些實施例中亦提供電隔離。以大角度入射到鏡上之光被介電層58全內反射。以小角度入射到鏡上之光通過該介電層且被反射層62反射。
圖2及圖3中繪示的裝置可形成為圖4至圖6中繪示的裝置。在圖4中,一半導體裝置結構生長在一生長基板48上。生長基板48通常係GaAs,但可使用任何適宜生長基板。一蝕刻終止層(圖中未展示)生長在基板48上。該蝕刻終止層可係可用於終止一蝕刻之任何材料,該蝕刻稍後用於移除基板48。舉例而言,該蝕刻終止層可係InGaP、AlGaAs或AlGaInP。該蝕刻終止層之材料可與該生長基板(通常為GaAs)晶格匹配,但非必需。不與該生長基板晶格匹配之蝕刻終止層可足夠薄以避免鬆弛及/或可經應力補償。該蝕刻終止層之厚度取決於用於移除GaAs基板之蝕刻溶液之選擇性;蝕刻選擇性得越少,則該蝕刻終止層越厚。舉例而言,一AlGaAs蝕刻終止層可係在2000 與5000 間,但若該蝕刻終止層用於紋理化該裝置之發光表面,則可使用一較厚蝕刻終止層,如下文描述。舉例而言,一AlxGa1-xAs蝕刻終止層之組合物x可係在0.50與0.95間。
該等裝置層(包含夾在一n型區域與一p型區域間之一發光區域中之至少一發光層)生長在該蝕刻終止層上,以n型區域50開始。為了低電阻及良好電流散佈來選擇n型區域50之厚度及摻雜濃度。舉例而言,n型區域50可包含4 μm至10 μm厚度之一AlGaInP層且摻雜有大約1×1018 cm-3之一濃度的Te或Si。一AlGaInP n型區域50通常與GaAs晶格匹配。摻雜濃度愈高,可用一愈薄層實現相同電流散佈;然而,摻雜濃度愈高可增加不期望的自由載子吸收。n型區域50因此可包含一不均勻摻雜濃度,諸如以1×1018 cm-3摻雜的一或多個厚區域及更重摻雜至高達(舉例而言)1×1019 cm-3之一或多個薄區域。此等高度摻雜區域可摻雜有Te、Si、S或其他適宜摻雜劑,且可由磊晶生長、由摻雜劑擴散之任一者或兩者來實現高摻雜濃度。在一實例中,具有經組態以發射紅光之一發光區域之一裝置中之n型區域50之組合物係(Al0.40Ga0.60)0.5In0.5P。
一發光或作用區域52生長在n型區域50上。適宜發光區域之實例包含一單一發光層及一多井發光區域,在該多井發光區域中多個厚或薄發光井被阻障層分開。在一實例中,經組態以發射紅光之一裝置之該發光區域52包含被(Al0.65Ga0.35)0.5In0.5P阻障層分開之(Al0.06Ga0.94)0.5In0.5P發光層。該等發光層及該等阻障層各自可具有(舉例而言)20 與200 間之一厚度。該發光區域之總厚度可(舉例而言)在500 與3 μm間。
一p型區域54生長在發光區域52上。p型區域54經組態以限制發光區域52中之載子。在一實例中,p型區域54係(Al0.65Ga0.35)0.5In0.5P且包含一薄層高Al組合物以限制電子。p型區域54之厚度可為微米級;舉例而言,在0.5 μm與3 μm間。該發光區域之該等發光層透過一薄p型區域54靠近p接點亦可減小該裝置之熱阻抗。
一p型接觸層56生長在p型區域54上。p型接觸層56可經高度摻雜且對由該發光區域52發射的光呈透明。舉例而言,p型接觸層56在一些實施例中可經摻雜達至少5×1018 cm-3之一電洞濃度,且在一些實施例中達至少1×1019 cm-3。在此情況中,p型接觸層56可具有100 與1000 間之一厚度。若該p型接觸層56未經高度摻雜,則該厚度可增加至差不多2 μm。
在一些實施例中,p型接觸層56係經高度摻雜的GaP。舉例而言,由金屬有機化學氣相沈積生長的一GaP接觸層56可摻雜有Mg或Zn,激活至至少8×1018 cm-3之一電洞濃度。該GaP層可在低生長溫度及低生長率下生長;舉例而言,在低於~850℃之典型GaP生長溫度的大約50℃至200℃之生長溫度下,及在接近~5 μm/hr之典型GaP生長率的大約1%至10%之生長率下。由分子束磊晶生長之一GaP接點可摻雜有C達至少1×1019 cm-3之一濃度。
在生長期間作為併入摻雜劑之一替代物,可生長該p型接觸層56,接著生長之後(舉例而言)藉由在一擴散爐中或生長反應器中提供一高壓摻雜劑源,該等摻雜劑可自一汽源擴散至該p型接觸層中,如此項技術中已知。在摻雜劑擴散之前,(舉例而言)藉由用(舉例而言)一介電層遮罩p型接觸層56之部分,摻雜劑可自一汽源擴散至p型接觸層56之表面之整個區域中或p型接觸層56之離散區域中。
在一些實施例中,p型接觸層56係一經高度摻雜的GaP或晶格匹配的AlGaInP層。藉由生長半導體材料,接著在生長層上沈積一層(包含一摻雜劑源)而摻雜該層。舉例而言,該摻雜劑源層可係元素Zn、一AuZn合金或一經摻雜的介電層。視情況可用一擴散阻擋層遮蓋包含該摻雜劑源之該層。該結構經退火使得該等摻雜劑自該摻雜劑源擴散至該半導體中。接著可剝離該擴散阻擋層及剩餘的摻雜劑源層。在一實例中,在一GaP層上沈積含有4% Zn之一AuZn合金達3000 至5000 ,隨後係一TiW擴散阻擋層。加熱該結構,接著剝離剩餘的TiW及AuZn。在另一實例中,經圖案化的AuZn層留在合適位置,舉例而言,如圖4中展示的接點金屬60。
在一些實施例中,p型接觸層56係不與GaAs晶格匹配之經高度摻雜的InGaP或AlGaInP層。該層之厚度可在100 與300 間且摻雜有Mg或Zn達至少1×1019 cm-3之一電洞濃度。
生長該等裝置層之後,溝槽44及46經蝕刻至該半導體結構中。在一些實施例中,溝槽44及46延伸通過該等p型層54及56且通過作用區域52。在一些實施例中,溝槽44及46延伸至n型區域50中。較深溝槽形成更有效的鏡;然而,溝槽44及46之深度受限於散佈電流通過n型區域50及在處理及操作期間維持該半導體結構之結構完整性之需要。形成n接點臂35下方之鏡之溝槽46之底部處之寬度可與n接點臂35之寬度相同,以保證移除該n接點臂正下方之該作用區域。形成反射光遠離接合襯墊38之該鏡之溝槽44在底部可比溝槽46較窄。在各種實施例中,溝槽44及46可具有成角或直側壁。側壁在一些實施例中相對於該半導體結構之頂面之一法線成30°至60°角且在一些實施例中相對於該半導體結構之該頂面之一法線成45°角。舉例而言,可藉由加熱一光阻遮罩使得其回流以形成一傾斜側壁而形成成角側壁。該傾斜側壁之形狀藉由乾式蝕刻轉移至該半導體。
溝槽44及46及p型接觸層56之頂面與藉由(舉例而言)電漿增強化學氣相沈積形成的一介電材料58(諸如SiO2)成一線。介電材料58可係一單層材料或多層形同或不同材料。在一些實施例中,介電層58之厚度足以確保全內反射且避免歸因於下伏反射層62之光學損失。對於此效應之最小必要厚度係一光學波長之一小部分,且取決於電介質之折射率。例如,對於SiO2介電層58,至少50nm之一厚度係適宜的,且可使用與一微米或若干微米一樣大之厚度。
在期望與p型接觸層56電接觸之介電層58中蝕刻小電洞。在接合襯墊38下方之該介電層58中沒有開口形成。接著用一接點金屬60填充該等電洞。舉例而言,可藉由濺鍍AuZn及一剝離製程形成該接點金屬60。可用一單一光阻遮罩執行介電層58上小電洞之蝕刻及金屬接點60之剝離,而得到一自對齊製程。在一些實施例中,用接點金屬60填充的介電層58上之該等小電洞之直徑係在1μm與10μm間,具有該p型接觸層之頂面之1%至10%間之總覆蓋百分比。
在圖5中,在介電層58及接點60上形成該反射層62。反射層62使該等溝槽成線。舉例而言,反射層62可係(舉例而言)銀且可藉由(舉例而言)蒸鍍或濺鍍而沈積。反射層62可係一單層材料或多層相同或不同材料。在一些實施例中,反射層62之厚度係在1000Å與5000Å間。該反射層62導電且因此在形成接點金屬60之區域中與接點金屬60電接觸。
在反射層62上沈積一層光阻劑且圖案化該光阻劑,接著自該裝置之邊緣移除該反射層。舉例而言,藉由濺鍍在該光阻劑及該裝置之邊緣上形成一層保護材料(例如TiW),接著移除該光阻劑,留下該裝置之邊緣處緊接該反射層62之該保護材料65。(保護材料65形成在該裝置之邊緣處,不一定形成在圖3至圖7中繪示的區域中。)在藉由移除該光阻劑而暴露之該反射層62之表面上形成另一層保護材料64。反射層62之邊緣處之該保護材料65及反射層62之頂部上之該保護材料64將該反射層密封在合適位置,此可減小或阻止諸如一銀反射層62之電遷移或氧化之問題。保護層65及64可係單層材料或多層相同或不同材料。保護層65及64在一些實施例中導電。
在保護層64上形成一接合層66。接合層66可係(舉例而言)Au或TiAu且可藉由(舉例而言)蒸鍍而形成。接合層66可係一單層材料或多層相同或不同材料。如圖5中繪示,介電層58、反射層62、保護層64及接合層66各自覆蓋溝槽44及46之側壁及底部。此等層填滿或幾乎完全填滿溝槽44及46,此在處理期間(諸如在生長基板移除期間)及操作期間支援該裝置。形成此等層之後,溝槽44及46中剩餘的任何開口在一些實施例中可小於5微米寬且在一些實施例中小於2微米寬。該介電層58及反射層62形成鏡45及47。
在圖6中,該裝置透過接合層66及形成於一基座68上之一接合層70接合至基座68。基座68可經選擇以具有一熱膨脹係數(CTE),該CTE與該等半導體層之CTE相當密切匹配。舉例而言,基座68可係GaAs、Si、諸如鉬之一金屬或任何其他適宜材料。舉例而言,接合層70可係Au或任何其他適宜材料。舉例而言,可藉由熱壓縮接合或任何其他適宜技術在接合層66與70間形成一接合。舉例而言,透過基座68之底部上之一接點72完成與該p型區域之電接觸。基座68可導電且可包含一導電區域或跡線,該導電區域或跡線透過反射導電層62、保護層64及接合層66及70將接點72電連接至p接點60。或者,舉例而言,可藉由電鍍技術在裝置晶圓上生長一厚基座。
可藉由適於生長基板材料之一技術移除生長基板48。舉例而言,可藉由結束該等裝置層之前的生長於該生長基板上之一蝕刻終止層之一濕式蝕刻來移除一GaAs生長基板。視情況可使該半導體結構變薄。n接點金屬(舉例而言,諸如Au/Ge/Au或任何其他適宜接點金屬)可經沈積接著經圖案化以形成n接點34及接合襯墊38。舉例而言,可加熱該結構以退火n接點34及/或p接點60。舉例而言,可藉由光電化學蝕刻粗糙化藉由移除該生長基板而暴露之n型區域50之表面32以改良光提取,或舉例而言,可藉由奈米壓印微影術圖案化該表面32以形成一光子晶體或其他光散射結構。在其他實施例中,一光提取特徵被埋入該結構中。舉例而言,該光提取特徵可係平行於該裝置之頂面(即,垂直於該等半導體層之生長方向)之一方向上之折射率之一變化。在一些實施例中,可在形成介電層58之前粗糙化或圖案化該p型接觸層之該表面。在一些實施例中,在該半導體結構之生長之前或期間,一層低折射率材料被沈積於該生長基板上或一半導體層上且經圖案化以在該低折射率材料中或低折射率材料之柱中形成開口。接著在經圖案化低折射率層上生長半導體材料以形成佈置於該半導體結構中的折射率之一變化。
裝置之一晶圓接著可經測試且雷射分割成個別裝置。個別裝置可放置在封包中,且可在該裝置之接合襯墊38上形成一電接觸(諸如一引線接合),以將n接點連接至該封包之一部分(諸如一引線)。
可用一類似製程將一類似結構應用於III族氮化物裝置。圖7繪示一個III族氮化物裝置之一部分,該III族氮化物裝置包含佈置於一頂部n接點35下方之一鏡45。在III族氮化物裝置中,不同於通常係吸收性的AlInGaP裝置之p接點金屬(圖3之接點金屬60),p接點金屬80通常係反射性的銀。因此,由圖3中之接點金屬60佔據的區域有限。相反地,在圖7中,由p接點金屬80佔據的區域儘可能大。圖7中介電層58中之開口製成為大於圖3中的開口。藉由上文描述的相同方法將接點金屬80沈積於該等開口中。一反射金屬層82形成在接點金屬80與介電層58上。在一些實施例中,接點金屬80與反射金屬82兩者皆係銀。由邊緣處之保護材料65及反射金屬82之頂部上之保護材料64密封反射材料,如上文描述。形成一接合層66。圖7中未展示基座68、接合層70及接點72。
在一些實施例中,該等鏡電連接至該n型區域,如圖8中繪示。在圖8之裝置中,一導電材料88(諸如AlInGaP裝置中之AuGe或III族氮化物裝置中之Ag或Al)被佈置在與n型區域50電接觸之該等溝槽之底部(圖8中繪示的定向中之該等鏡之頂部)中。導電材料88藉由介電層58而與該p型區域54及56電隔離。導電材料88由n型區域50及介電層58完全囊封。自導電材料88至一外部接點(諸如接合襯墊38)之唯一電路徑通過該半導體結構。形成p接點60如圖3及圖4中繪示用於AlInGaP裝置且如圖7中繪示用於III族氮化物裝置。如上文描述形成反射層62、保護層64與65及接合層66。該結構如上文描述可連接至一基座。
在操作中,由接點60將電流經由該基座注入該p型區域中。在該裝置之頂面上,由接合襯墊38將電流注入該n型區域中。如圖8中由箭頭繪示,將電流自接合襯墊38注入至導電材料88。圖8中展示的兩個鏡形成在一連續溝槽中。兩個導電區域88因此互連,使得電流散佈通過導電區域88且自導電區域88注入至n型區域50中。如上文描述之一頂部n接點34視情況可與該等導電區域88組合,或僅通過接合襯墊38將電流供應至n型區域50之頂面。
圖2、圖3、圖7及圖8中繪示的裝置係薄膜裝置,意味著自最終裝置移除該生長基板。在上文描述的連接裝置至該等薄膜裝置中之基座之接合層之頂部接點與頂面間之總厚度在一些實施例中不超過20微米且在一些實施例中不超過15微米。
已詳細描述本發明,熟習此項技術者應瞭解在不背離本文描述的發明概念之精神情況下可對本發明做出修改。因此,本發明之範圍並不意欲限於繪示及描述的特定實施例。
10...GaAs基板
12...作用層
14...開口
16...介電層
18...金屬
20...載體
22...頂部電極
24...底部電極
26...光線
30...AlInGaP裝置
32...頂面/表面
34...n接點
35...臂/n接點臂
36...延伸部分
38...接合襯墊
40...區域
42...區域
44...溝槽
45...鏡
46...溝槽
47...鏡
48...生長基板
50...n型區域
52...作用區域/發光區域
54...p型區域
56...p型接觸層
58...介電層
60...接點金屬/p接點
62...反射導電層/反射層
64...保護層
65...保護層
66...接合層
68...p金屬/基座
70...接合層
72...接點
80...p接點金屬/接點金屬
82...反射金屬
88...導電材料/導電區域
圖1繪示具有埋入式反射器之一先前技術AlGaInP LED裝置。
圖2係根據本發明之實施例之一薄膜AlInGaP裝置之一俯視圖。
圖3繪示圖2中繪示的裝置之兩個區域之橫截面圖。
圖4繪示具有形成於p型區域上的溝槽及p接點之一半導體結構之一部分。
圖5繪示形成一反射p接點、一保護金屬及一接合層之後圖4之結構。
圖6繪示接合至一基座且移除生長基板之後圖5之結構。
圖7繪示包含與一頂部接點對齊之一鏡之III族氮化物裝置之一部分。
圖8繪示具有將電流注入於鏡中之一頂部接點之一裝置。
30...AlInGaP裝置
32...頂面/表面
34...n接點
35...臂/n接點臂
36...延伸部分
38...接合襯墊
40...區域
42...區域

Claims (18)

  1. 一種發光裝置,其包括:一半導體結構,其包括佈置於一n型區域與一p型區域間之一發光層;一底部接點,其佈置在該半導體結構之一底面上,其中該底部接點電連接至該n型區域及該p型區域之一者;一頂部接點,其佈置在該半導體結構之一頂面上,其中該頂部接點電連接至該n型區域及該p型區域之另一者;一鏡,其佈置在一頂部接點之正下方,該鏡包括形成於該半導體結構中之一溝槽及佈置於該溝槽中之一反射材料,其中該溝槽延伸通過該發光層。
  2. 如請求項1之裝置,其中該頂部接點包括連接至複數個連接的接點臂之一接合襯墊。
  3. 如請求項2之裝置,其中該溝槽與該複數個連接的接點臂對齊且佈置在該複數個接點臂下方,且在一給定點處該溝槽之一底部與在該給定點處覆蓋該溝槽之該接點臂實質上一樣寬。
  4. 如請求項2之裝置,其中該溝槽與該接合襯墊之一邊緣之至少一部分對齊。
  5. 如請求項4之裝置,其中在相鄰於與該接合襯墊之一邊緣之至少一部分對齊之該溝槽之一部分之一區域中,一絕緣層佈置在該底部接點與該發光層間,使得沒有電流注入該接合襯墊下方之該發光層之一部分中。
  6. 如請求項2之裝置,其中該溝槽圍繞該接合襯墊。
  7. 如請求項1之裝置,其中該發光層係III族氮化物材料。
  8. 如請求項1之裝置,其中該發光層係AlInGaP。
  9. 如請求項1之裝置,其進一步包括佈置於該溝槽與該反射材料間之一介電層,其中該反射材料藉由該介電層而與該溝槽中之該半導體結構電隔離。
  10. 如請求項1之裝置,其進一步包括平行於該半導體結構之一頂面之一方向上之折射率之一變化,其中折射率之該變化佈置在該半導體結構內或在該半導體結構之一表面上。
  11. 一種發光裝置,其包括:一半導體結構,其包括佈置於一n型區域與一p型區域間之一發光層;一底部接點,其佈置在該半導體結構之一底面上,其中該底部接點電連接至該n型區域及該p型區域之一者;一頂部接點,其佈置在該半導體結構之一頂面上,其中該頂部接點電連接至該n型區域及該p型區域之另一者;一溝槽,其形成在該半導體結構中,其中該溝槽延伸通過該發光層;一導電材料,其佈置在該溝槽之一底部中;及一介電層,其佈置在該導電材料上,其中該半導體結構與該介電層完全囊封該導電材料。
  12. 如請求項11之裝置,其進一步包括佈置於該溝槽中之一 反射材料,其中該反射材料藉由該介電層而與該導電材料電隔離。
  13. 如請求項11之裝置,其進一步包括平行於該半導體結構之一頂面之一方向上之折射率之一變化,其中折射率之該變化佈置在該半導體結構內或在該半導體結構之一表面上。
  14. 如請求項11之裝置,其中該溝槽與該頂部接點之一邊緣之至少一部分對齊。
  15. 如請求項14之裝置,其中在相鄰於與該頂部接點之一邊緣之至少一部分對齊之該溝槽之一部分之一區域中,一絕緣層佈置在該底部接點與該發光層間,使得沒有電流注入該頂部接點下方之該發光層之一部分中。
  16. 如請求項11之裝置,其中該溝槽圍繞該頂部接點。
  17. 如請求項11之裝置,其中該發光層係III族氮化物材料。
  18. 如請求項11之裝置,其中該發光層係AlInGaP。
TW100111433A 2010-04-29 2011-03-31 具溝槽及一頂部接點之發光裝置 TWI546982B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/770,550 US8154042B2 (en) 2010-04-29 2010-04-29 Light emitting device with trenches and a top contact

Publications (2)

Publication Number Publication Date
TW201208122A TW201208122A (en) 2012-02-16
TWI546982B true TWI546982B (zh) 2016-08-21

Family

ID=44262844

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100111433A TWI546982B (zh) 2010-04-29 2011-03-31 具溝槽及一頂部接點之發光裝置
TW105114597A TWI616001B (zh) 2010-04-29 2011-03-31 具溝槽及一頂部接點之發光裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105114597A TWI616001B (zh) 2010-04-29 2011-03-31 具溝槽及一頂部接點之發光裝置

Country Status (7)

Country Link
US (2) US8154042B2 (zh)
EP (1) EP2564436B1 (zh)
JP (1) JP6338371B2 (zh)
KR (1) KR20130064748A (zh)
CN (1) CN102906888B (zh)
TW (2) TWI546982B (zh)
WO (1) WO2011135471A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
KR101007139B1 (ko) * 2009-09-10 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
JP6535465B2 (ja) 2012-01-10 2019-06-26 ルミレッズ ホールディング ベーフェー 選択的な領域粗化による制御されたled光出力
KR101956084B1 (ko) 2012-08-07 2019-03-11 엘지이노텍 주식회사 발광소자
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
US9601641B1 (en) * 2013-12-10 2017-03-21 AppliCote Associates, LLC Ultra-high pressure doping of materials
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
KR20150121306A (ko) * 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
JP2017534185A (ja) * 2014-11-06 2017-11-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 頂部コンタクトの下方にトレンチを有する発光デバイス
US10658546B2 (en) * 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US10026881B2 (en) * 2015-04-15 2018-07-17 Koninklijke Philips N.V. Light emitting device with reflector and a top contact
DE102015120323A1 (de) 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
EP3474337A4 (en) * 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
JP7051131B2 (ja) * 2016-07-20 2022-04-11 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP4283690A3 (en) 2016-09-10 2024-01-24 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN115602765A (zh) 2016-09-13 2023-01-13 苏州立琻半导体有限公司(Cn) 半导体器件和包括该半导体器件的半导体器件封装
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
CN111684611B (zh) 2017-12-14 2024-02-06 亮锐有限责任公司 防止led管芯污染的方法
CN108400216A (zh) * 2018-03-16 2018-08-14 扬州乾照光电有限公司 一种led芯片及其制备方法
CN213752741U (zh) * 2019-03-21 2021-07-20 晶元光电股份有限公司 发光元件及含该发光元件的封装结构和光电系统
KR20210052626A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 Led 모듈 및 제조방법
US11127881B2 (en) * 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
CN114639763B (zh) * 2022-05-12 2022-09-06 南昌凯捷半导体科技有限公司 一种具有嵌入式电极的反极性红外led及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121373A (ja) 1984-11-17 1986-06-09 Oki Electric Ind Co Ltd 面発光素子及びその製造方法
JP3312049B2 (ja) * 1993-03-12 2002-08-05 シャープ株式会社 半導体発光装置
JP2927158B2 (ja) 1993-09-29 1999-07-28 サンケン電気株式会社 半導体発光素子
US5789768A (en) 1997-06-23 1998-08-04 Epistar Corporation Light emitting diode having transparent conductive oxide formed on the contact layer
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP2002164622A (ja) * 2000-11-22 2002-06-07 Toshiba Electronic Engineering Corp 半導体光素子
US6748724B1 (en) * 2003-04-16 2004-06-15 Src Innovations, Llc Adjustable density control means for a bagging machine
DE102004021175B4 (de) * 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
KR20100003321A (ko) * 2008-06-24 2010-01-08 삼성전자주식회사 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法

Also Published As

Publication number Publication date
EP2564436B1 (en) 2019-06-12
JP2013526051A (ja) 2013-06-20
CN102906888A (zh) 2013-01-30
EP2564436A2 (en) 2013-03-06
CN102906888B (zh) 2016-08-17
US20120112161A1 (en) 2012-05-10
TW201631807A (zh) 2016-09-01
WO2011135471A3 (en) 2012-03-22
KR20130064748A (ko) 2013-06-18
US8415656B2 (en) 2013-04-09
JP6338371B2 (ja) 2018-06-06
US8154042B2 (en) 2012-04-10
US20110266568A1 (en) 2011-11-03
TWI616001B (zh) 2018-02-21
WO2011135471A2 (en) 2011-11-03
TW201208122A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
TWI546982B (zh) 具溝槽及一頂部接點之發光裝置
US10749075B2 (en) Semiconductor light-emitting device
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
KR101677770B1 (ko) 반도체 발광 장치를 위한 콘택트
US8461618B2 (en) Semiconductor light-emitting device and method of producing the same
US11329195B2 (en) Semiconductor light-emitting device
US10224457B2 (en) Light emitting device with trench beneath a top contact
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
KR20150041990A (ko) 발광 소자 및 그 제조 방법