JP2008251800A - 半導体装置の製造方法、及び半導体装置 - Google Patents
半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2008251800A JP2008251800A JP2007090775A JP2007090775A JP2008251800A JP 2008251800 A JP2008251800 A JP 2008251800A JP 2007090775 A JP2007090775 A JP 2007090775A JP 2007090775 A JP2007090775 A JP 2007090775A JP 2008251800 A JP2008251800 A JP 2008251800A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- region
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 88
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 25
- 239000012530 fluid Substances 0.000 abstract 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 90
- 239000000126 substance Substances 0.000 description 55
- 239000000243 solution Substances 0.000 description 50
- 238000002347 injection Methods 0.000 description 24
- 239000007924 injection Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 17
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 16
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000010410 layer Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
【解決手段】トレンチに第1の酸化膜を埋め込む工程、第1、第2の素子領域の表面に第2の酸化膜を形成する工程、第2の酸化膜を形成した後に、第1の素子領域及び第1の酸化膜の一部を含む第1の領域が露出する第1のマスクを使用して、第1のイオン注入を実施する工程、第2の酸化膜を形成した後に、第2の素子領域及び第1の酸化膜の一部を含む第2の領域が露出する第2のマスクを使用して、第2のイオン注入を実施する工程、第2のイオン注入後に、第2のマスクを使用して、第2の領域に含まれる第1の酸化膜を薬液により後退させる工程、第2の領域に含まれる第1の酸化膜を後退させた後に、第1の領域及び第2の領域に含まれる第2の酸化膜を薬液により除去する工程とを含む。
【選択図】 図12
Description
(第1の実施形態)
[本実施形態における製造方法]
図1−図3は本発明の第1の実施形態における半導体装置の製造方法の原理の説明図である。尚、図中において、符号Pは、レジストパターンである。
(第1の実施形態の変形例)
前述したように、第1の実施形態においては、第1の領域R1のウェル注入/チャネル注入が終了した時点、もしくは、第2の領域R2のウェル注入/チャネル注入が終了した時点で、弗酸等の薬液を供給して、第1の領域R1、もしくは、第2の領域に形成された酸化膜5を選択的に後退させていた。しかしながら、本発明は、これに限定されるものではない。例えば、第1の領域R1及び第2の領域R2のウェル注入/チャネル注入の両方が終了した後に、弗酸等の薬液を供給して酸化膜5を後退させても良い。
(第1の実施形態の変形例)
前述したように、第1の実施形態においては、n−MOSトランジスタのゲート絶縁膜の膜厚と、p−MOSトランジスタのゲート絶縁膜の膜厚は同じであった。そのため、第1の領域R1に形成された素子領域1Aと、第2の領域R2に形成された素子領域1Bに、同時にゲート絶縁膜を形成することができた。しかしながら、第1、第2の領域R1、R2のいずれかに例えば高耐圧トランジスタを形成して、残りに例えば低耐圧トランジスタ(コアトランジスタ)を形成する場合、第1の領域R1と第2の領域R2とで、ゲート絶縁膜の膜厚に違いが生じることがある。例えば、高耐圧トランジスタのゲート絶縁膜は、低耐圧トランジスタのゲート絶縁膜よりも厚いので、低耐圧トランジスタと高耐圧トランジスタを混載する場合、第1の領域R1と第2の領域R2で、ゲート絶縁膜の作り分けが必要となる。
(第2の実施形態)
[本実施形態における半導体装置の製造方法]
最初に、図36、図37を参照しながら、本実施形態における半導体装置の製造方法の原理を説明する。
半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、
前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、
前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、
前記第1の素子領域及び前記第2の素子領域に含まれる前記第2の酸化膜をエッチングにより除去する工程とを含み、
前記第1又は第2のイオン注入を実施した後に、前記第1又は第2のマスクを使用して、前記第1の酸化膜を選択的に薄膜化することを特徴とする半導体装置の製造方法。
前記第2の酸化膜を除去した後に、前記第1、第2の素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする付記1に記載の半導体装置の製造方法。
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする付記2に記載の半導体装置の製造方法。
前記第1の酸化膜は化学気相成長法により形成され、
前記第2の酸化膜は熱酸化法により形成されることを特徴とする付記1に記載の半導体装置の製造方法。
前記第2の酸化膜を除去するときに、弗酸を含む薬液を用いることを特徴とする付記1に記載の半導体装置の製造方法。
半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記複数の素子領域の表面に第2の酸化膜を形成する工程と、
前記複数の素子領域にイオンを注入する工程と、
前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、
前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記第3の酸化膜を形成する工程は、
前記素子領域及び前記第1の酸化膜上に、前記第3の酸化膜を堆積する工程と、
前記素子領域上に堆積された前記第3の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
前記第3の酸化膜の表面は化学的機械的研磨により平坦化されることを特徴とする付記6に記載の半導体装置の製造方法。
前記第2の酸化膜を除去した後に、前記素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする付記6に記載の半導体装置の製造方法。
前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をパターニングした後に、前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする付記9に記載の半導体装置の製造方法。
前記第2の酸化膜は熱酸化法により形成され、
前記第3の酸化膜は化学気相成長法により形成されることを特徴とする付記6に記載の半導体装置の製造方法。
前記第2の酸化膜を除去するときに、弗酸を含む薬液を用いることを特徴とする付記6に記載の半導体装置の製造方法。
トレンチにより複数の素子領域が画定された半導体基板と、
前記トレンチに埋め込まれた酸化膜と、
前記複数の素子領域の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されるゲート電極と、
を含み、
前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が低い第2の層とを具備することを特徴とする半導体装置。
前記素子領域の表面からの前記酸化膜の高さが均一であることを特徴とする付記13に記載の半導体装置。
前記酸化膜の表面と前記素子領域の表面が同一平面内に含まれることを特徴とする付記13に記載の半導体装置の製造方法。
Claims (10)
- 半導体基板にトレンチを形成して、第1、第2の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記第1、第2の素子領域の表面に第2の酸化膜を形成する工程と、
前記第1の素子領域及び前記第1の酸化膜の一部を含む第1の領域を露出させる第1のマスクを使用して、第1のイオン注入を実施する工程と、
前記第2の素子領域及び前記第1の酸化膜の一部を含む第2の領域を露出させる第2のマスクを使用して、第2のイオン注入を実施する工程と、
前記第1の素子領域及び前記第2の素子領域に含まれる前記第2の酸化膜をエッチングにより除去する工程とを含み、
前記第1又は第2のイオン注入を実施した後に、前記第1又は第2のマスクを使用して、前記第1の酸化膜を選択的に薄膜化することを特徴とする半導体装置の製造方法。 - 前記第2の酸化膜を除去した後に、前記第1、第2の素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第1の酸化膜は化学気相成長法により形成され、
前記第2の酸化膜は熱酸化法により形成されることを特徴とする請求項1に記載の半導体装置の製造方法。 - 半導体基板にトレンチを形成して、複数の素子領域を画定する工程と、
前記トレンチに第1の酸化膜を埋め込む工程と、
前記複数の素子領域の表面に第2の酸化膜を形成する工程と、
前記複数の素子領域にイオンを注入する工程と、
前記複数の素子領域にイオンを注入した後に、前記第1の酸化膜上に第3の酸化膜を形成する工程と、
前記第1の酸化膜上に前記第3の酸化膜を形成した後に、前記第2の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第3の酸化膜を形成する工程は、
前記素子領域及び前記第1の酸化膜上に、前記第3の酸化膜を堆積する工程と、
前記素子領域上に堆積された前記第3の酸化膜をエッチングにより除去する工程と、
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記第2の酸化膜を除去した後に、前記素子領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングして、トランジスタのゲート電極を形成する工程と、
を含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記導電膜をパターニングする工程は、
前記導電膜上に塗布系の反射防止膜を形成する工程と、
前記反射防止膜上にレジスト膜を形成する工程と、
前記レジスト膜をフォトリソグラフィー法によりパターニングする工程と、
前記レジスト膜をパターニングした後に、前記レジスト膜をマスクとして、前記反射防止膜及び前記導電膜をエッチングする工程と、
を含むことを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記第2の酸化膜は熱酸化法により形成され、
前記第3の酸化膜は化学気相成長法により形成されることを特徴とする請求項5に記載の半導体装置の製造方法。 - トレンチにより複数の素子領域が画定された半導体基板と、
前記トレンチに埋め込まれた酸化膜と、
前記複数の素子領域の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されるゲート電極と、
を含み、
前記酸化膜の少なくとも一部は、第1の層と、前記第1の層上に積層され、該第1の層よりもイオン濃度が低い第2の層とを具備することを特徴とする半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090775A JP5446068B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法 |
TW097110028A TWI382494B (zh) | 2007-03-30 | 2008-03-21 | 半導體裝置的製造方法及半導體裝置 |
US12/053,089 US8039358B2 (en) | 2007-03-30 | 2008-03-21 | Method of manufacturing semiconductor device on which a plurality of types of transistors are mounted |
KR1020080028928A KR101047379B1 (ko) | 2007-03-30 | 2008-03-28 | 반도체 장치의 제조 방법, 및 반도체 장치 |
KR1020100056228A KR101043304B1 (ko) | 2007-03-30 | 2010-06-14 | 반도체 장치의 제조 방법, 및 반도체 장치 |
US13/232,402 US20120001265A1 (en) | 2007-03-30 | 2011-09-14 | Method of manufacturing semiconductor device which a plurality of types of transistors are mounted |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090775A JP5446068B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251800A true JP2008251800A (ja) | 2008-10-16 |
JP5446068B2 JP5446068B2 (ja) | 2014-03-19 |
Family
ID=39792799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090775A Expired - Fee Related JP5446068B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8039358B2 (ja) |
JP (1) | JP5446068B2 (ja) |
KR (2) | KR101047379B1 (ja) |
TW (1) | TWI382494B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188194A (ja) * | 2008-02-06 | 2009-08-20 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置製造システム |
JP2010109174A (ja) * | 2008-10-30 | 2010-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101666403B1 (ko) | 2010-06-09 | 2016-10-17 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60111437A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
JPH0870039A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 半導体装置の製造方法 |
JPH10242259A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体装置およびその製造方法 |
JPH1187637A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001024055A (ja) * | 1999-07-06 | 2001-01-26 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2004186551A (ja) * | 2002-12-05 | 2004-07-02 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
US20050227440A1 (en) * | 2003-06-10 | 2005-10-13 | Fujitsu Limited | Semiconductor device and its manufacturing method |
JP2006032700A (ja) * | 2004-07-16 | 2006-02-02 | Renesas Technology Corp | メモリ領域とロジック領域を混載する半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100259097B1 (ko) * | 1998-04-02 | 2000-06-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
US5960299A (en) * | 1998-10-28 | 1999-09-28 | United Microelectronics Corp. | Method of fabricating a shallow-trench isolation structure in integrated circuit |
TW439194B (en) * | 2000-01-24 | 2001-06-07 | United Microelectronics Corp | Manufacturing method of shallow trench isolation region |
US6798038B2 (en) * | 2001-09-20 | 2004-09-28 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device with filling insulating film into trench |
US6586313B2 (en) * | 2001-11-29 | 2003-07-01 | Stmicroelectronics S.R.L. | Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits |
KR100490288B1 (ko) * | 2003-06-30 | 2005-05-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 제조 방법 |
KR100540340B1 (ko) | 2003-12-31 | 2006-01-11 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
JP4685359B2 (ja) | 2004-01-29 | 2011-05-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7189627B2 (en) * | 2004-08-19 | 2007-03-13 | Texas Instruments Incorporated | Method to improve SRAM performance and stability |
JP2006156807A (ja) * | 2004-11-30 | 2006-06-15 | Toshiba Corp | 半導体装置およびその製造方法 |
KR100670911B1 (ko) * | 2005-01-03 | 2007-01-19 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP2007086368A (ja) * | 2005-09-21 | 2007-04-05 | Fujitsu Ltd | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 |
US7582947B2 (en) * | 2005-10-05 | 2009-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance device design |
-
2007
- 2007-03-30 JP JP2007090775A patent/JP5446068B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-21 US US12/053,089 patent/US8039358B2/en not_active Expired - Fee Related
- 2008-03-21 TW TW097110028A patent/TWI382494B/zh not_active IP Right Cessation
- 2008-03-28 KR KR1020080028928A patent/KR101047379B1/ko active IP Right Grant
-
2010
- 2010-06-14 KR KR1020100056228A patent/KR101043304B1/ko active IP Right Grant
-
2011
- 2011-09-14 US US13/232,402 patent/US20120001265A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60111437A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
JPH0870039A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 半導体装置の製造方法 |
JPH10242259A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体装置およびその製造方法 |
JPH1187637A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001024055A (ja) * | 1999-07-06 | 2001-01-26 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2004186551A (ja) * | 2002-12-05 | 2004-07-02 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
US20050227440A1 (en) * | 2003-06-10 | 2005-10-13 | Fujitsu Limited | Semiconductor device and its manufacturing method |
JP2006032700A (ja) * | 2004-07-16 | 2006-02-02 | Renesas Technology Corp | メモリ領域とロジック領域を混載する半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188194A (ja) * | 2008-02-06 | 2009-08-20 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置製造システム |
JP2010109174A (ja) * | 2008-10-30 | 2010-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5446068B2 (ja) | 2014-03-19 |
TWI382494B (zh) | 2013-01-11 |
US20120001265A1 (en) | 2012-01-05 |
TW200910516A (en) | 2009-03-01 |
US20080237812A1 (en) | 2008-10-02 |
KR101043304B1 (ko) | 2011-06-22 |
KR20100077134A (ko) | 2010-07-07 |
KR101047379B1 (ko) | 2011-07-07 |
KR20080089253A (ko) | 2008-10-06 |
US8039358B2 (en) | 2011-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039326B2 (en) | Methods for fabricating bulk FinFET devices having deep trench isolation | |
US20080032483A1 (en) | Trench isolation methods of semiconductor device | |
KR100520846B1 (ko) | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
US20080160698A1 (en) | Method for fabricating a semiconductor device | |
JP5446068B2 (ja) | 半導体装置の製造方法 | |
KR20070002873A (ko) | 반도체 소자의 제조방법 | |
KR101051158B1 (ko) | Mosfet 제조 방법 | |
KR20060122139A (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR100801734B1 (ko) | 반도체 소자의 리세스 채널용 트렌치 형성방법 | |
KR20090066406A (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
JP5109444B2 (ja) | 半導体装置の製造方法 | |
KR100587674B1 (ko) | 반도체 소자에서의 트랜지스터 구조 및 그에 따른 형성방법 | |
US20080318383A1 (en) | Method of manufacturing semiconductor device | |
KR20050043408A (ko) | 리세스 게이트 트랜지스터에서의 리세스 형성방법 | |
KR20080087253A (ko) | 리세스 게이트 전극 형성 방법 | |
KR100755068B1 (ko) | 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법 | |
KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
JP2007220739A (ja) | 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法 | |
KR20030001179A (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
CN113539968A (zh) | 半导体器件的形成方法 | |
KR101030298B1 (ko) | 스택 게이트형 플래쉬 메모리 소자의 제조 방법 | |
CN114038752A (zh) | 一种高压mosfet器件及其制造方法 | |
KR20050002473A (ko) | 리세스된 영역을 갖는 반도체 소자의 패턴 형성방법 | |
CN117133718A (zh) | 半导体结构及其形成方法 | |
CN117524987A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5446068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |