CN113539968A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN113539968A
CN113539968A CN202010301677.4A CN202010301677A CN113539968A CN 113539968 A CN113539968 A CN 113539968A CN 202010301677 A CN202010301677 A CN 202010301677A CN 113539968 A CN113539968 A CN 113539968A
Authority
CN
China
Prior art keywords
layer
interval
forming
doped region
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010301677.4A
Other languages
English (en)
Inventor
李强
张前江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010301677.4A priority Critical patent/CN113539968A/zh
Publication of CN113539968A publication Critical patent/CN113539968A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件的形成方法，所述方法先采用第一湿法刻蚀工艺去除第一氧化层，然后对所述间隔非掺杂区II的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层，之后将第二湿法刻蚀工艺刻蚀去除间隔非掺杂区顶部的第二氧化层，这样去除第二氧化层之后，间隔非掺杂区顶部的缺陷较少，避免在形成侧墙掩层的过程中在所述空洞内形成残余侧墙材料，因而避免在去除间隔非掺杂区时空洞内的残余侧墙材料的阻挡，容易去除间隔非掺杂区，可以提高所形成的半导体器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，具体地涉及一种半导体器件的形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的应用越来越广泛，这也对晶体管的性能提出了更高的要求。
传统的平面的场效应晶体管对沟道电流的控制能力较弱，随之产生了一种新的互补式金氧半导体晶体管—鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)。鳍式场效应晶体管是新型的多栅器件，其一般包括凸出于基底表面的鳍部，横跨所述鳍部的栅极，以及位于栅极两侧的鳍部内的源漏掺杂区。
但是，现有的半导体器件的性能仍有待提高。
发明内容
本发明解决的技术问题是如何提高所形成的半导体结构的性能。
为解决上述技术问题，本发明实施例提供了一种半导体器件的形成方法，所述方法包括：
提供待刻蚀层；
在所述待刻蚀层上形成间隔材料层；
在部分所述间隔材料层中形成间隔掺杂区，间隔掺杂区侧部的间隔材料层为间隔非掺杂区，所述间隔掺杂区和间隔非掺杂区的顶部表面具有第一氧化层；
采用第一湿法刻蚀工艺去除所述第一氧化层；
进行所述第一湿法刻蚀工艺之后，对所述间隔非掺杂区的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层；
采用第二湿法刻蚀工艺刻蚀去除所述第二氧化层；
进行第一湿法刻蚀工艺之后，去除所述间隔掺杂区；
去除所述间隔掺杂区之后且进行所述第二湿法刻蚀工艺之后，在所述间隔非掺杂区的侧壁形成侧墙掩模层；
形成所述侧墙掩模层之后，去除所述间隔非掺杂区。
可选地，在部分所述间隔材料层中形成所述间隔掺杂区的工艺包括离子注入工艺。
可选地，在部分所述间隔材料层中形成所述间隔掺杂区的工艺包括离子在部分所述间隔材料层中形成所述间隔掺杂区的步骤包括：在所述间隔材料层上形成图形化的掩模层，所述图形化的掩模层中具有掩模开口；对所述掩模开口底部的间隔材料层中注入掺杂离子，形成所述间隔掺杂区；注入掺杂离子之后，去除所述图形化的掩模层。
可选地，所述离子注入工艺所注入的离子包括P型离子或N型离子。
可选地，所述第一湿法刻蚀工艺采用的化学溶液包括氢氟酸溶液、磷酸溶液或硝酸溶液中的任一种或者任意几种的组合。
可选地，执行氧化处理的工艺包括：臭氧氧化工艺、氧气氧化工艺或含氧退火工艺。
可选地，所述第二湿法刻蚀工艺所采用的化学溶液包括氢氟酸溶液、磷酸溶液或硝酸溶液中的任一种或者任意几种的组合。
可选地，在对所述间隔非掺杂区的顶部表面执行氧化处理的过程中，所述氧化处理还作用于所述间隔掺杂区的顶部表面，所述第二氧化层还位于间隔掺杂区的顶部表面；所述第二湿法刻蚀工艺还去除了位于间隔掺杂区的顶部表面的第二氧化层；
进行所述第二湿法刻蚀工艺之后，去除所述间隔掺杂区。
可选地，在进行所述氧化处理之前，去除所述间隔掺杂区。
可选地，第一氧化层的厚度为10埃～25埃。
可选地，第二氧化层的高度为10埃～20埃。
可选地，所述间隔材料层的材料为非晶硅。
可选地，形成所述侧墙掩模层的步骤包括：
在所述间隔非掺杂区的侧壁和顶部、以及待刻蚀层上形成侧墙材料层；
回刻蚀所述侧墙材料层以形成所述侧墙掩模层。
可选地，所述方法还包括：去除所述间隔非掺杂区之后，以所述侧墙掩模层为掩膜刻蚀所述待刻蚀层。
可选地，所述侧墙层的材料包括TiO2。
可选地，去除所述间隔非掺杂区的工艺为湿法刻蚀工艺。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
上述的方案，提供待刻蚀层；在所述待刻蚀层上形成间隔材料层；在部分所述间隔材料层中形成间隔掺杂区，间隔掺杂区侧部的间隔材料层为隔非掺杂区，所述间隔掺杂区和间隔非掺杂区的顶部表面具有第一氧化层，第一氧化层是在形成间隔掺杂区和间隔非掺杂区的过程产生的；采用第一湿法刻蚀工艺去除所述第一氧化层；进行所述第一湿法刻蚀工艺之后，对所述间隔非掺杂区的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层，所述氧化处理将间隔非掺杂区的顶部表面在所述第一湿法刻蚀工艺中引入的空洞缺陷消除，且第二氧化层的底面与间隔非掺杂区之间的缺陷相对于第一氧化层的底面与间隔非掺杂区之间的缺陷很大程度上减少；采用第二湿法刻蚀工艺刻蚀去除所述第二氧化层之后，使得间隔非掺杂区的顶面避免出现空洞；进行第一湿法刻蚀工艺之后，去除所述间隔掺杂区；去除所述间隔掺杂区之后且进行所述第二湿法刻蚀工艺之后，在所述间隔非掺杂区的侧壁形成侧墙掩模层，由于间隔非掺杂区的顶面避免出现空洞，因此在形成侧墙掩模层的过程中，避免在间隔非掺杂区的顶面形成残余侧墙材料；形成所述侧墙掩模层之后，去除所述间隔非掺杂区，在去除所述间隔非掺杂区的过程中，由于避免了残余侧墙材料的阻挡，因此容易将所述间隔非掺杂区去除，可以提高所形成的半导体器件的性能。
附图说明
图1至4是一种半导体器件的形成方法的示意图；
图5是本发明实施例的一种半导体器件的形成方法的流程示意图；
图6至图13是本发明实施例的一种半导体器件的形成方法的各步骤所形成的中间结构示意图。
具体实施方式
正如背景技术所言，现有的半导体结构存在着性能较差的问题。
一种半导体器件的形成方法，包括：
参见图1，提供基底(未示出)，所述基底上形成有待刻蚀层100和位于所述待刻蚀层100上的间隔材料层110；在部分所述间隔材料层110中形成间隔掺杂区I，间隔掺杂区I侧部的间隔材料层110为间隔非掺杂区II。
形成间隔掺杂区I的过程包括：在所述间隔材料层110上图形化的掩模层，所述图形化的掩模层中具有掩模开口；对所述掩模开口底部的间隔材料层110 进行离子注入，形成所述间隔掺杂区I；之后，去除所述图形化的掩模层。
在去除所述图形化的掩模层的过程中会采用灰化工艺，灰化工艺导致将间隔掺杂区I和间隔非掺杂区II表面被氧化。因此后续需要将间隔掺杂区I 和间隔非掺杂区II表面的氧化层115去除掉。
参见图2，刻蚀去除间隔掺杂区I和间隔非掺杂区II表面的氧化层115。
参见图3，去除所述间隔掺杂区I之后，在所述间隔非掺杂区I的侧壁形成侧墙掩模层120。
参见图4，形成所述侧墙掩模层120之后，去除所述间隔非掺杂区II。
在刻蚀去除间隔掺杂区I和间隔非掺杂区II表面的氧化层115掉的过程中，容易在间隔掺杂区I和间隔非掺杂区II的顶部表面形成空洞缺陷。
形成侧墙掩模层120的过程包括：沉积侧墙材料层在间隔非掺杂区侧壁和顶部、以及待刻蚀层表面；回刻蚀所述侧墙材料层以形成所述侧墙掩模层。
沉积侧墙材料层的过程中，也会在间隔非掺杂II区顶部的所述空洞中形成残余侧墙材料；在回刻蚀所述侧墙材料层的过程中，难以将间隔非掺杂区 II顶部的所述残余侧墙材料去除。
然而，由于间隔非掺杂区顶部具有残余侧墙材料的阻挡，因此在去除间隔非掺杂区的过程中会受到残余侧墙材料的阻挡，导致不能将间隔非掺杂区完全去除，影响后续以侧墙掩模层为掩模刻蚀所述待刻蚀层的工艺过程。
本发明实施例中的技术方案通过提供待刻蚀层；在所述待刻蚀层上形成间隔材料层；在部分所述间隔材料层中形成间隔掺杂区，间隔掺杂区侧部的间隔材料层为隔非掺杂区，所述间隔掺杂区和间隔非掺杂区的顶部表面具有第一氧化层；采用第一湿法刻蚀工艺去除所述第一氧化层；进行所述第一湿法刻蚀工艺之后，对所述间隔非掺杂区的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层；采用第二湿法刻蚀工艺刻蚀去除所述第二氧化层；进行第一湿法刻蚀工艺之后，去除所述间隔掺杂区；去除所述间隔掺杂区之后且进行所述第二湿法刻蚀工艺之后，在所述间隔非掺杂区的侧壁形成侧墙掩模层；形成所述侧墙掩模层之后，去除所述间隔非掺杂区。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5是本发明实施例的一种半导体器件的形成方法的流程示意图。参考图5，本发明实施例中的一种半导体器件的形成方法，具体可以包括如下的步骤：
步骤S501：提供待刻蚀层；
步骤S502：在所述待刻蚀层上形成间隔材料层；
步骤S503：在部分所述间隔材料层中形成间隔掺杂区，间隔掺杂区侧部的间隔材料层为间隔非掺杂区，所述间隔掺杂区和间隔非掺杂区的顶部表面具有第一氧化层；
步骤S504：采用第一湿法刻蚀工艺去除所述第一氧化层；
步骤S505：进行所述第一湿法刻蚀工艺之后，对所述间隔非掺杂区的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层；
步骤S506：采用第二湿法刻蚀工艺刻蚀去除所述第二氧化层；
步骤S507：进行第一湿法刻蚀工艺之后，去除所述间隔掺杂区；
步骤S508：去除所述间隔掺杂区之后且进行所述第二湿法刻蚀工艺之后，在所述间隔非掺杂区的侧壁形成侧墙掩模层；
步骤S509：形成所述侧墙掩模层之后，去除所述间隔非掺杂区。
下面将结合图6至图13对本发明实施例中的半导体器件的形成方法进行详细的描述。
参见图6，提供基底(未示出)，所述基底上形成有待刻蚀层100。
在具体实施中，所述基底为后续形成鳍式场效应晶体管提供工艺平台。所述鳍式场效应晶体管可以为NMOS管或PMOS管中的一种。
在具体实施中，所述基底可以为硅衬底或锗衬底等。此外，所述基底中可以形成有其它器件，如PMOS晶体管、NMOS晶体管等；所述基底中还可以形成有隔离结构，且所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。同样，所述基底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构等等。
本实施例中，所述待刻蚀层100为多层结构，包括刻蚀停止层、位于所述刻蚀停止层之上的层间介质层、位于所述层间介质层之上的第一过渡层、位于第一过渡层之上的底层硬掩模层和位于所述底层硬掩模层之上的第二过渡层。本实施例中，所述刻蚀停止层的材料为氮化铝(AlN)，层间介质层的材料为黑钻(Black Diamond，BD)或者低K介质材料，第一过渡层的材料为碳氧化硅(SiOC)，底层硬掩模层的材料包括氮化钛(TiN)，所述第二过渡层的材料包括氧化硅(SiO)。
参见图7，在待刻蚀层100上形成间隔材料层110。
本实施例中，间隔材料层110位于所述待刻蚀层100的第二过渡层上。
本实施例中，间隔材料层110的材料包括非晶硅。
参见图8，在部分所述间隔材料层110中形成间隔掺杂区I，间隔掺杂区I侧部的间隔材料层110为间隔非掺杂区II，所述间隔掺杂区I和间隔非掺杂区II的顶部表面具有第一氧化层115。
在部分所述间隔材料层中形成间隔掺杂区I的工艺为离子注入工艺。所述离子注入工艺注入的离子为P型离子或N型离子。
形成所述间隔掺杂区的步骤包括：在所述间隔材料层上形成图形化的掩模层，所述图形化的掩模层中具有掩模开口；对所述掩模开口底部的间隔材料层中注入掺杂离子，形成所述间隔掺杂区；注入掺杂离子之后，去除所述图形化的掩模层。所述图形化的掩模层的材料为光刻胶。
本实施例中，形成图形化的掩模层之前，还包括在所述间隔材料层上形成SOC层、位于SOC层上的BARC层的步骤，所述图形化的掩模层位于所述BARC层上；形成图形化的掩模层之后，以图形化的掩膜层为掩膜依次刻蚀BARC层、SOC层，形成图形化的BARC层和SOC层；以图形化的掩膜层、BARC层和SOC层为掩膜对所述间隔材料层的待掺杂区注入掺杂离子，形成所述间隔掺杂区；注入掺杂离子之后，去除所述图形化的掩模层、BARC 层和SOC层。
本发明实施例中，所形成的第一氧化层115的厚度为10埃～25埃。
在去除所述图形化的掩模层、BARC层和SOC层的过程中，容易对间隔非掺杂区II的顶面和间隔掺杂区I的顶面氧化，形成第一氧化层115，且第一氧化层115的底面和间隔非掺杂区II之间的缺陷相对较多。本实施例中，先采用第一湿法刻蚀工艺去除第一氧化层，然后对所述间隔非掺杂区II的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层，之后将第二湿法刻蚀工艺刻蚀去除间隔非掺杂区II顶部的第二氧化层，这样去除第二氧化层之后，间隔非掺杂区II顶部的缺陷较少，后续容易去除间隔非掺杂区II。
参见图9，采用第一湿法刻蚀工艺去除第一氧化层。
所述第一湿法刻蚀工艺所采用的化学溶液包括氢氟酸(HF)溶液、磷酸 (H3PO4)溶液和硝酸(HNO3)溶液中至少一种。
采用第一湿法刻蚀工艺去除所述间隔材料层110顶部的第一氧化层。
但是，在采用第一湿法刻蚀工艺去除第一氧化层的过程中，执行所述第一湿法刻蚀工艺会导致间隔掺杂区I和间隔非掺杂区II的顶部产生空洞120。尤其是，第一氧化层的底面和间隔非掺杂区II之间的缺陷相对较多，因此第一湿法刻蚀工艺对间隔非掺杂区II顶面的刻蚀程度不均匀，容易导致间隔非掺杂区II的顶部产生空洞120。
参见图10，第一湿法刻蚀工艺之后，对所述间隔非掺杂区II的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层130。
本实施例中，为了降低形成有空洞120的间隔非掺杂区II顶部的去除难度，首先对间隔非掺杂区II的顶部表面执行氧化处理工艺。其中，所述氧化处理工艺包括臭氧氧化工艺、氧气氧化工艺或含氧退火工艺等。
本实施例中，所述第二氧化层的高度为10埃～20埃。
本实施例中，在对所述间隔非掺杂区II的顶部表面执行氧化处理的过程中，所述氧化处理工艺还作用于所述间隔掺杂区I的顶部表面，所述第二氧化层130还位于间隔掺杂区I的顶部表面。
参见图11，形成第二氧化层之后，采用第二湿法刻蚀工艺刻蚀去除间隔非掺杂区II顶部的第二氧化层。
所述第二湿法刻蚀工艺所采用的化学溶液包括氢氟酸溶液、磷酸溶液和硝酸溶液中至少一种。
由于刻蚀去除第二氧化层，使得在第一湿法刻蚀工艺中形成于间隔非掺杂区II的顶部的空洞120被一同去除，在后续沉积侧墙材料层中的过程中，侧墙材料层不会形成于所述空洞120中，因而不会出现由于空洞120内的侧墙材料层的阻挡而无法彻底去除所述间隔非掺杂区II的问题，进而可以避免残余间隔非掺杂区影响后续工艺过程的问题，提高所形成的半导体器件的性能。
本实施例中，所述第二湿法刻蚀工艺还去除了位于间隔掺杂区I的顶部表面的第二氧化层。
参见图12，去除第二氧化层之后，去除所述间隔掺杂区I。
本实施例中，去除所述间隔掺杂区I的工艺为干法刻蚀工艺。
在其他实施例中，所述间隔掺杂区I还可以在形成第二氧化层130之前去除。
参见图13，去除所述间隔掺杂区I之后，在所述间隔非掺杂区II的侧壁形成侧墙掩膜层140。
所述侧墙掩膜层140用作后续刻蚀所述待刻蚀层的刻蚀掩膜。
本实施例中，侧墙掩膜层140的材料为TiO2。
形成所述侧墙掩膜层140的步骤可以包括：在所述间隔非掺杂区II的顶部和侧壁及所述待刻蚀层100上形成侧墙材料层；回刻蚀所述侧墙材料层，去除所述间隔材料层110的顶部和所述待刻蚀层100上的侧墙材料层，形成位于所述间隔材料层110侧壁的侧墙掩膜层140。
形成所述侧墙材料层的工艺为沉积工艺，如化学气相沉积工艺或原子层沉积工艺等。
形成所述侧墙掩膜层140之后，还包括去除所述间隔非掺杂区II，并以侧墙掩膜层140为掩膜刻蚀所述待刻蚀层110的操作等，在此不再赘述。
本实施例中，去除所述间隔非掺杂区的工艺为湿法刻蚀工艺。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成间隔材料层；
在部分所述间隔材料层中形成间隔掺杂区，间隔掺杂区侧部的间隔材料层为间隔非掺杂区，所述间隔掺杂区和间隔非掺杂区的顶部表面具有第一氧化层；
采用第一湿法刻蚀工艺去除所述第一氧化层；
进行所述第一湿法刻蚀工艺之后，对所述间隔非掺杂区的顶部表面执行氧化处理，在间隔非掺杂区的顶部形成第二氧化层；
采用第二湿法刻蚀工艺刻蚀去除所述第二氧化层；
进行第一湿法刻蚀工艺之后，去除所述间隔掺杂区；
去除所述间隔掺杂区之后且进行所述第二湿法刻蚀工艺之后，在所述间隔非掺杂区的侧壁形成侧墙掩模层；
形成所述侧墙掩模层之后，去除所述间隔非掺杂区。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在部分所述间隔材料层中形成所述间隔掺杂区的工艺包括离子注入工艺。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，在部分所述间隔材料层中形成所述间隔掺杂区的步骤包括：在所述间隔材料层上形成图形化的掩模层，所述图形化的掩模层中具有掩模开口；对所述掩模开口底部的间隔材料层中注入掺杂离子，形成所述间隔掺杂区；注入掺杂离子之后，去除所述图形化的掩模层。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入工艺所注入的离子包括P型离子或N型离子。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一湿法刻蚀工艺采用的化学溶液包括氢氟酸溶液、磷酸溶液或硝酸溶液中的任一种或者任意几种的组合。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，执行氧化处理的工艺包括：臭氧氧化工艺、氧气氧化工艺或含氧退火工艺。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二湿法刻蚀工艺所采用的化学溶液包括氢氟酸溶液、磷酸溶液或硝酸溶液中的任一种或者任意几种的组合。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在对所述间隔非掺杂区的顶部表面执行氧化处理的过程中，所述氧化处理还作用于所述间隔掺杂区的顶部表面，所述第二氧化层还位于间隔掺杂区的顶部表面；所述第二湿法刻蚀工艺还去除了位于间隔掺杂区的顶部表面的第二氧化层；进行所述第二湿法刻蚀工艺之后，去除所述间隔掺杂区。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，在进行所述氧化处理之前，去除所述间隔掺杂区。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一氧化层的厚度为10埃～25埃。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，第二氧化层的高度为10埃～20埃。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述间隔材料层的材料为非晶硅。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述侧墙掩模层的步骤包括：
在所述间隔非掺杂区的侧壁和顶部、以及待刻蚀层上形成侧墙材料层；
回刻蚀所述侧墙材料层以形成所述侧墙掩模层。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：去除所述间隔非掺杂区之后，以所述侧墙掩模层为掩膜刻蚀所述待刻蚀层。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙层的材料包括TiO2。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除所述间隔非掺杂区的工艺为湿法刻蚀工艺。
CN202010301677.4A 2020-04-16 2020-04-16 半导体器件的形成方法 Pending CN113539968A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010301677.4A CN113539968A (zh) 2020-04-16 2020-04-16 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010301677.4A CN113539968A (zh) 2020-04-16 2020-04-16 半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN113539968A true CN113539968A (zh) 2021-10-22

Family

ID=78120239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010301677.4A Pending CN113539968A (zh) 2020-04-16 2020-04-16 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN113539968A (zh)

Similar Documents

Publication Publication Date Title
KR101879929B1 (ko) 반도체 디바이스 및 그 제조 방법
US6524931B1 (en) Method for forming a trench isolation structure in an integrated circuit
TWI591733B (zh) 半導體裝置及其形成方法
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
TW201724217A (zh) 半導體結構與其製造方法
TW202002301A (zh) 半導體結構形成方法
TWI420591B (zh) 半導體基板，半導體裝置及其製造方法
KR20190024517A (ko) 랩-어라운드형 에피택셜 구조 및 방법
CN108878361B (zh) 半导体器件及其制造方法
KR101809463B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100876779B1 (ko) 반도체 소자의 형성 방법
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
CN113539968A (zh) 半导体器件的形成方法
JP4082280B2 (ja) 半導体装置およびその製造方法
JP4902888B2 (ja) 半導体装置およびその製造方法
KR20050009482A (ko) 반도체 소자의 제조방법
KR100770499B1 (ko) 게이트 산화막 제조 방법
JP2005093530A (ja) 半導体装置の製造方法
JP2663946B2 (ja) 半導体装置の製造方法
CN109786337B (zh) 半导体结构及其形成方法
KR100680972B1 (ko) 트랜지스터 및 그의 형성방법
CN107799469B (zh) 半导体器件的形成方法
JP2005209836A (ja) 半導体装置の製造方法
KR100629694B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination