JP2008141070A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2008141070A
JP2008141070A JP2006327493A JP2006327493A JP2008141070A JP 2008141070 A JP2008141070 A JP 2008141070A JP 2006327493 A JP2006327493 A JP 2006327493A JP 2006327493 A JP2006327493 A JP 2006327493A JP 2008141070 A JP2008141070 A JP 2008141070A
Authority
JP
Japan
Prior art keywords
layer
metal layer
metal
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006327493A
Other languages
English (en)
Other versions
JP5214139B2 (ja
Inventor
Kentaro Kaneko
健太郎 金子
Kotaro Kotani
幸太郎 小谷
Junichi Nakamura
順一 中村
Kazuhiro Kobayashi
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006327493A priority Critical patent/JP5214139B2/ja
Priority to US11/987,617 priority patent/US8476536B2/en
Priority to KR1020070124500A priority patent/KR101436035B1/ko
Priority to CNA2007101959256A priority patent/CN101198213A/zh
Priority to EP07122244.2A priority patent/EP1930946B1/en
Priority to TW096146072A priority patent/TWI407852B/zh
Priority to EP12164665.7A priority patent/EP2479788B1/en
Publication of JP2008141070A publication Critical patent/JP2008141070A/ja
Application granted granted Critical
Publication of JP5214139B2 publication Critical patent/JP5214139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

【課題】配線基板から露出された金属層と、金属層とビアとの間に設けられ、ビアに含まれる金属が金属層に拡散することを防止する第１の金属層とを有するパッドを備えた配線基板及びその製造方法に関し、パッドとビアとの間の電気的接続信頼性を十分に確保することのできる配線基板及びその製造方法を提供する。
【解決手段】積層された複数の金属層よりなるパッド１２と、パッド１２と接続されるビア１３とを備えた配線基板１０であって、複数の金属層は、配線基板１０から露出された金属層２６と、金属層２６とビア１３との間に設けられ、ビア１３に含まれる金属が金属層２６に拡散することを防止する金属層２７とを有し、ビア１３と金属層２７との間に金属層２７よりも酸化されにくい金属層２８を設け、ビア１３を金属層２８と接続した。
【選択図】図１３

Description

本発明は、配線基板から露出された金属層と、金属層とビアとの間に設けられ、ビアに含まれる金属が金属層に拡散することを防止する第１の金属層とを有するパッドを備えた配線基板及びその製造方法に関する。
図１は、従来の配線基板の断面図である。
図１を参照するに、従来の配線基板１００は、樹脂層１０１，１０６，１１１と、パッド１０２と、ビア１０３，１０７，１１２と、配線１０４，１０８，１１３とを有する。配線基板１００は、コアレス基板である。
樹脂層１０１は、パッド１０２の上面及び側面を覆うように設けられている。樹脂層１０１は、パッド１０２の上面（具体的には、Ｎｉ層１１７の上面１１７Ａ）を露出する開口部１１５を有する。
パッド１０２は、Ａｕ層１１６と、Ｎｉ層１１７とを有する。Ａｕ層１１６は、樹脂層１０１に設けられている。Ａｕ層１１６の下面１１６Ａは、樹脂層１０１の下面１０１Ｂと略面一とされている。Ｎｉ層１１７は、Ａｕ層１１６上に設けられている。Ｎｉ層１１７の側面及び上面の一部は、樹脂層１０１に覆われている。Ｎｉ層１１７は、ビア１０３に含まれるＣｕがＡｕ層１１６に拡散することを防止する機能を有する。パッド１０２は、半導体チップ接続用パッド、或いは、外部接続端子として機能するパッドである。
ビア１０３は、開口部１１５に設けられている。ビア１０３は、開口部１１５を覆うシード層１２１と、シード層１２１上に設けられたＣｕ膜１２２とを有する。ビア１０３の下端部は、Ｎｉ層１１７と接続されている。
配線１０４は、ビア１０３の上端部から樹脂層１０１の上面１０１Ａに亘って設けられている。配線１０４は、ビア１０３と一体的に構成されており、樹脂層１０１の上面１０１Ａに設けられたシード層１２１と、ビア１０３及びシード層１２１上に設けられたＣｕ膜１２２とを有する。
樹脂層１０６は、配線１０４の一部を覆うように樹脂層１０１上に設けられている。樹脂層１０６は、配線１０４の上面の一部を露出する開口部１２４を有する。
ビア１０７は、開口部１２４に設けられている。ビア１０７は、開口部１２４を覆うシード層１２６と、シード層１２６上に設けられたＣｕ膜１２７とを有する。ビア１０７の下端部は、配線１０４と接続されている。
配線１０８は、ビア１０７の上端部から樹脂層１０６の上面１０６Ａに亘って設けられている。配線１０８は、ビア１０７と一体的に構成されている。配線１０８は、樹脂層１０６の上面１０６Ａに設けられたシード層１２６と、ビア１０７及びシード層１２６上に設けられたＣｕ膜１２７とを有する。
樹脂層１１１は、配線１０８の一部を覆うように樹脂層１０６上に設けられている。樹脂層１１１は、配線１０８の上面の一部を露出する開口部１３１を有する。
ビア１１２は、開口部１３１に設けられている。ビア１１２は、開口部１３１を覆うシード層１３３と、シード層１３３上に設けられたＣｕ膜１３４とを有する。ビア１１２の下端部は、配線１０８と接続されている。
配線１１３は、ビア１１２の上端部から樹脂層１１１の上面１１１Ａに亘って設けられている。配線１１３は、ビア１１２と一体的に構成されている。配線１１３は、樹脂層１１１の上面１１１Ａに設けられたシード層１３３と、ビア１１２及びシード層１３３上に設けられたＣｕ膜１３４とを有する。
図２〜図１２は、従来の配線基板の製造工程を示す図である。図２〜図１２において、図１に示す配線基板１００と同一構成部分には同一符号を付す。
始めに、図２に示す工程では、配線基板１００を形成する際の支持板となる金属板１３６を準備する。次いで、図３に示す工程では、金属板１３６上に開口部１３８Ａを有したレジスト膜１３８を形成する。
次いで、図４に示す工程では、金属板１３６を給電層とする電解めっき法により、開口部１３８Ａに露出された金属板１３６上にＡｕ層１１６とＮｉ層１１７とを順次積層させて、パッド１０２を形成する。
次いで、図５に示す工程では、図４に示すレジスト膜１３８を除去し、その後、金属板１３６及びパッド１０２上に、開口部１１５を有した樹脂層１０１を形成する。開口部１１５は、例えば、樹脂層１０１をレーザ加工して形成する。
次いで、図６に示す工程では、樹脂層１０１の上面１０１Ａと開口部１１５の側面及び底面とを覆うように、シード層１２１を形成する。次いで、図７に示す工程では、シード層１２１上に開口部１４１Ａを有したレジスト膜１４１を形成する。
次いで、図８に示す工程では、シード層１２１を給電層とする電解めっき法により、開口部１４１Ａに露出されたシード層１２１上にＣｕ膜１２２を形成する。これにより、開口部１１５にシード層１２１及びＣｕ膜１２２よりなるビア１０３が形成される。
次いで、図９に示す工程では、図８に示すレジスト膜１４１を除去する。次いで、図１０に示す工程では、エッチングにより、Ｃｕ膜１２２に覆われていないシード層１２１（図９参照）を除去する。これにより、配線１０４が形成される。
次いで、図１１に示す工程では、先に説明した図５〜図１０に示す工程と同様な処理を繰り返し行うことにより、金属板１３６上に、樹脂層１０６，１１１，ビア１０７，１１２、及び配線１０８，１１３を形成する。これにより、配線基板１００に相当する構造体が金属板１３６上に形成される。
次いで、図１２に示す工程では、図１１に示す金属板１３６をエッチングにより除去する。これにより、配線基板１００が製造される（例えば、特許文献１参照。）。
国際公開第２００３／０３９２１９号パンフレット
しかしながら、Ｎｉ層１１７は、酸化されやすいため、図５に示す構造体のＮｉ層１１７の上面には、Ｎｉの酸化物が形成されてしまう。そのため、酸化物が形成されたＮｉ層１１７とビア１０３とを接続させた場合、上記酸化物の影響により、パッド１０２とビア１０３との密着性が低下して、パッド１０２とビア１０３との間の電気的接続信頼性を十分に確保することができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、パッドとビアとの間の電気的接続信頼性を十分に確保することのできる配線基板及びその製造方法を提供することを目的とする。
本発明の一観点によれば、積層された複数の金属層よりなるパッドと、前記パッドと接続されるビアとを備えた配線基板であって、前記複数の金属層は、前記配線基板から露出された金属層と、前記金属層と前記ビアとの間に設けられ、前記ビアに含まれる金属が前記金属層に拡散することを防止する第１の金属層とを有し、前記ビアと前記第１の金属層との間に、前記第１の金属層よりも酸化されにくい第２の金属層を設け、前記ビアを前記第２の金属層と接続したことを特徴とする配線基板が提供される。
本発明によれば、ビアと第１の金属層との間に、第１の金属層よりも酸化されにくい第２の金属層を設けると共に、ビアを第２の金属層と接続することにより、ビアが第１の金属層と接続されることがなくなるため、パッドとビアとの間に酸化物が介在することがなくなる。これにより、パッドとビアとの密着性が向上するため、パッドとビアとの間の電気的接続信頼性を十分に確保することができる。
本発明の他の観点によれば、積層された複数の金属層よりなるパッドと、前記パッドと接続されるビアとを備えた配線基板の製造方法であって、前記複数の金属層は、前記配線基板から露出された金属層と、前記金属層と前記ビアとの間に設けられ、前記ビアに含まれる金属が前記金属層に拡散することを防止する第１の金属層と、前記ビアと前記第１の金属層との間に設けられ、前記第１の金属層よりも酸化されにくい第２の金属層を有しており、めっき法により、前記第１の金属層と前記第２の金属層とを連続して形成する第１及び第２の金属層形成工程と、前記第２の金属層上に前記ビアを形成するビア形成工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、めっき法により、第１の金属層と、第１の金属層よりも酸化されにくい第２の金属層とを連続して形成することにより、第１の金属層が酸化される時間がなくなるため、第１の金属層と第２の金属層との密着性を向上させることができる。
また、ビアと第１の金属層よりも酸化されにくい第２の金属層とを接続することにより、パッドとビアとの密着性が向上するため、パッドとビアとの間の電気的接続信頼性を十分に確保することができる。
本発明によれば、パッドとビアとの間の電気的接続信頼性を十分に確保することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図１３は、本発明の第１の実施の形態に係る配線基板の断面図である。
図１３を参照するに、第１の実施の形態の配線基板１０は、絶縁層１１，１６，２１と、パッド１２と、ビア１３，１７，２２と、配線１４，１８，２３とを有する。
絶縁層１１は、パッド１２の上面（具体的には、酸化されにくい金属層２８の上面）及び側面（具体的には、金属層２６〜２８の側面）を覆うように設けられている。絶縁層１１は、パッド１２の上面（具体的には、酸化されにくい金属層２８の上面）を露出する開口部２５を有する。絶縁層１１としては、例えば、ポリイミドやエポキシ等の樹脂層を用いることができる。
パッド１２は、金属層２６と、金属層２７（第１の金属層）と、金属層２７よりも酸化されにくい金属層２８（第２の金属層）とが順次積層された構成とされている。金属層２６は、絶縁層１１に設けられている。金属層２６の側面は、絶縁層１１に覆われている。金属層２６の下面２６Ａは、絶縁層１１の下面１１Ｂと略面一とされている。金属層２６の下面２６Ａは、絶縁層１１から露出されている。金属層２６としては、例えば、Ａｕ層、Ｓｎ層、及びＳｎＡｇ層（めっき法により形成されたＳｎとＡｇの合金）等を用いることができる。金属層２６としてＡｕ層を用いた場合、金属層２６の厚さは、例えば、０．１μｍとすることができる。
金属層２７は、金属層２６上に設けられている。金属層２７の側面は、絶縁層１１に覆われている。金属層２７は、ビア１３に含まれる金属（具体的には、Ｃｕ）が金属層２６に拡散することを防止するための層であり、酸化されやすい性質を有する。金属層２７は、金属の酸素１グラム原子当たりの酸化に伴う自由エネルギー変化量
Figure 2008141070
は、−３２kcalよりも小さい金属により構成されている。金属層２７としては、例えば、Ｎｉ層を用いることができる。Ｎｉの酸素１グラム原子当たりの酸化に伴う自由エネルギー変化量
Figure 2008141070
は、−４６．１kcalである。金属層２７としてＮｉ層を用いた場合、金属層２７の厚さは、例えば、１０μｍとすることができる。
金属層２８は、金属層２７よりも酸化されにくい金属層であり、金属層２７上に設けられている。金属層２８の側面及び上面の一部は、絶縁層１１に覆われている。金属層２８の上部は、ビア１３と接続されている。金属層２８としては、金属の酸素１グラム原子当たりの酸化に伴う自由エネルギー変化量
Figure 2008141070
が−３２kcalよりも大きい金属からなる金属層を用いることができる。このような金属層に適用可能な金属としては、例えば、
Figure 2008141070
等がある。酸化されにくい金属層２８としては、例えば、Ｃｕ層、Ａｇ層、Ａｕ層、及びＰｄ層等を用いることができる。金属層２８としてＣｕ層を用いた場合、金属層２８の厚さは、例えば、１０μｍとすることができる。なお、Ｃｕ層、Ａｇ層、Ａｕ層、及びＰｄ層のうち、少なくとも２つの層を積層させたものを金属層２８として用いてもよい。
このように、酸化されやすい金属層２７上に金属層２７よりも酸化されにくい金属層２８を設け、金属層２８とビア１３とを接続することにより、パッド１２とビア１３との間に酸化物が介在することがなくなる。これにより、パッド１２とビア１３との密着性が向上するため、パッド１２とビア１３との間の電気的接続信頼性を十分に確保することができる。
上記構成とされたパッド１２は、半導体チップ接続用パッド、或いは、外部接続端子として機能するパッドである。
ビア１３は、絶縁層１１に形成された開口部２５に設けられている。ビア１３の下端部は、パッド１２の構成要素の１つである金属層２８と接続されている。ビア１３は、シード層３１Ａと、Ｃｕ膜３２Ａとを有する。シード層３１Ａは、開口部２５の側面に対応する部分の絶縁層１１と、開口部２５に露出された部分の金属層２８の上面とを覆うように設けられている。シード層３１Ａは、電解めっき法によりＣｕ膜３２Ａを形成する際の給電層である。シード層３１Ａとしては、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成されたＣｕ層を用いることができる。Ｃｕ膜３２Ａは、シード層３１Ａが形成された開口部２５を充填するように設けられている。
配線１４は、ビア１３の上端部から絶縁層１１の上面１１Ａに亘って設けられている。配線１４は、ビア１３と接続されている。配線１４は、シード層３１Ｂと、Ｃｕ膜３２Ｂとを有する。シード層３１Ｂは、開口部２５の近傍に位置する絶縁層１１の上面１１Ａに設けられている。シード層３１Ｂは、電解めっき法によりＣｕ膜３２Ｂを形成する際の給電層である。シード層３１Ｂとしては、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成されたＣｕ層を用いることができる。
絶縁層１６は、配線１４の一部を覆うように、絶縁層１１の上面１１Ａに設けられている。絶縁層１６は、配線１４の上面の一部を露出する開口部３４を有する。絶縁層１６としては、例えば、ポリイミドやエポキシ等の樹脂層を用いることができる。
ビア１７は、絶縁層１６に形成された開口部３４に設けられている。ビア１７は、配線１４と接続されている。ビア１７は、シード層３６Ａと、Ｃｕ膜３７Ａとを有する。シード層３６Ａは、開口部３４の側面に対応する部分の絶縁層１６と、開口部３４に露出された部分の配線１４の上面とを覆うように設けられている。シード層３６Ａは、電解めっき法によりＣｕ膜３７Ａを形成する際の給電層である。シード層３６Ａとしては、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成されたＣｕ層を用いることができる。Ｃｕ膜３７Ａは、シード層３６Ａが形成された開口部３４を充填するように設けられている。
配線１８は、ビア１７の上端部から絶縁層１６の上面１６Ａに亘って設けられている。配線１８は、ビア１７と接続されている。配線１８は、シード層３６Ｂと、Ｃｕ膜３７Ｂとを有する。シード層３６Ｂは、開口部３４の近傍に位置する絶縁層１６の上面１６Ａに設けられている。シード層３６Ｂは、電解めっき法によりＣｕ膜３７Ｂを形成する際の給電層である。シード層３６Ｂとしては、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成されたＣｕ層を用いることができる。
絶縁層２１は、配線１８の一部を覆うように、絶縁層１６の上面１６Ａに設けられている。絶縁層２１は、配線１８の上面の一部を露出する開口部３９を有する。絶縁層２１としては、例えば、ポリイミドやエポキシ等の樹脂層を用いることができる。
ビア２２は、絶縁層２１に形成された開口部３９に設けられている。ビア２２は、配線１８と接続されている。ビア２２は、シード層４１Ａと、Ｃｕ膜４２Ａとを有する。シード層４１Ａは、開口部３９の側面に対応する部分の絶縁層２１と、開口部３９に露出された部分の配線１８の上面とを覆うように設けられている。シード層４１Ａは、電解めっき法によりＣｕ膜４２Ａを形成する際の給電層である。シード層４１Ａとしては、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成されたＣｕ層を用いることができる。Ｃｕ膜４２Ａは、シード層４１Ａが形成された開口部３９を充填するように設けられている。
配線２３は、ビア２２の上端部から絶縁層２１の上面２１Ａに亘って設けられている。配線２３は、ビア２２と接続されている。配線２３は、シード層４１Ｂと、Ｃｕ膜４２Ｂとを有する。シード層４１Ｂは、開口部３９の近傍に位置する絶縁層２１の上面２１Ａに設けられている。シード層４１Ｂは、電解めっき法によりＣｕ膜４２Ｂを形成する際の給電層である。シード層４１Ｂとしては、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成されたＣｕ層を用いることができる。
本実施の形態の配線基板によれば、酸化されやすい金属層２７上に金属層２７よりも酸化されにくい金属層２８を設け、ビア１３とパッド１２の構成要素である金属層２８とを接続することにより、ビア１３とパッド１２との間に酸化物が介在することがなくなるため、ビア１３とパッド１２との密着性が向上し、ビア１３とパッド１２との間の電気的接続信頼性を十分に確保することができる。
図１４〜図２４は、本発明の第１の実施の形態に係る配線基板の製造工程を示す図である。図１４〜図２４において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
図１４〜図２４を参照して、第１の実施の形態の配線基板１０の製造方法について説明する。始めに、図１４に示す工程では、配線基板１０を製造する際の支持板となる金属板４６を準備する。金属板４６としては、例えば、Ｃｕ板を用いることができる。金属板４６の厚さは、例えば、０．３ｍｍとすることができる。なお、金属板４６の代わりに金属箔を用いてもよい。
次いで、図１５に示す工程では、金属板４６上に開口部４７Ａを有したレジスト膜４７を形成する。開口部４７Ａは、パッド１２の形成領域に対応する部分の金属板４６の上面４６Ａを露出するように形成する。
次いで、図１６に示す工程では、金属板４６を給電層とする電解めっき法により、開口部４７Ａに露出された部分の金属板４６の上面４６Ａに、金属層２６と、酸化されやすい金属層２７と、金属層２７よりも酸化されにくい金属層２８とを連続して形成する（第１及び第２の金属層形成工程）。これにより、金属板４６上に金属膜２６〜２８からなるパッド１２が形成される。金属膜２６〜２８は、同一のめっき装置を用いて形成する。この場合、金属層２６を形成するためのめっき液が充填された第１のめっき槽と、金属層２７を形成するためのめっき液が充填された第２のめっき槽と、金属層２８を形成するためのめっき液が充填された第３のめっき槽とを備えためっき装置を用いるとよい。
このように、異なるめっき液が溜められた第１〜第３のめっき槽を有するめっき装置を用いて金属層２６〜２８を連続形成することにより、酸化されやすい金属層２７を形成後、直ぐに金属層２７上に金属層２７よりも酸化されにくい金属層２８を形成することが可能となる。これにより、金属層２７に酸化物が形成される時間がなくなるため、金属層２７と金属層２８との密着性を十分に確保することができる。
金属層２６としては、例えば、Ａｕ層、Ｓｎ層、及びＳｎＡｇ層（めっき法により形成されたＳｎとＡｇの合金）等を用いることができる。また、金属層２６としてＡｕ層を用いた場合、金属層２６の厚さは、例えば、０．１μｍとすることができる。
金属層２７は、金属の酸素１グラム原子当たりの酸化に伴う自由エネルギー変化量
Figure 2008141070
は、−３２kcalよりも小さい金属により構成されている。金属層２７としては、例えば、Ｎｉ層を用いることができる。Ｎｉの酸素１グラム原子当たりの酸化に伴う自由エネルギー変化量
Figure 2008141070
は、−４６．１kcalである。金属層２７の厚さは、例えば、１０μｍとすることができる。
ここでの酸化されにくい金属層２８とは、金属の酸素１グラム原子当たりの酸化に伴う自由エネルギー変化量
Figure 2008141070
が−３２kcalよりも大きい金属からなる金属層のことである。このような金属としては、
Figure 2008141070
等がある。金属層２８としては、例えば、Ｃｕ層、Ａｇ層、Ａｕ層、及びＰｄ層等を用いることができる。金属層２８としてＣｕ層を用いた場合、金属層２８の厚さは、例えば、１０μｍとすることができる。なお、Ｃｕ層、Ａｇ層、Ａｕ層、及びＰｄ層のうち、少なくとも２つの層を積層させたものを酸化されにくい金属層２８として用いてもよい。
次いで、図１７に示す工程では、図１６に示すレジスト膜４７を除去し、その後、金属板４６及びパッド１２上に、開口部２５を有した絶縁層１１を形成する。開口部２５は、絶縁層１１をレーザ加工して形成する。このとき、開口部２５は、金属層２８の上面を露出するように形成する。絶縁層１１としては、例えば、エポキシやポリイミド等の樹脂層を用いることができる。
次いで、図１８に示す工程では、開口部２５の側面に対応する部分の樹脂層１１の面、及び開口部２５に露出された部分の金属層２８の上面を覆うシード層３１Ａと、樹脂層１１の上面１１Ａを覆うシード層３１Ｂとを同時に形成する。シード層３１Ａ，３１Ｂは、例えば、スパッタ法、真空蒸着法、無電解めっき法等の方法により形成することができる。シード層３１Ａ，３１Ｂとしては、例えば、Ｃｕ層を用いることができる。シード層３１Ａ，３１Ｂの厚さは、例えば、３μｍとすることができる。
次いで、図１９に示す工程では、シード層３１Ｂ上に開口部４９Ａを有したレジスト膜４９を形成する。開口部４９Ａは、ビア１３及び配線１４の形成領域に対応する部分のシード層３１Ａ，３１Ｂを露出するように形成する。
次いで、図２０に示す工程では、シード層３１Ａ，３１Ｂを給電層とする電解めっき法により、開口部４９Ａに露出されたシード層３１Ａ，３１Ｂ上にＣｕ膜３２Ａ，３２Ｂを同時に形成する。これにより、開口部２５にシード層３１Ａ及びＣｕ膜３２Ａよりなるビア１３が形成される（ビア形成工程）。ビア１３は、金属層２７よりも酸化されにくい金属層２８と接続される。
このように、金属層２７よりも酸化されにくい金属層２８とビア１３とを接続することにより、パッド１２とビア１３との間に酸化物が介在することがなくなるため、パッド１２とビア１３との密着性が向上し、パッド１２とビア１３との間の電気的接続信頼性を十分に確保することができる。
次いで、図２１に示す工程では、図２０に示すレジスト膜４９を除去する。次いで、図２２に示す工程では、Ｃｕ膜３２Ｂに覆われていないシード層３１Ｂ（図２１参照）をエッチングにより除去する。これにより、シード層３１Ｂ及びＣｕ膜３２Ｂよりなる配線１４が形成される。
次いで、図２３に示す工程では、先に説明した図１７〜図２２に示す工程と同様な処理を繰り返し行うことにより、金属板４６上に、樹脂層１６，２１、ビア１７，２２、及び配線１８，２３を形成する。これにより、金属板４６上に、配線基板１０に相当する構造体が形成される。
次いで、図２４に示す工程では、図２３に示す金属板４６をエッチングにより除去する。これにより、配線基板１０が製造される。
本実施の形態の配線基板の製造方法によれば、パッドを構成する金属層２６、金属層２７、及び金属層２７よりも酸化されにくい金属層２８をめっき法により連続して形成することにより、金属層２７に酸化物が形成される時間がなくなるため、金属層２７と金属層２８との密着性を向上させることができる。
また、金属層２７よりも酸化されにくい金属層２８とビア１３とを接続することにより、パッド１２とビア１３との間に酸化物が介在することがなくなるため、パッド１２とビア１３との密着性が向上し、パッド１２とビア１３との間の電気的接続信頼性を十分に確保することができる。
なお、図１６に示す工程と図１７に示す工程との間に、金属層２８の上面を粗化する工程を設けてもよい。このように、金属層２８の上面を粗化処理することにより、パッド１２とビア１３の密着性を向上させることができる。上記粗化処理は、エッチング液により金属層２８の上面を荒らすことにより行うことができる。従来のパッド１０２（図１参照）ではパッド１０２の最上層に酸化されやすいＮｉ層１１７があるため、Ｎｉ層１１７を粗化処理した場合、Ｎｉ層１１７上に酸化膜が形成されてしまうが、本実施の形態の場合、酸化されにくい金属層２８を粗化処理することにより、金属層２８上に酸化膜が形成されることを防止できるため、パッド１２とビア１３の密着性を向上させることができる。
（第２の実施の形態）
図２５は、本発明の第２の実施の形態に係る配線基板の断面図である。図２５において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
図２５を参照するに、第２の実施の形態の配線基板６０は、第１の実施の形態の配線基板１０に設けられたパッド１２の代わりにパッド６１を設けた以外は、配線基板１０と同様に構成される。
パッド６１は、金属層２６と、金属層６３と、金属層２７と、金属層２７よりも酸化されにくい金属層２８とが順次積層された構成とされている。つまり、パッド６１は、第１の実施の形態で説明したパッド１２の金属層２６と金属層２７との間に、さらに金属層６３を設けた以外はパッド１２と同様に構成される。
金属層６３は、金属層２６の酸化を防止する機能を有した金属層である。金属層６３としては、例えば、Ｐｄ層を用いることができる。金属層６３の厚さは、例えば、０．１μｍとすることができる。
本実施の形態の配線基板によれば、金属層２６と酸化されやすい金属層２７との間に、金属層２６の酸化を防止する機能を有した金属層６３を設けることにより、金属層２６の酸化を抑制できる。また、本実施の形態の配線基板６０は、第１の実施の形態の配線基板１０と同様な効果を得ることができる。
また、本実施の形態の配線基板６０は、第１の実施の形態の配線基板１０と同様な手法により製造することができ、第１の実施の形態の配線基板１０の製造方法と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、配線基板から露出された金属層と、金属層とビアとの間に設けられ、ビアに含まれる金属が金属層に拡散することを防止する第１の金属層とを有するパッドを備えた配線基板及びその製造方法に適用できる。
従来の配線基板の断面図である。 従来の配線基板の製造工程を示す図（その１）である。 従来の配線基板の製造工程を示す図（その２）である。 従来の配線基板の製造工程を示す図（その３）である。 従来の配線基板の製造工程を示す図（その４）である。 従来の配線基板の製造工程を示す図（その５）である。 従来の配線基板の製造工程を示す図（その６）である。 従来の配線基板の製造工程を示す図（その７）である。 従来の配線基板の製造工程を示す図（その８）である。 従来の配線基板の製造工程を示す図（その９）である。 従来の配線基板の製造工程を示す図（その１０）である。 従来の配線基板の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る配線基板の断面図である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る配線基板の断面図である。
符号の説明
１０，６０ 配線基板
１１，１６，２１ 絶縁層
１１Ａ，１６Ａ，２１Ａ，４６Ａ 上面
１１Ｂ，２６Ａ 下面
１２，６１ パッド
１３，１７，２２ ビア
１４，１８，２３ 配線
２５，３４，３９，４７Ａ，４９Ａ 開口部
２６〜２８，６３ 金属層
３１Ａ，３１Ｂ，３６Ａ，３６Ｂ，４１Ａ，４１Ｂ シード層
３２Ａ，３２Ｂ，３７Ａ，３７Ｂ，４２Ａ，４２Ｂ Ｃｕ膜
４６ 金属板
４７，４９ レジスト膜

Claims (4)

  1. 積層された複数の金属層よりなるパッドと、前記パッドと接続されるビアとを備えた配線基板であって、
    前記複数の金属層は、前記配線基板から露出された金属層と、前記金属層と前記ビアとの間に設けられ、前記ビアに含まれる金属が前記金属層に拡散することを防止する第１の金属層とを有し、
    前記ビアと前記第１の金属層との間に、前記第１の金属層よりも酸化されにくい第２の金属層を設け、前記ビアを前記第２の金属層と接続したことを特徴とする配線基板。
  2. 前記第２の金属層は、Ｃｕ層、Ａｇ層、Ａｕ層、及びＰｄ層のうちの少なくとも１つの層からなることを特徴とする請求項１記載の配線基板。
  3. 積層された複数の金属層よりなるパッドと、前記パッドと接続されるビアとを備えた配線基板の製造方法であって、
    前記複数の金属層は、前記配線基板から露出された金属層と、前記金属層と前記ビアとの間に設けられ、前記ビアに含まれる金属が前記金属層に拡散することを防止する第１の金属層と、前記ビアと前記第１の金属層との間に設けられ、前記第１の金属層よりも酸化されにくい第２の金属層を有しており、
    めっき法により、前記第１の金属層と前記第２の金属層とを連続して形成する第１及び第２の金属層形成工程と、
    前記第２の金属層上に前記ビアを形成するビア形成工程と、を含むことを特徴とする配線基板の製造方法。
  4. 前記第２の金属層は、Ｃｕ層、Ａｇ層、Ａｕ層、及びＰｄ層のうちの少なくとも１つの層からなることを特徴とする請求項３記載の配線基板の製造方法。
JP2006327493A 2006-12-04 2006-12-04 配線基板及びその製造方法 Active JP5214139B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006327493A JP5214139B2 (ja) 2006-12-04 2006-12-04 配線基板及びその製造方法
KR1020070124500A KR101436035B1 (ko) 2006-12-04 2007-12-03 배선 기판 및 그 제조방법
US11/987,617 US8476536B2 (en) 2006-12-04 2007-12-03 Wiring substrate and method for manufacturing the same
EP07122244.2A EP1930946B1 (en) 2006-12-04 2007-12-04 Method for manufacturing wiring substrate
CNA2007101959256A CN101198213A (zh) 2006-12-04 2007-12-04 布线基板以及制造布线基板的方法
TW096146072A TWI407852B (zh) 2006-12-04 2007-12-04 佈線基板及其製造方法
EP12164665.7A EP2479788B1 (en) 2006-12-04 2007-12-04 Wiring substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327493A JP5214139B2 (ja) 2006-12-04 2006-12-04 配線基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012093164A Division JP2012138632A (ja) 2012-04-16 2012-04-16 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008141070A true JP2008141070A (ja) 2008-06-19
JP5214139B2 JP5214139B2 (ja) 2013-06-19

Family

ID=39273240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327493A Active JP5214139B2 (ja) 2006-12-04 2006-12-04 配線基板及びその製造方法

Country Status (6)

Country Link
US (1) US8476536B2 (ja)
EP (2) EP1930946B1 (ja)
JP (1) JP5214139B2 (ja)
KR (1) KR101436035B1 (ja)
CN (1) CN101198213A (ja)
TW (1) TWI407852B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074576A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012248891A (ja) * 2012-09-03 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8399779B2 (en) 2008-09-12 2013-03-19 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
JP2013102248A (ja) * 2013-03-08 2013-05-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体パッケージの製造方法
JP2021019184A (ja) * 2019-07-17 2021-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
US20210358684A1 (en) * 2020-05-18 2021-11-18 Samsung Electro-Mechanics Co., Ltd. Coil component

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881303B1 (ko) * 2005-11-02 2009-02-03 이비덴 가부시키가이샤 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5355504B2 (ja) * 2009-07-30 2013-11-27 株式会社東芝 半導体装置の製造方法および半導体装置
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5800674B2 (ja) * 2011-10-25 2015-10-28 日本特殊陶業株式会社 配線基板及びその製造方法
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20140030918A (ko) * 2012-09-04 2014-03-12 삼성전기주식회사 인쇄회로기판
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9653419B2 (en) * 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
US10115579B2 (en) * 2016-11-30 2018-10-30 Asm Technology Singapore Pte Ltd Method for manufacturing wafer-level semiconductor packages
TWI633822B (zh) * 2017-05-08 2018-08-21 欣興電子股份有限公司 線路板單元與其製作方法
WO2019066977A1 (en) 2017-09-29 2019-04-04 Intel Corporation FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES
CN109712897B (zh) * 2017-10-26 2020-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN111343802B (zh) * 2018-12-19 2022-02-22 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
JP2003179358A (ja) * 2002-10-28 2003-06-27 Ibiden Co Ltd フィルビア構造を有する多層プリント配線板
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JP2004300570A (ja) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd 配線基板
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
EP1811825A1 (en) * 1998-02-26 2007-07-25 Ibiden Co., Ltd. Multilayer printed wiring board with filled viaholes
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
EP1814154A1 (en) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
JP3664720B2 (ja) 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
TWI263704B (en) * 2003-03-18 2006-10-11 Ngk Spark Plug Co Wiring board
US7179738B2 (en) 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
JP4781718B2 (ja) 2005-05-27 2011-09-28 富士重工業株式会社 バッテリ固定構造
JP2007035734A (ja) * 2005-07-25 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
JP2003179358A (ja) * 2002-10-28 2003-06-27 Ibiden Co Ltd フィルビア構造を有する多層プリント配線板
JP2004300570A (ja) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd 配線基板
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399779B2 (en) 2008-09-12 2013-03-19 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
US9024207B2 (en) 2008-09-12 2015-05-05 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring board having pads highly resistant to peeling
JP2012074576A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012248891A (ja) * 2012-09-03 2012-12-13 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013102248A (ja) * 2013-03-08 2013-05-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体パッケージの製造方法
JP2021019184A (ja) * 2019-07-17 2021-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． コイル部品
US11443894B2 (en) 2019-07-17 2022-09-13 Samsung Electro-Mechanics Co., Ltd. Coil component
US20210358684A1 (en) * 2020-05-18 2021-11-18 Samsung Electro-Mechanics Co., Ltd. Coil component
US11676759B2 (en) * 2020-05-18 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
EP2479788A2 (en) 2012-07-25
EP2479788B1 (en) 2017-05-03
KR101436035B1 (ko) 2014-09-01
CN101198213A (zh) 2008-06-11
EP2479788A3 (en) 2015-02-25
TWI407852B (zh) 2013-09-01
EP1930946A3 (en) 2009-09-09
US20080149383A1 (en) 2008-06-26
US8476536B2 (en) 2013-07-02
KR20080051093A (ko) 2008-06-10
TW200833201A (en) 2008-08-01
EP1930946B1 (en) 2017-01-25
EP1930946A2 (en) 2008-06-11
JP5214139B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5214139B2 (ja) 配線基板及びその製造方法
JP6381750B2 (ja) 配線基板、半導体装置
JP5203108B2 (ja) 配線基板及びその製造方法
TW201028065A (en) Semiconductor device and method for manufacturing the same
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
JP2006339186A (ja) 配線基板およびその製造方法
JP2009182118A (ja) 配線基板の製造方法
JP4975581B2 (ja) 配線基板及びその製造方法
JP4547164B2 (ja) 配線基板の製造方法
JP2012138632A (ja) 配線基板及びその製造方法
JP2009188324A (ja) 配線基板及びその製造方法
JP2007194472A (ja) 薄膜キャパシタの製造方法
JP2018060922A (ja) 配線基板及びその製造方法、半導体パッケージ
JP4730072B2 (ja) 回路基板の製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP6676370B2 (ja) 配線基板及び配線基板の製造方法
JP7379893B2 (ja) 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
JP5493020B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP5222663B2 (ja) 配線基板及び半導体パッケージ
JP2010283189A (ja) 配線基板及びその製造方法
JP2012069691A (ja) 半導体装置とその製造方法
JP2008034633A (ja) 半導体装置およびその製造方法
JP2005317584A (ja) 薄膜基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5214139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3