CN109712897B - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN109712897B CN109712897B CN201711014365.XA CN201711014365A CN109712897B CN 109712897 B CN109712897 B CN 109712897B CN 201711014365 A CN201711014365 A CN 201711014365A CN 109712897 B CN109712897 B CN 109712897B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- semiconductor device
- pad
- bonding pad
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Abstract
本发明提供一种半导体器件及其制作方法、电子装置,该制作方法包括:提供半导体衬底,在所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘;对所述焊盘进行表面处理,以使所述焊盘形成粗糙表面;通过电镀形成铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分;其中,所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。该制作方法可以避免电镀形成的铜柱存在高度差,进而避免后续锡银回流时发生锡银从铜柱流下来导致形成变形的凸块的缺陷。该半导体器件和电子装置具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着便携式及高性能微电子产品向短、小、轻、薄化方向发展,传统打线方式(WireBonding)作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求,取而代之的凸块封装,特别是铜柱(Cu Pillar)凸块封装成为半导体封装的主流趋势。铜柱的设计也在朝着高度集成的方向发展,一个铜柱同时可能要串联两个或更多个焊盘(pad)。然而,在焊盘和凸块的制作中钝化层仍然是必不可少的,用以保护器件或用作阻挡层,由此带来的问题是,一个凸块在焊盘区域的部分高度较低,而在其它在钝化层之上的部分则高出焊盘区域的部分5~7微米,造成同一个铜柱有高度差,对电镀造成巨大挑战。例如,在铜柱横跨钝化层上的两个焊盘开口时,电镀后铜柱存在两个凹陷,这使得后续锡银回流环节存在一定几率发生锡银流下来的情况(solder drop),形成变形的凸块。针对这种情况,目前芯片制作厂并没有很好的方法避免,要么通知客户改设计,用RDL层把凸块位置调整到没有凹陷的地方,但一般客户不愿增加一层RDL,因为成本会多出20~30美金一片晶圆;要么使用速度非常慢的镀铜技术,用牺牲产量的方式覆盖,但这种方法产品会变成基本工艺(baseline)的30%甚至更低,变相拉升了成本。
因此有必要提出一种半导体器件及其制作方法、电子装置,以至少部分解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明提出一种半导体器件及其制作方法,可以避免电镀形成的铜柱存在高度差,进而避免后续锡银回流时发生锡银从铜柱流下来导致形成变形的凸块的缺陷。
为了克服目前存在的问题,本发明一方面提供一种半导体器件的制作方法,包括:
提供半导体衬底,在所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘;
对所述焊盘进行表面处理,以使所述焊盘形成粗糙表面;
通过电镀形成铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分;
其中,所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。
可选地,对所述焊盘进行表面处理包括:等离子体干法刻蚀所述焊盘表面。
可选地,对所述焊盘进行表面处理包括:湿法刻蚀所述焊盘表面。
可选地,通过电镀形成铜柱包括:
形成第二钝化层,所述第二钝化层覆盖所述第一开口的侧壁和所述第一钝化层的表面;
在所述第二钝化层上形成图形化的掩膜层,所述图形化的掩膜层具有暴露所述焊盘的第二开口;
以所述图形化的掩膜层为掩膜通过电镀工艺沉积金属铜以形成所述铜柱。
可选地,在所述电镀工艺中所使用的电镀液的加速剂的浓度为10ml/L~15ml/L。
可选地,在所述第二钝化层上形成图形化的掩膜层之前,还包括:
在所述焊盘和所述第二钝化层的表面形成种子层。
可选地,还包括:
在所述铜柱上形成锡银焊球;
执行回流工艺,以使所述锡银焊球形成稳定合金。
可选地,所述第二钝化层为聚酰亚胺层。
根据本发明的半导体器件的制作方法,通过对焊盘进行表面处理,使得焊盘表面粗糙,这样后续电镀形成铜柱时,焊盘区域的部分沉积速率快,钝化层区域的部分沉积速率相对慢,使得最终形成的铜柱各部分不存在高度差,从而避免后续锡银回流时发生锡银从铜柱流下来导致形成变形的凸块的缺陷。
本发明另一方面提供一种半导体器件,该半导体器件包括:半导体衬底,在所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘,所述焊盘具有粗糙表面;
铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分,所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。
可选地,还包括:第二钝化层,所述二钝化层覆盖所述第一开口的侧壁和所述第一钝化层的表面,所述铜柱包括位于所述焊盘之上的部分和位于所述第二钝化层表面的部分。
根据本发明的半导体器件,由于焊盘表面粗糙,这样其上形成的铜柱不存在高度差,从而避免了焊球掉落的缺陷。
本发明再一方面提供一种电子装置,其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置,由于具有上述半导体器件,因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A~图1E示出一种半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图;
图2示出根据本发明一实施方式的半导体器件的制作方法的步骤流程图;
图3A~图3F示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图;
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
图1A~图1E示出一种半导体器件的制作方法,用于制作用于封装的铜柱凸块,该制作方法包括:
首先,如图1A所示,提供半导体衬底(未示出)在半导体衬底上形成第一钝化层100,第一钝化层100具有第一开口101,在第一开口的底部形成有焊盘102。所述第一钝化层100例如为氧化层,所述焊盘102例如铝焊盘。.
接着,如图1B所示,形成第二钝化层103,所述第二钝化层103覆盖所述第一开口101的侧壁和所述第一钝化层100的表面。所述第二钝化层103例如为聚酰亚胺层或PBO层。
接着,如图1C所示,在所述焊盘102和所述第二钝化层103表面上形成种子层104。所述种子层104例如为铜种子层,其示例性地通过溅射法形成。
接着,如图1D所示,形成图形化的光刻胶层105,所述图形化的光刻胶层105用于定义拟形成的铜柱的位置和形状,所述图形化的光刻胶层105具有暴露所述焊盘102的第二开口106。
最后,如图1E所示,以所述图形化的光刻胶层105为掩膜,通过电镀工艺沉积金属铜,从而形成铜柱107。
在上述铜柱107的制作过程中,由于第一钝化层100和第二钝化层103的存在,导致焊盘处于凹陷位置,如前所述这样后续的形成铜柱位于焊盘区域的部分高度角度,位于钝化层之上的部分较高,二者存在高度差,使得铜柱表面存在凹陷,当铜柱横跨两个或更多焊盘时,则其上会存在两个或更多凹陷,这使得当在铜柱上电镀锡银焊球后,在进行回流成型时容易出现锡银从铜柱流下来形成变形的凸块的情况。本发明基于此提出一种半导体器件及其制作方法,以至少部分解决该技术问题。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
本发明的一方面提出一种半导体器件的制作方法,用于制作铜柱凸块,如图2所示,该制作方法包括:
步骤201,提供半导体衬底,所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘;
步骤202,对所述焊盘进行表面处理,以使所述焊盘形成粗糙表面;
步骤203,通过电镀形成铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分,所述铜柱的位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。
根据本发明的半导体器件的制作方法,通过对焊盘进行表面处理,使得焊盘表面粗糙,这样后续电镀形成铜柱时,焊盘区域的部分沉积速率快,钝化层区域的部分沉积速率相对慢,使得最终形成的铜柱各部分不存在高度差,从而避免后续锡银回流时发生锡银从铜柱流下来导致形成变形的凸块的缺陷。
下面结合图3A~图3F对根据本发明一实施方式的半导体器件的制作方法做详细描述。
首先,如图3A所示,提供半导体衬底(未示出),在半导体衬底上形成第一钝化层300,第一钝化层300具有第一开口301,在第一开口的底部形成有焊盘302。
其中,半导体衬底可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件,例如NMOS和/或PMOS等。同样,半导体衬底中还可以形成有导电构件,导电构件可以是晶体管的栅极、源极或漏极,也可以是与晶体管电连接的金属互连结构,等等。
第一钝化层300可以采用各种绝缘材料制作,例如氧化物、氮化物、氮氧化物等,示例性地,第一钝化层300例如为氧化物,例如为氧化硅。第一钝化层300可以通过诸如PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法制作,并且通过本领域常用的光刻、刻蚀方法形成第一开就301,第一开口301用于定义焊盘302的位置和形状。
焊盘302例如为铝焊盘,其通过本领域常用的铝沉积、刻蚀形成,在此不再赘述。
接着,如图3B所示,对焊盘302进行表面处理以使焊盘形成粗糙表面。
示例性地,通过等离子体干法刻蚀焊盘302表面,以使其表面粗糙,并且示例性地,使用氩等离子体进行所述干法刻蚀,氩等离子的刻蚀时间为200秒
示例性地,湿法刻蚀焊盘302表面,以使其表面粗糙,并且示例性地,当焊盘为铝焊盘时,使用铝刻蚀液进行所述湿法刻蚀,铝刻蚀液湿法刻蚀的时间为5秒。
应当明白,当焊盘采用其它材料制作时,可以采用对应的刻蚀液进行湿法刻蚀,以使其粗糙表面,并且对焊盘302进行表面处理的方法不限于上述两种方法。
需要说明书的,在本发明中将具有粗糙表面的焊盘表示为302A,以示区别。
接着,如图3C所示,形成第二钝化层303,所述第二钝化层303覆盖所述第一开口301的侧壁和所述第一钝化层300的表面。
示例性地,所述第二钝化层303例如为聚酰亚胺层或PBO层。第二钝化层303通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)、旋涂方法等方法沉积,并且当完成第二钝化层303的沉积之后,通过合适湿法或干法刻蚀工艺去除位于焊盘表面的部分,以形成图示的第二钝化层,也即形成覆盖所述第一开口301的侧壁和所述第一钝化层300的表面的第二钝化层303。
接着,如图3D所示,在所述焊盘302A和所述第二钝化层303的表面上形成种子层304。
所述种子层304例如为铜种子层,其示例性地通过溅射法形成。
接着,如图3E所示,形成图形化的掩膜层305,所述图形化的掩膜层305具有暴露所述焊盘302A的第二开口306。
掩膜层305可以采用合适的材料,例如氧化物、氮化物或光阻材料。示例性地,在本发明中掩膜层305采用光刻胶层,其可以通过本领域常用光刻工艺形成,其例如包括涂覆、曝光、显影等步骤,在此不再赘述。图形化的掩膜层305用于定义拟形成的铜柱(Cu Pillar)的位置和形状,其位于焊盘302A所在区域,并且包括部分第二钝化层的区域。
最后,如图3F所示,以所述图形化的掩膜层305为掩膜,通过电镀工艺沉积金属铜,从而形成铜柱307。
示例性地,通过合适的铜电镀液通过电镀工艺,以图形化的掩膜层305为掩膜,在第二开口306中形成铜柱307,并且如图3E所示,由于焊盘302A表面粗糙,因此当通过电镀沉积铜时,在焊盘302A区域的沉积速率较快,而在第二钝化层303区域的部分沉积速率相对较慢,使得最终形成的铜柱307消除了由于焊盘302A处于凹陷位置导致的高度差,也即铜柱307表面没有凹陷,这样使得后续在铜柱307上电镀锡银后进行回流时可以避免锡银从铜柱流下来而形成变形的凸块。
示例性地,在本发明中当通过电镀工艺沉积金属铜时,所使用的电镀液的加速剂的浓度由基本工艺的5~15ml/L调整为10ml/L~15ml/L,以维持基本工艺的电镀沉积速度(即不改变菜单(recipe))。
应当理解的是,当完成铜柱的制作之后,还可以包括图形化光刻胶层305的去除步骤,其可以通过合适的光刻胶去除实际或灰化方法去除。
至此,完成了根据本发明一实施方式的方法实施的工艺步骤,可以理解的是,本实施方式半导体器件制作方法不仅包括上述步骤,在上述步骤之前、之中或之后还可包括其他需要的步骤,比如还可以包括在所述铜柱上形成锡银焊球;以及执行回流工艺以使所述锡银焊球形成稳定合金的步骤,其都包括在本实施制作方法的范围内。
本发明的另一个方面提供一种半导体器件,如图3F所示,该半导体器件包括:半导体衬底,所述半导体衬底上形成有第一钝化层300,所述第一钝化层300具有第一开口,在所述第一开口的底部形成有焊盘302A,所述焊盘302A具有粗糙表面;在所述第一钝化层300的表面和所述第一开口的侧壁上形成有第二钝化层303,在所述第二钝化层303和焊盘302A的表面形成有种子层304,在所述种子层之上形成有铜柱307,所述铜柱307包括位于所述焊盘302A之上的部分和位于所述第二钝化层303之上的部分。
根据本发明的半导体器件,由于焊盘表面粗糙,这样其上形成的铜柱不存在高度差,从而避免了焊球掉落的缺陷。
本发明的再一个方面提供一种电子装置,包括半导体器件以及与所述半导体器件相连的电子组件。其中,该半导体器件包括:半导体衬底,所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘,所述焊盘具有粗糙表面;铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分。
其中,半导体衬底可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件,例如NMOS和/或PMOS等。同样,半导体衬底中还可以形成有导电构件,导电构件可以是晶体管的栅极、源极或漏极,也可以是与晶体管电连接的金属互连结构,等等。在本实施例中,半导体衬底的构成材料选用单晶硅。
其中,该电子组件,可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括该半导体器件的中间产品。
其中,图4示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
根据本发明的电子装置,由于所包含的半导体器件的焊盘表面粗糙,这样其上形成的铜柱不存在高度差,从而避免了焊球掉落的缺陷。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制作方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘;
对所述焊盘进行表面处理,以使所述焊盘形成粗糙表面;
通过电镀形成铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分;其中,形成所述铜柱时位于所述粗糙表面的部分的沉积速率较位于所述第一钝化层之上的部分的沉积速率快,从而使所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。
2.根据权利要求1所述的半导体器件的制作方法,其特征在于,对所述焊盘进行表面处理包括:
等离子体干法刻蚀所述焊盘表面。
3.根据权利要求1所述的半导体器件的制作方法,其特征在于,对所述焊盘进行表面处理包括:
湿法刻蚀所述焊盘表面。
4.根据权利要求1所述的半导体器件的制作方法,其特征在于,通过电镀形成铜柱包括:
形成第二钝化层,所述第二钝化层覆盖所述第一开口的侧壁和所述第一钝化层的表面;
在所述第二钝化层上形成图形化的掩膜层,所述图形化的掩膜层具有暴露所述焊盘的第二开口;
以所述图形化的掩膜层为掩膜通过电镀工艺沉积金属铜以形成所述铜柱。
5.根据权利要求4所述的半导体器件的制作方法,其特征在于,在所述电镀工艺中所使用的电镀液的加速剂的浓度为10ml/L~15ml/L。
6.根据权利要求4所述的半导体器件的制作方法,其特征在于,在所述第二钝化层上形成图形化的掩膜层之前,还包括:
在所述焊盘和所述第二钝化层的表面形成种子层。
7.根据权利要求1-6中的任意一项所述的半导体器件的制作方法,其特征在于,还包括:
在所述铜柱上形成锡银焊球;
执行回流工艺,以使所述锡银焊球形成稳定合金。
8.根据权利要求4所述的半导体器件的制作方法,其特征在于,所述第二钝化层为聚酰亚胺层。
9.一种半导体器件,其特征在于,包括:
半导体衬底,在所述半导体衬底上形成有第一钝化层,所述第一钝化层具有第一开口,在所述第一开口的底部形成有焊盘,所述焊盘具有粗糙表面;
铜柱,所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分,其中,所述粗糙表面使形成所述铜柱时位于所述粗糙表面的部分的沉积速率较位于所述第一钝化层之上的部分的沉积速率快,从而使所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。
10.根据权利要求9所述的半导体器件,其特征在于,还包括:
第二钝化层,所述第 二钝化层覆盖所述第一开口的侧壁和所述第一钝化层的表面,所述铜柱包括位于所述焊盘之上的部分和位于所述第二钝化层表面的部分。
11.一种电子装置,其特征在于,包括如权利要求9或10所述的半导体器件以及与所述半导体器件连接的电子组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711014365.XA CN109712897B (zh) | 2017-10-26 | 2017-10-26 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711014365.XA CN109712897B (zh) | 2017-10-26 | 2017-10-26 | 一种半导体器件及其制作方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109712897A CN109712897A (zh) | 2019-05-03 |
CN109712897B true CN109712897B (zh) | 2020-12-18 |
Family
ID=66253538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711014365.XA Active CN109712897B (zh) | 2017-10-26 | 2017-10-26 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109712897B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1862771A (zh) * | 2005-05-10 | 2006-11-15 | 义隆电子股份有限公司 | 凸块制作工艺及结构 |
CN101198213A (zh) * | 2006-12-04 | 2008-06-11 | 新光电气工业株式会社 | 布线基板以及制造布线基板的方法 |
CN101312130A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 蚀刻铝垫层的方法及凸点的形成方法 |
CN102290379A (zh) * | 2010-06-18 | 2011-12-21 | 台湾积体电路制造股份有限公司 | 半导体结构及半导体装置的制造方法 |
CN102903690A (zh) * | 2011-07-29 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 在半导体器件和封装组件中的凸块结构 |
CN103915374A (zh) * | 2013-01-09 | 2014-07-09 | 台湾积体电路制造股份有限公司 | 钝化后互连结构及其形成方法 |
TW201626539A (zh) * | 2014-10-15 | 2016-07-16 | 台灣積體電路製造股份有限公司 | 半導體封裝結構及其製備方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469386B1 (en) * | 1999-10-01 | 2002-10-22 | Samsung Aerospace Industries, Ltd. | Lead frame and method for plating the same |
JP3761461B2 (ja) * | 2001-12-13 | 2006-03-29 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4468191B2 (ja) * | 2005-01-27 | 2010-05-26 | 株式会社日立製作所 | 金属構造体及びその製造方法 |
CN102877099B (zh) * | 2012-06-12 | 2015-01-07 | 浙江吉利汽车研究院有限公司杭州分公司 | 一种提高基层结合力的复合镀膜工艺 |
CN105648488A (zh) * | 2014-11-14 | 2016-06-08 | 重庆春顾机械制造有限公司 | 一种电镀铅锡工艺 |
CN107234132B (zh) * | 2016-03-28 | 2019-09-20 | 宝山钢铁股份有限公司 | 高耐蚀性二次冷轧镀铬钢板的生产方法 |
-
2017
- 2017-10-26 CN CN201711014365.XA patent/CN109712897B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1862771A (zh) * | 2005-05-10 | 2006-11-15 | 义隆电子股份有限公司 | 凸块制作工艺及结构 |
CN101198213A (zh) * | 2006-12-04 | 2008-06-11 | 新光电气工业株式会社 | 布线基板以及制造布线基板的方法 |
CN101312130A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 蚀刻铝垫层的方法及凸点的形成方法 |
CN102290379A (zh) * | 2010-06-18 | 2011-12-21 | 台湾积体电路制造股份有限公司 | 半导体结构及半导体装置的制造方法 |
CN102903690A (zh) * | 2011-07-29 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 在半导体器件和封装组件中的凸块结构 |
CN103915374A (zh) * | 2013-01-09 | 2014-07-09 | 台湾积体电路制造股份有限公司 | 钝化后互连结构及其形成方法 |
TW201626539A (zh) * | 2014-10-15 | 2016-07-16 | 台灣積體電路製造股份有限公司 | 半導體封裝結構及其製備方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109712897A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11469202B2 (en) | Semiconductor device | |
US9449906B2 (en) | Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs | |
US20210151400A1 (en) | Collars for under-bump metal structures and associated systems and methods | |
US10546779B2 (en) | Through substrate via (TSV) and method therefor | |
US11107758B2 (en) | Fan-out package structure and method | |
TW201605012A (zh) | 具有再分配線的堆疊式集成電路 | |
US8877559B2 (en) | Through-silicon via with sidewall air gap | |
TWI552292B (zh) | 包含銅柱結構之積體電路及其製造方法 | |
US20160027665A1 (en) | Device and method for improving rf performance | |
TW202131471A (zh) | 半導體裝置及其形成方法 | |
US9466554B2 (en) | Integrated device comprising via with side barrier layer traversing encapsulation layer | |
CN107305840B (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN107919342B (zh) | 形成再分布焊盘的方法、半导体器件及电子装置 | |
CN109712897B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN108346618B (zh) | 半导体器件及其制作方法、电子装置 | |
US11621238B2 (en) | Semiconductor device with redistribution pattern and method for fabricating the same | |
US9875982B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20240027849A (ko) | 캐비티를 갖는 필라 인터커넥트를 포함하는 집적 디바이스 | |
CN108695289B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN108288590B (zh) | 凸块封装方法 | |
CN109727865B (zh) | 一种半导体器件及其制作方法、电子装置 | |
TW201731056A (zh) | 介電緩衝層 | |
US9570430B2 (en) | Articles including bonded metal structures and methods of preparing the same | |
WO2018063405A1 (en) | Microelectronic devices and methods for enhancing interconnect reliability performance using an in-situ nickel barrier layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |