CN109727865B - 一种半导体器件及其制作方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成有氧化层和位于氧化层之上的第一导电层；形成覆盖所述第一导电层和氧化层的第一绝缘层；在所述第一导电层侧壁上的所述第一绝缘层上形成间隙壁，以覆盖所述第一导电层侧壁上的所述第一绝缘层下方的底切区域；在所述第一绝缘层之上形成第二导电层。该制作方法可以克服目前的高压器件中第二多晶硅层存在桥接的问题。该半导体器件和电子装置具有类似的优点。

Description

一种半导体器件及其制作方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

在集成电路制造中不仅涉及常规低的MOS器件，还会涉及各种高压MOS器件，以应用于高压场景中。目前开发出的一种高压器件产品采用交叉状的双层多晶硅来实现耐高压，其原理为第一多晶硅层、中间氧化层和第二多晶硅层会产生感生电势，将空穴往下推(PMOS器件为例)，形成高阻区从而实现耐高压。在研发过程中发现第二多晶硅层有桥接(bridge)现象。晶圆失效分析显示在第一多晶硅层的侧壁区域，在氧化层底部有第二多晶硅层残留，从而导致第二多晶硅层桥接。

因此有必要提出一种半导体器件及其制作方法、电子装置，以至少部分解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件及其制作方法，可以克服目前的高压器件中第二多晶硅层存在桥接的问题。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成有氧化层和位于氧化层之上的第一导电层；

形成覆盖所述第一导电层和氧化层的第一绝缘层；

在所述第一导电层侧壁上的所述第一绝缘层上形成间隙壁，以覆盖所述第一导电层侧壁上的所述第一绝缘层下方的底切区域；

在所述第一绝缘层之上形成第二导电层。

可选地，所述在所述第一导电层侧壁上的所述第一绝缘层上形成间隙壁包括：

形成覆盖所述第一绝缘层的第二绝缘层；

去除所述第二绝缘层位于所述氧化层和所述第一导电层顶部的部分，保留位于所述第一导电层侧壁的部分。

可选地，采用整面刻蚀方法去除所述第二绝缘层位于所述氧化层和所述第一导电层顶部的部分。

可选地，所述第二绝缘层通过炉管工艺形成。

可选地，所述在所述第一导电层的侧壁上形成位于所述第一绝缘层之上的间隙壁还包括：

执行光刻胶去除工艺和湿法去除工艺，以去除聚合物。

可选地，所述在所述第一绝缘层之上形成第二导电层包括：

沉积覆盖所述第一绝缘层的第二导电材料层；

对所述第二导电材料层进行图形化刻蚀，以形成所述第二导电层。

可选地，所述第一导电层沿第一方向延伸，所述第二导电层沿第二方向延伸，所述第一方向和所述第二方向垂直。

根据本发明的半导体器件的制作方法，通过在所述第一导电层侧壁上的所述第一绝缘层上形成间隙壁，以覆盖所述第一导电层侧壁上的所述第一绝缘层下方的底切区域，使得后续形成第二导电层时不会在所述第一导电层侧壁上的所述第一绝缘层下方的底切区域也沉积第二导电层，这样当第二导电层刻蚀完成之后在所述第一导电层侧壁上的所述第一绝缘层下方的底切区域不再存在残留的第二导电层，从而避免了第二导电层的桥接。

本发明另一方面提供一种半导体器件，该半导体器件包括：

半导体衬底，在所述半导体衬底上形成有氧化层和位于氧化层之上的第一导电层；

在所述第一导电层和氧化层之上形成有第一绝缘层；

在所述第一导电层的侧壁上形成位于所述第一绝缘层之上的间隙壁，以覆盖所述第一导电层侧壁下方的底切区域；

在所述第一绝缘层之上形成有第二导电层。

可选地，所述第一导电层沿第一方向延伸，所述第二导电层沿第二方向延伸，所述第一方向和所述第二方向垂直。

根据本发明的半导体器件，由于形成有覆盖所述第一导电层侧壁上的所述第一绝缘层下方底切区域的间隙壁，使得该区域不会存在残留的第二导电层，从而避免了第二导电层的桥接。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A示出一种高压PMOS器件的示意性剖面图；

图1B示出图1A所示高压PMOS器件中的第一多晶硅层(P1)和第二多晶硅层(P2)的示意性布图。

图2示出根据本发明一实施方式的半导体器件的制作方法的步骤流程图；

图3A～图3E示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；

图4示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1A示出一种高压PMOS器件的示意性剖面图；图1B示出图1A所示高压PMOS器件中的第一多晶硅层P1和第二多晶硅层P2的示意性布图。如图1A和图1B所示，目前这种高压PMOS器件通过第一多晶硅层101、中间氧化层和第二多晶硅层102产生感生电势，将空穴往下推(PMOS器件为例)，形成高阻区来实现耐高压。然而如前所述发现第二多晶硅层有桥接(bridge)现象。晶圆失效分析显示在第一多晶硅层的侧壁区域，在氧化层底部有第二多晶硅层残留，从而导致第二多晶硅层桥接。经过分析认为这是由于形成的第一多晶硅层由于工艺原因在侧壁底部存在底切区域，即第一多晶硅层侧壁底部被去除掉一部分而形成向内的凹陷，这样后续的氧化层以及第二多晶硅层都会在该区域沉积，然后第二多晶硅层刻蚀时并不能去除沉积在该区域的部分(因为氧化层位于第一多晶硅层侧壁的部分也存在底切区域，该区域的第二多晶硅层在刻蚀不会被去除或无法完全去除)，使得相邻的第二多晶硅层图形(例如栅极多晶硅环)被第一多晶硅层侧壁底切区域残留的第二多晶硅层桥接在一起，导致器件失效或其它问题。

本发明基于此，提出一种半导体器件及其制作方法、电子装置，以期望至少部分解决上述问题。

本发明的一方面提出一种半导体器件的制作方法，用于制作高压器件，如图2所示，该制作方法包括：

步骤201，提供半导体衬底，在所述半导体衬底上形成有氧化层和位于氧化层之上的第一导电层；

步骤202，形成覆盖所述第一导电层和氧化层的第一绝缘层；

步骤203，在所述第一导电层侧壁上的所述第一绝缘层上形成间隙壁，以覆盖所述第一导电层侧壁上的所述第一绝缘层下方的底切区域；

步骤204，在所述第一绝缘层之上形成第二导电层。

根据本发明的半导体器件的制作方法，通过在所述第一导电层侧壁上的所述第一绝缘层上形成间隙壁，以覆盖所述第一导电层侧壁上的所述第一绝缘层下方的底切区域，使得后续形成第二导电层时不会在所述第一导电层侧壁上的所述第一绝缘层下方的底切区域也沉积第二导电层，这样当第二导电层刻蚀完成之后在所述第一导电层侧壁上的所述第一绝缘层下方的底切区域不再存在残留的第二导电层，从而避免了第二导电层的桥接。

下面结合图3A～图3E对根据本发明一实施方式的半导体器件的制作方法做详细描述。

首先，如图3A所示，提供半导体衬底300，在所述半导体衬底300上形成有氧化层301和位于氧化层301之上的第一导电层302。

其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极等等。

氧化层301可以采用各种氧化物，例如二氧化硅。氧化层301可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法制作。

第一导电层302示例性为多晶硅层，其通过诸如炉管工艺、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法制作，并通过本领域常用的光刻刻蚀方法图形化。当然，第一导电层302也可以采用其他合适的材料，而不限于多晶硅。

接着，如图3B所示，形成覆盖所述第一导电层302和氧化层301的第一绝缘层303。

第一绝缘层303可以采用各种绝缘材料制作，例如氧化物、氮化物、氮氧化物等，示例性地，第一绝缘层303例如为氧化物，例如为氧化硅。第一绝缘层303可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法制作。

进一步地，当第一绝缘层303沉积完成之后，还可以执行热处理工艺(drive in)，以促使先前工艺步骤注入离子的扩撒第一绝缘层。

接着，如图3C所示，形成覆盖所述第一绝缘层303的第二绝缘层304。

第二绝缘层304可以采用各种绝缘材料制作，例如氧化物、氮化物、氮氧化物等。第二绝缘层304可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法制作。

示例性地，第二绝缘层304采用TEOS(正硅酸乙酯，Si(OC2H5)4)氧化物，即利用TEOS(正硅酸乙酯，Si(OC2H5)4)形成的二氧化硅层。示例性地，第二绝缘层304采用炉管工艺制作，工艺温度示例地为680度，第二绝缘层304厚度示例性地为

接着，如图3D所示，去除所述第二绝缘层304位于所述氧化层301和所述第一导电层302顶部的部分，保留位于所述第一导电层302侧壁的部分。

示例性地，采用整面(blanket)干法刻蚀刻蚀第二绝缘层304，从而去除第二绝缘层304位于所述氧化层301和所述第一导电层302顶部的部分，保留位于所述第一导电层302侧壁的部分，以在第一导电层302的侧壁上形成间隙壁304A。间隙壁304A会覆盖第一导电层302侧壁下方的底切区域(例如图3D中虚线区域)，从而使得后续沉积的第二导电层将无法填充在该区域。

示例性地，整面干法刻蚀的刻蚀时间为45s。

进一步地，当完成毯式干法刻蚀之后还可以执行光刻胶去除工艺和湿法去除工艺，彻底去除前述过程中产生的聚合物。应当理解，整面干法刻蚀中并没有使用光刻胶层，本步骤执行光刻胶去除工艺和湿法去除工艺是为了彻底去除前述过程中产生的聚合物，而不是为了去除光刻胶层。

进一步地，光刻胶去除工艺和湿法去除工艺之后，还可以再沉积一层氧化层，以修复光刻胶去除工艺和湿法去除工艺过程中对先前氧化层的损伤。

最后，如图3E所示，在所述第一绝缘层303之上形成第二导电层305。

第二导电层305示例性为多晶硅层，其通过诸如炉管工艺、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法制作，并通过本领域常用的光刻刻蚀方法图形化。当然，第二导电层305也可以采用其他合适的材料，而不限于多晶硅。

当沉积完第二导电层305之后，可以通过本领域常用的光刻、刻蚀工艺对第二导电层305进行图形化。示例性地，在本实施例中，第二导电层305与第一导电层302呈交叉状布置(类似图1B所示)，具体地，所述第一导电层沿第一方向(例如纵向)延伸，所述第二导电层沿第二方向(例如横向)延伸，所述第一方向和所述第二方向垂直。

进一步地，由于第一导电层302侧壁上形成有覆盖下方底切区域的间隙壁304A，因此该区域将不会有残余的第二导电层305，从而避免了图形化之后的第二导电层305存在桥接的问题。

至此，完成了根据本发明一实施方式的方法实施的工艺步骤，可以理解的是，本实施方式半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如还可以包括在所述铜柱上形成锡银焊球；以及执行回流工艺以使所述锡银焊球形成稳定合金的步骤，其都包括在本实施制作方法的范围内。

本发明的另一个方面提供一种半导体器件，如图3E所示，该半导体器件包括：半导体衬底300，在所述半导体衬底300上形成有氧化层301和位于氧化层301之上的第一导电层302；在所述第一导电层302和氧化层301之上形成有第一绝缘层303；在所述第一导电层302的侧壁上形成位于所述第一绝缘层303之上的间隙壁304A，以覆盖所述第一导电层302侧壁下方的底切区域；在所述第一绝缘层303之上形成有第二导电层305。

其中，所述第一导电层沿第一方向延伸，所述第二导电层沿第二方向延伸，所述第一方向和所述第二方向垂直。

根据本发明的半导体器件，由于形成有覆盖所述第一导电层侧壁上的所述第一绝缘层下方底切区域的间隙壁，使得该区域不会存在残留的第二导电层，从而避免了第二导电层的桥接。

本发明的再一个方面提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有氧化层和位于氧化层之上的第一导电层；在所述第一导电层和氧化层之上形成有第一绝缘层；在所述第一导电层的侧壁上形成位于所述第一绝缘层之上的间隙壁，以覆盖所述第一导电层侧壁下方的底切区域；在所述第一绝缘层之上形成有第二导电层。

其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。在本实施例中，半导体衬底的构成材料选用单晶硅。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图4示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。

根据本发明的电子装置，所包含的半导体器件由于形成有覆盖所述第一导电层侧壁上的所述第一绝缘层下方底切区域的间隙壁，使得该区域不会存在残留的第二导电层，从而避免了第二导电层的桥接。因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种高压MOS半导体器件的制作方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成有氧化层和位于所述氧化层之上的第一导电层；

形成覆盖所述第一导电层和氧化层的第一绝缘层；

在所述第一导电层的侧壁上的所述第一绝缘层上形成间隙壁，以覆盖所述第一导电层的侧壁上的所述第一绝缘层下方的底切区域；

在所述第一绝缘层之上形成第二导电层，所述第一导电层沿第一方向延伸，所述第二导电层沿第二方向延伸，所述第一方向和所述第二方向垂直。

2.根据权利要求1所述的高压MOS半导体器件的制作方法，其特征在于，所述在所述第一导电层的侧壁上的所述第一绝缘层上形成间隙壁包括：

形成覆盖所述第一绝缘层的第二绝缘层；

去除所述第二绝缘层位于所述氧化层和所述第一导电层顶部的部分，保留位于所述第一导电层的侧壁的部分。

3.根据权利要求2所述的高压MOS半导体器件的制作方法，其特征在于，采用整面刻蚀方法去除所述第二绝缘层位于所述氧化层和所述第一导电层顶部的部分。

4.根据权利要求2所述的高压MOS半导体器件的制作方法，其特征在于，所述第二绝缘层通过炉管工艺形成。

5.根据权利要求3所述的高压MOS半导体器件的制作方法，其特征在于，所述在所述第一导电层的侧壁上的所述第一绝缘层上形成间隙壁还包括：

执行光刻胶去除工艺和湿法去除工艺，以去除聚合物。

6.根据权利要求1所述的高压MOS半导体器件的制作方法，其特征在于，所述在所述第一绝缘层之上形成第二导电层包括：

沉积覆盖所述第一绝缘层的第二导电材料层；

对所述第二导电材料层进行图形化刻蚀，以形成所述第二导电层。

7.一种高压MOS半导体器件，其特征在于，包括：

半导体衬底，在所述半导体衬底上形成有氧化层和位于所述氧化层之上的第一导电层；

在所述第一导电层和氧化层之上形成有第一绝缘层；

在所述第一导电层的侧壁上的所述第一绝缘层之上形成有间隙壁，以覆盖所述第一导电层的侧壁上的所述第一绝缘层下方的底切区域；

在所述第一绝缘层之上形成有第二导电层，所述第一导电层沿第一方向延伸，所述第二导电层沿第二方向延伸，所述第一方向和所述第二方向垂直。

8.一种电子装置，其特征在于，包括如权利要求7所述的高压MOS半导体器件以及与所述高压MOS半导体器件连接的电子组件。

Images