CN108321120B - 半导体器件及其制作方法、电子装置 - Google Patents

半导体器件及其制作方法、电子装置 Download PDF

Info

Publication number
CN108321120B
CN108321120B CN201710032568.5A CN201710032568A CN108321120B CN 108321120 B CN108321120 B CN 108321120B CN 201710032568 A CN201710032568 A CN 201710032568A CN 108321120 B CN108321120 B CN 108321120B
Authority
CN
China
Prior art keywords
region
dielectric layer
layer
gate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710032568.5A
Other languages
English (en)
Other versions
CN108321120A (zh
Inventor
黄晨
王剑屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxin North Integrated Circuit Manufacturing Beijing Co ltd
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710032568.5A priority Critical patent/CN108321120B/zh
Publication of CN108321120A publication Critical patent/CN108321120A/zh
Application granted granted Critical
Publication of CN108321120B publication Critical patent/CN108321120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底中形成隔离结构，以将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和位于所述高K介质层上的保护层；在所述半导体衬底上形成虚拟栅极，所述虚拟栅极至少自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域；去除所述PMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成P型功函数金属层；去除所述NMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成N型功函数金属层。该制作方法可以降低金属边界效应对器件性能的影响。该半导体器件及电子装置具体类似的优点。

Description

半导体器件及其制作方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体工艺生产过程中晶体管的尺寸不断缩小，当进入45nm及以下技术节点后，引入HKMG(即高K金属栅极)工艺来克服诸如多晶硅栅极耗尽、掺杂物渗透、高的栅极表面电阻等问题。目前一种HKMG工艺是先高K后金属栅极(HiK first，gate last)工艺，即先形成高K栅极介质层和虚拟栅极，然后再通过去除虚拟栅极形成金属栅极。
HKMG工艺可以应用于各种器件，如图1A和图1B所示，其示出了目前一种应用HKMG工艺制作的反相器的示意性版图和剖面图，PMOS器件和NMOS器件共用栅极(gate)，因而栅极形成在PMOS器件和NMOS器件的栅极区域的连线上。然而，在28nm高K及以下先进技术节点，对于这种共用栅极的器件，金属边界效应(Metal Boundary effect，MBE)变得越来越严重。金属边界效应是铝通过STI上栅极下方的氮化钛(TiN)从NMOS功函数金属扩散到PMOS功函数金属导致的。
如图1B所示，在制作图1A所示的反相器时，在半导体衬底100中形成隔离结构101，将半导体衬底100分割为多个有源区，以及分割成PMOS器件区域和NMOS器件区域，然后在PMOS器件和NMOS器件的栅极区域的连线上形成高K栅极介质层和保护层(例如TiN)102和虚拟栅极103(例如，多晶硅)，然后再分别形成PMOS器件和NMOS器件的源漏区，最后，分别先后去除PMOS器件和NMOS器件栅极区域的虚拟栅极，并分别填充PMOS器件和NMOS器件的功函数金属形成金属栅极。
目前的制作方法中，NMOS器件的功函金属包括铝，其容易通过STI区域栅极下方的TiN从NMOS器件扩散到PMOS器件，从而产生金属边界效应，导致PMOS器件的功函数发送变化，影响器件性能，这种MBE效应随着器件特征尺寸的缩小越来越严重。
因此，需要提出一种半导体器件及其制作方法、电子装置，以至少部分地解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件及其制作方法，其可以降低金属边界效应对器件性能的影响。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括：
提供半导体衬底，在所述半导体衬底中形成隔离结构，以将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；
在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和位于所述高K介质层上的保护层；
在所述半导体衬底上形成虚拟栅极，所述虚拟栅极覆盖所述PMOS器件区域和NMOS器件区域的栅极区域连线部分；
去除所述PMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成P型功函数金属层；
去除所述NMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成N型功函数金属层。
进一步地，在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和保护层的步骤包括：
在所述半导体衬底上形成高K介质层和位于所述高K介质层之上的保护层；
对所述高K介质层和保护层进行第一刻蚀，以去除部分高K介质层和保护层，而保留所述高K介质层和保护层中自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域的部分；
对所述高K介质层和保护层进行第二刻蚀，以去除所述PMOS器件区域和NMOS器件区域之间的部分高K介质层和保护层，而保留所述高K介质层和保护层位于所述PMOS器件区域和NMOS器件区域的栅极区域上的部分。
进一步地，所述保护层为TiN。
进一步地，所述NMOS器件的功函数金属层包括铝。
根据本发明的半导体器件的制作方法，仅在PMOS器件区域和NMOS器件区域的栅极区域中形成高K介质层和保护层，高K介质层和保护层没有自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域，使得PMOS器件区域的栅极区域和NMOS器件区域的栅极区域之间的路径被切断，从而避免NMOS器件的功函数金属，例如铝通过PMOS器件区域和NMOS器件区域之间的STI上栅极下方的氮化钛从NMOS功函数金属扩散到PMOS功函数金属导致金属边界效应，影响器件性能。
本发明又一方面提供一种半导体器件，其包括：
半导体衬底，在所述半导体衬底中形成有隔离结构，所述隔离结构将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；
在所述PMOS器件区域和NMOS器件区域的栅极区域形成有高K介质层和位于所述高K介质层上的保护层；
在所述PMOS器件区域的栅极区域的所述高K介质层和保护层上形成有P型功函数金属层，在所述NMOS器件区域的栅极区域的所述高K介质层和保护层上形成有N型功函数金属层。
进一步地，所述保护层为TiN。
进一步地，所述N型功函数金属层包括铝。
进一步地，所述PMOS器件和NMOS器件形成反相器。
本发明提出的半导体器件，通过切断功函数金属在PMOS器件区域的栅极区域和NMOS器件区域的栅极区域之间的扩散路径，降低了金属边界效应，提高了器件性能。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于所包含的半导体器件金属边界效应降低，器件性能提高，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出目前一种反相器的示意性版图；
图1B是图1A沿A-A方向的示意性剖视图；
图2示出了根据本发明的一实施方式的半导体器件的制作方法的示意性步骤流程图；
图3A～图4A示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件示意性俯视图；
图3B～图4B示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件沿栅极延伸方向的示意性剖面图，其中图3B～图4B分别为图3A～图4A沿A-A方向的剖视图；
图5示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，目前的制作工艺中，金属边界效应越来越严重，本发明基于此提出一种半导体器件的制作方法，以降低金属边界效应对器件性能的影响，该制作方法包括：步骤201，提供半导体衬底，在所述半导体衬底中形成隔离结构，以将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；步骤202，在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和位于所述高K介质层上的保护层；步骤203，在所述半导体衬底上形成虚拟栅极，所述虚拟栅极至少自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域；步骤204，去除所述PMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成P型功函数金属层；步骤205，去除所述NMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成N型功函数金属层。
根据本发明的半导体器件的制作方法，仅在PMOS器件区域和NMOS器件区域的栅极区域中形成高K介质层和保护层，高K介质层和保护层没有自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域，使得PMOS器件区域的栅极区域和NMOS器件区域的栅极区域之间的路径被切断，从而避免NMOS器件的功函数金属，例如铝通过PMOS器件区域和NMOS器件区域之间的STI上栅极下方的氮化钛(保护层)从NMOS功函数金属扩散到PMOS功函数金属导致金属边界效应，影响器件性能。
可以理解的是，步骤204和步骤205的顺序可以互换，也即P型功函数层和N型功函数层的形成先后顺序可以任意。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参图3A～图3B，以及图4A～图4B对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，如图3A和图3B所示，提供半导体衬底300，在所述半导体衬底300中形成隔离结构301，以将所述半导体衬底分割为PMOS器件区域和NMOS器件区域，在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层302和保护层303，在所述半导体衬底上形成虚拟栅极304，所述虚拟栅极304覆盖所述PMOS器件区域和NMOS器件区域的栅极区域连线部分。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
隔离结构301形成在半导体衬底300中，以定义有源区，并且在本实施例中，隔离结构301还将有源区分隔为PMOS器件区域和NMOS器件区域。PMOS器件区域用于制作PMOS器件，NMOS器件区域用于制作NMOS器件。隔离结构301可以各种合适的隔离结构，例如浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。示例性地，在本实施例中，隔离结构301为浅沟槽隔离(STI)结构。
高K介质层302采用常用的高K材料，例如高K介质层302可以采用二氧化铪，保护层303采用常用的保护层材料，例如保护层303可以采用氮化钛(TiN)等，以防止高K介质层302在后续工艺中损伤。
进一步地，在本实施例中，为了降低金属边界效应，高K介质层302和保护层303仅在PMOS器件区域和NMOS器件区域的栅极区域中形成，而不是如图1B一样，至少自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域，即，在PMOS器件区域和NMOS器件区域的栅极区域之间的隔离结构之上不再形成高K介质层302和保护层303，这样便切断了NMOS器件功函数金属向PMOS器件扩散的通道。
进一步地，高K介质层302和保护层303可以通过下述步骤形成：
首先，在所述半导体衬底300上形成高K介质层和位于所述高K介质层之上的保护层；接着，采用如图1A所示的栅极掩膜图案，对所述高K介质层和保护层进行第一刻蚀，以去除部分高K介质层和保护层，而保留所述高K介质层和保护层中自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域的的部分，形成类似图1B所示的结构；最后，采用有源区掩膜，对所述高K介质层和保护层进行第二刻蚀，以去除所述PMOS器件区域和NMOS器件区域之间的高K介质层和保护层，而保留所述高K介质层和保护层位于所述PMOS器件区域和NMOS器件区域的栅极区域上的部分，形成如图3A和图3B所示的高K介质层302和保护层303。
虚拟栅极304至少自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域，其可以通过常规的栅极制作工艺形成，比如先形成一层多晶硅层，然后接着采用如图1A所示的栅极掩膜图案，对所述多晶硅层进行刻蚀，以形成虚拟栅极304。
接着，如图4A和图4B所示，分别形成PMOS器件的功函数金属层和NMOS器件的功函数金属层。
示例性地，例如先用硬掩膜或光刻胶层遮蔽PMOS器件区域，并去除NMOS器件区域的虚拟栅极，然后在NMOS器件区域形成N型功函数金属层305A；然后再用硬掩膜或光刻胶层遮蔽NMOS器件区域，并去除PMOS器件区域的虚拟栅极，然后在PMOS器件区域形成P型功函数金属层305B。当然，在其它实施例中，也可以采用类似的方法，先形成P型功函数金属层305B，再形成N型功函数金属层305A。
进一步地，N型功函数金属层305A和P型功函数金属层305B分别采用常用的功函数金属材料，例如N型功函数金属层305A采用金属铝。
可以理解的是，N型功函数金属层305A和P型功函数金属层305B的形成过程还可以包括间隙壁以及扩散阻挡层等的形成过程，其为本领域常用工艺，在此不再赘述。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如形成源漏极的步骤，形成互连金属层以将N型功函数金属层305A和P型功函数金属层305B电连接在一起的步骤。
本实施例提出的半导体器件的制作方法，通过仅在PMOS器件区域和NMOS器件区域的栅极区域中形成高K介质层和保护层，即高K介质层和保护层没有自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域，使得PMOS器件区域的栅极区域和NMOS器件区域的栅极区域之间的路径被切断，从而避免NMOS器件的功函数金属，例如铝通过PMOS器件区域和NMOS器件区域之间的STI上栅极下方的氮化钛从NMOS功函数金属扩散到PMOS功函数金属导致金属边界效应，影响器件性能。
实施例二
本发明还提供一种半导体器件，如图4A和4B所示，该半导体器件包括：半导体衬底300，在所述半导体衬底300中形成有隔离结构301，所述隔离结构301将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；在所述PMOS器件区域和NMOS器件区域的栅极区域形成有高K介质层302和位于所述高K介质层302上保护层303；在所述PMOS器件区域的栅极区域中在所述高K介质层302和保护层303上形成有P型功函数金属层305B，在所述NMOS器件区域的栅极区域中在所述高K介质302和保护层303上形成有N型功函数金属层305A。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
隔离结构301可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
高K介质层302和保护层303采用本领域常用材料，示例性地，高K介质层302例如为二氧化铪，保护层303例如为TiN。
N型功函数金属层305A和P型功函数金属层305B分别采用常用的功函数金属材料，例如N型功函数金属层305A采用金属铝。
进一步地，在本实施例中，所述PMOS器件和NMOS器件形成反相器。
本实施例的半导体器件仅在PMOS器件区域和NMOS器件区域的栅极区域中形成高K介质层和保护层，高K介质层和保护层没有自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域，使得PMOS器件区域的栅极区域和NMOS器件区域的栅极区域之间的路径被切断，从而避免NMOS器件的功函数金属，例如铝通过PMOS器件区域和NMOS器件区域之间的STI上栅极下方的氮化钛从NMOS功函数金属扩散到PMOS功函数金属导致金属边界效应，影响器件性能。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底中形成有隔离结构，所述隔离结构将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；在所述PMOS器件区域和NMOS器件区域的栅极区域形成有高K介质层和位于所述高K介质层上的保护层；在所述PMOS器件区域的栅极区域中在所述高K介质层和保护层上形成有P型功函数金属层，在所述NMOS器件区域的栅极区域中在所述高K介质层和保护层上形成有N型功函数金属层。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置，由于所包含的半导体器件金属边界效应降低，器件性能提高因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (3)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成隔离结构，以将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；
在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和位于所述高K介质层上的保护层；
在所述半导体衬底上形成虚拟栅极，所述虚拟栅极至少自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域；
去除所述PMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成P型功函数金属层；
去除所述NMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成N型功函数金属层，在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和保护层的步骤包括：
在所述半导体衬底上形成高K介质层和位于所述高K介质层之上的保护层；
对所述高K介质层和保护层进行第一刻蚀，以去除部分高K介质层和保护层，而保留所述高K介质层和保护层中自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域的部分；
对所述高K介质层和保护层进行第二刻蚀，以去除所述PMOS器件区域和NMOS器件区域之间的高K介质层和保护层，而保留所述高K介质层和保护层位于所述PMOS器件区域和NMOS器件区域的栅极区域上的部分。
2.根据权利要求1所述的制作方法，其特征在于，所述保护层为TiN。
3.根据权利要求1所述的制作方法，其特征在于，所述NMOS器件的功函数金属层包括铝。
CN201710032568.5A 2017-01-16 2017-01-16 半导体器件及其制作方法、电子装置 Active CN108321120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710032568.5A CN108321120B (zh) 2017-01-16 2017-01-16 半导体器件及其制作方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710032568.5A CN108321120B (zh) 2017-01-16 2017-01-16 半导体器件及其制作方法、电子装置

Publications (2)

Publication Number Publication Date
CN108321120A CN108321120A (zh) 2018-07-24
CN108321120B true CN108321120B (zh) 2021-02-26

Family

ID=62891202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710032568.5A Active CN108321120B (zh) 2017-01-16 2017-01-16 半导体器件及其制作方法、电子装置

Country Status (1)

Country Link
CN (1) CN108321120B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545186A (zh) * 2012-07-13 2014-01-29 中芯国际集成电路制造(上海)有限公司 一种制造金属栅半导体器件的方法
CN104752349A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545186A (zh) * 2012-07-13 2014-01-29 中芯国际集成电路制造(上海)有限公司 一种制造金属栅半导体器件的方法
CN104752349A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Also Published As

Publication number Publication date
CN108321120A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
US9755079B2 (en) Semiconductor devices including insulating gates and methods for fabricating the same
US10177133B2 (en) Semiconductor device including source/drain contact having height below gate stack
KR101536189B1 (ko) 상보성 금속-산화물-반도체(cmos) 디바이스 및 방법
US9589833B1 (en) Preventing leakage inside air-gap spacer during contact formation
TW200945556A (en) Semiconductor device and method of manufacturing semiconductor device
KR960002809A (ko) Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법
US10177044B2 (en) Bulk CMOS RF switch with reduced parasitic capacitance
TW201724366A (zh) 半導體裝置及其製造方法
US9653462B2 (en) Semiconductor device and method for fabricating the same
CN102299177B (zh) 一种接触的制造方法以及具有该接触的半导体器件
US8735994B2 (en) Electrical-free dummy gate
US20170069615A1 (en) Semiconductor device
CN108321120B (zh) 半导体器件及其制作方法、电子装置
CN109979993B (zh) 高压mos器件及其制作方法、电子装置
CN107993978B (zh) 一种半导体器件及其制作方法、电子装置
JP2017034066A (ja) 半導体装置
CN110729190A (zh) 一种半导体器件及其制作方法、电子装置
CN109148448B (zh) 一种cmos反相器和电子装置
CN111162044B (zh) 一种半导体器件的制造方法、半导体器件和电子装置
US20070034970A1 (en) Semiconductor device and method of fabricating the same
CN109285822B (zh) 一种焊盘、半导体器件及其制作方法、电子装置
US10680120B2 (en) Semiconductor device and method for manufacturing the same
CN106601706B (zh) 一种半导体器件和电子装置
CN107946246B (zh) 密封环结构、半导体器件及电子装置
CN109727865B (zh) 一种半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221026

Address after: 100176 Building 9, No. 18, Wenchang Avenue, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Patentee after: Zhongxin North Integrated Circuit Manufacturing (Beijing) Co.,Ltd.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Address before: 201203 18 Zhangjiang Road, Shanghai, Pudong New Area

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee before: Semiconductor Manufacturing International (Beijing) Corp.