JP2008140818A - デバイス素子製造方法およびダイシング方法 - Google Patents

デバイス素子製造方法およびダイシング方法 Download PDF

Info

Publication number
JP2008140818A
JP2008140818A JP2006323006A JP2006323006A JP2008140818A JP 2008140818 A JP2008140818 A JP 2008140818A JP 2006323006 A JP2006323006 A JP 2006323006A JP 2006323006 A JP2006323006 A JP 2006323006A JP 2008140818 A JP2008140818 A JP 2008140818A
Authority
JP
Japan
Prior art keywords
protective agent
substrate
volatile protective
device element
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006323006A
Other languages
English (en)
Other versions
JP5011981B2 (ja
Inventor
Juichi Furui
寿一 古井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006323006A priority Critical patent/JP5011981B2/ja
Priority to DE102007040792A priority patent/DE102007040792B4/de
Priority to US11/848,423 priority patent/US7790578B2/en
Priority to KR1020070097999A priority patent/KR100900517B1/ko
Publication of JP2008140818A publication Critical patent/JP2008140818A/ja
Application granted granted Critical
Publication of JP5011981B2 publication Critical patent/JP5011981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00888Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/05Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053Depositing a protective layers

Abstract

【課題】ダイシング時に基板表面を保護する保護剤の残渣が、保護剤の除去後にも残ることがなく、ダイシング時の切削粉なども確実に除去できるようにする。
【解決手段】デバイス素子を製造する場合、ます、基板に複数のデバイス素子を形成する(S1)。次いで、ダイシングの前に、デバイス素子が形成された基板の少なくとも表面に揮発性保護剤を塗布する(S2)。その後、ダイシングにより各デバイス素子を分離する(S3)。ダイシング工程の後、揮発性保護剤の表面を洗浄する(S4)。この洗浄工程の後、揮発性保護剤を蒸発させる(S5)。
【選択図】図8

Description

本発明は、基板上に形成されるデバイス素子の製造方法およびダイシング方法に関し、具体的には、デバイス素子表面を保護膜で保護した後、デバイス素子を分離するダイシング工程を有する製造方法およびダイシング方法に関する。
例えば半導体素子あるいはMEMS素子等のように、基板上に複数形成されるデバイス素子の製造工程には、各素子を分離するためのダイシング工程がある。例えば、MEMS素子には、微細な穴、オリフィス、流路あるいは可動部をもつものがある。これらは、素子自体の機械的強度が小さいので壊れやすく、また素子表面に傷がつきやすい。したがって、ダイシング工程においても、ダイシングソーによる切断時の振動によって破損するおそれがあり、また切断時に発生する切削粉などによって素子表面に傷が付くおそれがある。そのため、従来から、ダイシング工程において、素子表面を予め保護してダイシングを行うことが提案されている(特許文献1〜3参照)。
特許文献1には、多数のMEMSが形成された半導体基板の表面に、例えば熱剥離型粘着テープを貼付して、基板表面を保護してダイシングを行い、ダイシング後熱剥離型粘着テープを加熱して粘着強度を十分小さくして、この粘着テープを剥離することが開示されている。しかしながら、粘着テープで基板表面を保護するようにすると、粘着テープの剥離が均一に行われないと、基板表面に可動部材が形成されているような場合、可動部材に悪影響を与える可能性がある。
特許文献2には、可動部と空隙部とを有するデバイス素子を多数形成した半導体基板をレジスト液に浸漬して、デバイス素子が形成された半導体基板表面を硬化したレジストにより保護した後、ダイシングを行ない、ダイシング後にはレジスト剥離液で基板表面のレジストを除去することが開示されている。
特許文献3には、基板上に多数形成された誘電体ブロックを有する光結合器をダイシングにより分離する際に、誘電体ブロックの光入射面あるいは光反射面に予めフォトレジストを塗布して保護膜を形成し、ダイシング後にレジストリムーバを用いて除去することが開示されている。
ここで、レジストを保護膜として使用する問題点を、図11、12を参照して説明する。図11は、ダイシングチャックに載置された半導体基板のダイシング前の状態を示す。例えば微細構造物の一例である多数の貫通孔52が形成された半導体基板51は、その裏面にダイシングテープ54を貼着して、ダイシングチャック55に載置固定されている。半導体基板51の表面は、例えば型格がAZ−P4210であるフォトレジスト53により覆われ保護されている。
ダイシング工程では、切削個所に切削水を吹きつけながら、ダイシングソーによりフォトレジスト53とともに半導体基板51をダイシングする。その後、フォトレジスト53を溶剤により溶かして、除去する。
図12は、ダイシングにより形成された溝56によりデバイス素子が分離され、フォトレジスト53を除去した状態を示す。半導体基板51を覆っていたフォトレジスト53は、溶剤により溶かされ、除去されている。しかしながら、溶剤が侵入困難な微細構造物の一部には、フォトレジスト53が除去されず、レジストの残渣57が残存してしまうという問題がある。さらには、場合によっては、半導体基板の表面にもレジストの残渣が残ることがあった。
なお、レジストを保護剤として用いない例も公知である(特許文献4、5参照)。
特許文献4には、液化炭酸ガスを基板に吹き付けて、基板上にドライアイスを堆積させ、この状態で、ドライアイスの微粒子を吹きつけながらダイシングを行い。ダイシング終了後に、固定ステージを常温に戻しながら、さらにドライアイスの微粒子を吹きつけることにより、切りくずとドライアイス層を除去することが開示されている。しかしながら、ドライアイスを使用すると、ダイシング装置あるいは素子を形成した半導体基板を極低温にする必要があり、また、半導体基板は、常温環境と極低温環境を往復することになり素子への悪影響の可能性がある。
特許文献5には、半導体基板表面の補強用樹脂として、重合体が加熱により単量体に分解する樹脂すなわち熱解重合樹脂を用いることが開示され、補強用樹脂は、ダイボンド時の熱により完全に分解除去されることが開示されている。しかしながら、熱解重合樹脂はを除去するためには、加熱が必須である。さらに、特許文献5は、切削粉が残存するという問題点について開示するものではない。
特開2000−349416号公報 特開平10−239346号公報 特開平11−160570号公報 特開2001−44143号公報 特開昭59−92356号公報
本発明は、上記問題点に鑑み、ダイシング時に基板表面を保護する保護剤が除去後にも残渣として残らず、切削粉なども確実に除去できるデバイス素子の製造方法およびダイシング方法を提供することを目的とする。
上記目的を達成するために、本発明のデバイス素子製造方法は、基板に複数のデバイス素子を形成するデバイス素子形成工程と、前記デバイス素子が形成された基板の少なくとも表面に揮発性保護剤を塗布する揮発性保護剤塗布工程と、前記デバイス素子が形成された基板から各デバイス素子を分離するダイシング工程と、前記ダイシング工程の後、前記揮発性保護剤の表面を洗浄する洗浄工程と、前記洗浄工程の後、前記揮発性保護剤を蒸発させる揮発性保護剤蒸発工程と、を有することを特徴とする。
前記揮発性保護剤塗布工程は、前記デバイス素子が形成された基板の両面に揮発性の保護剤を塗布する工程であり、ダミー基板上に揮発性保護剤を塗布し、その上に前記デバイス素子が形成された基板の裏面を載置し、その後前記デバイス素子が形成された基板の表面に揮発性の保護剤を塗布する工程を含むようにすることができる。
また、前記揮発性保護剤塗布工程は、前記デバイス素子が形成された基板の裏面に接着テープ貼付し、該基板の表面に揮発性の保護剤を塗布する工程を含むようにすることもできる。
前記揮発性保護剤を塗布した後、少なくとも洗浄工程の終了するまで、前記デバイス素子が形成された基板は、前記揮発性保護剤の融点以下の温度に維持されるのが好ましい。
前記洗浄工程は、高周波超音波を重畳した液体により揮発性保護剤の表面を切削するようにすることができる。
前記高周波超音波を重畳した液体は、ダイシング時に前記基板を固定するダイシングチャックを冷却する冷却水とすることもできる。
また、前記洗浄工程は、揮発性保護剤の融点より高い温度の液体により揮発性保護剤の表面を溶解させるようにすることもできる。
前記揮発性保護剤蒸発工程は、前記揮発性保護剤で覆われた基板を大気圧環境かつ室温で蒸発させるようにすることができる。
前記揮発性保護剤蒸発工程は、前記揮発性保護剤で覆われた基板を減圧下で蒸発させるようにすることもできる。
また、本発明のダイシング方法は、基板のダイシング方法において、前記基板を基台上に載置する工程と、前記基板の表面に揮発性保護剤を塗布する工程と、前記揮発性保護剤を凝固させる工程と、前記揮発性保護剤の上から、前記基板のダイシングを行う工程と、前記揮発性保護剤の表面を洗浄する工程と、前記揮発性保護剤を溶融・揮発させる工程と、を有することを特徴とする。
本発明のデバイ素子製造方法およびダイシング方法によれば、基板表面に傷がつくことを防止でき、またダイシング工程に起因する切削粉あるいは汚れが付着することがない。さらに、揮発性保護剤は、放置しておけば蒸発して除去されるので、レジストの保護剤を用いるのに比較して、保護剤の残渣が残ることはない。したがって、デバイス素子の不良発生を防止することができ、製品歩留まりを向上させることができる。
図1は、本実施形態で使用するデバイス素子を説明する概略図である。図1に示すように、本実施形態で使用するデバイス素子は、Si基板11に貫通孔12が形成されたバイオMEMSである。デバイス素子は、バイオMEMS以外にも例えば半導体回路、センサー、光学素子など基板に形成可能な素子であればいずれでもよい。また、基板についても、半導体に限定されない。石英からなる基板でもよく、多数のデバイス素子が形成される基板であればいずれでもよい。
まず、デバイス素子が多数形成された基板の両面を揮発性保護剤で覆うことから説明する。本実施形態では、デバイス素子が多数形成された基板を支持するためにダミー基板を使用する。
図2は、ダイシングチャック上に載置されたダミー基板を示す。ダイシングチャック31は、例えば、真空ポンプ(図示せず)に接続されるセラミックポーラスからなり、負圧を利用してダミー基板21を吸着固定する。さらに、ダイシングチャック31は、冷却液が循環する冷却パイプ(図示せず)により冷却され、所定の温度に維持される。これらの吸着構造あるいは冷却構造は公知であるので、説明を省略する。
ダミー基板21上には、揮発性保護剤22が塗布されている。揮発性保護剤の塗布方法は、特に限定されるものではないが、ディスペンサーを使用する公知の塗布方法を採用することができる。揮発性保護剤22は、ダイシングチャック31に載置されダイシングされる基板11(図1参照)の裏面を保護するとともに、基板11をダミー基板21に接着して固定する役目も果たす。本実施形態で使用する揮発性保護剤は、オクタメチルシクロテトラシロキサン(C8H24O4Si4:融点18℃)である。他には、ヘキサメチルシクロトリシロキサン(C6H18O3Si3:融点65℃)も使用可能であり、さらにはこれらに限らず、その他の揮発性保護剤が使用可能である。
図2に示すダミー基板21に塗布された揮発性の保護剤22の上に、まず基板11が載置される。揮発性保護剤22は、オクタメチルシクロテトラシロキサンを使用しているので、凝固しないように融点の18℃以上に保持しておく。基板11を載置した後は、デバイス素子が形成された基板11の表面に、さらに揮発性保護剤22であるオクタメチルシクロテトラシロキサンを塗布する。塗布の厚さは、少なくとも揮発性保護剤22を除去する工程まで基板11が露出しないような厚さとする。その後、揮発性保護剤22の融点の18℃以下に温度を下げて、揮発性保護剤22を凝固させる。その結果、基板11は、全体を揮発性保護剤22に覆われて保護され、かつダミー基板21に接着固定される。図3に、ダミー基板21に塗布された揮発性保護剤22の上に基板11が載置され、さらに基板11の表面側にも揮発性保護剤22が塗布された状態を示す。
なお、揮発性保護剤として、融点65℃のヘキサメチルシクロトリシロキサンを使用する場合は、ダミー基板22および基板11を融点以上に保持するためにホットプレートを用いる。ダミー基板21をホットプレート上に載置して、融点65℃以上に保持しながら、ダミー基板21にヘキサメチルシクロトリシロキサンを塗布し、その上に基板11を載置して基板11の表面にもヘキサメチルシクロトリシロキサンを塗布する。その後、65℃以下に温度を下げて、ヘキサメチルシクロトリシロキサンが凝固した後、ヘキサメチルシクロトリシロキサンで覆われた基板をダイシングチャック上に載置する。
基板11が保護剤で覆われると、ダイシングの準備が整ったことになる。よって、公知の方法により、ダイシングソーを使用して、切削水あるいは冷却水を噴出しながら基板11のダイシングを行う。
図4に、基板11をダイシングした後の状態を示す。ダイシング溝13は、基板11に格子状に形成される。なお、ダイシングは、基板11を完全に分離するのではなく、基板11の下部は切り離さないハーフカットであってもよい。揮発性保護剤22の表面には、ダイシングによる切削粉35あるいはその他の汚れが付着して残存している。このまま揮発性保護剤22を蒸発させると、切削粉35が基板11に付着することになる。したがって、次に、これらの切削粉35を取り除く処理を行なう。
図5は、切削粉を除去するために使用する高周波超音波洗浄を説明する説明図である。図5に示すように、高周波超音波洗浄装置40を用いて、ダイシング後の揮発性保護剤22に洗浄液を噴出させ、揮発性保護剤22の表面を削り取ることにより切削粉あるいはその他の汚れを除去する。高周波洗浄装置40は、一列に並ぶ複数の噴射ノズル42をもつ噴射ノズルユニット41と、噴射ノズルから噴射する例えば水のような洗浄液に高周波超音波を付与するために、噴射ノズルユニット41に電力を供給する高周波超音波電力供給ユニット43を備えている。噴射ノズル42から噴射される水に、高周波超音波が印加されることにより、多数の小さな気泡や空洞が発生し、これらが激しく崩壊するときに接触している面を清浄にするように働く。超音波の発振周波数を高くすることにより、発生する気泡の数は増加し、個々の気泡のエネルギーは減少するので、洗浄対象にダメージを与えることなく、微粒子を除去できるものである。
噴射ノズルユニット41は、複数のノズル42が一列に配列されているので、ノズル42の列に直交する方向に噴射ノズルユニット41を移動させるだけで、揮発性保護剤22の全面を洗浄することができる。なお、噴射ノズルを1本だけ用いて、1本の噴射ノズルを縦横に走査するようにしてもよい。噴射ノズル42から噴射される水は、基板を保持するチャック31を冷却するチラー32から供給される冷却水を利用している。図5に示すように、ダイシングチャック31を冷却する冷却水は、チラー32から供給され、チラー32に回収されるように構成されている。基板を保護する揮発性保護体であるオクタメチルシクロテトラシロキサンの融点は18℃であるから、チャック31は5℃程度に維持されるように冷却水が供給される。したがって、この冷却水を使用すると、保護剤が溶解することなく、保護剤の表面を削り取ることができ、表面に付着している切削粉を除去することができる。この結果、噴射ノズル42から噴射する水量と噴射時間を調整することによって、水の噴射により削り取られる保護剤表面の厚さを調整することができる。図6に、高周波超音波洗浄により切削粉を除去した状態を示す。図6に示すように、揮発性保護剤22の表面が削り取られ揮発性保護剤22の表面に残っていた切削粉が除去されている。
なお、揮発性保護剤22を厚く塗ることができれば、揮発性保護剤22を基板上に厚く塗布しておいて、ダイシング後に揮発性保護剤22の融点を超える温度の水を流すことにより、揮発性保護剤22の表面を溶解させ、表面に残存する切削粉を除去することも可能である。
次に、ダイシングチャック31のチラー32による冷却を止めて、揮発性保護剤22に覆われた基板をそのまま室温あるいは常温で放置すると、揮発性保護剤22であるオクタメチルシクロテトラシロキサンは蒸気圧が高いので、蒸発してなくなる。このようにして、表面に傷もなく、切削粉が混入することもなく、さらには残渣成分もないデバイス素子が得られる。揮発性保護剤22の蒸発を促進させるには、揮発性保護剤22に覆われた基板を減圧環境に配置して、蒸発速度を高めるのがよい。なお、融点65℃のヘキサメチルシクロトリシロキサンを用いる場合も、蒸気圧が高いので、大気圧かつ室温あるいは常温環境で蒸発する。この場合も減圧環境に配置すると、より速く蒸発させることができる。さらに、より早く蒸発させるために加熱することもできる。
また、微細なデバイス素子の中には、物理的な衝撃を加えることで容易に破損してしまうものが存在する。本実施形態では、デバイス素子が形成される基板11を揮発性保護剤22によって覆った上で、揮発性保護剤上の切削粉などが除去されるため、切削粉などの除去作業に際して基板11上に形成されたデバイス素子が破損する可能性を低減することができる。
本実施形態の場合、基板11とダミー基板21との接着も揮発性保護剤22を利用しているので、揮発性保護剤22が蒸発すると、基板11のダミー基板21からの分離も行われる。図7に、揮発性保護剤が蒸発した状態を示す。図7に示すように、基板11表面のみならず基板11の裏面を覆っていた揮発性保護剤も蒸発してなくなっている。したがって、基板11は、ダミー基板21と接着していない。したがって、基板11をダミー基板21から容易に取り外すことができる。
本実施形態の製造方法によれば、ダイシング工程や切削粉の除去工程などにて基板表面に傷がつくことを防止でき、またダイシング工程に起因する切削粉あるいは汚れが付着することがない。さらに、揮発性保護剤は、放置しておけば蒸発して除去されるので、レジストの保護剤を用いるのに比較して、保護剤の残渣が基板や微細加工されたデバイス素子の凹部などに残ることはない。したがって、デバイス素子の不良発生を防止することができ、製品歩留まりを向上させることができる。
さらに、従来のように保護剤としてレジストを用いると、保護剤の除去のために溶剤が必要であるが、本実施形態では、常温に放置するだけで揮発性保護剤が除去されるので、溶剤にかかるコストを削減できる。また、基板裏面にダイシングテープを接着する必要がないので、テープを剥がす工程がなくなる。さらに、テープ剥離により素子へ破損などの悪影響を与えるということがない。
本実施形態の、ダミー基板表面に揮発性保護剤を塗って、その上にデバイス素子を載置した基板を固定し、さらに基板表面に保護剤を塗布する方法は、基板が裏面が壊れやすい場合には特に有効である。しかしながら、基板の裏面が強固であり、接着テープにより接着固定してダイシングした後、接着テープを剥がすようにしても、デバイス素子に悪影響を与えることがなければ、従来のように接着テープを用いて基板の裏面を固定し、基板の表面にのみ揮発性保護剤を塗布するようにしてもよい。
図8、9に、本発明の実施形態による動作のフローを示す。
ステップS1では、例えば半導体からなる基板11に、多数のデバイス素子を形成する(図1参照)。
次に、ステップS2として、基板11に揮発性保護剤を塗布する。揮発性保護剤の塗布についての具体的な工程は、図9に示す。
図9のステップS21では、ダイシングチャック31上に載置されたダミー基板21上に、揮発性の保護剤22が塗布される(図2参照)。使用した揮発性保護剤22は、オクタメチルシクロテトラシロキサン(C8H24O4Si4:融点18℃)である。
ステップS22では、基板11をダミー基板12上に載置し、ステップS23で、さらに基板11の表面に揮発性保護剤22を塗布する。
ステップS24で揮発性保護剤の融点以下に温度を下げて、揮発性保護剤22を凝固させる。基板11は、全体を保護剤に覆われて、ダミー基板21に固定される(図3参照)。
次いで、ステップS3で、公知の方法により、ダイシングソーを使用して、切削水あるいは冷却水を噴出しながらダイシングを行う。その結果、揮発性保護剤22の表面には、切り粉35が付着し残存する(図4参照)。このまま揮発性保護剤22を蒸発させると、切削粉35が基板11に付着することになる。
したがって、ステップS4では、高周波超音波洗浄を利用して揮発性保護剤22の表面を洗浄する。すなわち、超音波を重畳させた洗浄水を噴出させることにより、揮発性保護剤22の表面を削り、切削粉あるいは汚れを除去する(図6参照)。なお、ステップS2で、揮発性保護剤22を厚く塗っている場合、水あるいは温水を流して保護剤22表面を溶かして切り粉35を除去する方法も可能である。
次に、ステップS5では、ダイシングチャックの冷却を止めて、常温で放置して、揮発性保護剤22を蒸発させる。このようにして、表面に傷もなく、切削粉が混入することもなく、さらには残渣成分もないデバイス素子を得ることができる(図7参照)。ここで、基板11とダミー基板21との接着も揮発性保護剤22を使用しているので、ダミー基板からの分離も行われることになる。
本発明による一実施例を以下説明する。
まず、厚さ500μmのシリコンウエハに直径3μm程度の微細孔を設けバイオMEMESを形成し、揮発性保護剤としてオクタメチルシクロテトラシロキサンを200μmの厚さとなるように均一に塗布したのち、シリコンウエハを冷却し、凝固させた。
次いで、ダイシングソーを用いてダイシングしたのち、高周波超音波(1MHz、60W)を重畳させた0℃の純粋の噴流(1.2L/分)により保護剤の表層のみを除去し、シリコンの切削粉を除去した。
その後、保護剤を蒸発させたところ、図10(a)に示すように、表面および微細孔周辺に汚れの付着や保護剤の残渣のないバイオMEMSを得ることができた。
図10(b)に、同様に微細孔を設けたバイオMEMSを形成したシリコンウエハ上に、従来のレジスト(型格AZ−P4210)を塗布し、ダイシング後に、レジストを有機溶媒により除去した比較例を示す。比較例では、図10(b)に示すように、特に微細孔周辺にレジストの残渣が見られた。レジストの残渣は撥水性を示すので、水の流路となる微細孔周辺にレジストの残渣が残るのは、バイオMEMSの性能に悪影響を与えるものであった。
以上説明したとおり、本発明の実施の態様は次ぎのとおりである。
(付記1)
基板に複数のデバイス素子を形成するデバイス素子形成工程と、
前記デバイス素子が形成された基板の少なくとも表面に揮発性保護剤を塗布する揮発性保護剤塗布工程と、
前記デバイス素子が形成された基板から各デバイス素子を分離するダイシング工程と、
前記ダイシング工程の後、前記揮発性保護剤の表面を洗浄する洗浄工程と、
前記洗浄工程の後、前記揮発性保護剤を蒸発させる揮発性保護剤蒸発工程と、
を有することを特徴とするデバイス素子製造方法。
(付記2)
前記揮発性保護剤塗布工程は、前記デバイス素子が形成された基板の両面に揮発性の保護剤を塗布する工程であり、ダミー基板上に揮発性保護剤を塗布し、その上に前記デバイス素子が形成された基板の裏面を載置し、その後前記デバイス素子が形成された基板の表面に揮発性の保護剤を塗布する工程を含むことを特徴とする付記1に記載のデバイス素子製造方法。
(付記3)
前記揮発性保護剤塗布工程は、前記デバイス素子が形成された基板の裏面に接着テープ貼付し、該基板の表面に揮発性の保護剤を塗布する工程を含むことを特徴とする付記1に記載のデバイス素子製造方法。
(付記4)
前記揮発性保護剤を塗布した後、少なくとも洗浄工程の終了するまで、前記デバイス素子が形成された基板は、前記揮発性保護剤の融点以下の温度に維持されることを特徴とする付記1〜3のいずれか1項に記載のデバイス素子製造方法。
(付記5)
前記洗浄工程は、高周波超音波を重畳した液体により揮発性保護剤の表面を切削することを特徴とする付記1〜4のいずれか1項に記載のデバイス素子製造方法。
(付記6)
前記高周波超音波を重畳した液体は、ダイシング時に前記基板を固定するダイシングチャックを冷却する冷却水であることを特徴とする付記5に記載のデバイス素子製造方法。
(付記7)
前記洗浄工程は、揮発性保護剤の融点より高い温度の液体により揮発性保護剤の表面を溶解させることを特徴とする付記1〜4のいずれか1項に記載のデバイス素子製造方法。
(付記8)
前記揮発性保護剤蒸発工程は、前記揮発性保護剤で覆われた基板を大気圧環境かつ室温で蒸発させることを特徴とする付記1〜7のいずれか1項に記載のデバイス素子製造方法。
(付記9)
前記揮発性保護剤蒸発工程は、前記揮発性保護剤で覆われた基板を減圧下で蒸発させることを特徴とする付記1〜7のいずれか1項に記載のデバイス素子製造方法。
(付記10)
前記揮発性保護剤塗布工程は、
前記基板が載置される基台上に揮発性保護剤を塗布する工程と、
前記揮発性保護剤が塗布された基台上に前記基板を載置する工程と、
前記基上に載置された基板の表面に、揮発性保護剤を塗布する工程と、を含むことを特徴とする、付記1に記載のデバイス素子製造方法。
(付記11)
前記揮発性保護剤は所定の融点を有し、
前記基台上への前記揮発性保護剤塗布は前記融点以上の温度で行われるとともに、
前記基台上に前記基板が載置された後、前記揮発性保護剤を前記融点以下の温度にさせる工程をさらに備えたことを特徴とする、付記10に記載のデバイス素子製造方法。
(付記12)
前記揮発性保護剤の融点は常温であることを特徴とする、付記11に記載のデバイス素子製造方法。
(付記13)
基板のダイシング方法において、
前記基板を基台上に載置する工程と、
前記基板の表面に揮発性保護剤を塗布する工程と、
前記揮発性保護剤を凝固させる工程と、
前記揮発性保護剤の上から、前記基板のダイシングを行う工程と、
前記揮発性保護剤の表面を洗浄する工程と、
前記揮発性保護剤を溶融・揮発させる工程と、を有することを特徴とするダイシング方法。
(付記14)
前記揮発性保護剤は所定の融点を有し、
前記塗布工程は前記融点以上の温度で行われ、
前記凝固工程は前記揮発性保護剤を前記融点以下の温度にすることで実行されることを特徴とする、付記13に記載のダイシング方法。
(付記15)
前記基台にはダミー基板が載置され、前記基板は、前記ダミー基板の上に載置されることを特徴とする、付記13および14に記載のダイシング方法。
(付記16)
前記載置工程に先立って、前記基台上に揮発性保護剤を塗布する工程を有し、
前記基板は、前記揮発性保護剤が塗布された基台上に載置されることを特徴とする、付記13〜15のいずれか1項に記載のダイシング方法。
微細構造を有するデバイス素子を形成した基板の一例を示す図である。 ダミー基板上に揮発性保護剤を塗布した状態を示す図である。 ダミー基板上のデバイス素子を形成した基板の表面に揮発性保護剤を塗布した状態を示す図である。 揮発性保護剤で覆われた基板をダイシングした状態を示す図である。 ダイシング後の高周波超音波洗浄を説明する図である。 高周波超音波により揮発性保護剤表面から切削粉を除去した状態を示す図である。 揮発性保護剤が蒸発した状態を示す図である。 本実施形態の動作フローを示す図である。 本実施形態の動作フローの揮発性保護剤塗布ステップを具体的に示す図である。 (a)は、本実施形態の製造方法により製造された微細孔を有するデバイス素子の拡大上面図である。(b)は、従来の製造方法により製造された微細孔を有するデバイス素子の拡大上面図である。 従来の製造方法により、レジストを用いた保護剤で基板を保護した状態を示す図である。 従来の製造方法により、レジストを用いた保護剤を除去した後の状態を示す図である。
符号の説明
11 基板
12 貫通孔
13 ダイシング溝
21 ダミー基板
22 揮発性保護剤
31 ダイシングチャック
32 チラー
41 噴射ノズルユニット
42 噴射ノズル
43 高周波超音波供給ユニット

Claims (10)

  1. 基板に複数のデバイス素子を形成するデバイス素子形成工程と、
    前記デバイス素子が形成された基板の少なくとも表面に揮発性保護剤を塗布する揮発性保護剤塗布工程と、
    前記デバイス素子が形成された基板から各デバイス素子を分離するダイシング工程と、
    前記ダイシング工程の後、前記揮発性保護剤の表面を洗浄する洗浄工程と、
    前記洗浄工程の後、前記揮発性保護剤を蒸発させる揮発性保護剤蒸発工程と、
    を有することを特徴とするデバイス素子製造方法。
  2. 前記揮発性保護剤塗布工程は、前記デバイス素子が形成された基板の両面に揮発性の保護剤を塗布する工程であり、ダミー基板上に揮発性保護剤を塗布し、その上に前記デバイス素子が形成された基板の裏面を載置し、その後前記デバイス素子が形成された基板の表面に揮発性の保護剤を塗布する工程を含むことを特徴とする請求項1に記載のデバイス素子製造方法。
  3. 前記揮発性保護剤塗布工程は、前記デバイス素子が形成された基板の裏面に接着テープ貼付し、該基板の表面に揮発性の保護剤を塗布する工程を含むことを特徴とする請求項1に記載のデバイス素子製造方法。
  4. 前記揮発性保護剤を塗布した後、少なくとも洗浄工程の終了するまで、前記デバイス素子が形成された基板は、前記揮発性保護剤の融点以下の温度に維持されることを特徴とする請求項1〜3のいずれか1項に記載のデバイス素子製造方法。
  5. 前記洗浄工程は、高周波超音波を重畳した液体により揮発性保護剤の表面を切削することを特徴とする請求項1〜4のいずれか1項に記載のデバイス素子製造方法。
  6. 前記高周波超音波を重畳した液体は、ダイシング時に前記基板を固定するダイシングチャックを冷却する冷却水であることを特徴とする請求項5に記載のデバイス素子製造方法。
  7. 前記洗浄工程は、揮発性保護剤の融点より高い温度の液体により揮発性保護剤の表面を溶解させることを特徴とする請求項1〜4のいずれか1項に記載のデバイス素子製造方法。
  8. 前記揮発性保護剤蒸発工程は、前記揮発性保護剤で覆われた基板を大気圧環境かつ室温で蒸発させることを特徴とする請求項1〜7のいずれか1項に記載のデバイス素子製造方法。
  9. 前記揮発性保護剤蒸発工程は、前記揮発性保護剤で覆われた基板を減圧下で蒸発させることを特徴とする請求項1〜7のいずれか1項に記載のデバイス素子製造方法。
  10. 基板のダイシング方法において、
    前記基板を基台上に載置する工程と、
    前記基板の表面に揮発性保護剤を塗布する工程と、
    前記揮発性保護剤を凝固させる工程と、
    前記揮発性保護剤の上から、前記基板のダイシングを行う工程と、
    前記揮発性保護剤の表面を洗浄する工程と、
    前記揮発性保護剤を溶融・揮発させる工程と、を有することを特徴とするダイシング方法。
JP2006323006A 2006-11-30 2006-11-30 デバイス素子製造方法およびダイシング方法 Expired - Fee Related JP5011981B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006323006A JP5011981B2 (ja) 2006-11-30 2006-11-30 デバイス素子製造方法およびダイシング方法
DE102007040792A DE102007040792B4 (de) 2006-11-30 2007-08-28 Herstellungsverfahren für Vorrichtung und Dice-Verfahren und Herstellungsverfahren für eine MEMS-Vorrichtung
US11/848,423 US7790578B2 (en) 2006-11-30 2007-08-31 Dicing method using volatile protective agent
KR1020070097999A KR100900517B1 (ko) 2006-11-30 2007-09-28 디바이스 소자 제조 방법 및 다이싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323006A JP5011981B2 (ja) 2006-11-30 2006-11-30 デバイス素子製造方法およびダイシング方法

Publications (2)

Publication Number Publication Date
JP2008140818A true JP2008140818A (ja) 2008-06-19
JP5011981B2 JP5011981B2 (ja) 2012-08-29

Family

ID=39339050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323006A Expired - Fee Related JP5011981B2 (ja) 2006-11-30 2006-11-30 デバイス素子製造方法およびダイシング方法

Country Status (4)

Country Link
US (1) US7790578B2 (ja)
JP (1) JP5011981B2 (ja)
KR (1) KR100900517B1 (ja)
DE (1) DE102007040792B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326535A (zh) * 2017-07-31 2019-02-12 株式会社斯库林集团 基板处理方法和基板处理装置
JP2020520118A (ja) * 2017-05-11 2020-07-02 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 処理された積層ダイ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812085B1 (ko) * 2006-12-22 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 개별화 방법
ITTO20110875A1 (it) * 2011-09-30 2013-03-31 Stmicroelectronics Malta Ltd Metodo per il test in striscia di dispositivi mems, striscia di test di dispositivi mems e relativo dispositivo mems
US9196559B2 (en) * 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283175A (ja) * 1994-03-31 1995-10-27 At & T Corp 集積回路の作製プロセス
JPH08258035A (ja) * 1995-03-23 1996-10-08 Nissan Motor Co Ltd 微小構造を有する装置の製造方法
JPH11309639A (ja) * 1998-12-28 1999-11-09 Yoshiyuki Tarumi ワ―ク固定用媒体
JP2001102330A (ja) * 1999-10-01 2001-04-13 Matsushita Electronics Industry Corp 基板の製造方法
JP2002184720A (ja) * 2000-12-15 2002-06-28 Murata Mfg Co Ltd デバイスの製造方法
JP2005175148A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005347675A (ja) * 2004-06-07 2005-12-15 Fujitsu Ltd 微小な構造を有する素子の製造方法
JP2006043925A (ja) * 2004-07-30 2006-02-16 Yoshiyuki Tarumi 物品の保護材および物品の保護方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552236A (en) 1978-10-11 1980-04-16 Nec Corp Production of electronic device
JPS5992536A (ja) 1982-11-18 1984-05-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5731229A (en) * 1994-06-28 1998-03-24 Nissan Motor Co., Ltd. Method of producing device having minute structure
JP3008344B2 (ja) * 1997-02-17 2000-02-14 禧享 垂水 凍結式ワーク固定法および凍結式ワーク固定装置
JP2001023935A (ja) * 1999-07-09 2001-01-26 Sharp Corp 半導体装置の製造方法
JP2001044143A (ja) * 1999-07-30 2001-02-16 Sony Corp 基体の切断方法及び半導体装置の製造方法
JP2001053035A (ja) * 1999-08-05 2001-02-23 Sony Corp 基体の切断方法及び半導体装置の製造方法
JP2004273597A (ja) 2003-03-06 2004-09-30 Jsr Corp ウェハ加工方法
JP2004292821A (ja) 2002-06-26 2004-10-21 Hitachi Chem Co Ltd フィルム状接着剤、接着シート及び半導体装置
JP2004349416A (ja) 2003-05-21 2004-12-09 Nikon Corp Memsの製造方法
KR100655159B1 (ko) * 2005-02-18 2006-12-08 세호로보트산업 주식회사 플래시 메모리의 싱글레이션 장치 및 그 방법
US7297567B2 (en) * 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283175A (ja) * 1994-03-31 1995-10-27 At & T Corp 集積回路の作製プロセス
JPH08258035A (ja) * 1995-03-23 1996-10-08 Nissan Motor Co Ltd 微小構造を有する装置の製造方法
JPH11309639A (ja) * 1998-12-28 1999-11-09 Yoshiyuki Tarumi ワ―ク固定用媒体
JP2001102330A (ja) * 1999-10-01 2001-04-13 Matsushita Electronics Industry Corp 基板の製造方法
JP2002184720A (ja) * 2000-12-15 2002-06-28 Murata Mfg Co Ltd デバイスの製造方法
JP2005175148A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005347675A (ja) * 2004-06-07 2005-12-15 Fujitsu Ltd 微小な構造を有する素子の製造方法
JP2006043925A (ja) * 2004-07-30 2006-02-16 Yoshiyuki Tarumi 物品の保護材および物品の保護方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520118A (ja) * 2017-05-11 2020-07-02 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 処理された積層ダイ
JP7129427B2 (ja) 2017-05-11 2022-09-01 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 処理された積層ダイ
CN109326535A (zh) * 2017-07-31 2019-02-12 株式会社斯库林集团 基板处理方法和基板处理装置
JP2019029527A (ja) * 2017-07-31 2019-02-21 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP6993806B2 (ja) 2017-07-31 2022-01-14 株式会社Screenホールディングス 基板処理方法および基板処理装置
CN109326535B (zh) * 2017-07-31 2022-07-12 株式会社斯库林集团 基板处理方法和基板处理装置

Also Published As

Publication number Publication date
US7790578B2 (en) 2010-09-07
DE102007040792A1 (de) 2008-06-05
KR20080049607A (ko) 2008-06-04
DE102007040792B4 (de) 2010-09-02
US20080132037A1 (en) 2008-06-05
JP5011981B2 (ja) 2012-08-29
KR100900517B1 (ko) 2009-06-02

Similar Documents

Publication Publication Date Title
JP5011981B2 (ja) デバイス素子製造方法およびダイシング方法
JP5591859B2 (ja) 基板の分離方法及び分離装置
JP6305355B2 (ja) デバイスの製造方法
JP6360123B2 (ja) ワークピースの加工手順およびシステム
JP6359576B2 (ja) キャリア−ワークピース接合スタックの分離方法
KR20160016608A (ko) 웨이퍼의 가공 방법
TW200816298A (en) Substrate processing apparatus, liquid film freezing method and substrate processing method
JP2000228389A (ja) 半導体装置の製造方法
JP2011510518A (ja) デバイスウェーハーをキャリヤー基板に逆に装着する方法
TWI827670B (zh) 工件的加工方法
CN107591321A (zh) 元件芯片的制造方法
JP2010186901A (ja) 基板処理方法および基板処理装置
JP4767204B2 (ja) 基板処理方法および基板処理装置
JP3480235B2 (ja) インクジェットプリンタヘッドおよびその製造方法
JP2015070012A (ja) 基板加工装置及び基板加工方法
US8097087B2 (en) Method of cleaning support plate
JP2001044143A (ja) 基体の切断方法及び半導体装置の製造方法
JP5631160B2 (ja) ワークのダイシング装置及びワークのダイシング方法
JP2018022875A (ja) ウェーハの加工方法
JP2004223639A (ja) 薄膜構造物加工装置
JPH1142636A (ja) ウエハー解除方法
JP2005347675A (ja) 微小な構造を有する素子の製造方法
JP2006041065A (ja) 固体噴霧洗浄方法
JP6347572B2 (ja) リフトオフ装置およびリフトオフ方法
TW200811069A (en) Processing method of glass lens

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5011981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees