JP2008103499A - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP2008103499A
JP2008103499A JP2006284051A JP2006284051A JP2008103499A JP 2008103499 A JP2008103499 A JP 2008103499A JP 2006284051 A JP2006284051 A JP 2006284051A JP 2006284051 A JP2006284051 A JP 2006284051A JP 2008103499 A JP2008103499 A JP 2008103499A
Authority
JP
Japan
Prior art keywords
layer
electrode
compound semiconductor
sog
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006284051A
Other languages
English (en)
Other versions
JP4172515B2 (ja
Inventor
Yoshiaki Watabe
義昭 渡部
Tomokimi Hino
智公 日野
Nobukata Okano
展賢 岡野
Naoyoshi Kuramochi
尚叔 倉持
Yuichiro Kikuchi
雄一郎 菊地
Tatsuo Ohashi
達男 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006284051A priority Critical patent/JP4172515B2/ja
Priority to TW096138064A priority patent/TW200834984A/zh
Priority to EP07020315A priority patent/EP1914812A3/en
Priority to KR1020070104429A priority patent/KR20080035472A/ko
Priority to US11/873,763 priority patent/US7858418B2/en
Priority to CN2007103051452A priority patent/CN101188267B/zh
Publication of JP2008103499A publication Critical patent/JP2008103499A/ja
Application granted granted Critical
Publication of JP4172515B2 publication Critical patent/JP4172515B2/ja
Priority to US12/957,908 priority patent/US8217407B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】ピンホールやクラックが発生し難く、また、段差被覆性に優れた被覆層(絶縁層)によって電極が被覆された構造を有する発光素子を提供する。
【解決手段】発光素子は、(a)基体10上に順次形成された、n型の第1化合物半導体層11、活性層12、及び、p型の第2化合物半導体層13、(b)露出した第1化合物半導体層11の部分17の上に形成された第1電極15、並びに、(c)第2化合物半導体層13の上に形成された第2電極14を備えており、少なくとも、露出した第1化合物半導体層11の部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、及び、第2電極14は、SOG層16で被覆されている。
【選択図】 図1

Description

本発明は、発光素子及びその製造方法に関する。
例えば、実用新案登録第3068914号に開示された従来の発光ダイオード(LED)は、図9に模式的な断面図を示すように、例えばサファイアから成る基板10A上に、例えば、MOCVD法に基づき形成された下地層10B、並びに、第1導電型(例えばn型)を有する第1化合物半導体層11、活性層12、及び、第2導電型(例えばp型)を有する第2化合物半導体層13が積層された積層構造の発光層を有する。第2化合物半導体層13の上には第2電極14が設けられている。また、第2化合物半導体層13及び活性層12の一部分を除去することで第1化合物半導体層11の一部分が露出され、この露出した第1化合物半導体層11の部分の上には第1電極15が設けられている。そして、第2電極14から、残された第2化合物半導体層13の直下の活性層12の部分を経由して、第1化合物半導体層11、第1電極15へと電流を流す。その結果、活性層12にあっては、電流注入によって活性層12の量子井戸構造が励起され、全面で発光状態となる。
基板側光取出し型の発光ダイオードにあっては、活性層12からの光は、直接、基板10Aを通過して外部に射出され、あるいは又、第2電極14において反射され、基板10Aを通過して外部に射出される。また、電極透過光取出し型の発光ダイオードにあっては、活性層12からの光は、第2電極14を通過して外部に射出される。従って、発光層となる化合物半導体層の信頼性はもとより、電極の信頼性(例えば、耐環境性や均一性)も極めて重要である。
第2電極14を構成する材料として、基板側光取出し型の発光ダイオードにあっては、高反射率を有する銀(Ag)が用いられ、電極透過光取出し型の発光ダイオードにあっては、透明電極を構成するITOが用いられる。そして、第2電極14の信頼性向上のために、通常、第2電極14は、プラズマCVD法等のCVD法や、真空蒸着法、スパッタリング法といったPVD法によって形成された絶縁膜116で被覆されている。そして、第1電極15及び第2電極14の上方の絶縁膜116の部分には開口部18A,18Bが設けられ、露出した第1電極15及び第2電極14の上には、第1コンタクト部19A、第2コンタクト部19Bが設けられている。
実用新案登録第3068914号
ところで、CVD法やPVD法に基づき成膜された絶縁膜116には、ピンホールやクラックが発生し易いし、電極構造やデバイス構造から急峻な段差部が存在する場合、係る段差部を絶縁膜116で確実に覆うことができなくなる場合がある。また、コンタミネーションや異物等の存在によっても、絶縁膜116にピンホールやクラックが発生する場合がある。そして、絶縁膜116に僅かなピンホールやクラックでも発生すると、また、段差被覆性が悪いと、外部雰囲気中からの水分が侵入し、銀(Ag)やITOから成る第2電極14に達すると、第2電極14において、イオン・マイグレーションが生じたり、ウィスカーが生成し、第2電極14の劣化、ひいては、発光ダイオードの特性劣化が生じてしまう。
ピンホールやクラックの発生を抑制するために、絶縁膜116の成膜中の基板加熱温度を上げたり、逆スパッタリング法等によって第2電極14の表面をクリーニングするなどによって下地を改善する方法等があるが、熱履歴やプラズマダメージ等の影響によって別の問題が生じ易い。また、急峻な段差部を絶縁膜116で確実に覆うことは困難であるし、係る段差部が絶縁膜116の膜成長の不連続点になる場合も多い。
従って、本発明の目的は、ピンホールやクラックが発生し難く、また、段差被覆性に優れた被覆層(絶縁層)によって電極が被覆された構造を有する発光素子、及び、その製造方法を提供することにある。
上記の目的を達成するための本発明の第1の態様に係る発光素子の製造方法は、
(A)基体上に、第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層を、順次、形成した後、
(B)第1化合物半導体層の一部分を露出させ、露出した第1化合物半導体層の一部分の上に第1電極を形成し、第2化合物半導体層の上に第2電極を形成する、
工程を備えた発光素子の製造方法であって、
前記工程(B)に引き続き、
(C)少なくとも、露出した第1化合物半導体層の一部分、露出した活性層の部分、及び、露出した第2化合物半導体層の部分、並びに、第2電極の一部分を、SOG層で被覆する、
工程を更に備えていることを特徴とする。
本発明の第1の態様に係る発光素子の製造方法にあっては、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、SOG層で被覆した後、第1電極上のSOG層の部分及び第2電極上のSOG層の部分に、それぞれ、第1開口部及び第2開口部を形成する形態とすることが好ましい。
そして、この場合、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、SOG層及び第1の絶縁層に、第1開口部及び第2開口部を形成する構成とすることができる。
あるいは又、この場合、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、SOG層で被覆した後、SOG層を第2の絶縁層で被覆し、第2の絶縁層及びSOG層に、第1開口部及び第2開口部を形成する構成とすることができる。
あるいは又、この場合、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、SOG層を更に第2の絶縁層で被覆した後、第2の絶縁層、SOG層及び第1の絶縁層に、第1開口部及び第2開口部を形成する構成とすることができる。
本発明の第1の態様に係る発光素子の製造方法においては、更に、第1電極から第1開口部を介してSOG層上に延びる第1コンタクト部を形成し、且つ、第2電極から第2開口部を介してSOG層上に延びる第2コンタクト部を形成する工程を備えていてもよい。
尚、本発明の第1の態様に係る発光素子の製造方法においては、工程の簡素化といった観点から、第1開口部と第2開口部とは同じ工程で形成することが好ましい。また、工程の簡素化といった観点から、第1コンタクト部と第2コンタクト部とは同じ工程で形成することが好ましいが、第1コンタクト部の頂面のレベルと第2コンタクト部の頂面のレベルを揃える必要がある場合には、第1コンタクト部と第2コンタクト部とを別の工程で形成することが好ましい。
上記の目的を達成するための本発明の第2の態様に係る発光素子の製造方法は、
(A)基体上に、第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層を、順次、形成した後、
(B)第1化合物半導体層の一部分を露出させ、第2化合物半導体層の上に第2電極を形成する、
工程を備えた発光素子の製造方法であって、
前記工程(B)に引き続き、
(C)第1電極を形成すべき部分を除く露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極の一部分を、SOG層で被覆した後、
(D)露出した第1化合物半導体層の一部分における第1電極を形成すべき部分の上に、第1電極を形成する、
工程を更に備えていることを特徴とする。
本発明の第2の態様に係る発光素子の製造方法にあっては、
前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、SOG層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆したSOG層の部分に第1開口部を形成し、第2電極を被覆したSOG層の部分に第2開口部を形成し、
前記工程(D)において、第1開口部の底部に露出した第1化合物半導体層の部分の上に第1電極を形成する形態とすることが好ましい。
そして、この場合、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆したSOG層及び第1の絶縁層の部分に第1開口部を形成し、第2電極を被覆したSOG層及び第1の絶縁層の部分に第2開口部を形成する構成とすることができる。
あるいは又、この場合、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、SOG層で被覆した後、SOG層を第2の絶縁層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆した第2の絶縁層及びSOG層の部分に第1開口部を形成し、第2電極を被覆した第2の絶縁層及びSOG層の部分に第2開口部を形成する構成とすることができる。
あるいは又、この場合、前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、SOG層を更に第2の絶縁層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆した第2の絶縁層、SOG層及び第1の絶縁層の部分に第1開口部を形成し、第2電極を被覆した第2の絶縁層、SOG層及び第1の絶縁層の部分に第2開口部を形成する構成とすることができる。
本発明の第2の態様に係る発光素子の製造方法においては、更に、第1電極から第1開口部を介してSOG層上に延びる第1コンタクト部を形成し、且つ、第2電極から第2開口部を介してSOG層上に延びる第2コンタクト部を形成する工程を備えていてもよい。
尚、本発明の第2の態様に係る発光素子の製造方法においては、工程の簡素化といった観点から、第1開口部と第2開口部とは同じ工程で形成することが好ましい。また、工程の簡素化といった観点から、第1コンタクト部と第2コンタクト部とは同じ工程で形成することが好ましいが、第1コンタクト部の頂面のレベルと第2コンタクト部の頂面のレベルを揃える必要がある場合には、第1コンタクト部と第2コンタクト部とを別の工程で形成することが好ましい。更には、実装時、半田によって、第1コンタクト部に接続された配線と第2コンタクト部との接触や短絡を避けるために、係る配線を覆うような絶縁膜を形成してもよい。
以上に説明した好ましい形態、構成を含む本発明の第1の態様又は第2の態様に係る発光素子の製造方法(以下、これらを総称して、単に、本発明の発光素子の製造方法と呼ぶ場合がある)にあっては、第2電極はITO(酸化錫をドープした酸化インジウム)から成り、前記工程(C)において、(全面に)SOG層前駆体としてのSOG材料層を形成した後、SOG材料層を焼成することでSOG層を得ると同時に、第2電極を構成するITOをアニールする構成とすることができ、これによって、発光素子の製造工程の簡素化を図ることができる。尚、このような構成において、発光素子を発光ダイオードとする場合、係る発光ダイオードは電極透過光取出し型であり、活性層からの光は、第2化合物半導体層、第2電極、SOG層を通過して外部に射出される。
そして、この場合、前記工程(C)におけるSOG材料層の焼成条件として、以下の条件を挙げることができる。
焼成雰囲気:不活性ガス雰囲気、若しくは、
酸素ガスを0.1容量%乃至20容量%、好ましくは2容量%乃至5容量% 含有する不活性ガス雰囲気
焼成温度 :250゜C乃至700゜C、好ましくは400゜C乃至600゜C
焼成時間 :5分乃至60分、好ましくは20分乃至40分
あるいは又、本発明の発光素子の製造方法にあっては、第2電極は銀を含む(In、Cu、Pd、Ni、Co、Rh、Ptを含有する銀合金を包含する)構成とすることができる。尚、このような構成において、発光素子を発光ダイオードとする場合、係る発光ダイオードは基板側光取出し型であり、活性層からの光は、直接、基体を通過して外部に射出され、あるいは又、第2電極において反射され、基体を通過して外部に射出される。第2電極を銀(Ag)から構成することで、例えば96%以上の光反射率を達成することができる。
以上に説明した好ましい構成を含む本発明の発光素子の製造方法にあっては、前記工程(C)において、(全面に)SOG層を形成した後、SOG層の表面をプラズマ雰囲気に暴露する工程を更に含むことが望ましい。このように、SOG層の表面をプラズマ雰囲気に暴露することによって、SOG層の表面部分に含まれる有機物(例えば、炭化水素等)が除去され、高い品質を有するSOG層を得ることができる。プラズマ雰囲気の条件として、O2ガス、Arガス、N2ガス等を単独使用、又は、混合使用して成るプラズマ雰囲気とし、圧力を0.1Pa〜100Paとし、印加パワー及び処理時間はプラズマ装置及びプラズマダメージと効果を勘案して決定すればよく、例えば、印加パワー350W、10分程度の処理時間を例示することができる。
上記の目的を達成するための本発明の発光素子は、
(a)基体上に順次形成された、第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層、
(b)露出した第1化合物半導体層の部分の上に形成された第1電極、並びに、
(c)第2化合物半導体層の上に形成された第2電極、
を備えた発光素子であって、
少なくとも、露出した第1化合物半導体層の部分、露出した活性層の部分、及び、露出した第2化合物半導体層の部分、並びに、第2電極の一部分は、SOG層で被覆されていることを特徴とする。
尚、少なくとも、露出した第1化合物半導体層の部分(第1電極で覆われていない第1化合物半導体層の部分)、露出した活性層の部分、及び、露出した第2化合物半導体層の部分、並びに、第2電極の一部分は、SOG層で被覆されているが、発光素子の構造に依存して、SOG層が、
(1)露出した第1化合物半導体層の部分(第1電極で覆われていない第1化合物半導体層の部分)、露出した活性層の部分、露出した第2化合物半導体層の部分(第2電極で覆われていない第2化合物半導体層の部分)、及び、第2電極の一部分を被覆している形態、
(2)露出した第1化合物半導体層の部分(第1電極で覆われていない第1化合物半導体層の部分)、露出した活性層の部分、露出した第2化合物半導体層の部分(第2電極で覆われていない第2化合物半導体層の部分)、第2電極の一部分、及び、第1電極の一部分を被覆している形態、
を挙げることができる。
本発明の発光素子にあっては、SOG層の下には(具体的には、少なくとも、露出した第1化合物半導体層の部分とSOG層との間、露出した活性層の部分とSOG層との間、露出した第2化合物半導体層の部分とSOG層との間、及び、第2電極とSOG層との間には)、第1の絶縁層が形成されている形態とすることができ、あるいは又、SOG層の上には、第2の絶縁層が形成されている形態とすることができ、あるいは又、SOG層の下には(具体的には、少なくとも、露出した第1化合物半導体層の部分とSOG層との間、露出した活性層の部分とSOG層との間、露出した第2化合物半導体層の部分とSOG層との間、及び、第2電極とSOG層との間には)、第1の絶縁層が形成されており、SOG層の上には、第2の絶縁層が形成されている形態とすることができる。
上記の好ましい形態、構成を含む本発明の発光素子においては、第1電極上に第1コンタクト部が形成され、第2電極上に第2コンタクト部が形成されている構造とすることができる。
以上に説明した好ましい形態、構成を含む本発明の発光素子の製造方法、あるいは、本発明の発光素子(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、SOG材料層とは、ケイ酸化合物(主に、シラノールや、ポリシラザン(Si、O、(N、H)、アルキル基、アルコキシ基等で構成される化合物))を有機溶剤(例えば、アルコールや酢酸ブチル)に溶解した溶液を、各種の塗布法によって塗布することで形成される層を指す。SOG材料層から有機溶剤を除去した後、SOG材料層を焼成することで、ケイ酸ガラス(SiO2)を主成分としたSOG(Spin On Glass)層を得ることができる。尚、SOG材料層を構成する材料に依っては、電子線や紫外線をSOG材料層に照射することで、ケイ酸ガラス(SiO2)を主成分としたSOG層を得ることもできる。一般に、SOG層は内部応力が大きいが、例えば、1×10-8m(10nm)乃至3×10-7m(300nm)といった薄いSOG層を形成すれば、このような内部応力に起因した問題が生じることはない。塗布法として、スピンコーティング法;スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法;スプレー法等を挙げることができる。
本発明において、基体として、サファイア基板、GaAs基板、GaN基板、SiC基板、アルミナ基板、ZnS基板、ZnO基板、AlN基板、LiMgO基板、LiGaO2基板、MgAl24基板、InP基板、Si基板、これらの基板の表面(主面)に下地層やバッファ層が形成されたものを挙げることができる。
第1化合物半導体層、活性層、及び、第2化合物半導体層を構成する材料として、GaN系化合物半導体(AlGaN混晶あるいはAlInGaN混晶、InGaN混晶を含む)、InN系化合物半導体、AlN系化合物半導体、AlGaInP系化合物半導体、AlGaInAs系化合物半導体、GaInAs系化合物半導体、GaInAsP系化合物半導体、GaP系化合物半導体、InP系化合物半導体を例示することができる。第1化合物半導体層、活性層、第2化合物半導体層の形成方法(成膜方法)として、有機金属化学的気相成長法(MOCVD法)や分子線エピタキシー法(MBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法を挙げることができる。
第1導電型がn型である場合には、第2導電型はp型であり、第1導電型がp型である場合には、第2導電型はn型である。
第1化合物半導体層の一部分を露出させる方法として、リソグラフィ技術と、ウェットエッチング法あるいはドライエッチング法との組合せを挙げることができる。
第2電極は、ITOから構成され、あるいは又、Ag(Ag合金を含む)から構成されているが、第2電極の形成方法として、真空蒸着法やスパッタリング法といったPVD法、各種のCVD法を挙げることができる。
第1電極として、チタン(Ti)、TiWやTiMoといったチタン合金から成る電極(例えば、TiW層、Ti層/Ni層/Au層等)、アルミニウム(Al)やアルミニウム合金から成る電極を挙げることができる。尚、「/」の前に記載された層が、より一層、基体の近くに位置する(即ち、下側に位置する)。以下においても同様である。また、第1コンタクト部(第1パッド部)や第2コンタクト部(第2パッド部)として、Ti層/Pt層/Au層等といった[接着層(Ti層やCr層等)]/[バリアメタル層(Pt層、Ni層、TiW層やMo層等)]/[実装に対して融和性の良い金属層(例えばAu層)]のような積層構成とした多層メタル層を例示することができる。第1電極の形成方法、第1コンタクト部(第1パッド部)、第2コンタクト部(第2パッド部)の形成方法として、真空蒸着法やスパッタリング法といったPVD法、各種のCVD法、メッキ法を挙げることができる。
第1の絶縁層、第2の絶縁層を構成する材料として、SiOX系材料、SiNY系材料、SiOXY系材料、Ta25、ZrO2、AlN、Al23を例示することができる。第1の絶縁層、第2の絶縁層の形成方法として、例えば真空蒸着法やスパッタリング法といったPVD法、あるいは、CVD法を挙げることができる。
第1開口部及び第2開口部の形成方法として、リソグラフィ技術と、ウェットエッチング法あるいはドライエッチング法との組合せを挙げることができる。尚、SOG材料層に電子線や紫外線を照射することでSOG層を得る場合には、同時に、第1開口部及び第2開口部を露光用マスク等を用いることなく、直接、形成することができる。
発光素子として、発光ダイオード(LED)や半導体レーザを挙げることができる。
例えば真空蒸着法やスパッタリング法といったPVD法や、CVD法における絶縁膜の成膜において、粒界、クラック、ピンホールといった欠陥を完全に無くすことは非常に困難であり、絶縁膜の膜厚を増やせば解決できるというものではない。たとえ、平らな絶縁膜の部分においては欠陥が生じない成膜条件とした場合でも、例えば、高々数百nm程度の厚さの電極やデバイス構造、不可避に形成される段差部等にあっても、クラックやピンホールが絶縁膜に発生し易い。そして、これらのクラックやピンホールから外部雰囲気中からの水分が侵入し、電極を構成する金属原子を容易にイオン化し、イオン・マイグレーション等に起因したデバイス故障につながる破壊劣化が進行してしまう。
本発明にあっては、第2電極をSOG層で被覆する。SOG層を形成するための一種の前駆体(SOG層前駆体)であるSOG材料層は液状であり、塗布法にて第2電極を覆うことができる。従って、粒界の無い連続膜によって第2電極を確実に被覆することができ、ピンホールやクラックが発生することがない。その結果、銀(Ag)やITOから成る第2電極に、外部雰囲気中からの水分が到達することを確実に防止することができ、第2電極にイオン・マイグレーションが生じたり、ウィスカーが生成し、第2電極の劣化、ひいては、発光ダイオードの特性劣化が生じてしまうといった問題が生じることを確実に防止することができる。従って、発光素子の信頼性の向上を図ることができ、厳しい環境下でも安定な特性を維持できるだけでなく、発光素子の製造歩留りの増加を達成することができる。
尚、SOG層の下に第1の絶縁層を形成し、及び/又は、SOG層の上に第2の絶縁層を形成すれば、発光素子の信頼性を一層高めることができる。また、塗布法にて第2電極を含む下地を覆うことができるので、例えば第2電極に発生したクラックやピンホールといった所謂下地の各種欠陥を「穴埋め」しながら、表面張力による平滑化効果によって段差部の不連続性を埋め込むことができ、より滑らかなSOG層で下地を被覆することができるし、より滑らかなSOG層の上に第2の絶縁層を形成することが可能となる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の第1の態様に係る発光素子の製造方法、及び、本発明の発光素子に関する。
実施例1の発光素子は、GaN系化合物半導体層から構成された発光ダイオードから成り、図1の(A)に構成要素の模式的な配置図を示し、図1の(A)の矢印B−Bに沿った図1の(B)に模式的な断面図を示すように、
(a)基体10上に順次形成された、第1導電型(実施例1においては、n型)を有する第1化合物半導体層11、活性層12、及び、第1導電型とは導電型が異なる第2導電型(実施例1においては、p型)を有する第2化合物半導体層13、
(b)露出した第1化合物半導体層11の部分17の上に形成された第1電極15、並びに、
(c)第2化合物半導体層13の上に形成された第2電極14、
を備えている。
ここで、基体10は、例えばサファイアから成る基板10A、及び、基板10A上に形成されたGaNから成る下地層10Bから構成されている。また、SiドープのGaN(GaN:Si)から成る第1化合物半導体層11、InGaN層(井戸層)及びGaN層(障壁層)から成り、多重量子井戸構造を有する活性層12、並びに、MgドープのGaN(GaN:Mg)から成る第2化合物半導体層13が積層された積層構造から、発光層構造が構成されている。更には、第1電極15は、第2化合物半導体層13及び活性層12の一部分を除去する(エッチングする)ことで露出した第1化合物半導体層11の一部分17の上に設けられている。そして、第2電極14から、残された第2化合物半導体層13の直下の活性層12の部分を経由して、第1化合物半導体層11、第1電極15へと電流を流すことで、活性層12にあっては、電流注入によって活性層12の量子井戸構造が励起され、全面で発光状態となる。尚、図1の(A)においては、発光ダイオードの構成要素の一部のみを図示している。
そして、少なくとも、露出した第1化合物半導体層11の部分、露出した活性層12の部分、及び、露出した第2化合物半導体層13の部分、並びに、第2電極14の一部分は、SOG層16で被覆されている。実施例1にあっては、より具体的には、SOG層16は、露出した第1化合物半導体層11の部分(第1電極15で覆われていない第1化合物半導体層11の部分)、露出した活性層12の部分、第2電極14の一部分、第1電極15の一部分、及び、露出した第2化合物半導体層13の部分(第2電極14で覆われていない第2化合物半導体層13の部分)を被覆している。
実施例1にあっては、第2電極14はITOから成る。そして、実施例1の発光ダイオードは電極透過光取出し型であり、活性層12からの光は、第2化合物半導体層13、第2電極14、SOG層16を通過して外部に射出される。
また、実施例1の発光ダイオードにおいては、第1電極15上には、SOG層16に設けられた第1開口部18AからSOG層16上を延びる第1コンタクト部(第1パッド部19A)が形成され、第2電極14上には、SOG層16に設けられた第2開口部18BからSOG層16上を延びる第2コンタクト部(第2パッド部)19Bが形成されている。
以下、基板等の模式的な一部断面図である図2の(A)、(B)、及び、図3の(A)、(B)を参照して、実施例1の発光素子の製造方法を説明する。
[工程−100]
先ず、サファイアから成る基板10AをMOCVD装置に搬入し、水素から成るキャリアガス中、基板温度1050゜Cで10分間の基板クリーニングを行った後、基板温度を500゜Cまで低下させる。そして、MOCVD法に基づき、窒素原料であるアンモニアガスを供給しながら、ガリウム原料であるトリメチルガリウム(TMG)ガスの供給を行い、GaNから成る下地層10Bを基板10Aの表面に結晶成長させた後、TMGガスの供給を中断する。
[工程−110]
次いで、基体10上に、第1導電型を有する第1化合物半導体層11、活性層12、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層13を、順次、形成する。
具体的には、MOCVD法に基づき、基板温度を1020゜Cまで上昇させた後、常圧にて、シリコン原料であるモノシラン(SiH4)ガスの供給を開始することで、SiドープのGaN(GaN:Si)から成り、n型の導電型を有する厚さ3μmの第1化合物半導体層11を、下地層10Bに結晶成長させる。尚、ドーピング濃度は、例えば、約5×1018/cm3である。
その後、一旦、TMGガス、SiH4ガスの供給を中断し、基板温度を750゜Cまで低下させる。そして、トリエチルガリウム(TEG)ガス及びトリメチルインジウム(TMI)ガスを使用し、バルブ切り替えによりこれらのガスの供給を行うことで、InGaN及びGaNから成り、多重量子井戸構造を有する活性層12を結晶成長させる。
例えば、発光波長400nmの発光ダイオードであれば、In組成約9%のInGaNとGaN(それぞれの厚さ:2.5nm及び7.5nm)の多重量子井戸構造(例えば、2層の井戸層から成る)とすればよい。また、発光波長460nm±10nmの青色発光ダイオードであれば、In組成15%のInGaNとGaN(それぞれの厚さ:2.5nm及び7.5nm)の多重量子井戸構造(例えば、15層の井戸層から成る)とすればよい。更には、発光波長520nm±10nmの緑色発光ダイオードであれば、In組成23%のInGaNとGaN(それぞれの厚さ:2.5nm及び15nm)の多重量子井戸構造(例えば、9層の井戸層から成る)とすればよい。
活性層12の形成完了後、TEGガス、TMIガスの供給中断と共に、キャリアガスを窒素から水素に切り替え、850゜Cまで基板温度を上昇させ、TMGガスとビスシクロペンタジエニルマグネシウム(Cp2Mg)ガスの供給を開始することで、厚さ100nmのMgドープのGaN(GaN:Mg)から成る第2化合物半導体層13を活性層12の上に結晶成長させる。尚、ドーピング濃度は、約5×1019/cm3である。その後、TMGガス及びCp2Mgガスの供給中止と共に基板温度を低下させ、室温まで基板温度を下げて結晶成長を完了させる。
[工程−120]
こうして結晶成長を完了した後、窒素ガス雰囲気中で約800゜C、10分間のアニール処理を行って、p型不純物(p型ドーパント)の活性化を行う。
[工程−130]
その後、第2化合物半導体層13の上に、ITOから成る第2電極14をスパッタリング法に基づき形成する。次いで、第1化合物半導体層11の一部分を露出させる(図2の(A)参照)。具体的には、リソグラフィ技術及びドライエッチング技術にて、第2電極14、第2化合物半導体層13、活性層12の一部を除去して、第1化合物半導体層11の一部分17を露出させる。その後、リフトオフ法に基づき、露出した第1化合物半導体層11の一部分の上に第1電極15を形成する(図2の(B)参照)。具体的には、全面にレジスト層を形成し、第1電極を形成すべき第1化合物半導体層11の一部分の上のレジスト層に開口を形成した後、全面に、第1電極15を構成する金属層をスパッタリング法にて成膜し、次いで、レジスト層を除去することで、第1電極15を形成することができる。
次に、少なくとも、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、及び、露出した第2化合物半導体層13の部分、並びに、第2電極14の一部分を、SOG層16で被覆する。
[工程−140]
具体的には、先ず、全面を、即ち、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、第2電極14、及び、第1電極15を、SOG層16で被覆する(図3の(A)参照)。より具体的には、先ず、SOG層16の前駆体に相当するケイ酸化合物を有機溶剤に溶解した溶液から成るSOG材料層を、例えば、スピンコーティング法にて、全面に、形成する。次いで、SOG材料層から有機溶剤を除去した後、SOG材料層を焼成することで、ケイ酸ガラス(SiO2)を主成分としたSOG層16を得ることができる。SOG材料層の焼成条件として、窒素ガス雰囲気といった不活性ガス雰囲気において、400゜C、20分を例示することができる。このSOG材料層16の焼成によって、同時に、第2電極14を構成するITOをアニールすることができ、これによって、第2電極14においてキャリアを発生させることができる。
[工程−150]
その後、第1電極15上のSOG層16の部分及び第2電極14上のSOG層16の部分に、それぞれ、リソグラフィ技術及びドライエッチング技術に基づき、第1開口部18A及び第2開口部18Bを形成する(図3の(B)参照)。
[工程−160]
次いで、第1電極15から第1開口部18Aを介してSOG層16上に延びる第1コンタクト部(第1パッド部)19Aを形成し、同時に、第2電極14から第2開口部18Bを介してSOG層16上に延びる第2コンタクト部(第2パッド部)19Aを形成する。尚、第1コンタクト部(第1パッド部)19A及び第2コンタクト部(第2パッド部)19Bは、例えば、蒸着法によって形成されたTi層/Pt層、及び、その上にメッキ法によって形成されたAu層から成る。その後、ダイシングによりチップ化を行い、図1の(B)に示した発光ダイオードを得ることができる。更には、樹脂モールド、パッケージ化を行うことで、例えば、砲弾型や面実装型といった種々の発光ダイオードを作製することができる。
実施例1においては、SOG層16を形成することで、粒界の無い連続膜によって第2電極14を確実に被覆することができ、ピンホールやクラックの発生は認められなかった。その結果、ITOから成る第2電極14に外部雰囲気中からの水分が到達することを確実に防止することができ、第2電極14にイオン・マイグレーションが生じたり、ウィスカーが生成し、第2電極14の劣化、ひいては、発光ダイオードの特性劣化が生じてしまうといった問題が生じることを確実に防止することができた。また、厚さ140nmのSOG層16の屈折率を、波長400nmから800nmに亙って測定したが、SOG層16の屈折率(=n+i・k)の実数部分(n)の値は1.45であり、虚数部分(k)の値は0であり、波長400nmから800nmに亘って、SOG層16による光の吸収は認められなかった。
実施例2は、実施例1の変形である。実施例2においては、第2電極14は、真空蒸着法にて成膜された厚さ約100nmの銀(Ag)から成る。そして、実施例2の発光ダイオードは基板側光取出し型であり、活性層12からの光は、直接、基体10を通過して外部に射出され、あるいは又、第2電極14において反射され、基体10を通過して外部に射出される。第2電極14を銀(Ag)から構成することで、例えば96%以上の光反射率を達成することができる。
尚、その他の工程、実施例2の発光素子の構成、構造は、実施例1と同様とすることができるので、詳細な説明は省略する。
実施例3は、実施例1あるいは実施例2の変形である。実施例3においては、[工程−140]と[工程−150]との間において、SOG層16の表面をプラズマ雰囲気に暴露する工程を更に含む。このように、SOG層16の表面をプラズマ雰囲気に暴露することによって、SOG層16の表面部分に含まれる有機物(例えば、炭化水素等)が除去され、高い品質を有するSOG層16を得ることができる。プラズマ雰囲気の条件として、以下の表1に示す条件を例示することができる。尚、以下の実施例においても、同様に、SOG層16の表面に対して、プラズマ雰囲気に暴露する処理を施すことができる。
[表1]
プラズマ雰囲気:O2ガス、Arガス、N2ガス等を単独使用、又は、混合して使用
圧力 :0.1Pa〜100Pa
印加パワー :350W
処理時間 :10分
尚、その他の工程、実施例3の発光素子の構成、構造は、実施例1あるいは実施例2と同様とすることができるので、詳細な説明は省略する。
実施例4も、実施例1あるいは実施例2の変形である。実施例4の発光ダイオードにおいては、SOG層16の下には(具体的には、少なくとも、露出した第1化合物半導体層11の部分とSOG層16との間、露出した活性層12の部分とSOG層16との間、露出した第2化合物半導体層13の部分とSOG層16との間、及び、第2電極14とSOG層16との間には)、第1の絶縁層21が形成されている。実施例4においては、実施例1の[工程−130]と[工程−140]との間において、全面に第1の絶縁層21を形成する工程を更に含み(図4の(A)参照)、即ち、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、第2電極14、及び、第1電極15を、第1の絶縁層21で被覆する工程を含み、実施例1の[工程−140]と同様の工程においては、第1の絶縁層21をSOG層16で被覆し、実施例1の[工程−150]と同様の工程において、第1電極15上のSOG層16の部分及び第1の絶縁層21の部分、並びに、第2電極14上のSOG層16の部分及び第1の絶縁層21の部分に、それぞれ、リソグラフィ技術及びドライエッチング技術に基づき、第1開口部18A及び第2開口部18Bを形成する(図4の(B)参照)。ここで、第1の絶縁層21は、厚さ約100nmのSiO2から成り、CVD法にて成膜されている。
このように、SOG層16の下に第1の絶縁層21を形成することで、発光ダイオードの信頼性の向上を図ることができるだけでなく、SOG層16を形成するための下地の平坦化を図ることができる。
実施例2と同様に第2電極14をAgから構成した発光ダイオードを作製した。尚、この発光ダイオードを実施例4Aの発光ダイオードと呼ぶ。一方、SOG層16の形成を省略した発光ダイオードを比較例4として作製した。そして、この実施例4Aの発光ダイオードと比較例4の発光ダイオードに対して、高温・高湿バイアス試験(85゜C、RH85%)を行い、イオン・マイグレーションに起因した故障発生に至るまでの時間の比較を行った。その結果、実施例4Aの発光ダイオードにあっては、比較例4の発光ダイオードよりも、2千時間以上、故障発生に至るまでの時間が延びた。また、比較例4の発光ダイオードにおいては、クラックやピンホールからの水分に起因した第2電極14の腐食が認められたが、実施例4Aの発光ダイオードにおいては、第2電極14の腐食は全く認められなかった。更には、実施例4Aの発光ダイオードに対して、非常に高い高温(150゜C)のエージングを行ったが、何らの問題も生じることが無く、SOG層16を構成する材料の線膨張係数と、第1の絶縁層21を構成する材料の線膨張係数との差に起因した応力によっても問題が生じないことが判った。
実施例5も、実施例1あるいは実施例2の変形である。実施例5の発光ダイオードにおいては、SOG層16の上には、第2の絶縁層22が形成されている。実施例5においては、実施例1の[工程−140]と同様の工程において、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、第2電極14、及び、第1電極15を、SOG層16で被覆し、実施例1の[工程−140]と同様の工程に引き続き、SOG層16を第2の絶縁層22で被覆する工程、即ち、実施例1の[工程−140]と[工程−150]との間において、SOG層16の上に(全面に)第2の絶縁層22を形成する工程を更に含み(図5の(A)参照)、実施例1の[工程−150]と同様の工程において、第1電極15上の第2の絶縁層22の部分及びSOG層16の部分、並びに、第2電極14上の第2の絶縁層22の部分及びSOG層16の部分に、それぞれ、リソグラフィ技術及びドライエッチング技術に基づき、第1開口部18A及び第2開口部18Bを形成する(図5の(B)参照)。ここで、第2の絶縁層22は、厚さ約100nmのSiO2から成り、CVD法にて成膜されている。
このように、SOG層16の上に第2の絶縁層22を形成することで、発光ダイオードの信頼性の向上を図ることができるだけでなく、滑らかなSOG層16上に第2の絶縁層22を形成するので、第2の絶縁層22の段差被覆性の向上等を図ることができる。
尚、実施例1の[工程−130]と[工程−140]との間において、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、第2電極14、及び、第1電極15を、第1の絶縁層21で被覆した後、実施例1の[工程−140]と同様の工程において、第1の絶縁層21をSOG層16で被覆し、SOG層16を更に第2の絶縁層22で被覆し、実施例1の[工程−150]と同様の工程において、第2の絶縁層22、SOG層16及び第1の絶縁層21に、第1開口部18A及び第2開口部18Bを形成してもよい。即ち、SOG層16の下には(具体的には、少なくとも、露出した第1化合物半導体層11の部分とSOG層16との間、露出した活性層12の部分とSOG層16との間、露出した第2化合物半導体層13の部分とSOG層16との間、及び、第2電極14とSOG層16との間には)、第1の絶縁層21が形成されており、SOG層16の上には、第2の絶縁層22が形成されている構成とすることもできる。即ち、実施例1の[工程−130]と[工程−140]との間において全面に第1の絶縁層21を形成する工程を、更に、実施例5に含ませてもよい。尚、この場合には、実施例1の[工程−150]と同様の工程において、第2の絶縁層22、SOG層16、及び、第1の絶縁層21に、第1開口部18A及び第2開口部18Bを形成する。
実施例6は、本発明の第2の態様に係る発光素子の製造方法に関する。第1電極がSOG層の上に延在しているといった第1電極の周辺部の構成、構造を除き、実施例6の発光ダイオードの基本的な構成、構造は、実施例1の発光ダイオードの基本的な構成、構造と同様とすることができるので、詳細な説明は省略する。以下、実施例6の発光素子の製造方法を、図7の(A)及び(B)を参照して説明する。
[工程−600]
先ず、実施例1の[工程−100]及び[工程−110]と同様の工程を実行することで、基体10上に、第1導電型(実施例6においては、n型)を有する第1化合物半導体層11、活性層12、及び、第1導電型とは導電型が異なる第2導電型(実施例6においては、p型)を有する第2化合物半導体層13を、順次、形成し、その後、[工程−120]と同様の工程を実行する。
[工程−610]
次いで、[工程−130]と同様の工程を実行することで、第2化合物半導体層13の上に第2電極14を形成した後、第1化合物半導体層11の一部分を露出させる。尚、この工程においては、第1電極は形成しない。
その後、第1電極15を形成すべき部分を除く露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、及び、第2電極14の一部分を、SOG層16で被覆する。
[工程−620]
具体的には、次いで、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、及び、第2電極14を、SOG層16で被覆する。具体的には、実施例1の[工程−140]と同様の工程を実行することで、全面にSOG層16を形成する(図7の(A)参照)。
[工程−630]
次いで、第1化合物半導体層11の一部分における第1電極15を形成すべき部分を被覆したSOG層16の部分に第1開口部18Aを形成し、第2電極14を被覆したSOG層16の部分に第2開口部18Bを形成する。具体的には、露出した第1化合物半導体層11の部分の上のSOG層16の部分及び第2電極14上のSOG層16の部分に、それぞれ、リソグラフィ技術及びドライエッチング技術に基づき、第1開口部18A及び第2開口部18Bを形成する(図7の(B)参照)。
[工程−640]
その後、露出した第1化合物半導体層11の一部分における第1電極15を形成すべき部分の上に、第1電極15を形成する。即ち、第1開口部18Aの底部に露出した第1化合物半導体層11の部分の上に第1電極15を形成する。具体的には、実施例1の[工程−130]と同様の工程を実行することで、第1開口部18Aの底部に露出した第1化合物半導体層11の部分の上から、第1開口部18Aの近傍のSOG層16の上に亙り、第1電極15を形成する。
[工程−650]
次に、実施例1の[工程−160]と同様の工程を実行することで、第1電極15から第1開口部18Aを介してSOG層16上に延びる第1コンタクト部(第1パッド部)19Aを形成し、同時に、第2電極14から第2開口部18Bを介してSOG層16上に延びる第2コンタクト部(第2パッド部)19Bを形成する。その後、ダイシングによりチップ化を行い、図6に示した発光ダイオードを得ることができる。更には、樹脂モールド、パッケージ化を行うことで、例えば、砲弾型や面実装型といった種々の発光ダイオードを作製することができる。
尚、実施例6においても、実施例2と同様に、第2電極14を、ITOの代わりに銀(Ag)から構成してもよい。
また、実施例4と同様に、[工程−610]と[工程−620]との間において、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、及び、第2電極14を、第1の絶縁層21で被覆した後、[工程−620]と同様の工程において、第1の絶縁層21をSOG層16で被覆し、[工程−630]と同様の工程において、第1化合物半導体層11の一部分における第1電極15を形成すべき部分を被覆したSOG層16及び第1の絶縁層21の部分に第1開口部18Aを形成し、第2電極14を被覆したSOG層16及び第1の絶縁層21の部分に第2開口部18Bを形成してもよい。即ち、[工程−610]と[工程−620]との間において、全面に第1の絶縁層を形成する工程を更に含み、[工程−630]において、第1電極15上のSOG層16の部分及び第1の絶縁層の部分、並びに、第2電極14上のSOG層16の部分及び第1の絶縁層の部分に、それぞれ、リソグラフィ技術及びドライエッチング技術に基づき、第1開口部18A及び第2開口部18Bを形成してもよい。
あるいは又、実施例5と同様に、[工程−620]と同様の工程において、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、及び、第2電極14を、SOG層16で被覆し、その後、SOG層16を第2の絶縁層22で被覆し、[工程−630]と同様の工程において、第1化合物半導体層11の一部分における第1電極15を形成すべき部分を被覆した第2の絶縁層22及びSOG層16の部分に第1開口部18Aを形成し、第2電極14を被覆した第2の絶縁層22及びSOG層16の部分に第2開口部18Bを形成してもよい。即ち、[工程−620]と[工程−630]との間において、SOG層16の上に(全面に)第2の絶縁層を形成する工程を更に含み、[工程−630]と同様の工程において、第1電極15上の第2の絶縁層の部分及びSOG層16の部分、並びに、第2電極14上の第2の絶縁層の部分及びSOG層16の部分に、それぞれ、リソグラフィ技術及びドライエッチング技術に基づき、第1開口部18A及び第2開口部18Bを形成してもよい。
あるいは又、[工程−610]と[工程−620]との間において、露出した第1化合物半導体層11の一部分、露出した活性層12の部分、露出した第2化合物半導体層13の部分、及び、第2電極14を、第1の絶縁層21で被覆した後、[工程−620]と同様の工程において、第1の絶縁層21をSOG層16で被覆し、その後、SOG層16を更に第2の絶縁層22で被覆し、[工程−630]と同様の工程において、第1化合物半導体層11の一部分における第1電極15を形成すべき部分を被覆した第2の絶縁層22、SOG層16及び第1の絶縁層21の部分に第1開口部18Aを形成し、第2電極14を被覆した第2の絶縁層22、SOG層16及び第1の絶縁層21の部分に第2開口部18Bを形成してもよい。即ち、[工程−610]と[工程−620]との間において全面に第1の絶縁層を形成し、更に、[工程−620]と[工程−630]との間において、SOG層16の上に(全面に)第2の絶縁層を形成する工程を更に含ませてもよい。尚、この場合には、[工程−630]と同様の工程において、第2の絶縁層、SOG層16、及び、第1の絶縁層に、第1開口部18A及び第2開口部18Bを形成する。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した発光素子の構成、構造、発光素子を構成する材料、発光素子の製造条件や各種数値は例示であり、適宜変更することができる。例えば、実施例1〜実施例6において説明した発光素子において、例えば図8に模式的な一部断面図を示すように、第2電極14が第2化合物半導体層13の一部を覆う構造とすることもできる。
図1の(A)及び(B)は、それぞれ、実施例1の発光素子の構成要素の模式的な配置図、及び、図1の(A)の矢印B−Bに沿った実施例1の発光素子の模式的な断面図である。 図2の(A)及び(B)は、実施例1の発光素子の製造方法を説明するための基体等の模式的な一部端面図である。 図3の(A)及び(B)は、図2の(B)に引き続き、実施例1の発光素子の製造方法を説明するための基体等の模式的な一部端面図である。 図4の(A)及び(B)は、実施例4の発光素子の製造方法を説明するための基体等の模式的な一部端面図である。 図5の(A)及び(B)は、実施例5の発光素子の製造方法を説明するための基体等の模式的な一部端面図である。 図6は、図1の(A)の矢印B−Bに沿ったと同様の、実施例6の発光素子の模式的な断面図である。 図7の(A)及び(B)は、実施例6の発光素子の製造方法を説明するための基体等の模式的な一部端面図である。 図8は、図1の(A)の矢印B−Bに沿ったと同様の、実施例1の発光素子の変形例の模式的な断面図である。 図9は、従来の発光素子の問題点を説明するための、従来の発光素子の模式的な断面図である。
符号の説明
10・・・基体、10A・・・基板、10B・・・下地層、11・・・第1化合物半導体層、12・・・活性層、13・・・第2化合物半導体層、14・・・第2電極、15・・・第1電極、16・・・SOG層、17・・・露出した第1化合物半導体層の部分、18A,18B・・・開口部、19A,19B・・・コンタクト部21・・・第1の絶縁層、22・・・第2の絶縁層

Claims (18)

  1. (A)基体上に、第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層を、順次、形成した後、
    (B)第1化合物半導体層の一部分を露出させ、露出した第1化合物半導体層の一部分の上に第1電極を形成し、第2化合物半導体層の上に第2電極を形成する、
    工程を備えた発光素子の製造方法であって、
    前記工程(B)に引き続き、
    (C)少なくとも、露出した第1化合物半導体層の一部分、露出した活性層の部分、及び、露出した第2化合物半導体層の部分、並びに、第2電極の一部分を、SOG層で被覆する、
    工程を更に備えていることを特徴とする発光素子の製造方法。
  2. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、SOG層で被覆した後、第1電極上のSOG層の部分及び第2電極上のSOG層の部分に、それぞれ、第1開口部及び第2開口部を形成することを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、SOG層及び第1の絶縁層に、第1開口部及び第2開口部を形成することを特徴とする請求項2に記載の発光素子の製造方法。
  4. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、SOG層で被覆した後、SOG層を第2の絶縁層で被覆し、第2の絶縁層及びSOG層に、第1開口部及び第2開口部を形成することを特徴とする請求項2に記載の発光素子の製造方法。
  5. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、第2電極、及び、第1電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、SOG層を更に第2の絶縁層で被覆した後、第2の絶縁層、SOG層及び第1の絶縁層に、第1開口部及び第2開口部を形成することを特徴とする請求項2に記載の発光素子の製造方法。
  6. (A)基体上に、第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層を、順次、形成した後、
    (B)第1化合物半導体層の一部分を露出させ、第2化合物半導体層の上に第2電極を形成する、
    工程を備えた発光素子の製造方法であって、
    前記工程(B)に引き続き、
    (C)第1電極を形成すべき部分を除く露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極の一部分を、SOG層で被覆した後、
    (D)露出した第1化合物半導体層の一部分における第1電極を形成すべき部分の上に、第1電極を形成する、
    工程を更に備えていることを特徴とする発光素子の製造方法。
  7. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、SOG層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆したSOG層の部分に第1開口部を形成し、第2電極を被覆したSOG層の部分に第2開口部を形成し、
    前記工程(D)において、第1開口部の底部に露出した第1化合物半導体層の部分の上に第1電極を形成することを特徴とする請求項6に記載の発光素子の製造方法。
  8. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆したSOG層及び第1の絶縁層の部分に第1開口部を形成し、第2電極を被覆したSOG層及び第1の絶縁層の部分に第2開口部を形成することを特徴とする請求項7に記載の発光素子の製造方法。
  9. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、SOG層で被覆した後、SOG層を第2の絶縁層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆した第2の絶縁層及びSOG層の部分に第1開口部を形成し、第2電極を被覆した第2の絶縁層及びSOG層の部分に第2開口部を形成することを特徴とする請求項7に記載の発光素子の製造方法。
  10. 前記工程(C)において、露出した第1化合物半導体層の一部分、露出した活性層の部分、露出した第2化合物半導体層の部分、及び、第2電極を、第1の絶縁層で被覆した後、第1の絶縁層をSOG層で被覆し、SOG層を更に第2の絶縁層で被覆し、次いで、第1化合物半導体層の一部分における第1電極を形成すべき部分を被覆した第2の絶縁層、SOG層及び第1の絶縁層の部分に第1開口部を形成し、第2電極を被覆した第2の絶縁層、SOG層及び第1の絶縁層の部分に第2開口部を形成することを特徴とする請求項7に記載の発光素子の製造方法。
  11. 第2電極はITOから成り、
    前記工程(C)において、SOG層前駆体としてのSOG材料層を形成した後、SOG材料層を焼成することでSOG層を得ると同時に、第2電極を構成するITOをアニールすることを特徴とする請求項1又は請求項6に記載の発光素子の製造方法。
  12. 前記工程(C)におけるSOG材料層の焼成条件は、不活性ガス雰囲気における焼成温度250゜C乃至700゜C、焼成時間5分乃至60分の条件、若しくは、酸素ガスを0.1容量%乃至20容量%含有する不活性ガス雰囲気における焼成温度250゜C乃至700゜C、焼成時間5分乃至60分の条件であることを特徴とする請求項11に記載の発光素子の製造方法。
  13. 第2電極は銀を含むことを特徴とする請求項1又は請求項6に記載の発光素子の製造方法。
  14. 前記工程(C)において、SOG層を形成した後、SOG層の表面をプラズマ雰囲気に暴露する工程を更に含むことを特徴とする請求項1又は請求項6に記載の発光素子の製造方法。
  15. (a)基体上に順次形成された、第1導電型を有する第1化合物半導体層、活性層、及び、第1導電型とは導電型が異なる第2導電型を有する第2化合物半導体層、
    (b)露出した第1化合物半導体層の部分の上に形成された第1電極、並びに、
    (c)第2化合物半導体層の上に形成された第2電極、
    を備えた発光素子であって、
    少なくとも、露出した第1化合物半導体層の部分、露出した活性層の部分、及び、露出した第2化合物半導体層の部分、並びに、第2電極の一部分は、SOG層で被覆されていることを特徴とする発光素子。
  16. SOG層の下には第1の絶縁層が形成されていることを特徴とする請求項15に記載の発光素子。
  17. SOG層の上には第2の絶縁層が形成されていることを特徴とする請求項15に記載の発光素子。
  18. SOG層の下には第1の絶縁層が形成されており、SOG層の上には第2の絶縁層が形成されていることを特徴とする請求項15に記載の発光素子。
JP2006284051A 2006-10-18 2006-10-18 発光素子の製造方法 Expired - Fee Related JP4172515B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006284051A JP4172515B2 (ja) 2006-10-18 2006-10-18 発光素子の製造方法
TW096138064A TW200834984A (en) 2006-10-18 2007-10-11 Light emitting device and method of manufacturing the same
KR1020070104429A KR20080035472A (ko) 2006-10-18 2007-10-17 발광 소자 및 그 제조 방법
US11/873,763 US7858418B2 (en) 2006-10-18 2007-10-17 Light emitting device and method of manufacturing the same
EP07020315A EP1914812A3 (en) 2006-10-18 2007-10-17 Light emitting device and method of manufacturing the same
CN2007103051452A CN101188267B (zh) 2006-10-18 2007-10-18 发光装置及其制造方法
US12/957,908 US8217407B2 (en) 2006-10-18 2010-12-01 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006284051A JP4172515B2 (ja) 2006-10-18 2006-10-18 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008103499A true JP2008103499A (ja) 2008-05-01
JP4172515B2 JP4172515B2 (ja) 2008-10-29

Family

ID=38963042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284051A Expired - Fee Related JP4172515B2 (ja) 2006-10-18 2006-10-18 発光素子の製造方法

Country Status (6)

Country Link
US (2) US7858418B2 (ja)
EP (1) EP1914812A3 (ja)
JP (1) JP4172515B2 (ja)
KR (1) KR20080035472A (ja)
CN (1) CN101188267B (ja)
TW (1) TW200834984A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393273B (zh) * 2009-08-27 2013-04-11 Edison Opto Corp 發光二極體組件之製造方法
US8658441B2 (en) 2011-05-19 2014-02-25 Nichia Corporation Method of manufacturing nitride semiconductor light emitting element
JP2014209668A (ja) * 2014-08-11 2014-11-06 株式会社東芝 半導体発光素子
US9105810B2 (en) 2011-10-11 2015-08-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9231159B2 (en) 2011-04-27 2016-01-05 Nichia Corporation Method of manufacturing nitride semiconductor light emitting element having thick metal bump
US10686294B2 (en) 2018-02-22 2020-06-16 Nichia Corporation Semiconductor element and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004010377A1 (de) * 2004-03-03 2005-09-22 Schott Ag Herstellung von Substratwafern für defektarme Halbleiterbauteile, ihre Verwendung, sowie damit erhaltene Bauteile
KR20090106299A (ko) * 2008-04-05 2009-10-08 송준오 오믹접촉 광추출 구조층을 구비한 그룹 3족 질화물계반도체 발광다이오드 소자 및 이의 제조 방법
KR100999688B1 (ko) * 2008-10-27 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101020910B1 (ko) 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5195452B2 (ja) 2009-01-22 2013-05-08 ソニー株式会社 発光素子
DE102009047888A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102009058796A1 (de) * 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101081135B1 (ko) 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039937B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
KR101054983B1 (ko) * 2010-03-29 2011-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지
JP2011233783A (ja) * 2010-04-28 2011-11-17 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
US9178107B2 (en) * 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
CN102468391A (zh) * 2010-11-03 2012-05-23 佛山市奇明光电有限公司 发光二极管结构及其制作方法
KR101778161B1 (ko) * 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
CN102646765A (zh) * 2012-05-03 2012-08-22 杭州士兰明芯科技有限公司 一种led芯片及其相应的制作方法
KR20140018534A (ko) * 2012-08-02 2014-02-13 엘지이노텍 주식회사 발광 소자
KR102427641B1 (ko) 2015-09-16 2022-08-02 삼성전자주식회사 반도체 발광소자
TWI634673B (zh) * 2017-08-09 2018-09-01 國立交通大學 覆晶式發光二極體元件及其製造方法
CN112289915B (zh) * 2020-09-14 2021-11-05 华灿光电(浙江)有限公司 倒装发光二极管芯片及其制作方法
CN115832143A (zh) * 2021-09-24 2023-03-21 厦门三安光电有限公司 倒装发光二极管和发光装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368914A (ja) 1989-08-08 1991-03-25 Sony Corp レーザディスプレイ装置
JP3223522B2 (ja) 1991-05-21 2001-10-29 日本電気株式会社 半導体装置の製造方法
US5366910A (en) * 1992-09-29 1994-11-22 Hyundai Electronics Industries Co., Ltd. Process for the production of thin film transistors using on SOG film
JP3327994B2 (ja) * 1993-04-20 2002-09-24 新日本製鐵株式会社 半導体装置の製造方法
JP3315770B2 (ja) 1993-08-27 2002-08-19 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH09199495A (ja) 1995-12-29 1997-07-31 Hyundai Electron Ind Co Ltd 半導体素子のエス.オー.ジー(sog)膜形成方法
KR100255659B1 (ko) * 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
JPH10107030A (ja) 1996-09-26 1998-04-24 Catalysts & Chem Ind Co Ltd 半導体装置の製造方法
JP3693468B2 (ja) * 1997-07-23 2005-09-07 シャープ株式会社 半導体発光素子
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
CN1156030C (zh) * 2001-02-27 2004-06-30 连威磊晶科技股份有限公司 具有高透光率的发光二极管元件
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
US7061065B2 (en) * 2003-03-31 2006-06-13 National Chung-Hsing University Light emitting diode and method for producing the same
KR100593886B1 (ko) 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
JP4292925B2 (ja) * 2003-09-16 2009-07-08 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
GB2407702A (en) * 2003-10-28 2005-05-04 Sharp Kk A semiconductor light-emitting device
US6982443B2 (en) * 2004-03-12 2006-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hollow dielectric for image sensor
US20050224812A1 (en) 2004-03-31 2005-10-13 Yu-Chuan Liu Light-emitting device and manufacturing process of the light-emitting device
JP4543732B2 (ja) * 2004-04-20 2010-09-15 日立電線株式会社 発光ダイオードアレイ
US7166483B2 (en) 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
US7291865B2 (en) * 2004-09-29 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
US7045375B1 (en) * 2005-01-14 2006-05-16 Au Optronics Corporation White light emitting device and method of making same
JP4601464B2 (ja) 2005-03-10 2010-12-22 株式会社沖データ 半導体装置、プリントヘッド、及びそれを用いた画像形成装置
JP5010108B2 (ja) * 2005-03-25 2012-08-29 株式会社沖データ 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置
JP2006351777A (ja) 2005-06-15 2006-12-28 Hitachi Cable Ltd 発光ダイオードアレイおよび発光ダイオードアレイの製造方法
JP4850453B2 (ja) * 2005-08-11 2012-01-11 ローム株式会社 半導体発光装置の製造方法及び半導体発光装置
US7118930B1 (en) * 2005-08-17 2006-10-10 Dong-Sing Wuu Method for manufacturing a light emitting device
JP2007096116A (ja) 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd 発光素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393273B (zh) * 2009-08-27 2013-04-11 Edison Opto Corp 發光二極體組件之製造方法
US9231159B2 (en) 2011-04-27 2016-01-05 Nichia Corporation Method of manufacturing nitride semiconductor light emitting element having thick metal bump
US9530950B2 (en) 2011-04-27 2016-12-27 Nichia Corporation Method of manufacturing nitride semiconductor light emitting element having thick metal bump
US10804450B2 (en) 2011-04-27 2020-10-13 Nichia Corporation Method of making layered structure with metal layers using resist patterns and electrolytic plating
US8658441B2 (en) 2011-05-19 2014-02-25 Nichia Corporation Method of manufacturing nitride semiconductor light emitting element
US9105810B2 (en) 2011-10-11 2015-08-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2014209668A (ja) * 2014-08-11 2014-11-06 株式会社東芝 半導体発光素子
US10686294B2 (en) 2018-02-22 2020-06-16 Nichia Corporation Semiconductor element and method of manufacturing the same

Also Published As

Publication number Publication date
US20110068363A1 (en) 2011-03-24
EP1914812A3 (en) 2009-10-14
US7858418B2 (en) 2010-12-28
EP1914812A2 (en) 2008-04-23
CN101188267A (zh) 2008-05-28
TWI362123B (ja) 2012-04-11
JP4172515B2 (ja) 2008-10-29
US8217407B2 (en) 2012-07-10
KR20080035472A (ko) 2008-04-23
US20080128721A1 (en) 2008-06-05
TW200834984A (en) 2008-08-16
CN101188267B (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4172515B2 (ja) 発光素子の製造方法
US8629474B2 (en) Light emitting device and method of manufacturing the same
JP4353232B2 (ja) 発光素子
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US8507935B2 (en) Light emitting element and light emitting device
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
US20110147704A1 (en) Semiconductor light-emitting device with passivation layer
JP2014179654A (ja) GaN系化合物半導体発光素子及びその製造方法
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
WO2009078574A1 (en) Light emitting device and method of manufacturing the same
TWI543402B (zh) A light-emitting element, a light-emitting element, and a semiconductor device
TWI509828B (zh) 製造氮化物半導體裝置的方法
KR20100051925A (ko) 수직구조 발광다이오드 및 그 제조방법
JP3642199B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
WO2016072326A1 (ja) 半導体発光素子
KR100767258B1 (ko) 질화물 반도체 발광소자 및 이의 제조방법
JP6004265B2 (ja) Led素子及びその製造方法
KR101681573B1 (ko) 발광소자의 제조방법
US20060170001A1 (en) Semiconductor light-emitting device
JPH10308561A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees