JP2008072097A - 半導体素子の微細パターン形成方法 - Google Patents
半導体素子の微細パターン形成方法 Download PDFInfo
- Publication number
- JP2008072097A JP2008072097A JP2007203310A JP2007203310A JP2008072097A JP 2008072097 A JP2008072097 A JP 2008072097A JP 2007203310 A JP2007203310 A JP 2007203310A JP 2007203310 A JP2007203310 A JP 2007203310A JP 2008072097 A JP2008072097 A JP 2008072097A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- pattern
- photoresist pattern
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Abstract
【解決手段】被食刻層が形成された半導体基板上に第1フォトレジストパターンを形成し、前記第1フォトレジストパターンの側壁にシリコン含有ポリマー層を形成し、前記第1フォトレジストパターンを除去してシリコン含有ポリマー層からなる微細パターンを形成した後、前記微細パターンに部分的に連結される第2フォトレジストパターンを形成し、前記微細パターンと第2フォトレジストパターンを食刻マスクに利用して被食刻層を食刻することにより、現在露光装備で得ることができる最小線幅より小さいサイズの線幅を有する微細パターンを形成することができる方法に関する。
【選択図】図2g
Description
特に素子の集積度を向上させるためさらに微細なパターンを形成することができるフォトリソグラフィー技術が引続き開発されている。フォトリソグラフィー技術は、ArF(193nm)またはVUV(157nm)のような短波長の化学増幅型の遠紫外線(Deep Ultra Violet:DUV)光源を適用する露光技術と、前記露光源に適したフォトレジスト物質を含む技術を言う。
半導体基板の上部に被食刻層とハードマスク膜を形成し、1次リソグラフィー工程を行なってセル部(a)上のラインアンドスペースパターンとペリ部上の回路パターンがブリッジ状に連結された第1フォトレジストパターン11を形成する。2次リソグラフィー工程を行なってセル部(a)上のラインアンドスペースパターンとペリ部上の回路パターンがブリッジ状に連結された第2フォトレジストパターン13を形成する。このとき、セル部上のラインアンドスペース形態の第1フォトレジストパターン11及び第2フォトレジストパターン13は互いに行き違うように配置されるよう形成する。
しかし、半導体素子の高集積化に伴い、前記行き違うセル部(a)部分でリソグラフィー装備の解像度限界により、重畳均一度の調節が難しいだけでなく、最小ピッチ以下のサイズを有するパターンを形成するのが困難である。
被食刻層が形成された半導体基板のセル部上に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去してセル部上に架橋結合層からなる微細パターンを形成する段階と、
セル部外の領域に前記微細パターンと連結される第2フォトレジストパターンを形成する段階と、
前記微細パターンと第2フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階とを含む半導体素子の微細パターン形成方法を提供する。
シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
前記第1フォトレジストパターン上に前記ポリマー組成物を塗布して第1シリコン含有ポリマー層を形成する段階と、
前記第1シリコン含有ポリマー層を露光及びベークして第1フォトレジストパターンとシリコン含有ポリマー層の界面に架橋結合層を形成する段階と、
前記第1フォトレジストパターンと架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
前記第1架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出する段階とを含む。
被食刻層が形成された半導体基板の上部にハードマスク膜を形成する段階と、
前記ハードマスク膜のセル部上に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に第1架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去して第1架橋結合層からなる第1微細パターンを形成する段階と、
前記第1微細パターンを食刻マスクに利用して前記ハードマスクパターンを形成する段階と、
前記ハードマスクパターンの間に第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンの側壁に第2架橋結合層を形成する段階と、
前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する段階と、
セル部外の領域に前記第2微細パターン及びハードマスクパターンと連結される第3フォトレジストパターンを形成する段階と、
前記ハードマスクパターン、第2微細パターン及び第3フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階とを含むことを特徴とする半導体素子の微細パターン形成方法を提供する。
このとき、前記ハードマスク膜として前記架橋結合層と食刻選択比が類似する非晶質炭素層を用いることができる。
図2a〜図2gは、本発明によって形成された半導体素子の微細パターン形成方法を示した図である。
図2a〜図2dの一側は平面図を示したもので、他側は図2aのX−X切断面に沿って示したものであり、図2e及び図2fは図2aのX−X切断面を示したものであり、図2gは図2fの工程後追加して行なったリソグラフィー工程で得られたブリッジ状をする2つのパターンを示した平面図である。
被食刻層23の上部に第1フォトレジスト(図示省略)を塗布し、これを露光及び現像してセル部領域にW1の線幅を有する第1フォトレジストパターン25を形成する。
このとき、シリコン含有ポリマー層27はポリマー総重量に対しシリコン分子が10〜40重量%で含まれており、架橋結合の可能な作用基のエポキシを含む物質を利用して形成する。前記シリコン分子含有量がポリマー総重量に対し10重量%以下で含まれる場合、第1フォトレジストの上部が水平に露出するようシリコン含有ポリマー27を除去する全面食刻工程時にシリコン含有ポリマー層27の上部に多数の気孔が誘発される。前記シリコン分子含有量がポリマー総重量に対し40重量%以上含まれる場合は、第1フォトレジストパターン上にシリコン含有ポリマー層27を均一に塗布するのが困難である。
このとき、前記カーボン数7〜10のアルカン溶媒はヘプタン、オクタン、ノナン、デカン及びこれらの混合物でなる群から選択された溶媒を挙げることができ、前記カーボン数5〜10のアルコールはペンタノール、ヘプタノール、オクタノール、ノナノール、デカノール及びこれらの混合物でなる群から選択された溶媒を挙げることができる。
前記露光工程は10〜100mj/cm2の露光エネルギー、具体的に40〜60mj/cm2のエネルギーで行なわれる。
前記露光工程によって第1フォトレジストパターン25から発生した酸がシリコン含有ポリマー層27の内部へ浸透してエポキシ基結合を分離し、ベーク工程時に分離されたエポキシ基の末端基とフォトレジスト重合体内に含まれたヒドロキシ基の間に架橋結合が形成される。
前記架橋結合層29の厚さは前記ベーク条件に従って調節することができる。例えば、ベーク工程を130〜200℃の温度で行なう場合、第1フォトレジストパターン25の側壁に第1フォトレジストパターン25の幅と同じ厚さの架橋結合層29を形成することができる。
前記結果物を現像して第1フォトレジストパターン25と架橋結合が形成されていないシリコン含有ポリマー層27は除去し、第1フォトレジストパターン25の周辺に架橋結合層29を残す。
前記現像工程はn−ペンタノール溶液にウェーハを50〜70秒間浸漬させて行なう。
前記全面食刻工程はCF4、CHF3、C2F6、C3F8、C4F8及びこれらの組合せでなる群から選択されるフッ素含有ガスを食刻ガスに利用して行なう。
前記フォトレジストパターンの除去工程はO2及びN2プラズマを利用した混合ガスを利用して行なう。ここで、前記O2とN2の混合ガスは1〜15:85〜99、好ましくは10:90の流量比率(%)で構成されたものである。
本発明の方法は、前記フォトレジストパターンの除去段階後、n−ペンタノール溶液にウェーハを50〜70秒間浸漬してウェーハを洗浄する段階をさらに含むことができる。
このとき、前記第2フォトレジスト膜31は特に制限しないが、前記第1フォトレジストと同じ構成を有する物質を用いることができる。
このとき、前記露光工程はセル部領域が遮断された遮光部と、セル部外の領域が所定のパターン形態に開口された投光部を有する露光マスクを利用する。さらに、前記工程によって得られた第2フォトレジストパターン31−1の一側はシリコン含有ポリマー層からなる微細パターン29の一側と連結され形成される。すなわち、従来の技術の図1に示されているように、ブリッジ状を有する2つのパターンが互いに行き違うように配列されたパターンを得ることができる。
その結果、本発明ではリソグラフィーの工程限界を克服することができる、ブリッジ状に互いに行き違って配列された被食刻層パターン(図示省略)を形成することができる。
すなわち、前記被食刻層23上にハードマスク膜でシリコン含有ポリマー層と食刻選択比の大きい非晶質炭素層(図示省略)を形成し、前記ハードマスク膜のセル部領域に第1フォトレジストパターン(図示省略)を形成する。前記第1フォトレジストパターンの側壁に第1架橋結合層を形成し、前記第1フォトレジストパターンを除去して架橋結合層からなる第1微細パターン(図示省略)を形成する。前記第1微細パターンを食刻マスクに利用して非晶質炭素層をパターニングする。
このとき、前記第3フォトレジストパターンは二種類の露光マスク、すなわち前記第2微細パターンと第3フォトレジストパターンが連結される部分が遮光された露光マスク、及び前記ハードマスクパターンと第3フォトレジストパターンが連結される部分が遮光された露光マスクを利用する露光工程を行なって形成することができ、または前記連結部分のうち一部分だけ遮光された一種類の露光マスクを利用する露光工程を行なって形成することができる。
13 第2フォトレジストパターン
21 半導体基板
23 被食刻層
25 第1フォトレジストパターン
27 シリコン含有ポリマー層
29 架橋結合層
31 第2フォトレジスト膜
31-1 第2フォトレジストパターン
Claims (20)
- 被食刻層が形成された半導体基板のセル部上に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去して架橋結合層からなる微細パターンを形成する段階と、
前記セル部外の領域に前記微細パターンと連結される第2フォトレジストパターンを形成する段階と、
前記微細パターン及び第2フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階と、
を含むことを特徴とする半導体素子の微細パターン形成方法。 - 前記被食刻層はワードライン、ビットラインまたは金属配線であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
- 前記架橋結合層形成の段階は、
シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
前記第1フォトレジストパターン上に前記ポリマー組成物を塗布してシリコン含有ポリマー層を形成する段階と、
前記シリコン含有ポリマー層を露光及びベークして第1フォトレジストパターンとシリコン含有ポリマー層との界面に架橋結合層を形成する段階と、
前記第1フォトレジストパターンとの架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
前記架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出させる段階と、
を含むことを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。 - 前記有機溶媒はカーボン数7〜10のアルカン溶媒またはカーボン数5〜10のアルコールであることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
- 前記アルカン溶媒はヘプタン、オクタン、ノナン、デカン及びこれらの混合物でなる群から選択される溶媒であることを特徴とする請求項4に記載の半導体素子の微細パターン形成方法。
- 前記アルコールはペンタノール、ヘプタノール、オクタノール、ノナノール、デカノール及びこれらの混合物でなる群から選択される溶媒であることを特徴とする請求項4に記載の半導体素子の微細パターン形成方法。
- 前記シリコン含有ポリマーは、シリコン分子がポリマーの総重量に対し10〜40重量%で含まれることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
- 前記シリコン含有ポリマーは、架橋結合が可能な作用基を含むことを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
- 前記架橋結合が可能な作用基はエポキシ基であることを特徴とする請求項8に記載の半導体素子の微細パターン形成方法。
- 前記シリコン含有ポリマーは、ポリシロキサン化合物またはポリシルセスキオキサン系化合物であることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
- 前記ベーク工程は温度を調節して架橋結合層の厚さを調節することを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
- 前記ベーク工程は130〜200℃の温度で実施することを特徴とする請求項11に記載の半導体素子の微細パターン形成方法。
- 前記架橋結合層に対するエッチバック工程は、フッ素を含む食刻ガスで行なわれることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
- 前記フッ素含有食刻ガスはCF4、CHF3、C2F6、C3F8、C4F8及びこれらの組合せでなる群から選択されることを特徴とする請求項13に記載の半導体素子の微細パターン形成方法。
- 前記フォトレジストパターンの除去工程は、O2:N2が1〜15:85〜99の流量比率(%)で構成された混合食刻ガスで行なわれることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
- 前記フォトレジストパターンの除去後、n−ペンタノール溶液にウェーハを浸漬する段階をさらに含むことを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
- 被食刻層が形成された半導体基板の上部にハードマスク膜を形成する段階と、
前記ハードマスク膜のセル部上に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に第1架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去して第1架橋結合層からなる第1微細パターンを形成する段階と、
前記第1微細パターンを食刻マスクに利用して前記ハードマスクパターンを形成する段階と、
前記ハードマスクパターンの間に第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンの側壁に第2架橋結合層を形成する段階と、
前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する段階と、
セル部外の領域に前記第2微細パターン及びハードマスクパターンと連結される第3フォトレジストパターンを形成する段階と、
前記ハードマスクパターン、第2微細パターン及び第3フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階と、
を含むことを特徴とする半導体素子の微細パターン形成方法。 - 前記ハードマスク膜は非晶質炭素層であることを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
- 前記第1架橋結合層の形成段階は
有機溶媒及びシリコン含有ポリマーを含むポリマー組成物を提供する段階と、
前記第1フォトレジストパターン上に前記ポリマー組成物を塗布して第1シリコン含有ポリマー層を形成する段階と、
前記第1シリコン含有ポリマー層を露光及びベークして第1フォトレジストパターンと第1シリコン含有ポリマー層の界面に第1架橋結合層を形成する段階と、
前記第1フォトレジストパターンと架橋結合を形成していない第1シリコン含有ポリマー層を除去する段階と、
前記第1架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出させる段階と、
を含むことを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。 - 前記第2架橋結合層の形成段階は
有機溶媒及びシリコン含有ポリマーを含むポリマー組成物を提供する段階と、
前記第2フォトレジストパターン上に前記ポリマー組成物を塗布して第2シリコン含有ポリマー層を形成する段階と、
前記第2シリコン含有ポリマー層を露光及びベークして第2フォトレジストパターンと第2シリコン含有ポリマー層の界面に第2架橋結合層を形成する段階と、
前記第2フォトレジストパターンと架橋結合を形成していない第2シリコン含有ポリマー層を除去する段階と、
前記第2架橋結合層をエッチバック食刻し、第2フォトレジストパターンの上部を露出させる段階と、
を含むことを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060087854 | 2006-09-12 | ||
KR10-2006-0087854 | 2006-09-12 | ||
KR1020070064136A KR100861172B1 (ko) | 2006-09-12 | 2007-06-28 | 반도체 소자의 미세패턴 형성방법 |
KR10-2007-0064136 | 2007-06-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072097A true JP2008072097A (ja) | 2008-03-27 |
JP5047728B2 JP5047728B2 (ja) | 2012-10-10 |
Family
ID=39170129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007203310A Expired - Fee Related JP5047728B2 (ja) | 2006-09-12 | 2007-08-03 | 半導体素子の微細パターン形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7790357B2 (ja) |
JP (1) | JP5047728B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299308A (ja) * | 2007-02-13 | 2008-12-11 | Rohm & Haas Electronic Materials Llc | 電子装置の製造 |
JP2008298862A (ja) * | 2007-05-29 | 2008-12-11 | Jsr Corp | パターン形成方法及びそれに用いる樹脂組成物 |
JP2010534346A (ja) * | 2007-07-10 | 2010-11-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スペーサリソグラフィ |
JP2010250118A (ja) * | 2009-04-16 | 2010-11-04 | Az Electronic Materials Kk | 微細パターン形成方法 |
JP2010256626A (ja) * | 2009-04-24 | 2010-11-11 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
JP2011027980A (ja) * | 2009-07-24 | 2011-02-10 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
JP2012511255A (ja) * | 2008-12-04 | 2012-05-17 | マイクロン テクノロジー, インク. | 基板作製方法 |
US8455341B2 (en) | 2010-09-02 | 2013-06-04 | Micron Technology, Inc. | Methods of forming features of integrated circuitry |
US8563228B2 (en) | 2009-03-23 | 2013-10-22 | Micron Technology, Inc. | Methods of forming patterns on substrates |
US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US8629527B2 (en) | 2008-05-05 | 2014-01-14 | Micron Technology, Inc. | Semiconductor structures |
US8703570B2 (en) | 2008-12-04 | 2014-04-22 | Micron Technology, Inc. | Methods of fabricating substrates |
JP2014178711A (ja) * | 2014-06-16 | 2014-09-25 | Tokyo Ohka Kogyo Co Ltd | レジスト被覆膜形成用材料 |
US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720115B1 (ko) * | 2005-08-24 | 2007-05-18 | 삼성전자주식회사 | 삼차원 지지체 및 그 제조 방법 |
US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
US7959818B2 (en) * | 2006-09-12 | 2011-06-14 | Hynix Semiconductor Inc. | Method for forming a fine pattern of a semiconductor device |
KR100817089B1 (ko) * | 2007-02-28 | 2008-03-26 | 삼성전자주식회사 | 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법 |
JP2009130035A (ja) * | 2007-11-21 | 2009-06-11 | Toshiba Corp | 半導体装置の製造方法 |
KR101523951B1 (ko) * | 2008-10-09 | 2015-06-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
US8273634B2 (en) | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
JP5361406B2 (ja) * | 2009-01-20 | 2013-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
US9330934B2 (en) | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
KR101751466B1 (ko) * | 2010-09-01 | 2017-06-28 | 삼성디스플레이 주식회사 | 포토레지스트 조성물 및 이를 이용한 패턴의 형성 방법 |
CN103390544B (zh) * | 2012-05-11 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 用于形成硬掩膜层的方法 |
JP2014239191A (ja) * | 2013-06-10 | 2014-12-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110637A (en) * | 1990-12-20 | 2000-08-29 | Siemens Aktinegesellschaft | Photoresists which are suitable for producing sub-micron size structures |
US20040009436A1 (en) * | 2002-07-09 | 2004-01-15 | Samsung Electronics Co., Ltd. | Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer |
WO2005116776A1 (ja) * | 2004-05-26 | 2005-12-08 | Jsr Corporation | 微細パターン形成用樹脂組成物および微細パターン形成方法 |
WO2006026699A2 (en) * | 2004-09-02 | 2006-03-09 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
JP2006091888A (ja) * | 2004-09-23 | 2006-04-06 | Samsung Electronics Co Ltd | 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法 |
WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
WO2007027686A2 (en) * | 2005-09-01 | 2007-03-08 | Micron Technology, Inc. | Mask patterns with spacers for pitch multiplication and methods of forming the same |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0140485B1 (ko) | 1994-12-27 | 1998-07-15 | 김주용 | 반도체소자의 미세패턴 제조방법 |
KR100211548B1 (ko) | 1996-12-20 | 1999-08-02 | 김영환 | 원자외선용 감광막 공중합체 및 그 제조방법 |
KR100197673B1 (en) | 1996-12-20 | 1999-06-15 | Hyundai Electronics Ind | Copolymers containing n-vinyllactam derivatives, preparation methods thereof and photoresists therefrom |
KR100265597B1 (ko) | 1996-12-30 | 2000-09-15 | 김영환 | Arf 감광막 수지 및 그 제조방법 |
KR100557368B1 (ko) | 1998-01-16 | 2006-03-10 | 제이에스알 가부시끼가이샤 | 감방사선성 수지 조성물 |
JP3924910B2 (ja) | 1998-03-31 | 2007-06-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
KR100376984B1 (ko) | 1998-04-30 | 2003-07-16 | 주식회사 하이닉스반도체 | 포토레지스트중합체및이를이용한미세패턴의형성방법 |
KR100419028B1 (ko) | 1998-05-13 | 2004-07-19 | 주식회사 하이닉스반도체 | 옥사비시클로화합물,이화합물이도입된포토레지스트중합체및이를이용한포토레지스트미세패턴의형성방법 |
US6235447B1 (en) | 1998-10-17 | 2001-05-22 | Hyundai Electronics Industries Co., Ltd. | Photoresist monomers, polymers thereof, and photoresist compositions containing the same |
KR100400291B1 (ko) | 1998-11-27 | 2004-02-05 | 주식회사 하이닉스반도체 | 신규의포토레지스트용단량체,그의공중합체및이를이용한포토레지스트조성물 |
KR100476924B1 (ko) * | 2002-06-14 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 미세 패턴 형성 방법 |
US6566280B1 (en) * | 2002-08-26 | 2003-05-20 | Intel Corporation | Forming polymer features on a substrate |
JP2004179254A (ja) | 2002-11-25 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
US6780708B1 (en) * | 2003-03-05 | 2004-08-24 | Advanced Micro Devices, Inc. | Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography |
US6835662B1 (en) * | 2003-07-14 | 2004-12-28 | Advanced Micro Devices, Inc. | Partially de-coupled core and periphery gate module process |
KR100554514B1 (ko) * | 2003-12-26 | 2006-03-03 | 삼성전자주식회사 | 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법. |
-
2007
- 2007-06-29 US US11/772,023 patent/US7790357B2/en not_active Expired - Fee Related
- 2007-08-03 JP JP2007203310A patent/JP5047728B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110637A (en) * | 1990-12-20 | 2000-08-29 | Siemens Aktinegesellschaft | Photoresists which are suitable for producing sub-micron size structures |
US20040009436A1 (en) * | 2002-07-09 | 2004-01-15 | Samsung Electronics Co., Ltd. | Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer |
WO2005116776A1 (ja) * | 2004-05-26 | 2005-12-08 | Jsr Corporation | 微細パターン形成用樹脂組成物および微細パターン形成方法 |
WO2006026699A2 (en) * | 2004-09-02 | 2006-03-09 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
JP2006091888A (ja) * | 2004-09-23 | 2006-04-06 | Samsung Electronics Co Ltd | 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法 |
WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
WO2007027686A2 (en) * | 2005-09-01 | 2007-03-08 | Micron Technology, Inc. | Mask patterns with spacers for pitch multiplication and methods of forming the same |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299308A (ja) * | 2007-02-13 | 2008-12-11 | Rohm & Haas Electronic Materials Llc | 電子装置の製造 |
JP2008298862A (ja) * | 2007-05-29 | 2008-12-11 | Jsr Corp | パターン形成方法及びそれに用いる樹脂組成物 |
JP2010534346A (ja) * | 2007-07-10 | 2010-11-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スペーサリソグラフィ |
US8901700B2 (en) | 2008-05-05 | 2014-12-02 | Micron Technology, Inc. | Semiconductor structures |
US8629527B2 (en) | 2008-05-05 | 2014-01-14 | Micron Technology, Inc. | Semiconductor structures |
US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
KR101304684B1 (ko) | 2008-12-04 | 2013-09-06 | 마이크론 테크놀로지, 인크. | 기판 제작 방법 |
JP2012511255A (ja) * | 2008-12-04 | 2012-05-17 | マイクロン テクノロジー, インク. | 基板作製方法 |
US8703570B2 (en) | 2008-12-04 | 2014-04-22 | Micron Technology, Inc. | Methods of fabricating substrates |
US8796155B2 (en) | 2008-12-04 | 2014-08-05 | Micron Technology, Inc. | Methods of fabricating substrates |
US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
US8563228B2 (en) | 2009-03-23 | 2013-10-22 | Micron Technology, Inc. | Methods of forming patterns on substrates |
JP2010250118A (ja) * | 2009-04-16 | 2010-11-04 | Az Electronic Materials Kk | 微細パターン形成方法 |
JP2010256626A (ja) * | 2009-04-24 | 2010-11-11 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
JP2011027980A (ja) * | 2009-07-24 | 2011-02-10 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
US8455341B2 (en) | 2010-09-02 | 2013-06-04 | Micron Technology, Inc. | Methods of forming features of integrated circuitry |
US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US9153458B2 (en) | 2011-05-05 | 2015-10-06 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
JP2014178711A (ja) * | 2014-06-16 | 2014-09-25 | Tokyo Ohka Kogyo Co Ltd | レジスト被覆膜形成用材料 |
Also Published As
Publication number | Publication date |
---|---|
US7790357B2 (en) | 2010-09-07 |
US20080063986A1 (en) | 2008-03-13 |
JP5047728B2 (ja) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5047728B2 (ja) | 半導体素子の微細パターン形成方法 | |
JP2008072101A (ja) | 半導体素子の微細パターン形成方法 | |
KR100855845B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
JP5374626B2 (ja) | 現像剤でトリムされたハードマスクを有するフォトリソグラフィック構造体の製造方法 | |
US8158335B2 (en) | High etch resistant material for double patterning | |
US20080032508A1 (en) | Method and Material For Forming A Double Exposure Lithography Pattern | |
KR100861172B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US9323155B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
JP2008306161A (ja) | 半導体素子の微細パターン形成方法 | |
JP2009016788A (ja) | 半導体素子の微細パターン形成方法 | |
US20070123623A1 (en) | Resist pattern thickening material and process for forming resist pattern, and semiconductor device and method for manufacturing the same | |
JP2007017976A (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
US20120266810A1 (en) | Planarization system for high wafer topography | |
WO2010080758A1 (en) | Substrate planarization with imprint materials and processes | |
KR101096194B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
KR20220072776A (ko) | 레지스트 하층막 재료, 패턴 형성 방법, 및 레지스트 하층막 형성 방법 | |
US6743712B2 (en) | Method of making a semiconductor device by forming a masking layer with a tapered etch profile | |
US8409456B2 (en) | Planarization method for high wafer topography | |
US11300881B2 (en) | Line break repairing layer for extreme ultraviolet patterning stacks | |
KR101037528B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
TWI778393B (zh) | 製造半導體元件的方法 | |
KR100675875B1 (ko) | 유기 barc를 이용한 반도체소자의 미세 패턴 형성방법 | |
US11682559B2 (en) | Method to form narrow slot contacts | |
KR20050120412A (ko) | 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법 | |
JPH07153667A (ja) | 複合レジストパターンを有する基材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |