JP2008072097A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2008072097A
JP2008072097A JP2007203310A JP2007203310A JP2008072097A JP 2008072097 A JP2008072097 A JP 2008072097A JP 2007203310 A JP2007203310 A JP 2007203310A JP 2007203310 A JP2007203310 A JP 2007203310A JP 2008072097 A JP2008072097 A JP 2008072097A
Authority
JP
Japan
Prior art keywords
forming
layer
pattern
photoresist pattern
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007203310A
Other languages
English (en)
Other versions
JP5047728B2 (ja
Inventor
Jae Chang Jung
載昌 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070064136A external-priority patent/KR100861172B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008072097A publication Critical patent/JP2008072097A/ja
Application granted granted Critical
Publication of JP5047728B2 publication Critical patent/JP5047728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Abstract

【課題】本発明は半導体素子の微細パターン形成方法に関する。
【解決手段】被食刻層が形成された半導体基板上に第1フォトレジストパターンを形成し、前記第1フォトレジストパターンの側壁にシリコン含有ポリマー層を形成し、前記第1フォトレジストパターンを除去してシリコン含有ポリマー層からなる微細パターンを形成した後、前記微細パターンに部分的に連結される第2フォトレジストパターンを形成し、前記微細パターンと第2フォトレジストパターンを食刻マスクに利用して被食刻層を食刻することにより、現在露光装備で得ることができる最小線幅より小さいサイズの線幅を有する微細パターンを形成することができる方法に関する。
【選択図】図2g

Description

本発明は、リソグラフィー工程によって得られる最小ピッチサイズ(pitch size)よりさらに小さいピッチサイズを有するパターンを形成することができる微細パターン形成方法に関する。
今日、コンピュータのような情報媒体の普及に伴い半導体装置も飛躍的に発展している。半導体装置は高速に動作するとともに大容量の格納能を有しなければならない。このような要求に副うため、製造コストは低いながらも集積度、信頼度及びデータをアクセス(access)する電気的特性は向上した半導体素子を製造するための工程設備や工程技術の開発が切実に求められる。
特に素子の集積度を向上させるためさらに微細なパターンを形成することができるフォトリソグラフィー技術が引続き開発されている。フォトリソグラフィー技術は、ArF(193nm)またはVUV(157nm)のような短波長の化学増幅型の遠紫外線(Deep Ultra Violet:DUV)光源を適用する露光技術と、前記露光源に適したフォトレジスト物質を含む技術を言う。
一方、半導体素子の処理速度はパターンの線幅のサイズに応じて、その性能が定まる。例えば、パターンの線幅のサイズが小さいほど処理速度が速くなり、素子性能が向上する。したがって、半導体高集積度に伴う素子サイズの縮小時にパターン線幅の臨界寸法(critical dimension)を制御するのが重要な問題として台頭している。
現在まで知られている半導体素子の微細パターン形成方法は、図1に示した通りである。
半導体基板の上部に被食刻層とハードマスク膜を形成し、1次リソグラフィー工程を行なってセル部(a)上のラインアンドスペースパターンとペリ部上の回路パターンがブリッジ状に連結された第1フォトレジストパターン11を形成する。2次リソグラフィー工程を行なってセル部(a)上のラインアンドスペースパターンとペリ部上の回路パターンがブリッジ状に連結された第2フォトレジストパターン13を形成する。このとき、セル部上のラインアンドスペース形態の第1フォトレジストパターン11及び第2フォトレジストパターン13は互いに行き違うように配置されるよう形成する。
しかし、半導体素子の高集積化に伴い、前記行き違うセル部(a)部分でリソグラフィー装備の解像度限界により、重畳均一度の調節が難しいだけでなく、最小ピッチ以下のサイズを有するパターンを形成するのが困難である。
本発明は、第1フォトレジストパターンの側壁にシリコン含有ポリマー層を形成し、フォトレジストパターンを除去して微細パターンを形成した後、前記微細パターンに部分的に連結される第2フォトレジストパターンを形成し、前記微細パターンと第2フォトレジストパターンを食刻マスクに被食刻層をパターニングすることにより、リソグラフィー限界以上のピッチを有する微細パターンを形成することができる半導体素子の微細パターン形成方法を提供することにその目的がある。
本発明では、
被食刻層が形成された半導体基板のセル部上に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去してセル部上に架橋結合層からなる微細パターンを形成する段階と、
セル部外の領域に前記微細パターンと連結される第2フォトレジストパターンを形成する段階と、
前記微細パターンと第2フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階とを含む半導体素子の微細パターン形成方法を提供する。
このとき、前記架橋結合層形成の段階は、
シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
前記第1フォトレジストパターン上に前記ポリマー組成物を塗布して第1シリコン含有ポリマー層を形成する段階と、
前記第1シリコン含有ポリマー層を露光及びベークして第1フォトレジストパターンとシリコン含有ポリマー層の界面に架橋結合層を形成する段階と、
前記第1フォトレジストパターンと架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
前記第1架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出する段階とを含む。
前記本発明に係る方法で用いられる前記シリコン含有ポリマー層は、架橋結合の可能なエポキシ作用基を有するポリマーからなる。すなわち、前記露光工程によってフォトレジストパターンから発生した酸がシリコン含有ポリマー層へ浸透し、ポリマーのエポキシ基結合を分離させる。ベーク工程時、その分離されたエポキシ基末端部とフォトレジストパターン内部物質の間に架橋結合層が形成される。後続する現像工程時、フォトレジストパターンと架橋結合が形成されていないシリコン含有ポリマー層を除去し、フォトレジストパターンの周辺にのみ架橋結合層を残す。
さらに、本発明では、
被食刻層が形成された半導体基板の上部にハードマスク膜を形成する段階と、
前記ハードマスク膜のセル部上に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に第1架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去して第1架橋結合層からなる第1微細パターンを形成する段階と、
前記第1微細パターンを食刻マスクに利用して前記ハードマスクパターンを形成する段階と、
前記ハードマスクパターンの間に第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンの側壁に第2架橋結合層を形成する段階と、
前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する段階と、
セル部外の領域に前記第2微細パターン及びハードマスクパターンと連結される第3フォトレジストパターンを形成する段階と、
前記ハードマスクパターン、第2微細パターン及び第3フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階とを含むことを特徴とする半導体素子の微細パターン形成方法を提供する。
このとき、前記ハードマスク膜として前記架橋結合層と食刻選択比が類似する非晶質炭素層を用いることができる。
本発明により、現在リソグラフィー工程によって得られる最小ピッチサイズ(pitch size)よりさらに小さいピッチサイズを有するパターンを形成してリソグラフィー工程の限界を克服することができるので、半導体素子の高集積化が可能である。
以下、図を参考にして本発明を詳しく説明する。
図2a〜図2gは、本発明によって形成された半導体素子の微細パターン形成方法を示した図である。
図2a〜図2dの一側は平面図を示したもので、他側は図2aのX−X切断面に沿って示したものであり、図2e及び図2fは図2aのX−X切断面を示したものであり、図2gは図2fの工程後追加して行なったリソグラフィー工程で得られたブリッジ状をする2つのパターンを示した平面図である。
図2aに示されているように、半導体基板21上に被食刻層23を形成する。このとき、前記被食刻層23は2つのブリッジ状パターンが互いに行き違うように形成するための導電層、例えばポリシリコン層または金属層である。
被食刻層23の上部に第1フォトレジスト(図示省略)を塗布し、これを露光及び現像してセル部領域にW1の線幅を有する第1フォトレジストパターン25を形成する。
このとき、前記フォトレジストは化学増幅型フォトレジスト重合体、光酸発生剤及び有機溶媒を含むもので、このとき前記化学増幅型フォトレジスト重合体はUS6,051,678(2000.4.18)、US6,132,926(2000.10.17)、US6,143,463(2000.11.7)、US6,150,069(2000.11.21)、US6,180,316B1(2001.1.30)、US6,225,020B1(2001.5.1)、US6,235,448B1(2001.5.22)及びUS6,235,447B1(2001.5.22)などに開示されたものを含むものの、具体的に基板接着性と架橋結合効果を向上させるためヒドロキシ基を有する単量体を含むポリ(1−シクロヘキセン−1−t−ブチルカルボキシレート/無水マレイン酸/2−シクロヘキセン−1−オール)、ポリ(1−シクロヘキセン−1−t−ブチルカルボキシレート/無水マレイン酸/3−シクロヘキセン−1−メタノール)、ポリ(1−シクロヘキセン−1−t−ブチルカルボキシレート/無水マレイン酸/3−シクロヘキセン−1,1−ジメタノール)、ポリ(3−シクロヘキセン−1−t−ブチルカルボキシレート/無水マレイン酸/2−シクロヘキセン−1−オール)、ポリ(3−シクロヘキセン−1−t−ブチルカルボキシレート/無水マレイン酸/3−シクロヘキセン−1−メタノール)、ポリ(3−シクロヘキセン−1−エトキシプロピルカルボキシレート/無水マレイン酸/3−シクロヘキセン−1−メタノール)、ポリ(3−シクロヘキセン−1−t−ブチルカルボキシレート/無水マレイン酸/3−シクロヘキセン−1,1−ジメタノール)、ポリ(3−(5−ビシクロ[2.2.1]−ヘプテン−2−イル)−1,1,1−(トリフルオロメチル)プロパン−2−オール/無水マレイン酸/2−メチル−2−アダマンチルメタクリレート/2−ヒドロキシエチルメタクリレート)、ポリ(3−(5−ビシクロ[2.2.1]−ヘプテン−2−イル)−1,1,1−(トリフルオロメチル)プロパン−2−オール/無水マレイン酸/2−メチル−2−アダマンチルメタクリレート/2−ヒドロキシエチルメタクリレート/ノルボニレン)、ポリ(3−(5−ビシクロ[2.2.1]−ヘプテン−2−イル)−1,1,1−(トリフルオロメチル)プロパン−2−オール/無水マレイン酸/t−ブチルメタクリレート/2−ヒドロキシエチルメタクリレート)、ポリ(t−ブチルビシクロ[2.2.1]ヘプト−5−エン−2−カルボキシレート/2−ヒドロキシエチルビシクロ[2.2.1]ヘプト−5−エン−2−カルボキシレート/ビシクロ[2.2.1]ヘプト−5−エン−2−カルボン酸/無水マレイン酸/2−ヒドロキシエチルビシクロ[2.2.1]ヘプト−5−エン−2−カルボキシレート)及びポリ(t−ブチルビシクロ[2.2.1]ヘプト−5−エン−2−カルボキシレート/2−ヒドロキシエチルビシクロ[2.2.1]ヘプト−5−エン−2−カルボキシレート/ビシクロ[2.2.1]ヘプト−5−エン−2−カルボン酸/無水マレイン酸/2−ヒドロキシエチルビシクロ[2.2.2]オクト−5−エン−2−カルボキシレート)から選択された1つ以上の重合反復単位で含む重合体を利用する。
前記光酸発生剤は光によって酸を発生することができる化合物であれば何れも使用可能であり、フタルイミドトリフルオロメタンスルホネート、ジニトロベンジルトシレート、n−デシルジスルホン、ナフチルイミドトリフルオロメタンスルホネート、ジフェニルヨード塩ヘキサフルオロホスフェート、ジフェニルヨード塩ヘキサフルオロアルセネート、ジフェニルヨード塩ヘキサフルオロアンチモネート、ジフェニルパラメトキシフェニルスルホニウムトリプレート、ジフェニルパラトルエニルスルホニウムトリプレート、ジフェニルパライソブチルフェニルスルホニウムトリプレート、トリフェニルヘキサフルオロアルセネート、トリフェニルヘキサフルオロアンチモネート、トリフェニルスルホニウムトリプレートまたはジブチルナフチルスルホニウムトリプレート等を挙げることができる。
前記光酸発生剤は、フォトレジスト樹脂に対し0.1〜10重量部の比率で用いられるのが好ましい。光酸発生剤が0.1重量部以下の量で用いられるときはフォトレジストの光に対する敏感度が弱くなり、10重量部以上用いられるときは光酸発生剤が遠紫外線を多く吸収して酸が多量発生し、断面の不良なパターンを得ることになる。
前記有機溶媒はジエチレングリコールジエチルエーテル(diethylene glycol diethyl ether)、メチル3−メトキシプロピオネート、エチル3−エトキシプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノンまたは2−ヘプタノン等を単独にまたは混合して用いることができる。前記有機溶媒は、所望の厚さのフォトレジスト膜を得るためフォトレジスト樹脂に対し100〜2000重量部の比率で用いられる。
図2bに示されているように、第1フォトレジストパターン25を含む前記構造物の上部にシリコン含有ポリマー層27を塗布する。
このとき、シリコン含有ポリマー層27はポリマー総重量に対しシリコン分子が10〜40重量%で含まれており、架橋結合の可能な作用基のエポキシを含む物質を利用して形成する。前記シリコン分子含有量がポリマー総重量に対し10重量%以下で含まれる場合、第1フォトレジストの上部が水平に露出するようシリコン含有ポリマー27を除去する全面食刻工程時にシリコン含有ポリマー層27の上部に多数の気孔が誘発される。前記シリコン分子含有量がポリマー総重量に対し40重量%以上含まれる場合は、第1フォトレジストパターン上にシリコン含有ポリマー層27を均一に塗布するのが困難である。
前記シリコン含有ポリマー層はポリシロキサン(polysiloxane)化合物、ポリシルセスキオキサン(polysilsesquioxane)系化合物、またはこれらの混合物をカーボン数7〜10のアルカン溶媒、カーボン数5〜10のアルコール及びこれらの混合溶媒に溶解させてポリマー組成物を得た後、前記ポリマー組成物をスピンコーティングし、ベークして形成する。
このとき、前記カーボン数7〜10のアルカン溶媒はヘプタン、オクタン、ノナン、デカン及びこれらの混合物でなる群から選択された溶媒を挙げることができ、前記カーボン数5〜10のアルコールはペンタノール、ヘプタノール、オクタノール、ノナノール、デカノール及びこれらの混合物でなる群から選択された溶媒を挙げることができる。
図2cに示されているように、前記形成された結果物を露光し、ベークして第1フォトレジストパターン25とシリコン含有ポリマー層27の界面に架橋結合層29を形成する。
前記露光工程は10〜100mj/cmの露光エネルギー、具体的に40〜60mj/cmのエネルギーで行なわれる。
前記露光工程によって第1フォトレジストパターン25から発生した酸がシリコン含有ポリマー層27の内部へ浸透してエポキシ基結合を分離し、ベーク工程時に分離されたエポキシ基の末端基とフォトレジスト重合体内に含まれたヒドロキシ基の間に架橋結合が形成される。
前記架橋結合層29の厚さは前記ベーク条件に従って調節することができる。例えば、ベーク工程を130〜200℃の温度で行なう場合、第1フォトレジストパターン25の側壁に第1フォトレジストパターン25の幅と同じ厚さの架橋結合層29を形成することができる。
前記結果物を現像して第1フォトレジストパターン25と架橋結合が形成されていないシリコン含有ポリマー層27は除去し、第1フォトレジストパターン25の周辺に架橋結合層29を残す。
前記現像工程はn−ペンタノール溶液にウェーハを50〜70秒間浸漬させて行なう。
図2dに示されているように、前記結果物を全面食刻して第1フォトレジストパターン25の上部が水平に露出するまで架橋結合層29を除去する。
前記全面食刻工程はCF、CHF、C、C、C及びこれらの組合せでなる群から選択されるフッ素含有ガスを食刻ガスに利用して行なう。
図2eに示されているように、架橋結合層29だけ残るよう第1フォトレジストパターン25を除去し、架橋結合層29からなるW2の線幅を有する微細パターンを形成する(W1>W2)。
前記フォトレジストパターンの除去工程はO及びNプラズマを利用した混合ガスを利用して行なう。ここで、前記OとNの混合ガスは1〜15:85〜99、好ましくは10:90の流量比率(%)で構成されたものである。
本発明の方法は、前記フォトレジストパターンの除去段階後、n−ペンタノール溶液にウェーハを50〜70秒間浸漬してウェーハを洗浄する段階をさらに含むことができる。
図2fに示されているように、前記結果物の全面に第2フォトレジスト膜31を塗布する。
このとき、前記第2フォトレジスト膜31は特に制限しないが、前記第1フォトレジストと同じ構成を有する物質を用いることができる。
図2gに示されているように、前記第2フォトレジスト31に対する露光及び現像工程を行ない、セル部領域外の領域であるbとc部分の上部に平面構造を有する第2フォトレジストパターン31−1を形成する。
このとき、前記露光工程はセル部領域が遮断された遮光部と、セル部外の領域が所定のパターン形態に開口された投光部を有する露光マスクを利用する。さらに、前記工程によって得られた第2フォトレジストパターン31−1の一側はシリコン含有ポリマー層からなる微細パターン29の一側と連結され形成される。すなわち、従来の技術の図1に示されているように、ブリッジ状を有する2つのパターンが互いに行き違うように配列されたパターンを得ることができる。
すなわち、本発明は半導体素子の高集積化に伴い現在常用されているリソグラフィー装備の限界を克服するためセル部(a)上にはシリコン含有ポリマー27を利用した微細パターン29を形成し、セル部外の領域(b/c)には第2フォトレジストパターンを形成する。次に、前記セル部(a)領域の微細パターン29とセル部外の領域(b/c)の第2フォトレジスト31パターンを食刻マスクに利用して被食刻層23を食刻する(図示省略)。
その結果、本発明ではリソグラフィーの工程限界を克服することができる、ブリッジ状に互いに行き違って配列された被食刻層パターン(図示省略)を形成することができる。
さらに、本発明の他の実施形態に係る半導体素子の微細パターン形成方法は、前記被食刻層23の上部に非晶質炭素層を利用したハードマスク膜を形成した後、前記図2a〜図2eの工程を少なくとも2回以上繰り返し行なって実施することができる。
すなわち、前記被食刻層23上にハードマスク膜でシリコン含有ポリマー層と食刻選択比の大きい非晶質炭素層(図示省略)を形成し、前記ハードマスク膜のセル部領域に第1フォトレジストパターン(図示省略)を形成する。前記第1フォトレジストパターンの側壁に第1架橋結合層を形成し、前記第1フォトレジストパターンを除去して架橋結合層からなる第1微細パターン(図示省略)を形成する。前記第1微細パターンを食刻マスクに利用して非晶質炭素層をパターニングする。
前記非晶質炭素層パターン(図示省略)の間に第2フォトレジストパターン(図示省略)を形成する。前記第2フォトレジストパターンの側壁に第2架橋結合層を形成し、前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する。セル部外の領域に前記第2微細パターン及びハードマスクパターンと連結された第3フォトレジストパターンを形成する。
このとき、前記第3フォトレジストパターンは二種類の露光マスク、すなわち前記第2微細パターンと第3フォトレジストパターンが連結される部分が遮光された露光マスク、及び前記ハードマスクパターンと第3フォトレジストパターンが連結される部分が遮光された露光マスクを利用する露光工程を行なって形成することができ、または前記連結部分のうち一部分だけ遮光された一種類の露光マスクを利用する露光工程を行なって形成することができる。
次に、前記ハードマスクパターン、第2微細パターン及び第4フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする。その結果、現在露光装備で得ることができる限定されたピッチサイズ内に少なくとも2つ以上の微細な被食刻層パターンを形成することができる。
半導体素子の微細パターン形成方法を示した平面図である。 本発明に係る半導体素子の微細パターン形成方法を示した平面図及び断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した平面図及び断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した平面図及び断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した平面図及び断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した平面図である。
符号の説明
11 第1フォトレジストパターン
13 第2フォトレジストパターン
21 半導体基板
23 被食刻層
25 第1フォトレジストパターン
27 シリコン含有ポリマー層
29 架橋結合層
31 第2フォトレジスト膜
31-1 第2フォトレジストパターン

Claims (20)

  1. 被食刻層が形成された半導体基板のセル部上に第1フォトレジストパターンを形成する段階と、
    前記第1フォトレジストパターンの側壁に架橋結合層を形成する段階と、
    前記第1フォトレジストパターンを除去して架橋結合層からなる微細パターンを形成する段階と、
    前記セル部外の領域に前記微細パターンと連結される第2フォトレジストパターンを形成する段階と、
    前記微細パターン及び第2フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記被食刻層はワードライン、ビットラインまたは金属配線であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  3. 前記架橋結合層形成の段階は、
    シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
    前記第1フォトレジストパターン上に前記ポリマー組成物を塗布してシリコン含有ポリマー層を形成する段階と、
    前記シリコン含有ポリマー層を露光及びベークして第1フォトレジストパターンとシリコン含有ポリマー層との界面に架橋結合層を形成する段階と、
    前記第1フォトレジストパターンとの架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
    前記架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出させる段階と、
    を含むことを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  4. 前記有機溶媒はカーボン数7〜10のアルカン溶媒またはカーボン数5〜10のアルコールであることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  5. 前記アルカン溶媒はヘプタン、オクタン、ノナン、デカン及びこれらの混合物でなる群から選択される溶媒であることを特徴とする請求項4に記載の半導体素子の微細パターン形成方法。
  6. 前記アルコールはペンタノール、ヘプタノール、オクタノール、ノナノール、デカノール及びこれらの混合物でなる群から選択される溶媒であることを特徴とする請求項4に記載の半導体素子の微細パターン形成方法。
  7. 前記シリコン含有ポリマーは、シリコン分子がポリマーの総重量に対し10〜40重量%で含まれることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  8. 前記シリコン含有ポリマーは、架橋結合が可能な作用基を含むことを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  9. 前記架橋結合が可能な作用基はエポキシ基であることを特徴とする請求項8に記載の半導体素子の微細パターン形成方法。
  10. 前記シリコン含有ポリマーは、ポリシロキサン化合物またはポリシルセスキオキサン系化合物であることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  11. 前記ベーク工程は温度を調節して架橋結合層の厚さを調節することを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  12. 前記ベーク工程は130〜200℃の温度で実施することを特徴とする請求項11に記載の半導体素子の微細パターン形成方法。
  13. 前記架橋結合層に対するエッチバック工程は、フッ素を含む食刻ガスで行なわれることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  14. 前記フッ素含有食刻ガスはCF、CHF、C、C、C及びこれらの組合せでなる群から選択されることを特徴とする請求項13に記載の半導体素子の微細パターン形成方法。
  15. 前記フォトレジストパターンの除去工程は、O:Nが1〜15:85〜99の流量比率(%)で構成された混合食刻ガスで行なわれることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  16. 前記フォトレジストパターンの除去後、n−ペンタノール溶液にウェーハを浸漬する段階をさらに含むことを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  17. 被食刻層が形成された半導体基板の上部にハードマスク膜を形成する段階と、
    前記ハードマスク膜のセル部上に第1フォトレジストパターンを形成する段階と、
    前記第1フォトレジストパターンの側壁に第1架橋結合層を形成する段階と、
    前記第1フォトレジストパターンを除去して第1架橋結合層からなる第1微細パターンを形成する段階と、
    前記第1微細パターンを食刻マスクに利用して前記ハードマスクパターンを形成する段階と、
    前記ハードマスクパターンの間に第2フォトレジストパターンを形成する段階と、
    前記第2フォトレジストパターンの側壁に第2架橋結合層を形成する段階と、
    前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する段階と、
    セル部外の領域に前記第2微細パターン及びハードマスクパターンと連結される第3フォトレジストパターンを形成する段階と、
    前記ハードマスクパターン、第2微細パターン及び第3フォトレジストパターンを食刻マスクに利用して被食刻層をパターニングする段階と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  18. 前記ハードマスク膜は非晶質炭素層であることを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
  19. 前記第1架橋結合層の形成段階は
    有機溶媒及びシリコン含有ポリマーを含むポリマー組成物を提供する段階と、
    前記第1フォトレジストパターン上に前記ポリマー組成物を塗布して第1シリコン含有ポリマー層を形成する段階と、
    前記第1シリコン含有ポリマー層を露光及びベークして第1フォトレジストパターンと第1シリコン含有ポリマー層の界面に第1架橋結合層を形成する段階と、
    前記第1フォトレジストパターンと架橋結合を形成していない第1シリコン含有ポリマー層を除去する段階と、
    前記第1架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出させる段階と、
    を含むことを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
  20. 前記第2架橋結合層の形成段階は
    有機溶媒及びシリコン含有ポリマーを含むポリマー組成物を提供する段階と、
    前記第2フォトレジストパターン上に前記ポリマー組成物を塗布して第2シリコン含有ポリマー層を形成する段階と、
    前記第2シリコン含有ポリマー層を露光及びベークして第2フォトレジストパターンと第2シリコン含有ポリマー層の界面に第2架橋結合層を形成する段階と、
    前記第2フォトレジストパターンと架橋結合を形成していない第2シリコン含有ポリマー層を除去する段階と、
    前記第2架橋結合層をエッチバック食刻し、第2フォトレジストパターンの上部を露出させる段階と、
    を含むことを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
JP2007203310A 2006-09-12 2007-08-03 半導体素子の微細パターン形成方法 Expired - Fee Related JP5047728B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20060087854 2006-09-12
KR10-2006-0087854 2006-09-12
KR1020070064136A KR100861172B1 (ko) 2006-09-12 2007-06-28 반도체 소자의 미세패턴 형성방법
KR10-2007-0064136 2007-06-28

Publications (2)

Publication Number Publication Date
JP2008072097A true JP2008072097A (ja) 2008-03-27
JP5047728B2 JP5047728B2 (ja) 2012-10-10

Family

ID=39170129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007203310A Expired - Fee Related JP5047728B2 (ja) 2006-09-12 2007-08-03 半導体素子の微細パターン形成方法

Country Status (2)

Country Link
US (1) US7790357B2 (ja)
JP (1) JP5047728B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299308A (ja) * 2007-02-13 2008-12-11 Rohm & Haas Electronic Materials Llc 電子装置の製造
JP2008298862A (ja) * 2007-05-29 2008-12-11 Jsr Corp パターン形成方法及びそれに用いる樹脂組成物
JP2010534346A (ja) * 2007-07-10 2010-11-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スペーサリソグラフィ
JP2010250118A (ja) * 2009-04-16 2010-11-04 Az Electronic Materials Kk 微細パターン形成方法
JP2010256626A (ja) * 2009-04-24 2010-11-11 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2011027980A (ja) * 2009-07-24 2011-02-10 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2012511255A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8563228B2 (en) 2009-03-23 2013-10-22 Micron Technology, Inc. Methods of forming patterns on substrates
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
US8703570B2 (en) 2008-12-04 2014-04-22 Micron Technology, Inc. Methods of fabricating substrates
JP2014178711A (ja) * 2014-06-16 2014-09-25 Tokyo Ohka Kogyo Co Ltd レジスト被覆膜形成用材料
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720115B1 (ko) * 2005-08-24 2007-05-18 삼성전자주식회사 삼차원 지지체 및 그 제조 방법
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
KR100817089B1 (ko) * 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
JP2009130035A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
JP5361406B2 (ja) * 2009-01-20 2013-12-04 株式会社東芝 半導体装置の製造方法
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
KR101751466B1 (ko) * 2010-09-01 2017-06-28 삼성디스플레이 주식회사 포토레지스트 조성물 및 이를 이용한 패턴의 형성 방법
CN103390544B (zh) * 2012-05-11 2016-03-30 中芯国际集成电路制造(上海)有限公司 用于形成硬掩膜层的方法
JP2014239191A (ja) * 2013-06-10 2014-12-18 富士通セミコンダクター株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110637A (en) * 1990-12-20 2000-08-29 Siemens Aktinegesellschaft Photoresists which are suitable for producing sub-micron size structures
US20040009436A1 (en) * 2002-07-09 2004-01-15 Samsung Electronics Co., Ltd. Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer
WO2005116776A1 (ja) * 2004-05-26 2005-12-08 Jsr Corporation 微細パターン形成用樹脂組成物および微細パターン形成方法
WO2006026699A2 (en) * 2004-09-02 2006-03-09 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP2006091888A (ja) * 2004-09-23 2006-04-06 Samsung Electronics Co Ltd 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
WO2007027686A2 (en) * 2005-09-01 2007-03-08 Micron Technology, Inc. Mask patterns with spacers for pitch multiplication and methods of forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140485B1 (ko) 1994-12-27 1998-07-15 김주용 반도체소자의 미세패턴 제조방법
KR100211548B1 (ko) 1996-12-20 1999-08-02 김영환 원자외선용 감광막 공중합체 및 그 제조방법
KR100197673B1 (en) 1996-12-20 1999-06-15 Hyundai Electronics Ind Copolymers containing n-vinyllactam derivatives, preparation methods thereof and photoresists therefrom
KR100265597B1 (ko) 1996-12-30 2000-09-15 김영환 Arf 감광막 수지 및 그 제조방법
KR100557368B1 (ko) 1998-01-16 2006-03-10 제이에스알 가부시끼가이샤 감방사선성 수지 조성물
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
KR100376984B1 (ko) 1998-04-30 2003-07-16 주식회사 하이닉스반도체 포토레지스트중합체및이를이용한미세패턴의형성방법
KR100419028B1 (ko) 1998-05-13 2004-07-19 주식회사 하이닉스반도체 옥사비시클로화합물,이화합물이도입된포토레지스트중합체및이를이용한포토레지스트미세패턴의형성방법
US6235447B1 (en) 1998-10-17 2001-05-22 Hyundai Electronics Industries Co., Ltd. Photoresist monomers, polymers thereof, and photoresist compositions containing the same
KR100400291B1 (ko) 1998-11-27 2004-02-05 주식회사 하이닉스반도체 신규의포토레지스트용단량체,그의공중합체및이를이용한포토레지스트조성물
KR100476924B1 (ko) * 2002-06-14 2005-03-17 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
US6566280B1 (en) * 2002-08-26 2003-05-20 Intel Corporation Forming polymer features on a substrate
JP2004179254A (ja) 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
US6780708B1 (en) * 2003-03-05 2004-08-24 Advanced Micro Devices, Inc. Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US6835662B1 (en) * 2003-07-14 2004-12-28 Advanced Micro Devices, Inc. Partially de-coupled core and periphery gate module process
KR100554514B1 (ko) * 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110637A (en) * 1990-12-20 2000-08-29 Siemens Aktinegesellschaft Photoresists which are suitable for producing sub-micron size structures
US20040009436A1 (en) * 2002-07-09 2004-01-15 Samsung Electronics Co., Ltd. Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer
WO2005116776A1 (ja) * 2004-05-26 2005-12-08 Jsr Corporation 微細パターン形成用樹脂組成物および微細パターン形成方法
WO2006026699A2 (en) * 2004-09-02 2006-03-09 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP2006091888A (ja) * 2004-09-23 2006-04-06 Samsung Electronics Co Ltd 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
WO2007027686A2 (en) * 2005-09-01 2007-03-08 Micron Technology, Inc. Mask patterns with spacers for pitch multiplication and methods of forming the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299308A (ja) * 2007-02-13 2008-12-11 Rohm & Haas Electronic Materials Llc 電子装置の製造
JP2008298862A (ja) * 2007-05-29 2008-12-11 Jsr Corp パターン形成方法及びそれに用いる樹脂組成物
JP2010534346A (ja) * 2007-07-10 2010-11-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スペーサリソグラフィ
US8901700B2 (en) 2008-05-05 2014-12-02 Micron Technology, Inc. Semiconductor structures
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
KR101304684B1 (ko) 2008-12-04 2013-09-06 마이크론 테크놀로지, 인크. 기판 제작 방법
JP2012511255A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
US8703570B2 (en) 2008-12-04 2014-04-22 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates
US8563228B2 (en) 2009-03-23 2013-10-22 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010250118A (ja) * 2009-04-16 2010-11-04 Az Electronic Materials Kk 微細パターン形成方法
JP2010256626A (ja) * 2009-04-24 2010-11-11 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2011027980A (ja) * 2009-07-24 2011-02-10 Shin-Etsu Chemical Co Ltd パターン形成方法
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9153458B2 (en) 2011-05-05 2015-10-06 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8846517B2 (en) 2012-07-06 2014-09-30 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2014178711A (ja) * 2014-06-16 2014-09-25 Tokyo Ohka Kogyo Co Ltd レジスト被覆膜形成用材料

Also Published As

Publication number Publication date
US7790357B2 (en) 2010-09-07
US20080063986A1 (en) 2008-03-13
JP5047728B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
JP5047728B2 (ja) 半導体素子の微細パターン形成方法
JP2008072101A (ja) 半導体素子の微細パターン形成方法
KR100855845B1 (ko) 반도체 소자의 미세패턴 형성방법
JP5374626B2 (ja) 現像剤でトリムされたハードマスクを有するフォトリソグラフィック構造体の製造方法
US8158335B2 (en) High etch resistant material for double patterning
US20080032508A1 (en) Method and Material For Forming A Double Exposure Lithography Pattern
KR100861172B1 (ko) 반도체 소자의 미세패턴 형성방법
US9323155B2 (en) Double patterning strategy for contact hole and trench in photolithography
JP2008306161A (ja) 半導体素子の微細パターン形成方法
JP2009016788A (ja) 半導体素子の微細パターン形成方法
US20070123623A1 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and method for manufacturing the same
JP2007017976A (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
US20120266810A1 (en) Planarization system for high wafer topography
WO2010080758A1 (en) Substrate planarization with imprint materials and processes
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
KR20220072776A (ko) 레지스트 하층막 재료, 패턴 형성 방법, 및 레지스트 하층막 형성 방법
US6743712B2 (en) Method of making a semiconductor device by forming a masking layer with a tapered etch profile
US8409456B2 (en) Planarization method for high wafer topography
US11300881B2 (en) Line break repairing layer for extreme ultraviolet patterning stacks
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
TWI778393B (zh) 製造半導體元件的方法
KR100675875B1 (ko) 유기 barc를 이용한 반도체소자의 미세 패턴 형성방법
US11682559B2 (en) Method to form narrow slot contacts
KR20050120412A (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
JPH07153667A (ja) 複合レジストパターンを有する基材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees