KR100861172B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100861172B1
KR100861172B1 KR1020070064136A KR20070064136A KR100861172B1 KR 100861172 B1 KR100861172 B1 KR 100861172B1 KR 1020070064136 A KR1020070064136 A KR 1020070064136A KR 20070064136 A KR20070064136 A KR 20070064136A KR 100861172 B1 KR100861172 B1 KR 100861172B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist pattern
forming
pattern
silicon
Prior art date
Application number
KR1020070064136A
Other languages
English (en)
Other versions
KR20080024054A (ko
Inventor
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/772,023 priority Critical patent/US7790357B2/en
Priority to TW096125545A priority patent/TWI353626B/zh
Priority to CN2007101301538A priority patent/CN101145514B/zh
Priority to JP2007203310A priority patent/JP5047728B2/ja
Publication of KR20080024054A publication Critical patent/KR20080024054A/ko
Application granted granted Critical
Publication of KR100861172B1 publication Critical patent/KR100861172B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 피식각층이 형성된 반도체 기판상에 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴 측벽에 실리콘 함유 폴리머층을 형성하고, 상기 제1 포토레지스트 패턴을 제거하여 실리콘 함유 폴리머층으로 이루어진 미세패턴을 형성한 다음, 상기 미세패턴에 부분적으로 연결되는 제2 포토레지스트 패턴을 형성하고, 상기 미세패턴과 제2 포토레지스트 패턴을 식각 마스크로 이용하여 피식각층을 식각함으로써, 현재 노광 장비로 얻을 수 있는 최소 선폭보다 작은 크기의 선폭을 가지는 미세패턴을 형성할 수 있는 방법에 관한 것이다.

Description

반도체 소자의 미세패턴 형성방법{Method for Forming Fine Patterns of Semiconductor Devices}
도 1 은 반도체 소자의 미세패턴 형성방법을 도시한 평면도.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 미세패턴 형성방법을 도시한 평면도 및 단면도.
< 도면의 주요부분에 대한 부호의 부호 설명 >
11: 제1 포토레지스트 패턴 13: 제2 포토레지스트 패턴
21: 반도체기판 23: 피식각층
25: 제1 포토레지스트 패턴 27: 실리콘 함유 폴리머층
29: 가교 결합층 31: 제2 포토레지스트막
31-1: 제2 포토레지스트 패턴
본 발명은 리소그라피 공정에 의해 얻어지는 최소 피치 크기 (pitch size)보다 더 작은 피치 크기를 가지는 패턴을 형성할 수 있는 미세패턴 형성 방법에 관한 것이다.
오늘날 컴퓨터와 같은 정보 매체의 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가져야 한다. 이러한 요구에 부응하기 위하여, 제조 원자는 낮으면서 집적도, 신뢰도 및 데이터를 액세스(access)하는 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비나 공정 기술의 개발이 절실히 요구된다.
특히 소자의 집적도를 향상시키기 위하여 더욱 미세한 패턴을 형성할 수 있는 포토리소그라피 기술이 계속 개발되고 있다. 포토리소그라피 기술은 ArF(193nm) 또는 VUV(157nm)와 같은 단파장의 화학증폭형의 원자외선(Deep Ultra Violet; DUV) 광원을 적용하는 노광 기술과, 상기 노광원에 적합한 포토레지스트 물질을 포함하는 기술을 말한다.
한편, 반도체 소자의 처리 속도는 패턴의 선폭 크기에 따라, 그 성능이 결정된다. 예를 들면, 패턴 선폭 크기가 작을수록 처리 속도가 빨라지며, 소자 성능이 향상된다. 따라서 반도체 고집적도에 따른 소자 크기 축소 시에 패턴 선폭의 임계 치수(critical dimension)를 제어하는 것이 중요한 문제로 대두되었다.
현재까지 알려진 반도체 소자의 미세패턴 형성방법은 도 1에 도시한 바와 같다.
반도체 기판의 상부에 피식각층과 하드마스크막을 형성하고, 1차 리소그라피 공정을 수행하여 셀 부(ⓐ) 상의 라인 앤 스페이스 패턴과 페리 부 상의 회로 패턴이 브릿지 형태로 연결된 제1 포토레지스트 패턴(11)을 형성한다. 2차 리소그라피 공정을 수행하여 셀 부(ⓐ) 상의 라인 앤 스페이스 패턴과 페리 부 상의 회로 패턴 이 브릿지 형태로 연결된 제2 포토레지스트 패턴(13)을 형성한다. 이때, 셀 부 상의 라인 앤 스페이스 형태의 제1 포토레지스트 패턴(11) 및 제2 포토레지스트 패턴(13)은 서로 엇갈려 배치되도록 형성한다.
하지만, 반도체 소자의 고집적화에 따라, 상기 엇갈리는 셀 부(ⓐ) 부분에서 리소그라피 장비의 해상도 한계에 의해, 중첩 균일도를 조절하기 어려울 뿐만 아니라, 최소 피치 이하 크기를 가지는 패턴을 형성하는 것이 어렵다.
본 발명은 제1 포토레지스트 패턴 측벽에 실리콘 함유 폴리머층을 형성하고, 포토레지스트 패턴을 제거하여 미세 패턴을 형성한 다음, 상기 미세패턴에 부분적으로 연결되는 제2 포토레지스트 패턴을 형성하고, 상기 미세 패턴과 제2 포토레지스트 패턴을 식각 마스크로 피식각층을 패터닝 함으로써, 리소그라피 한계 이상의 피치를 갖는 미세패턴을 형성할 수 있는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에서는
피식각층이 형성된 반도체 기판의 셀 부 상에 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴 측벽에 가교 결합층을 형성하는 단계;
상기 제1 포토레지스트 패턴을 제거하여 셀 부 상에 가교 결합층으로 이루어진 미세패턴을 형성하는 단계;
셀 부 외의 영역에 상기 미세 패턴과 연결되는 제2 포토레지스트 패턴을 형성하는 단계; 및
상기 미세 패턴과 제2 포토레지스트 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
이때, 상기 가교 결합층 형성 단계는
실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;
상기 제1 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제1 실리콘 함유 폴리머층을 형성하는 단계;
상기 제1 실리콘 함유 폴리머층을 노광 및 베이크하여 제1 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 가교 결합층을 형성하는 단계;
상기 제1 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및
상기 제1 가교 결합층을 에치백 식각하여, 제1 포토레지스트 패턴 상부를 노출하는 단계를 포함한다.
상기 본 발명의 방법에서 사용되는 상기 실리콘 함유 폴리머층은 가교 결합이 가능한 에폭시 작용기를 가지는 폴리머로 이루어진다. 즉, 상기 노광 공정에 의해 포토레지스트 패턴으로부터 발생한 산이 실리콘 함유 폴리머층으로 침투하여, 폴리머의 에폭시기 결합을 분리시킨다. 베이크 공정 시에 그 분리된 에폭시기 말단부와 포토레지스트 패턴 내부 물질 간에 가교 결합층이 형성된다. 후속 현상 공정 시에 포토레지스트 패턴과 가교 결합이 형성되지 않은 실리콘 함유 폴리머층을 제거하여, 포토레지스트 패턴 주변에만 가교 결합층을 남긴다.
또한, 본 발명에서는
피식각층이 형성된 반도체 기판의 상에 하드마스크막을 형성하는 단계;
상기 하드마스크막의 셀 부 상에 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하는 단계;
상기 제1 포토레지스트 패턴을 제거하여 제1 가교 결합층으로 이루어진 제1 미세패턴을 형성하는 단계;
상기 제1 미세 패턴을 식각 마스크로 이용하여 상기 하드마스크 패턴을 형성하는 단계;
셀 부 상의 하드마스크 패턴 사이에 제2 포토레지스트 패턴을 형성하는 단계;
상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하는 단계;
상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세패턴을 형성하는 단계;
셀 부 외의 영역에 상기 하드마스크 패턴과 제2 미세 패턴과 연결되는 제3 포토레지스트 패턴을 형성하는 단계; 및
상기 하드마스크 패턴, 제2 미세 패턴 및 제3 포토레지스트 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
이때, 상기 하드마스크막으로 상기 가교 결합층과 식각 선태비가 유사한 비정질 탄소층을 사용할 수 있으며, 다층으로 형성할 수도 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명에 따라 형성된 반도체 소자의 미세패턴 형성방법을 도시한 것이다.
도 2a 내지 도 2d의 일측은 평면도를 도시한 것이고 타측은 도 2a의 ⓧ-ⓧ 절단면을 따라 도시한 것이며, 도 2e 및 도 2f는 도 2a의 ⓧ-ⓧ 절단면을 도시한 것이고, 도 2g는 도 2f의 공정 후 추가 실시한 리소그라피 공정으로 얻어진 브릿지 형태를 갖는 두 개의 패턴을 도시한 평면도이다.
도 2a를 참조하면, 반도체기판(21) 상에 피식각층(23)을 형성한다. 이때, 상기 피식각층(23)은 두 개의 브릿지 형태 패턴이 서로 엇갈리도록 형성하기 위한 도전층, 예를 들면 폴리실리콘층 또는 금속층이다.
피식각층(23) 상부에 제1 포토레지스트(미도시)를 도포하고 이를 노광 및 현상하여 셀 부 영역에 W1의 선폭을 가지는 제1 포토레지스트 패턴(25)을 형성한다.
이때, 상기 포토레지스트는 화학증폭형 포토레지스트 중합체, 광산발생제 및 유기용매를 포함하는 것으로, 이때 상기 화학증폭형 포토레지스트 중합체는 US 6,051,678 (2000. 4. 18), US 6,132,926 (2000. 10. 17), US 6,143,463 (2000. 11. 7), US 6,150,069 (2000. 11. 21), US 6.180.316 B1 (2001. 1. 30), US 6,225,020 B1 (2001. 5. 1), US 6,235,448 B1 (2001. 5. 22) 및 US 6,235,447 B1 (2001. 5. 22) 등에 개시된 것을 포함하는데, 구체적으로 기판 접착성과 가교 결합 효과를 향 상시키기 위하여 하이드록시기를 가지는 단량체를 함유하는 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/2-사이클로헥센-1-올); 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1,1-디메탄올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/2-사이클로헥센-1-올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(3-사이클로헥센-1-에톡시프로필 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1,1-디메탄올); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/2-메틸-2-아다만틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/2-메틸-2-아다만틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트/노르보닐렌); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/t-부틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트); 폴리(t-부틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 바이사이클로[2.2.1]헵트-5-엔-2-카르복실산 / 말레익안하이드라이드/2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트) 및 폴리(t-부틸 바이사이클로[2.2.1]헵트- 5-엔-2-카르복실레이트 / 2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 바이사이클로[2.2.1]헵트-5-엔-2-카르복실산 / 말레익안하이드라이드/2-히드록시에틸 바이사이클로[2.2.2]옥트-5-엔-2-카르복실레이트)로부터 선택된 하나 이상의 중합반복단위로 포함하는 중합체를 이용한다.
상기 광산발생제는 빛에 의해 산을 발생할 수 있는 화합물이면 무엇이든 사용가능하며, 프탈이미도트리플루오로 메탄설포네이트, 디니트로벤질토실레이트, n-데실디설폰, 나프틸이미도트리플루오로메탄설포네이트, 디페닐요도염 헥사플루오로포스페이트, 디페닐요도염 헥사플루오로 아르세네이트, 디페닐요도염 헥사플루오로 안티모네이트, 디페닐파라메톡시페닐 설포늄트리플레이트, 디페닐파라톨루에닐 설포늄트리플레이트, 디페닐파라이소부틸페닐 설포늄트리플레이트, 트리페닐 헥사플루오로 아르세네이트, 트리페닐 헥사플루오로 안티모네이트, 트리페닐설포늄 트리플레이트 또는 디부틸나프틸설포늄 트리플레이트 등을 들 수 있다.
상기 광산발생제는 포토레지스트 수지에 대해 0.1 내지 10 중량부의 비율로 사용되는 것이 바람직하다. 광산발생제가 0.1중량부 이하의 양으로 사용될 때에는 포토레지스트의 광에 대한 민감도가 취약하게 되고, 10중량부 이상 사용될 때에는 광산발생제가 원자외선을 많이 흡수하고 산이 다량 발생하여 단면이 좋지 않은 패턴을 얻게 된다.
상기 유기용매는 디에틸렌글리콜디에틸에테르 (diethylene glycol diethyl ether), 메틸 3-메톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필렌글리콜 메틸에테르아세테이트, 사이클로헥사논 또는 2-헵타논 등을 단독으로 또는 혼 합하여 사용할 수 있다. 상기 유기용매는 원하는 두께의 포토레지스트막을 얻기 위하여 포토레지스트 수지에 대해 100 내지 2000 중량부 비율로 사용된다.
도 2b을 참조하면, 제1포토레지스트 패턴(25)을 포함한 상기 구조물 상부에 실리콘 함유 폴리머(27)층을 도포한다.
이때, 실리콘 함유 폴리머층(27)은 폴리머 총 중량에 대하여 실리콘 분자가 10∼40중량%로 함유되어 있으며, 가교 결합이 가능한 작용기인 에폭시를 함유한 물질을 이용하여 형성한다. 상기 실리콘 분자 함유량이 폴리머 총 중량에 대하여 10중량% 이하로 함유되는 경우, 제1 포토레지스트 상부가 수평으로 노출되도록 실리콘 함유 폴리머(27)를 제거하는 전면 식각 공정 시에 실리콘 함유 폴리머(27)층 상부에 다수의 기공이 유발된다. 상기 실리콘 분자 함유량이 폴리머 총 중량에 대하여 40중량% 이상 함유되는 경우에는 제1 포토레지스트 패턴 상에 실리콘 함유 폴리머(27)층을 균일하게 도포하기 어렵다.
상기 실리콘 함유 폴리머층은 실리콘 함유 폴리머층은 폴리실록산(polysiloxane) 화합물, 폴리실세스퀴옥산(polysilsesquioxane)계 화합물 또는 이들의 혼합물을 카본수 7∼10의 알칸 용매, 카본수 5∼10의 알코올 및 이들의 혼합 용매에 용해시켜 폴리머 조성물을 얻은 다음, 상기 폴리머 조성물을 스핀 코팅하고, 베이크하여 형성한다.
이때, 상기 카본수 7∼10의 알칸 용매는 헵탄, 옥탄, 노난, 데칸 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매를 들 수 있으며, 상기 카본수 5∼10의 알코올은 펜탄올, 헵탄올, 옥탄올, 노난올, 데칸올 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매를 들 수 있다.
도 2c를 참조하면, 상기 형성된 결과물을 노광하고, 베이크하여 제1 포토레지스트 패턴(25)과 실리콘 함유 폴리머층(27) 계면에 가교 결합층(29)을 형성한다.
상기 노광 공정은 10∼100 mj/㎠ 의 노광에너지, 구체적으로 40∼60 mj/㎠ 의 에너지로 수행된다.
상기 노광 공정에 의해 제1 포토레지스트 패턴(25)으로부터 발생한 산이 실리콘 함유 폴리머(27)층 내부로 침투하여 애폭시기 결합을 분리하고, 베이크 공정 시에 분리된 에폭시기의 말단기와 포토레지스트 중합체 내에 함유된 히드록시기 간에 가교 결합이 형성된다.
상기 가교 결합층(29) 두께는 상기 베이크 조건에 따라 조절할 수 있다. 예를 들면, 베이크 공정을 130∼200℃의 온도에서 실시하는 경우, 제1 포토레지스트 패턴(25) 측벽에 제1 포토레지스트 패턴(25) 폭과 동일한 두께의 가교 결합층(19)을 형성할 수 있다.
상기 결과물을 현상하여 제1 포토레지스트 패턴(25)과 가교 결합이 형성되지 않은 실리콘 함유 폴리머층(27)은 제거하고, 제1 포토레지스트 패턴(25) 주변에 가교 결합층(29)을 남긴다.
상기 현상 공정은 n-펜탄올 용액에 웨이퍼를 50∼70 초간 침지시켜 수행한다.
도 2d를 참조하면, 상기 결과물을 전면 식각하여 제1 포토레지스트 패턴(25) 상부가 수평으로 노출될 때까지 가교 결합층(29)을 제거한다.
상기 전면 식각 공정은 CF4, CHF3, C2F6, C3F8, C4F8 및 이들의 조합으로 이루어지는 군에서 선택된 불소 함유 가스를 식각 가스로 이용하여 실시한다.
도 2e를 참조하면, 가교 결합층(29)층만 남도록 제1 포토레지스트 패턴(25)을 제거하여, 가교 결합층(29)으로 이루어진 W2의 선폭을 가지는 미세패턴을 형성한다(W1>W2).
상기 포토레지스트 패턴 제거 공정은 O2 및 N2 플라즈마를 이용한 혼합가스를 이용하여 실시한다. 여기서, 상기 O2 와 N2 혼합가스는 1∼15:85∼99, 바람직하게 10:90의 유량 비율(%)로 구성된 것이다.
본 발명의 방법은 상기 포토레지스트 패턴 제거 단계 후, n-펜탄올 용액에 웨이퍼를 50∼70초 동안 침지하여 웨이퍼를 세정하는 단계를 더 포함할 수 있다.
도 2f를 참조하면, 상기 결과물 전면에 제2 포토레지스트막(31)을 도포한다.
이때, 상기 제2 포토레지스트막(31)은 특별히 제한하지 않으나, 상기 제1 포토레지스트와 동일한 구성을 가진 물질을 사용할 수 있다.
도 2g를 참조하면, 상기 제2 포토레지스트(31)에 대한 노광 및 현상 공정을 수행하여 셀 부 영역 외의 영역인 ⓑ 와 ⓒ 부분 상부에 평면 구조를 갖는 제2 포토레지스트 (31-1) 패턴을 형성한다.
이때, 상기 노광 공정은 셀 부 영역이 차단된 차광부와 셀 부 외의 영역이 소정의 패턴 형태로 개구된 투광부를 가지는 노광 마스크를 이용한다. 또한, 상기 공정에 의해 얻어진 제2 포토레지스트 패턴(31-1)의 일측은 실리콘 함유 폴리머층 으로 이루어진 미세 패턴(29) 일측과 연결되어 형성된다. 즉, 종래기술의 도 1에 도시된 바와 같이 브릿지 형태를 갖는 두 개의 패턴이 서로 엇갈리도록 배열된 패턴을 얻을 수 있다.
즉, 본 발명은 반도체 소자의 고집적화에 따라 현재 상용되고 있는 리소그라피 장비의 한계를 극복하기 위하여 셀 부 (ⓐ) 상에는 실리콘 함유 폴리머(27)를 이용한 미세패턴(29)을 형성하고, 셀 부 외의 영역(ⓑ/ⓒ)에는 제2 포토레지스트 패턴을 형성한다, 이어서, 상기 셀 부(ⓐ) 영역의 미세패턴(29)과 셀 부 외의 영역(ⓑ/ⓒ)의 제2 포토레지스트(31) 패턴을 식각 마스크로 이용하여 피식각층(23)을 식각한다(미도시).
그 결과, 본 발명에서는 리소그라피의 공정 한계를 극복할 수 있는, 브릿지 형태로 서로 엇갈리게 배열된 피식각층 패턴(미도시)을 형성할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 미세패턴 형성방법은,
상기 피식각층(23) 상부에 비정질 탄소층을 이용한 하드마스크막을 형성한 다음, 상기 도 2a 내지 도 2e의 공정을 적어도 2회 이상 반복 수행하여 실시할 수 있다. 이때, 상기 본 발명의 또 다른 실시예는 상기 공정 단계를 반복 수행하는 것에 불과하여 추가 도면을 도시하지 않는다.
즉, 상기 피식각층(23) 상에 하드마스크막으로 실리콘 함유 폴리머층과 식각 선택비가 큰 비정질 탄소층(미도시)을 형성하고, 상기 하드마스크막의 셀 부 영역에 제1 포토레지스트 패턴(미도시)을 형성한다. 상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하고, 상기 제1 포토레지스트 패턴을 제거하여 가교 결 합층으로 이루어진 제1 미세 패턴(미도시)을 형성한다. 상기 제1 미세 패턴을 식각 마스크로 이용하여 비정질 탄소층을 패터닝한다.
상기 비정질 탄소층 패턴(미도시) 사이에 제2 포토레지스트 패턴(미도시)을 형성한다. 상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하고, 상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세 패턴을 형성한다.
이어서, 셀 부 외의 영역에 상기 하드마스크 패턴, 제2 미세 패턴과 연결된 제3 포토레지스트 패턴(미도시)을 형성한다.
이때, 상기 제3 포토레지스트 패턴은 하드마스크 패턴과 제2 미세 패턴 영역을 각각 연결시키는 차광부를 가지는 두 종류의 노광 마스크를 이용하여 형성하거나, 하나의 노광 마스크를 이동(shift)시키면서 형성할 수 있다. 이어서, 상기 하드마스크 패턴, 제2 미세 패턴 및 제3 포토레지스트 패턴을 식각 마스크로 이용하여 피식각층을 패터닝한다.
그 결과, 현재 노광 장비로 얻을 수 있는 한정된 피치 크기 내에 적어도 두 개 이상의 미세한 피식각층 패턴을 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의해, 현재 리소그라피 공정에 의해 얻어지는 최소 피치 크기 (pitch size)보다 더 작은 피치 크기를 가지는 패턴을 형성하여 리소그라피 공정의 한계를 극복할 수 있으므로, 반도체 소자의 고집적화가 가능하다.

Claims (20)

  1. 피식각층이 형성된 반도체 기판의 셀 부 상에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴 측벽에 가교 결합층을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하는 단계;
    상기 셀 부 외의 영역에 상기 미세 패턴과 연결되는 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 미세 패턴 및 제2 포토레지스트 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  2. 제1항에 있어서,
    상기 피식각층은 워드라인, 비트라인 또는 금속배선인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  3. 제1항에 있어서,
    상기 가교 결합층 형성 단계는
    실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단 계;
    상기 제1 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 실리콘 함유 폴리머층을 형성하는 단계;
    상기 실리콘 함유 폴리머층을 노광 및 베이크 하여 제1 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 가교 결합층을 형성하는 단계;
    상기 제1 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및
    상기 가교 결합층을 에치백 식각하여, 제1 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  4. 제3항에 있어서,
    상기 유기 용매는 카본수 7∼10의 알칸 용매 또는 카본수 5∼10의 알코올인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  5. 제4항에 있어서,
    상기 알칸 용매는 헵탄, 옥탄, 노난, 데칸 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  6. 제4항에 있어서,
    상기 알코올은 펜탄올, 헵탄올, 옥탄올, 노난올, 데칸올 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  7. 제3항에 있어서,
    상기 실리콘 함유 폴리머는 실리콘 분자가 폴리머 총 중량에 대하여 10∼40중량%로 함유된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  8. 제3항에 있어서,
    상기 실리콘 함유 폴리머는 가교 결합이 가능한 작용기를 함유한 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  9. 제8항에 있어서,
    상기 가교 결합이 가능한 작용기는 에폭시기인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  10. 제3항에 있어서,
    상기 실리콘 함유 폴리머는 폴리실록산 화합물 또는 폴리실세스퀴옥산계 화합물인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  11. 제3항에 있어서,
    상기 베이크 공정은 온도를 조절하여 가교 결합층 두께를 조절하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  12. 제11항에 있어서,
    상기 베이크 공정은 130∼200℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  13. 제3항에 있어서,
    상기 가교 결합층에 대한 에치백 공정은 불소를 함유한 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  14. 제13항에 있어서,
    상기 불소 함유 식각 가스는 CF4, CHF3, C2F6, C3F8, C4F8 및 이들의 조합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  15. 제1항에 있어서,
    상기 포토레지스트 패턴의 제거 공정은 O2:N2가 1∼15:85∼99의 유량 비율(%)로 구성된 혼합 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  16. 제1항에 있어서,
    상기 포토레지스트 패턴 제거 후, n-펜탄올 용액에 웨이퍼를 침지하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  17. 피식각층이 형성된 반도체 기판 상부에 하드마스크막을 형성하는 단계;
    상기 하드마스크막의 셀 부 상에 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 제거하여 제1 가교 결합층으로 이루어진 제1 미세패턴을 형성하는 단계;
    상기 제1 미세 패턴을 식각 마스크로 이용하여 상기 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴 사이에 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세패턴을 형성하는 단계;
    셀 부 외의 영역에 상기 하드마스크 패턴 및 제2 미세 패턴과 연결된 제3 포토레지스트 패턴을 형성하는 단계; 및
    상기 하드마스크 패턴, 제2 미세 패턴 및 제3 포토레지스트 패턴을 식각 마 스크로 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  18. 제17항에 있어서,
    상기 하드마스크막은 비정질 탄소층인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  19. 제17항에 있어서,
    상기 제1 가교 결합층 형성 단계는
    유기 용매 및 실리콘 함유 폴리머를 포함하는 폴리머 조성물을 제공하는 단계;
    상기 제1 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제1 실리콘 함유 폴리머층을 형성하는 단계;
    상기 제1 실리콘 함유 폴리머층을 노광 및 베이크하여 제1 포토레지스트 패턴과 제1 실리콘 함유 폴리머층 계면에 제1 가교 결합층을 형성하는 단계;
    상기 제1 포토레지스트 패턴과 가교 결합을 형성하지 않은 제1 실리콘 함유 폴리머층을 제거하는 단계; 및
    상기 제1 가교 결합층을 에치백 식각하여, 제1 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  20. 제17항에 있어서,
    상기 제2 가교 결합층 형성 단계는
    유기 용매 및 실리콘 함유 폴리머를 포함하는 폴리머 조성물을 제공하는 단계;
    상기 제2 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제2 실리콘 함유 폴리머층을 형성하는 단계;
    상기 제2 실리콘 함유 폴리머층을 노광 및 베이크하여 제2 포토레지스트 패턴과 제2 실리콘 함유 폴리머층 계면에 제2 가교 결합층을 형성하는 단계;
    상기 제2 포토레지스트 패턴과 가교 결합을 형성하지 않은 제2 실리콘 함유 폴리머층을 제거하는 단계; 및
    상기 제2 가교 결합층을 에치백 식각하여, 제2 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
KR1020070064136A 2006-09-12 2007-06-28 반도체 소자의 미세패턴 형성방법 KR100861172B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/772,023 US7790357B2 (en) 2006-09-12 2007-06-29 Method of forming fine pattern of semiconductor device
TW096125545A TWI353626B (en) 2006-09-12 2007-07-13 Method for forming a fine pattern of a semiconduct
CN2007101301538A CN101145514B (zh) 2006-09-12 2007-07-20 用于形成半导体器件的精细图案的方法
JP2007203310A JP5047728B2 (ja) 2006-09-12 2007-08-03 半導体素子の微細パターン形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060087854 2006-09-12
KR20060087854 2006-09-12

Publications (2)

Publication Number Publication Date
KR20080024054A KR20080024054A (ko) 2008-03-17
KR100861172B1 true KR100861172B1 (ko) 2008-09-30

Family

ID=39207929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064136A KR100861172B1 (ko) 2006-09-12 2007-06-28 반도체 소자의 미세패턴 형성방법

Country Status (3)

Country Link
KR (1) KR100861172B1 (ko)
CN (1) CN101145514B (ko)
TW (1) TWI353626B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439394B1 (ko) * 2008-05-02 2014-09-15 삼성전자주식회사 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
KR100953036B1 (ko) * 2008-05-26 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN101685765B (zh) * 2008-09-25 2011-04-20 南亚科技股份有限公司 元件图案的制造方法
CN102265221B (zh) * 2008-12-26 2014-03-19 富士通株式会社 图案形成方法和半导体装置的制造方法、以及抗蚀剂图案的被覆层的形成材料
CN102023476B (zh) * 2009-09-15 2013-06-12 中芯国际集成电路制造(上海)有限公司 用于形成微细尺寸结构的半导体光刻工艺方法
JP5871720B2 (ja) * 2011-06-16 2016-03-01 株式会社ダイセル 印刷用溶剤又は溶剤組成物
KR102377568B1 (ko) * 2015-11-27 2022-03-22 에스케이하이닉스 주식회사 패드부 및 라인부를 가진 미세 패턴을 형성하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140485B1 (ko) * 1994-12-27 1998-07-15 김주용 반도체소자의 미세패턴 제조방법
JPH11283910A (ja) 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20040045276A (ko) * 2002-11-25 2004-06-01 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140485B1 (ko) * 1994-12-27 1998-07-15 김주용 반도체소자의 미세패턴 제조방법
JPH11283910A (ja) 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20040045276A (ko) * 2002-11-25 2004-06-01 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法

Also Published As

Publication number Publication date
TW200814145A (en) 2008-03-16
CN101145514A (zh) 2008-03-19
CN101145514B (zh) 2011-07-06
KR20080024054A (ko) 2008-03-17
TWI353626B (en) 2011-12-01

Similar Documents

Publication Publication Date Title
KR100855845B1 (ko) 반도체 소자의 미세패턴 형성방법
JP5047728B2 (ja) 半導体素子の微細パターン形成方法
US7959818B2 (en) Method for forming a fine pattern of a semiconductor device
KR100861172B1 (ko) 반도체 소자의 미세패턴 형성방법
US9012132B2 (en) Coating material and method for photolithography
KR100876816B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP5374626B2 (ja) 現像剤でトリムされたハードマスクを有するフォトリソグラフィック構造体の製造方法
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
JP4826841B2 (ja) パターン形成方法
KR20080016406A (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
EP2376982A1 (en) Substrate planarization with imprint materials and processes
JP2008197526A (ja) 微細パターンの形成方法、パターン保護材料と半導体装置
US11300881B2 (en) Line break repairing layer for extreme ultraviolet patterning stacks
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
CN106168739B (zh) 图案化光致抗蚀剂的去除
US11682559B2 (en) Method to form narrow slot contacts
KR100587083B1 (ko) 반도체소자의 패턴 형성방법
CN116643459A (zh) 制造半导体器件的方法
JP2024502597A (ja) 凍結を用いない自己整合ダブルパターン形成方法
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
KR20040087459A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee