TWI353626B - Method for forming a fine pattern of a semiconduct - Google Patents

Method for forming a fine pattern of a semiconduct Download PDF

Info

Publication number
TWI353626B
TWI353626B TW096125545A TW96125545A TWI353626B TW I353626 B TWI353626 B TW I353626B TW 096125545 A TW096125545 A TW 096125545A TW 96125545 A TW96125545 A TW 96125545A TW I353626 B TWI353626 B TW I353626B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
photoresist
forming
polymer
Prior art date
Application number
TW096125545A
Other languages
English (en)
Other versions
TW200814145A (en
Inventor
Jae Chang Jung
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200814145A publication Critical patent/TW200814145A/zh
Application granted granted Critical
Publication of TWI353626B publication Critical patent/TWI353626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

1353626 九、發明說明： 相關申請案之交互參照 本申請案主張韓國專利申請案第10·2006_0087854和 10-2007-0064136號之優先權，彼等分別是在2〇〇6年9月 12曰和2〇〇7年6月28曰提申且其全文係併入為參考。 【發明所屬之技術領域】 本發明係關於一種用於形成半導體元件之微細圖案的 • 方法，該半導體元件具有超越微影程序限制的間距（pitch)。 【先前技術】 由於資訊媒體（例如電腦）的流行，半導體元件的技術 已經快速的提升。半導體元件需要在高速下操作且需要具 有高儲存容量。結果，半導體元件之製造技術需要能製造 具有改良積集度、可靠度和存取數據之特性的高容量記憶 體元件。 • 》了改良元件之積集度，已經發展了光學微影技術來 形成微細圖案。光學微影技術包括了使用化學放大的深紫 外線（DUV)光源，例如ArF(193nm)和vUV(157nm)的曝光 技術，以及適合曝光光源的顯影光阻劑材料之技術。 半導體元件之處理速度是取決於圖案的線寬。例如當 降低圖案線寬時’處理速度會被增加以改良元件性能。因 此，重要的是依半導體元件之尺寸而定來控制圖案線寬的 臨界尺寸。 5 1353626 除了顯影光阻劑犲料之外，使用雙重曝光 =形成具有經降低線寬之微細圖案的方法用= 今半導體元件之製造料I 現 參照圖！說明傳統的使用雙重曝光 件之微細圓案的方法。 /成+導體疋 在半導體基板上形成基底層和硬遮罩膜。進行 影程序以形成第一光阻劑圖，n，其中在單元區域(二 上的寬度_及_間距圖案是以橋狀結構來與 連接。進行第二微影程序以形成第二光』 =3,其中如圖丄所示，在單元區域上的寬度-及-間距 圖案是以橋狀結構來與周邊區域上之 光阻劑圖案u在單元區域中與第二光阻劑圖案：交= 置。 然而，由於微影儀器的解析限制，要在單元區域③中 控制覆蓋均勻度並形成具有小於最小間距之尺寸 有困難的。 【發明内容】 本發明之各種不同具體態樣係關於提供形成 件之微細圖案之方法。 根據本發明之具體態樣，用於形成半導體元件之微細 圖案之方法包括在含有基底層之半導體基板的單元區域上 形成第-光阻㈣案。含碎聚合物層係形成於第—光阻劑 圖案和半導體基板上以形成所得結構。將所得結構曝光及 6 1-353626 ㈣’以在第_光阻劑圖案和切聚合物層之界面上 =層。顯影經曝光和經料的所得結構以在第_光阻 圖：之側壁上形成具有固定厚度的交聯層。钱 一光阻劑圖案之上邱产坫 系 牵夕域的父聯層，直到使第-光阻劑 案=上部區域曝光。移除經曝光的第一光阻劑圖案以在單 上形成含有交聯層的微細圖案。與微細圖案結合之 :阻劑圖案是形成於半導體基板之週邊區域，而不是 二 =。使用微細圖案和第二光阻劑圖案作 遮罩來使基底層圖型化以形成基底層圖案。 在-具體態樣中，用於形成半導體元件之微細圖案之 外—包括於含有基底層之半導體基板上形成硬遮罩膜。將 弟-光阻劑圖案形成於硬遮罩膜之單元區域上。第 層係形成於第一氺；#·, m + 父写外 劑圖案以形成含有第Γ側壁上。然後移除第—光阻 成3有第一父聯層之第一微細圖案。使用笛— 作一罩來使硬遮罩膜被圖型化以形成硬； 宰。ΐ單：二:：的硬遮罩膜圖案之間形成第二光阻劑圖 八 父恥層係形成於第二光阻劑圖案之側壁上。 …然後移除第二光阻劑圖案以形成含有第二交聯層之 微細圖案。與第二微細圖案和硬遮罩圖案結合 阻劑圖案係形成於半導體基板之週邊區域上，而不S先 £域上。使用硬遮垦圖安 咕 ―兀 案，第二微細圖案和第三光阻劑圖 案作為㈣遮罩來使基底層__形成基底層_^ 3矽聚。物包括環氧基作為可交聯官能基。具體而言， 7 石藉：曝光程序而從第一光阻劑圖案中生成的酸會穿透入含 石夕=合物層，並使環氧基的鍵結斷裂。在含矽聚合物中個 氧基之末端部分在烘烤程序中是與光阻劑材料之羥基 :Τ。不會牽涉到交聯層生成的含矽聚合物是在隨後的顯 ❼程序中被移❺，但是與光阻劑圖帛交聯之交 於光阻劑圖案上。 成 【實施方式】 本發明將參照所附圖式更詳細的說明。 圖2a到2g是說明根據本發明之具體態樣的形成半導 體元件之微細圖案之方法的圖式。 圖2a到2疋說明圖案之一側面的平面圖和另一個沿著 圖2a之線®，的圖。圖2e和2f為說明從圖&的線③·③ 觀察的剖面圖。圖2g為說明由微影程序獲得之具有橋狀 結構的兩個圖案的平面圖。 圖2a顯示形成於半導體基板21上的基底層门。基底 s 23包括用於交替形成橋狀圖案的導電層。具體而言， 基底層23可為字元線，位元線，金屬線或其組合，其是 由多晶矽或金屬層所形成。 “第—光阻劑膜（未顯示）係塗覆於基底層23上。使用曝 光遮罩在光阻劑膜上進行曝光和顯影程序，以在單元區^ 中开乂成具有線寬W1的第一光阻劑圖案2 5。 °° 一 第一光阻劑膜包括化學放大光阻劑聚合物，光峻產生 劑和有機溶劑。可使用任何光阻劑聚合物，例如 1353626 6,051，678(2000 年 4 月 18 曰），USPN 6，132,926 (2000 年 10 月 17 日），USPN 6，143,463(2000 年 11 月 7 日），USPN 6，150,069(2000 年 11 月 21 日），USPN 6，180,316 Bl(2001 年 1 月 30 曰），USPN 6,225,020 Bl(2001 年 5 月 1 日），USPN 6,235,448 Bl(2001 年 5 月 22 日），及 USPN 6,235,447 B 1(2001年5月22日）所揭示者。具體而言，聚合物包括 下列之一：聚（1-環己烯-1-第三-丁基羧酸酯/馬來酐/2_環己 烯-1-醇）；聚（1-環己烯-1_第三-丁基羧酸酯八馬來酐/3 _環己 烯-1-甲醇）；聚（1-環己烯-1-第三-丁基羧酸酯/馬來酐/3_環 己烯-1,1-二曱醇）；聚（3 -環己烯-i_第三·丁基羧酸酯/馬來 酐/2-環己烯-1-醇）；聚（3-環己烯·ι_第三·丁基羧酸酯/馬來 酐/3 -環己稀-1-曱醇）；聚（3 -環己烯-ΐ_乙氧基丙基羧酸酯/ 馬來酐/3-環己烯-1-甲醇）；聚（3-環己稀-1_第三·丁基羧酸 酯/馬來針/3-環己烯_1，1-二曱醇）；聚（3_(5_雙環[2.2.1]-庚 烯-2-基）-1，1，1-(三氟曱基）丙院_2_醇/馬來酐/2_甲基_2_金剛 烧基曱基丙稀酸醋/2-經乙基-甲基丙烯酸醋）；聚（3_(5_雙環 [2.2.1]-庚烯-2-基）-1，1，1-(三氟甲基）丙烷_2_醇/馬來酐/2_曱 基-2 -金剛院基曱基丙稀酸醋/2·經乙基甲基丙烯酸醋/亞降 冰片烯）；聚（3-(5-雙環[2.2.1]-庚烯_2_基(三氟曱基） 丙烷-2-醇/馬來酐/第三-丁基甲基丙烯酸酯/2羥乙基甲基丙 烯酸酯）；聚（第三-丁基雙環[2.2.1]庚-5_烯_2_羧酸酯/2·羥 乙基雙環[2.2.1]庚-5-烯-2-羧酸酯/雙環[2.2.1]庚-5-烯-2-羧 酸/馬來酐/2-羥乙基雙環[2.2.1]庚-5-烯-2-羧酸酯）；及聚 (第二·丁基雙環[2.2.1]庚-5-烯-2-羧酸酯/2-羥乙基雙環 9 丄幻3626 [2·2.1]庚-5_烯-2_羧酸酯/雙環[2,2.1]庚-5·烯·羧酸/馬來酐 /2_經乙基雙環[2.2.2]辛-t-烯-2-羧酸酯）。每一個上述化合 匕s的單體母個均具有經基以改良基板的黏著性和交聯 性能。 可使用任何光酸產生劑以藉由光產生酸。光酸產生劑 可包括下列各物之一：鄰苯二曱醯亞胺基三氟甲烷磺酸 鹽’二硝基苄基甲苯磺酸鹽，正-癸基二碾，萘基亞胺基三 氟甲烷磺酸鹽，二苯基碘六氟磷酸鹽，二苯基碘六氟砷酸 鹽，二苯基碘六氟銻酸鹽，二苯基對-甲氧基苯基銃三氟甲 烷磺酸鹽，二苯基對曱苯基毓三氟曱烷磺酸鹽，二苯基對 丁基本基疏二I曱院續酸鹽，三苯基六氟钟酸鹽，三苯 基六氟銻酸鹽’三苯基銃三氟曱烷磺酸鹽，或二丁基萘基 統三氟甲烷磺酸鹽。 以100重量份的光阻劑聚合物為基礎，光酸產生劑是 以範圍從約0.1到10重量份的數量存在。當光酸產生劑 是以小於0.1重量份的數量存在時，光阻劑對光的敏感度 變弱。當光酸產生劑是以超過〇_1重量份的數量存在時， 光J1且劑吸收大量的深紫外線並產生許多酸以獲得具有不利 剖面的圖案。 有機溶劑可包括下列其中之一：二乙二醇二乙醚，3_ 甲氧基丙酸甲酯，3-乙氧基丙酸乙酯，丙二醇甲醚乙酸醋， 環已酮，2-庚酮及其混合物。以100重量份的光阻劑聚合 物為基礎，有機溶劑是以範圍從約1〇〇到2〇〇〇重量份的 數量存在，以獲得具有所欲厚度的光阻劑膜。 1353626 圖2b顯示塗覆於含第一光阻劑圖案25之所得結構上 的含矽聚合物層27。 含矽聚合物包括了矽，在以聚合物和作為可交聯官能 基之環氧基的總重量為基礎下，矽是以範圍從約ι〇到 重量％的數量存在。當石夕分子是以小於1〇 4量％的數量存 在時，在進行用於使光阻劑圖案25之頂部區域曝光的全 覆式姓刻（blanket-etching)程序後，在交聯層巧上生成數 個孔隙。切分子是以超過40重量％的數量存在時，是报 難以均勻塗覆含矽聚合物27到第—光阻劑圖案上。 :由提供一種含石夕聚合物及溶劑(例如Μ。烧類溶 劑或C5〜C10醇）之組成物，旋塗聚合物組成物，再供烤之 =ΓΓ物層。具體而言，切聚合物包括聚石夕氧 烷化“勿，聚倍半矽氧烷化合物及其混合物。 例：’ C7〜C,。烷類溶劑是選自由下列所組成之群組： 3列=壬院，癸烧及其混合物。醇類為選自 由下列所組成之群組：戊醇 史目 其混合物。 料壬酵，癸醇及 所得結龍曝光絲烤，錢於 —先阻劑圖案和切聚合物層之間的界面上β成於第 曝光方法是使用範圍從 到㈣⑽的曝_來〜加且較佳為 聚光阻劑圖案25中生成的酸會使含發 的環氧Λ之古*衣基鍵結分開。在烘烤方法中，分開 "端部分是和包含在光阻劑聚合物中的經基: 聯。 父聯層29的厚度可取決於 烘烤方法是在約130到200ΟΓ认:Μ作調整。例如，當 與第—光阻劑圖案相同寬度和#;1皿2=進行時，具有 光阻劑圖案和含石夕聚合物層之間：界面上“ 9係形成於 心所#結構以除沒彳Μ :Γ層27。結果，如圖2c所示，交聯層 忐阻劑圖案25之側壁上。 係形成於第一 在顯影程序中’形成微細圖案於其 正·戊醇中歷時約50到7〇秒。 的基板疋浸潰於 圖2d顯禾在圖2C $ # γ , 以移除交聯層29,直到曝露=騎全覆式餘刻程序 域來獲得結構。 案25之頂部區 …使用含有氟之電漿飯刻氣體來進行全覆 不乾性電漿钱刻氣體包括CF4，chF3，cf 序。 及其組合。 2 6 3 8，C4F8 圖2e·㈣在移除料光之第_綠_案υ 父聯層29後所獲得的所得結構 '结果，由交聯声〜留 :微細圖案係形成於半導體基板21之單元區域上。微細 圖案具有線寬W2 (W1>W2)。 、’ 使用利用〇2# Ν2之混合氣體氛圍來移除第一光阻劑 圖案25。具體而言，使用含有…和％且〇2… =视85携（較佳為〇2:¥1〇:9〇)的混合氣體氛 圍來移除第一光阻劑圖案。 12
圖案之側壁上。第一弁 ^ 5# „ 光劑圖案然後被移除，以形成含第 一父聯層之第一微細圖案。 办成^第 使用第一微細圖案作盍 it > νχψ ^ ^ x遮罩來使硬遮罩膜被圖型 化以形成硬遮罩膜圖案。 口土 第二光阻劑圖案係形成 胪呙在^ + 攻於硬遮罩膜圖案之間。第二交 耳外層係形成於第二光阻香丨 圖案之側壁上。然後，移除第一 光阻劑圓f，以形成含有第 移“-
父聯層之第一微細圖案。盘 第二微細圖案和硬遮罩圖案妗人- 八 於车m n ”、，·° 13之第二光阻劑圖案係形成 於丰導體基板之週邊區域，而非單元區域上。 使用具㈣蔽區域（其中硬料係連接到第三光阻劑圖 案）及具遮蔽區域（其令第二微細圖案係連結到第三光阻劑 圖案）之曝光遮罩或藉由位料光遮罩（其中連接部位之一 被遮敞）來形成第三光阻劑圖案。 使用硬遮罩圖案，第二微細圖案和第三光阻劑圖案作 為姓刻遮罩來使基底層圖型化，以形成基底層圖案。
本發明刚述具體態樣係說明用而非限制性。可能有各 種不同改變和等效物。本發明不被此處所述的微影步驟所 限制。本發明也不限於任何特定形式的半導體元件。例如， 本發明可以在動態隨機存取記憶體（DRAM)裝置中或在非 揮發性記憶體裝置中進行。由本揭示内容觀點，其他添加、 消去或改變是顯而易知，且意圖在所附申請專利範圍之範 嘴内。 【圖式簡單說明】 14 L353626 圖1為說明用於形成半導體元件之微細圖案之方法的 9 平面圖式。 圖2a到2g是說明根據本發明之具體態樣的形成半導 體元件之微細圖案之方法的剖面和平面圖式。 【主要元件符號說明】 1 1:第一光阻劑圖案 1 3 :第二光阻劑圖案 • 2 1:半導體元件 23:基底層 25:第一光阻劑圖案 2 7 :含妙聚合物 29:交聯層 3 1:第二光阻劑圖案 3 1 -1:第二光阻劑圖案 • 15

Claims (1)

1353626 100年1月4日修正替換頁 十、申請專利範圍·· 1·一種用於形成丰邋縣_ 包括： 件之微細圖案之方法，該方法 形成第一光阻劑圖幸 元區域㈣1邮on)上於含有基底層之半導體基板的單 形成交聯層於第一光阻劑圖案之側壁上； 移除第-光阻劑圖案以在單元區 之微細圖案； /風3有乂聯層 形成與微細圖案結合一 阻劑圖案係形成於半 光阻劑圖案’其中第二光 區域以 …基板之週邊區域上，但並非單元 使用微細圖案及第二光阻劑圖宰作為飾, 底層圖型化。 丨ΰ案作為蝕刻遮罩來使基 2.如申請專利範圍第 字元線，位元線，金屬線和二其中基底層為選自由 u 士 線和其組合所組成之群組中。 3·如申請專利範圍第】項之方法 提供-種含有切聚合物和右：：…聯層包括： 物； 有機，合劑之聚合物組成 塗覆聚合物組成物於第一光 形成含石夕聚合物層； ㈣案和基底層上，以 對含石夕聚合物層進形曝光和棋烤程序一 圖案和含石夕聚合物層之間的界面上形成 一光阻劑 ㈣沒有涉及交聯層生成之殘餘切聚“ 王覆式蝕刻（bianket_etchin : P ^ 直到曝露第一光 16 1353626 100年1月4日修正替換頁 阻劑圖案之上部區域。 广如"專利範圍第3項之方法，其中有機溶 C广烷類溶劑及c5〜c】G醇。 栝 5 如申請專利範圍第4頂 由庚燒，辛卜二、法’其中烧類溶劑是選自 辛凡壬烷，癸烷及其混合物所組成之群组。 醇，m利範圍第4項之方法，其中醇類為選自由戍 7如 ％，壬酵，癸醇及其混合物所組成之群組。 了梦I專利範圍第3項之方法，其中切聚合物包括 U “夕聚合物的總重量為基礎下，石夕 、·勺10到40重量％的範圍。 疋处 8.如申請專利範圍第3項 可交聯官能基。 、去，八中含矽聚合物包括 9·如申請專利範圍第3項之 環氧基。 法，其中可交聯官能基為 1 〇.如申請專利範圍第3項之 聚矽氧烷化合物，聚仵 ’、、中3矽聚合物為 如申請專利範圍第二之:合， 能使交聯層之厚度均勾的溫=。’其中供烤程序是在 如申請專利範園第i i 130到2〇〇〇c之溫度下進行。、/，八中烘烤程序是在 13. 如申請專利範圍第3 聯層的程序是使用含 、、/、中全覆式蝕刻交 用3有氟之蝕刻氣體來進行的。 14. 如申請專利範圍第 自由CF4，CHF3，C2F，r p、法，其中钱刻氣體是選 6 3 8 ’ 及其組合所組成之群組 17 1353626 令。 100年丨月4曰修正替換頁 如申請專利範圍第i 和氮氣且〇2 ·· n2之流逮為ii5% 使用含有氧氣 氣體來進行第-光阻劑圖案的移除。_85-"%的混合物钱刻 1 6.如申請專利範圍 阻劑圖宰後，^生曰 項之方去，其進一步在移除光 削I卞後心貝晶圓於正-戊醇溶液中。 法包種用於形成半導體元件之微細圖案之方法，該方 形成硬遮罩膜於含有基底層之半導體基板上； 形成弟一光阻劑圖案於硬遮罩膜之單元區域上. 形成第一交聯層於第-光阻劑圖案之側壁上； 移除第一光阻劑圖牵，乂 ^ 微細圖案； 以形成含有第一交聯層之第一 化；使用第一微細圖案作為餘刻遮罩來使硬遮罩膜圖型 在硬遮罩膜之間形成第二光阻劑圖案； 形成第二交聯層於第二光阻劑圖案之側壁上· :除第二光阻劑圖案，以形成含有第二交聯層 i效細圖案； 在週邊區域上形成與第二微細圖案和硬遮罩圖 二光阻劑圖案；及 為蝕：用硬遮罩圖案’第二微細圖案和第三光阻劑圖案作 ·、·、J遮罩來使基底層圖型化，以形成基底層圖案。 丨8·如申請專利範圍第17項之方法，其中硬遮罩膜包括 18 1353626 非晶碳層。 ⑽年丨月4日修正替換頁 19.如申請專利範圍第17項 層包括： ’其中形成第一交聯 機溶劑之聚合物組成 物； 提供一種含有含矽聚合物和有 塗覆聚合物組成物於第— 以形成第一含矽聚合物層； 劑圖案和硬遮罩臈上’ 對第-含石夕聚合物層進形曝光和 光阻劑圖案和第-含矽聚合物層之門 序，以在第一 層； S 的界面上形成交聯 聚合物層；及 移除沒有涉及交聯層生成之殘餘含矽 全覆式蝕刻第一交聯層，直到暖+ 上部區域。 *路第—光阻劑圖案之 20.如申請專利範圍第17項 層包括： 、 去，其中形成第二交聯 物； 提供一種含有含矽聚合物和 ； 機，合劑之聚合物組成 塗覆聚合物組成物於第二光阻 以形成第二含矽聚合物層； 案和硬遮罩膜上， 對第二含石夕聚合物層進形冑光 光阻劑圖案和第二靖合物層之間、:二序’以在第二 層； 界面上形成交聯 涉及交聯層生成之殘餘含”合物層.及 王覆式1虫刻第二交聯層，直到曝露第二光阻劑圖案之 19 1353626 100年1月4日修正替換頁 上部區域。 十一、圖式： 如次頁 20
TW096125545A 2006-09-12 2007-07-13 Method for forming a fine pattern of a semiconduct TWI353626B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060087854 2006-09-12
KR1020070064136A KR100861172B1 (ko) 2006-09-12 2007-06-28 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
TW200814145A TW200814145A (en) 2008-03-16
TWI353626B true TWI353626B (en) 2011-12-01

Family

ID=39207929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125545A TWI353626B (en) 2006-09-12 2007-07-13 Method for forming a fine pattern of a semiconduct

Country Status (3)

Country Link
KR (1) KR100861172B1 (zh)
CN (1) CN101145514B (zh)
TW (1) TWI353626B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439394B1 (ko) 2008-05-02 2014-09-15 삼성전자주식회사 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
KR100953036B1 (ko) * 2008-05-26 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN101685765B (zh) * 2008-09-25 2011-04-20 南亚科技股份有限公司 元件图案的制造方法
KR20110099283A (ko) * 2008-12-26 2011-09-07 후지쯔 가부시끼가이샤 패턴의 형성 방법 및 반도체 장치의 제조 방법, 및 레지스트 패턴의 피복층의 형성 재료
CN102023476B (zh) * 2009-09-15 2013-06-12 中芯国际集成电路制造(上海)有限公司 用于形成微细尺寸结构的半导体光刻工艺方法
JP5871720B2 (ja) * 2011-06-16 2016-03-01 株式会社ダイセル 印刷用溶剤又は溶剤組成物
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
KR102377568B1 (ko) * 2015-11-27 2022-03-22 에스케이하이닉스 주식회사 패드부 및 라인부를 가진 미세 패턴을 형성하는 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140485B1 (ko) * 1994-12-27 1998-07-15 김주용 반도체소자의 미세패턴 제조방법
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2004179254A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200814145A (en) 2008-03-16
CN101145514A (zh) 2008-03-19
KR20080024054A (ko) 2008-03-17
CN101145514B (zh) 2011-07-06
KR100861172B1 (ko) 2008-09-30

Similar Documents

Publication Publication Date Title
US7959818B2 (en) Method for forming a fine pattern of a semiconductor device
US7790357B2 (en) Method of forming fine pattern of semiconductor device
TWI353626B (en) Method for forming a fine pattern of a semiconduct
KR100855845B1 (ko) 반도체 소자의 미세패턴 형성방법
TWI430035B (zh) 圖型之形成方法
US8133547B2 (en) Photoresist coating composition and method for forming fine contact of semiconductor device
US8137893B2 (en) Chemical trim of photoresist lines by means of a tuned overcoat
TWI427678B (zh) 圖型之形成方法
JP5075598B2 (ja) 半導体素子の微細パターン形成方法
JP5115752B2 (ja) パターン形成方法
US20030134232A1 (en) Radiation-sensitive composition and method for forming patterns and fabricating semiconductor devices
TWI411886B (zh) 圖型之形成方法
WO2011065207A1 (ja) 感放射線性組成物及びレジストパターン形成方法
TW200901273A (en) Method for forming fine pattern of semiconductor device
JP2012238026A (ja) 現像剤でトリムされたハードマスクを有するフォトリソグラフィック構造体の製造方法
TWI470358B (zh) 正型光阻組成物及圖案形成方法
TWI324793B (en) Method for forming fine pattern of semiconductor device
KR101699078B1 (ko) 포지티브형 레지스트 재료 및 패턴 형성 방법
JP2001318472A5 (zh)
TWI305606B (en) Photoresist polymer, photoresist composition and method for manufacturing semiconductor device
JP2001255655A (ja) パタン形成方法および半導体装置の製造方法および感光性組成物
US7998658B2 (en) Pattern forming method
JP2008098231A (ja) レジストパターン形成方法
JP2024116011A (ja) パターン形成方法
TW202109214A (zh) 圖案形成方法、電子元件的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees