JP2010534346A - スペーサリソグラフィ - Google Patents
スペーサリソグラフィ Download PDFInfo
- Publication number
- JP2010534346A JP2010534346A JP2010516054A JP2010516054A JP2010534346A JP 2010534346 A JP2010534346 A JP 2010534346A JP 2010516054 A JP2010516054 A JP 2010516054A JP 2010516054 A JP2010516054 A JP 2010516054A JP 2010534346 A JP2010534346 A JP 2010534346A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- layer
- acid
- spacer
- organic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 44
- 238000001459 lithography Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000002253 acid Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000004132 cross linking Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000011368 organic material Substances 0.000 claims description 20
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 150000003839 salts Chemical class 0.000 claims description 4
- LUMIAJYHNYFZLD-UHFFFAOYSA-N 4-(chloromethyl)triazine Chemical compound ClCC1=CC=NN=N1 LUMIAJYHNYFZLD-UHFFFAOYSA-N 0.000 claims description 3
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical compound [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 claims description 3
- 229920003986 novolac Polymers 0.000 claims description 3
- 239000003504 photosensitizing agent Substances 0.000 claims description 3
- 239000004971 Cross linker Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 51
- 238000013461 design Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 239000000126 substance Substances 0.000 description 7
- -1 polyvinylamine Polymers 0.000 description 6
- 239000003431 cross linking reagent Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229920002554 vinyl polymer Polymers 0.000 description 4
- DHKHKXVYLBGOIT-UHFFFAOYSA-N acetaldehyde Diethyl Acetal Natural products CCOC(C)OCC DHKHKXVYLBGOIT-UHFFFAOYSA-N 0.000 description 3
- 150000001241 acetals Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ONTAEZSXZGCILH-UHFFFAOYSA-N [(4,6-diamino-1,3,5-triazin-2-yl)-methoxyamino]methanol Chemical compound CON(CO)C1=NC(N)=NC(N)=N1 ONTAEZSXZGCILH-UHFFFAOYSA-N 0.000 description 2
- 239000011354 acetal resin Substances 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 150000007974 melamines Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920000083 poly(allylamine) Polymers 0.000 description 2
- 229920006324 polyoxymethylene Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 150000003672 ureas Chemical class 0.000 description 2
- YXIJVUMGHSCKIO-UHFFFAOYSA-N 1-(hydroxymethyl)-1-methoxyurea Chemical compound CON(CO)C(N)=O YXIJVUMGHSCKIO-UHFFFAOYSA-N 0.000 description 1
- 125000003504 2-oxazolinyl group Chemical group O1C(=NCC1)* 0.000 description 1
- PYSRRFNXTXNWCD-UHFFFAOYSA-N 3-(2-phenylethenyl)furan-2,5-dione Chemical compound O=C1OC(=O)C(C=CC=2C=CC=CC=2)=C1 PYSRRFNXTXNWCD-UHFFFAOYSA-N 0.000 description 1
- GZVHEAJQGPRDLQ-UHFFFAOYSA-N 6-phenyl-1,3,5-triazine-2,4-diamine Chemical compound NC1=NC(N)=NC(C=2C=CC=CC=2)=N1 GZVHEAJQGPRDLQ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 229920002873 Polyethylenimine Polymers 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229920002125 Sokalan® Polymers 0.000 description 1
- 229920000147 Styrene maleic anhydride Polymers 0.000 description 1
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Chemical compound NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- MBHRHUJRKGNOKX-UHFFFAOYSA-N [(4,6-diamino-1,3,5-triazin-2-yl)amino]methanol Chemical class NC1=NC(N)=NC(NCO)=N1 MBHRHUJRKGNOKX-UHFFFAOYSA-N 0.000 description 1
- 238000006359 acetalization reaction Methods 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229920000180 alkyd Polymers 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000012948 isocyanate Substances 0.000 description 1
- 150000002513 isocyanates Chemical class 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004584 polyacrylic acid Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 1
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 1
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 1
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 1
- GJRKKTVFRGJAFQ-UHFFFAOYSA-N prop-2-en-1-ol;urea Chemical class NC(N)=O.OCC=C GJRKKTVFRGJAFQ-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229940124530 sulfonamide Drugs 0.000 description 1
- 150000003456 sulfonamides Chemical class 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 150000003673 urethanes Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
スペーサリソグラフィ技術を使用して超微粒な寸法が標的層（１１）に正確かつ効率的に形成され、上記技術は、第１のマスクパターン（１０）を形成し、第１のマスクパターン（１０）の上に架橋可能層（２０）を形成し、第１のマスクパターン（２０）と架橋可能層（２０）との間に架橋スペーサ（３０，３１）を形成し、架橋可能層（２０）、第１のマスクパターン（１０）の上面にある架橋スペーサ（３０）および第１のマスクパターン（１０）を除去して、架橋スペーサ（３１）の残りの部分を含む第２のマスクパターンを形成し、第２のマスクパターン（３１）を使用してエッチングを行い、下の標的層（１１）内に超微細なパターンを形成する。実施形態は、酸を発生可能なフォトレジスト材料から第１のマスクパターン（１０）を形成し、酸の存在下で架橋反応を受けうる材料を含む架橋可能材料（２０）を堆積させ、第１のマスクパターン（１０）の上面から架橋されていない層（２０）および架橋スペーサ（３０）の一部を除去したのち、第１のマスクパターン（１０）の残りの部分および残りの架橋されていない層（２０）を除去する。
Description
本発明は、精密な形状の超微細な設計特徴を含む半導体デバイスの製造に関する。本発明は、ディープサブミクロン範囲の設計特徴（design feature）を含む高速集積回路を有する半導体デバイスを、効率的に高い製造スループットで製造することに特に利用可能である。
半導体デバイスの特徴の寸法は、デカナノメートルの範囲のようなディープサブミクロン範囲に容赦なく突入し、従来の製造技術に難題を突きつけている。クリティカルディメンション（critical dimension）の縮小に伴い、高い製造スループットで、効率的に高い寸法精度を達成することが一層困難を増している。最小特徴サイズは、特定のリソグラフィ系の化学的および光学的な制約と、形状のひずみに対する許容誤差とによって決まる。従来のリソグラフィの制限に加えて、超微細な設計特徴の精密な形成に付随する製造コストが増大しており、このため、設備の有効利用と高い製造スループットのために設計された処理の進歩が求められている。
スペーサリソグラフィプロセスを使用する二重露出技術が発展を遂げている。しかし、この技術は、完全に成功しておらず、製造スループットが非常に低く、一部の技術では、さまざまな装置を使用し、化学機械研磨（ＣＭＰ）を多用する必要がある。装置間でのウェハの搬送と、ＣＭＰの多用は、時間がかかるのみならず、必然的に歩留り低下につながり、チップメーカを不利な立場に追い込む。今日の競争的な市場においては、採算性を確保するには、少なくとも７０％の歩留まりが必要とされる。
したがって、２０ｎｍ未満（例えば１０ｎｍ未満）の設計特徴を含む、３５ｎｍ未満の設計特徴などのディープサブミクロン範囲の精密な形状の特徴を含むデバイスを備えた半導体チップの製造を可能にする方法論が求められている。特に、高効率かつ高い製造スループットで超微細な設計特徴の高精度な製造を可能にするこのような方法論が求められている。
本発明の利点は、ディープサブミクロン範囲の寸法の、精密な形状の特徴を含む半導体デバイスの製造方法にある。
本発明の別の利点は、高い製造スループットで、サブミクロンの精密な形状の特徴を含む半導体デバイスの効率的な製造方法にある。
本発明の追加の利点とほかの特徴は、以下に記載され、その一部は、下記の内容を検討するか、本発明を実施することで、通常の知識を有する当業者に明らかとなるであろう。本発明の利点は、添付の請求の範囲に記載のように実現および達成することができる。
本発明によれば、上に記載した利点とほかの利点が、半導体の製造方法によって一部実現される。前記方法は、標的層の上に第１のマスクパターンを形成するステップと、前記第１のマスクパターンの上に架橋可能層を形成するステップと、前記第１のマスクパターンと前記架橋可能層との間に架橋スペーサを形成するステップと、前記架橋可能層、前記第１のマスク層を露出させるのに十分な前記架橋スペーサの一部、および前記第１のマスク層を除去して、前記架橋スペーサの残りの部分を含む第２のマスクパターンを形成するステップと、を有する。
本発明の別の利点は、半導体デバイスの製造方法にあり、前記方法は、標的層の上に、上面および側面を有し、酸を発生可能な材料を含む第１のフォトレジストマスクパターンを形成するステップと、前記第１のフォトレジストマスクパターン上に、酸の存在下で架橋反応を受けうる材料を含む架橋可能層を形成するステップと、加熱または照射によって前記第１のフォトレジストマスクパターン内に酸を発生させるステップと、加熱して前記酸を前記架橋可能層に拡散させ、前記第１のフォトレジストマスクパターンの前記上面および前記側面に架橋スペーサを形成するステップと、前記架橋可能層の一部を除去して前記第１のフォトレジストマスクパターンの前記上面にある前記架橋スペーサを露出させ、前記第１のフォトレジストマスクパターンの前記側面にある前記架橋スペーサを残して前記第１のフォトレジストマスクパターンの前記上面から前記露出された架橋スペーサを除去するステップと、前記架橋可能層の残りの部分を除去し、前記第１のフォトレジストマスクパターンを除去して、前記第１のフォトレジストマスクパターンの前記側面にあった前記架橋スペーサを含む第２のマスクパターンを形成するステップと、前記第２のマスクパターンを使用して前記標的層をエッチングするステップと、を有する。
本発明の更に別の利点は、半導体デバイスの製造方法にあり、前記方法は、標的層の上に、第１の有機物質を含む第１のマスクパターンを形成するステップと、酸の存在下で架橋反応を受けうる第２の有機物質を含む層を形成するステップと、酸を発生させて、前記第２の有機物質に拡散させ、前記第２の有機物質の一部を架橋させ、前記第１のマスクパターン上に架橋スペーサを形成するステップと、前記第１のマスクパターンを露出させるのに十分な前記第２の有機物質と前記架橋スペーサの一部を除去するエッチングを行うステップと、前記第２の有機物質の残りの部分と前記第１のマスクパターンとを除去するエッチングを行い、前記架橋スペーサの残りの部分を含む第２のマスクパターンを形成するステップと、を有する。
本発明の実施形態は、３５ｎｍ未満の膜厚で前記スペーサ層を形成するステップと、定時間（timed）エッチング法などによって、前記第１のマスクパターンを露出させるのに十分な前記第２の有機物質の一部と前記架橋スペーサ層の一部との両方を除去するエッチングを行うステップと、その後、前記第２の有機物質の残りの部分と第１のマスクパターンの残りの部分の両方を除去するエッチングを行うステップと、を有する。本発明の実施形態は、ノボラック樹脂、ナフトキノンジアジド系の感光剤、およびクロロメチルトリアジン酸発生剤を含むフォトレジスト材料から前記第１のマスクパターンを形成するステップ、またはポリヒドロキシスチレン誘導体、および光酸発生剤として作用するオニウム塩から前記第１の有機物質を生成するステップを有する。また、本発明の実施形態は、前記架橋可能層として水溶性樹脂を含む有機物質を堆積させるステップも有する。
本発明のほかの利点は、以下に記載する詳細な説明から当業者にとって容易に明白となろう。以下の詳細な説明では、本発明を実施するための、考えられる最良の形態の単なる例示として、本発明の実施形態を記載する。理解されるように、本発明は、別の異なる実施形態も可能であり、その詳細のいくつかは、さまざまな自明の点で変更が可能であり、全て本発明に含まれる。したがって、図面と説明は、その性質上、限定するものではなく例示に過ぎないとみなされる。
本発明は、例えば、２０ｎｍ未満（例えば１０ｎｍ未満）など、３５ｎｍ未満の精密な形状の超微細な設計特徴を含む半導体デバイスの製造に付随する問題に対処し、これを解決する。これらの問題は、従来のリソグラフィ系の化学的および光学的な限界、間に処理を挟んでの複数露光ステップにより発生する位置合せ不良、ならびに特徴の形状の歪みによって課される寸法の制約に起因する。従来の製造技術は、特に、競争力を維持するために、高い製造スループットを可能にする効率的な方法で、精密な形状の超微細な設計特徴を求める要求に追いつくという難題を課されている。複数露光、異装置間でのウェハの搬送、特に、化学機械処理（ＣＭＰ）操作などの操作は、製造スループットを低下させ、採算性に悪影響を及ぼす。
従来のリソグラフィの手法は、特に、効率的かつ高い製造スループットで、ますます微細化している精密な形状のデバイスの特徴を求める厳しい要求を満たすことができない。例えば、従来の手法は、リソグラフィ段階中に、複数露光と、これに付随する不良位置合せの問題を含め、複数の異なる装置を使用し、ＣＭＰを頻繁に必要とする。特に誘電体表面に対して、異なる装置とＣＭＰを使用することは、時間がかかるのみならず、チップの不合格率を上昇させ、このため製造スループットと収益性の低下を招く。
本発明は、効率的かつ高い製造スループットで、精密な形状の超微細な設計特徴を含む各種の半導体デバイスを含むチップの形成を可能にする方法論を提供する。本発明の実施形態によれば、超微細なパターンを形成する標的層の上に、第１のマスクパターンが形成される。第１のマスクパターン上に架橋スペーサが形成される。続いて、架橋スペーサの一部を含む第２のマスクパターンが形成される。高精度の超微細な自己整合された特徴（例えば３５ｎｍ未満）を得るために、スペーサの膜厚が制御される。
本発明の実施形態の連続的な段階が、図１〜６に模式的に示されており、これらの図面において、類似の特徴には同じ参照符号が付されている。図１を参照すると、離れた部分１０を有する第１のマスクパターンが、標的層１１の上に形成されている。標的層１１は、エッチング対象の、従来の半導体製造技術で形成されるさまざまな層のいずれであってもよく、例えば、ゲート電極を形成する導体層または半導体層などである。第１のマスクパターンは、フォトレジスト材料などの有機物質を含み、その後設ける層内で架橋反応などの反応を起こす成分を含んでもよい。本発明の一部の実施形態によれば、第１のマスクパターン１０は、酸を発生可能なフォトレジスト材料を含む。好適な材料には、ノボラック樹脂、ナフトキノンジアジド系の感光剤、および酸発生剤として作用するクロロ（cholo）メチルトリアジンの混合物が含まれる。また、本発明の一部の実施形態では、ポリヒドロキシスチレン誘導体と、光酸発生剤として作用するオニウム塩とを含む混合物から第１のマスクパターンを形成する。第１のマスク層は、紫外線、電子ビームまたはＸ線などの特定の種類の放射に露出されると、あるいは加熱されると、酸を生成する機構を使用する化学増幅レジストから形成されうる。
図２を参照すると、第１のマスクパターン１０を覆う層２０が堆積される。本発明の一部の実施形態では、層２０には、酸の存在下で架橋反応を受けうる材料などの、架橋反応を受けうる材料が含まれうる。層２０のための好適な材料には、水溶性および水不溶性の樹脂、酸の存在下で架橋反応を起こす水溶性および水不溶性の樹脂、水溶性および水不溶性の架橋剤、これらの混合物などがある。本発明の一部の実施形態では、水溶性樹脂は、ポリアクリル酸、ポリビニールアセタール、ポリビニルピロリドン、ポリビニールアルコール、ポリエチレンイミン、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性ウレタン、水溶性フェノール、水溶性エポキシ、水溶性メラミン樹脂、水溶性尿素樹脂、アルキド樹脂、スルホンアミド、その塩、ならびにこれらの２以上の混合物からなる群から選択される。水溶性架橋剤は、メラミン誘導体またはメチロールメラミン（methyl-lolmelamine）誘導体等のメラミン系架橋剤；尿素誘導体、メチロール（methyloy）尿素誘導体、エチレン尿素カルボキシレートまたはメチロールエチレン尿素誘導体などの尿素系架橋剤；ならびにベンゾグアナミン、グリコウリル、イソシアネートなどのアミノ系架橋剤からなる群から選択される材料の１種類の材料または２種類以上であってもよい。
本発明の実施形態では、第２の層２０はビニルアセタール樹脂から形成され、その量がビニルアセタール樹脂のアセタール化の程度を制御することによって制御される。本発明の別の実施形態では、層２０は、ポリビニールアセタールとメトキシメチロール尿素の混合物、ポリビニルリル（polyvinylyl）アセタールとメトキシメチロールメラミンの混合物、またはメチルオキシ（methyoxy）メチロールメラミンとポリアリルアミンの混合物の群から選択される材料を含んでもよい。本発明の別の実施形態では、米国カリフォルニア州サニーベール所在ＪＳＲマイクロインコーポレイテッド（JSR Micro, Inc.）が販売しているＪＳＲ ＣＳＸ００４などの架橋剤を使用することが特に好適であることがわかっている。ＪＳＲ ＣＳＸ０００４は、水にごく微量のみ溶解する。
一般に、第２の層２０は、第１のレジストパターン１０を溶解できない溶媒を使用して堆積される。層２０を堆積するための好適な溶媒には、純水、または純水とアルコールの混合物が含まれる。
一部の実施形態によれば、層２０と反応することが可能な、または層２０との架橋反応を起こすことが可能な化学種は、第１のマスクパターン上に形成されるか、あるいは第１のマスクパターン内で生成される。好適な処理には、矢印Ａ（図２）で示すように、全露出面に、適切な波長を有する光を照射することがある。本発明の別の実施形態では、第１のマスクパターンの選択部分１０で酸を発生させるために、ほかの部分を保護するなどして、第１のマスク層１０の一部に選択的に照射が行われてもよい。本発明の別の実施形態では、第１のマスクパターンの選択部分１０を加熱するためにレーザ熱アニーリングが行われ、酸を発生させてもよい。第１のマスクパターンの特定の部分１０のみが選択的に加熱または処理される場合には、架橋スペーサ層が、選択的に加熱または処理される部分のみに形成されうる。
図３を参照すると、第１のマスクパターンの上にスペーサを形成するために、層２０の一部を反応させる。例えば、ウェハが、約６０℃〜約１３０℃の温度に加熱することでベーキングされ、第１のマスクパターンで生成された酸を２枚目の層２０に拡散させ、架橋反応が誘起され、第１のマスクパターン上に架橋スペーサが形成される。図３に示すように、架橋スペーサは、第１のマスクパターン１０の上面１２に形成される上部分３０と、第１のマスクパターンの側面１３に形成される側面部分３１とを有する。使用する特定の材料および必要な架橋スペーサの厚みに応じて、加熱時間（例えば６０秒〜１２０秒）を制御することによって、加熱の量を制御することができる。
その後、図４に模式的に示すように、層２０の上部分と架橋スペーサの上部分３０が除去される。このような除去は、化学的な除去またはＣＭＰのいずれかによって行うことができる。しかし、本発明の実施形態によれば、ＣＭＰを有利に省略することができ、層２０の上部分を選択的にエッチングしたのちに、架橋スペーサの上部分３０を除去するために選択的にエッチングするなどにより、層２０の上部分と架橋スペーサの上部分３０とが、エッチングによって除去される。別の実施形態では、図４に示すように、層２０の上部分と架橋スペーサの上部分３０とを除去して、第１のマスクパターンの一部分１０の上面１２を露出させるために、定時間エッチング法が別途使用されても、一工程で使用されてもよい。（架橋されていない）架橋性層２０の上部分と架橋スペーサの上部分３０を除去する適切なエッチャントには、Ｏ２、Ｎ２およびＣｘＨｙＦｚを含むガスエッチャント組成などがある。
図５を参照すると、第１のマスクパターンの一部分１０と共に、（架橋されていない）架橋可能層２０の残りの部分が、エッチングなどによって除去され、第１のマスクパターンの一部分１０の側面１３にあった架橋部分３１を含む第２のマスクパターンまたは最終マスクパターンが形成される。残りの架橋されていない層２０と部分１０とを除去するための好適なエッチャントには、Ｏ２、Ｎ２およびＣｘＨｙＦｚを含むガスエッチャント組成が含まれる。その後、標的層１１にゲート電極などの特徴６０を形成するために、第２のマスクパターンを使用してエッチングが行われる。特徴６０は、架橋スペーサ部分３１と自己整合され、スペーサ層３１の厚さと同じような幅を有する。
本発明は、各種の材料および技術を使用して実施することができる。例えば、酸は、米国特許第５，８５８，６２０号明細書および米国特許第６，３１９，８５３号明細書に開示されている方法によって、開示の材料を使用することによって発生させることができ、上記各文献を参照によりここに援用する。例えば、第１のマスクパターンの形成後と、層２０の堆積後とに、プリベークを実行してもよい。酸は、照射以外の手段によって発生させることができ、例えば、層２０を堆積する前に第１のマスクパターンを酸性溶液で処理し、その後、加熱して酸を拡散させ、層２０の一部と架橋させてもよい。
本発明の実施形態は、第１のマスクパターンと層２０とに有機物質を有利に使用し、異装置間での搬送を最小限度に低減する。更に、本発明の実施形態では、定時間エッチング法を使用するなどによって、問題のあるＣＭＰの絶縁層への使用を、エッチングによって避けることができる。本発明の実施形態は、第１のマスクパターンを形成する際に単一の露出ステップを使用して実施することができ、間に処理を挟んでの複数露光に付随する位置合せ不良の問題を回避することができる。
本発明は、消去可能プログラマブルリードオンリーメモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、およびフラッシュ消去可能プログラマブルリードオンリーメモリ（ＦＥＰＲＯＭ）等の半導体メモリデバイスなど、各種の半導体デバイスのいずれも含む半導体チップの製造に使用することができる。本発明の実施形態に従って製造された半導体チップは、コンピュータ、携帯電話およびデジタルカメラなどの各種の市販の電子デバイスに使用することができ、従来の方法でプリント（printed）回路基板に容易に実装することができる。
本発明は、精密な超微細な設計特徴を含むデバイスを有する半導体チップを、高い製造スループットで効率的に製造可能にする。本発明は、高い回路速度を示すフラッシュメモリ半導体デバイスなどの高度に集積化された半導体デバイスを有するチップなど、各種の産業上の用途のいずれにおいて半導体チップを製造する際に、産業上の利用可能性を有する。
上記の説明では、本発明を、その特に代表的な実施形態を採り上げて説明した。しかし、特許請求の範囲に記載する本発明の広範な趣旨および範囲を逸脱することなく、さまざまな変形および変更を行うことができることが明らかである。したがって、明細書および図面は例示に過ぎず、限定するものではないとみなすべきである。本発明は、さまざまな他の組み合わせ、および実施形態を使用することができ、本明細書に記載の発明の概念の範囲を逸脱することなく、任意に変形または変更できることを理解されたい。
Claims (10)
- 標的層（１１）の上に第１のマスクパターン（１０）を形成するステップと、
前記第１のマスクパターン（１０）の上に架橋可能層（２０）を形成するステップと、
前記第１のマスクパターン（１０）と前記架橋可能層（２０）との間に架橋スペーサ（３０，３１）を形成するステップと、
前記架橋可能層（２０）、前記第１のマスク層（１０）を露出させるのに十分な前記架橋スペーサ（３０）の一部、および前記第１のマスク層（１０）を除去して、前記架橋スペーサ（３１）の残りの部分を含む第２のマスクパターンを形成するステップとを含む、半導体デバイスの製造方法。 - 前記架橋可能層（２０）は、酸の存在下で架橋反応を受けうる材料を含む、請求項１に記載の方法。
- 前記第１のマスクパターン（１０）は酸を発生可能な材料を含む、請求項２に記載の方法。
- 前記架橋可能層（２０）の形成後に、照射または加熱によって、前記第１のマスクパターン（１０）内で酸を発生させるステップと、加熱して前記架橋可能材料（２０）のほうに酸を拡散させ、前記架橋スペーサ（３０，３１）を形成するステップとを含む、請求項３に記載の方法。
- 前記第１のマスクパターン（１０）を露出させるのに十分な、前記架橋可能層（２０）の一部と架橋スペーサ（３０）とを除去し、
その後、前記架橋可能層（２０）の残りの部分と前記第１のマスクパターン（１０）とを除去することによって第２のマスクパターンを形成するステップを含む、請求項１に記載の方法。 - 標的層（１１）の上に、第１の有機物質を含む第１のマスクパターン（１０）を形成するステップと、
酸の存在下で架橋反応を受けうる第２の有機物質を含む層（２０）を形成するステップと、
酸を発生させて、前記第２の有機物質（２０）に拡散させ、前記第２の有機物質の一部を架橋させ、前記第１のマスクパターン（１０）上に架橋スペーサ（３０，３１）を形成するステップと、
前記第１のマスクパターン（１０）を露出させるのに十分なだけ前記第２の有機物質（２０）と前記架橋スペーサ（３０）の一部を除去するエッチングを行うステップと、
前記第２の有機物質（２０）の残りの部分と前記第１のマスクパターン（１０）とを除去するエッチングを行い、前記架橋スペーサ（３１）の残りの部分を含む第２のマスクパターンを形成するステップとを含む、半導体デバイスの製造方法。 - 前記第１の有機物質（１０）は酸を発生可能であり、前記方法は、
前記第１の有機物質（１０）を加熱または前記第１の有機物質（１０）に照射することによって前記酸を発生させるステップと、
加熱して前記酸を拡散させるステップとを含む、請求項６に記載の方法。 - 前記第１の有機物質は、ノボラック樹脂、ナフトキノンジアジド系の感光剤およびクロロメチルトリアジン酸発生剤、またはポリヒドロキシスチレン誘導体またはオニウム塩を含む、請求項７に記載の方法。
- 前記第２の有機物質（２０）は水溶性樹脂である、請求項８に記載の方法。
- 前記第１のマスクパターン（１０）を酸溶液で処理することによって前記酸を発生させるステップを含む、請求項６に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/775,727 | 2007-07-10 | ||
| US11/775,727 US8642474B2 (en) | 2007-07-10 | 2007-07-10 | Spacer lithography |
| PCT/US2008/008470 WO2009009095A1 (en) | 2007-07-10 | 2008-07-10 | Spacer lithography |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010534346A true JP2010534346A (ja) | 2010-11-04 |
| JP2010534346A5 JP2010534346A5 (ja) | 2011-08-25 |
| JP5120983B2 JP5120983B2 (ja) | 2013-01-16 |
Family
ID=39765015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010516054A Active JP5120983B2 (ja) | 2007-07-10 | 2008-07-10 | スペーサリソグラフィ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8642474B2 (ja) |
| EP (1) | EP2168008B1 (ja) |
| JP (1) | JP5120983B2 (ja) |
| KR (1) | KR101520440B1 (ja) |
| CN (1) | CN101730864B (ja) |
| TW (1) | TWI431665B (ja) |
| WO (1) | WO2009009095A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071480A (ja) * | 2009-06-26 | 2011-04-07 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
| JP2011109059A (ja) * | 2009-11-19 | 2011-06-02 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
| WO2015087689A1 (ja) * | 2013-12-13 | 2015-06-18 | 富士フイルム株式会社 | パターン形成方法、電子デバイスの製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101963755B (zh) * | 2009-06-26 | 2012-12-19 | 罗门哈斯电子材料有限公司 | 自对准间隔物多重图形化方法 |
| US8815747B2 (en) | 2010-06-03 | 2014-08-26 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US9233840B2 (en) * | 2010-10-28 | 2016-01-12 | International Business Machines Corporation | Method for improving self-assembled polymer features |
| US9330914B2 (en) | 2013-10-08 | 2016-05-03 | Micron Technology, Inc. | Methods of forming line patterns in substrates |
| US9257439B2 (en) | 2014-02-27 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET SRAM |
| CN110391133B (zh) * | 2018-04-17 | 2021-07-20 | 联华电子股份有限公司 | 图案化方法 |
| US11069692B2 (en) | 2018-07-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM cells with dielectric fins |
| US11437385B2 (en) | 2018-09-24 | 2022-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM cells with reduced fin pitch |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383952B1 (en) * | 2001-02-28 | 2002-05-07 | Advanced Micro Devices, Inc. | RELACS process to double the frequency or pitch of small feature formation |
| JP2008072101A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2008072097A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Family Cites Families (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3242113A1 (de) * | 1982-11-13 | 1984-05-24 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper |
| JPS62199068A (ja) * | 1986-02-27 | 1987-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| US5322764A (en) * | 1991-05-21 | 1994-06-21 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a patterned resist |
| US5654202A (en) * | 1992-03-24 | 1997-08-05 | Eastman Kodak Company | Stabilization of a patterned planarizing layer for solid state imagers prior to color filter pattern formation |
| US5618383A (en) * | 1994-03-30 | 1997-04-08 | Texas Instruments Incorporated | Narrow lateral dimensioned microelectronic structures and method of forming the same |
| JP3317582B2 (ja) * | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
| JPH08152716A (ja) * | 1994-11-28 | 1996-06-11 | Mitsubishi Electric Corp | ネガ型レジスト及びレジストパターンの形成方法 |
| JPH08321613A (ja) * | 1995-05-26 | 1996-12-03 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US5795830A (en) * | 1995-06-06 | 1998-08-18 | International Business Machines Corporation | Reducing pitch with continuously adjustable line and space dimensions |
| US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| TW329539B (en) * | 1996-07-05 | 1998-04-11 | Mitsubishi Electric Corp | The semiconductor device and its manufacturing method |
| TW353775B (en) * | 1996-11-27 | 1999-03-01 | Tokyo Electron Ltd | Production of semiconductor device |
| TW372337B (en) * | 1997-03-31 | 1999-10-21 | Mitsubishi Electric Corp | Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus |
| TW383416B (en) * | 1997-06-26 | 2000-03-01 | Matsushita Electric Ind Co Ltd | Pattern forming method |
| US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
| JP3189773B2 (ja) * | 1998-01-09 | 2001-07-16 | 三菱電機株式会社 | レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置 |
| US6331378B1 (en) * | 1998-02-25 | 2001-12-18 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
| US6291137B1 (en) * | 1999-01-20 | 2001-09-18 | Advanced Micro Devices, Inc. | Sidewall formation for sidewall patterning of sub 100 nm structures |
| US6183938B1 (en) * | 1998-12-08 | 2001-02-06 | Advanced Micro Devices, Inc. | Conformal organic coatings for sidewall patterning of sublithographic structures |
| US6335531B1 (en) * | 1999-04-06 | 2002-01-01 | Micron Technology, Inc. | Modification of resist and/or resist processing with fluorescence detection |
| JP3950584B2 (ja) * | 1999-06-29 | 2007-08-01 | Ａｚエレクトロニックマテリアルズ株式会社 | 水溶性樹脂組成物 |
| JP2001066782A (ja) * | 1999-08-26 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置の製造方法並びに半導体装置 |
| JP2001100428A (ja) * | 1999-09-27 | 2001-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法、微細パターン形成用薬液および半導体装置 |
| US6239008B1 (en) * | 1999-09-29 | 2001-05-29 | Advanced Micro Devices, Inc. | Method of making a density multiplier for semiconductor device manufacturing |
| US6362057B1 (en) * | 1999-10-26 | 2002-03-26 | Motorola, Inc. | Method for forming a semiconductor device |
| JP2001284813A (ja) * | 2000-03-31 | 2001-10-12 | Mitsubishi Electric Corp | 多層配線板の製造方法 |
| JP3343341B2 (ja) * | 2000-04-28 | 2002-11-11 | ティーディーケイ株式会社 | 微細パターン形成方法及びそれに用いる現像／洗浄装置、及びそれを用いためっき方法、及びそれを用いた薄膜磁気ヘッドの製造方法 |
| US6492075B1 (en) * | 2000-06-16 | 2002-12-10 | Advanced Micro Devices, Inc. | Chemical trim process |
| US6534243B1 (en) * | 2000-10-23 | 2003-03-18 | Advanced Micro Devices, Inc. | Chemical feature doubling process |
| JP3633595B2 (ja) * | 2001-08-10 | 2005-03-30 | 富士通株式会社 | レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法 |
| US7189783B2 (en) * | 2001-11-27 | 2007-03-13 | Fujitsu Limited | Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof |
| US6638441B2 (en) * | 2002-01-07 | 2003-10-28 | Macronix International Co., Ltd. | Method for pitch reduction |
| US6862798B2 (en) * | 2002-01-18 | 2005-03-08 | Hitachi Global Storage Technologies Netherlands B.V. | Method of making a narrow pole tip by ion beam deposition |
| JP3953822B2 (ja) * | 2002-01-25 | 2007-08-08 | 富士通株式会社 | レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
| JP2004056000A (ja) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | レジストパターン形成方法およびその方法を用いた半導体デバイスの製造方法 |
| JP3850767B2 (ja) * | 2002-07-25 | 2006-11-29 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
| US6566280B1 (en) * | 2002-08-26 | 2003-05-20 | Intel Corporation | Forming polymer features on a substrate |
| KR100493029B1 (ko) * | 2002-10-26 | 2005-06-07 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성방법 |
| JP4191506B2 (ja) * | 2003-02-21 | 2008-12-03 | Ｔｄｋ株式会社 | 高密度インダクタおよびその製造方法 |
| US6905975B2 (en) * | 2003-07-03 | 2005-06-14 | Micron Technology, Inc. | Methods of forming patterned compositions |
| JP3774713B2 (ja) * | 2003-10-15 | 2006-05-17 | 株式会社東芝 | コンタクトホールの形成方法 |
| JP4143023B2 (ja) * | 2003-11-21 | 2008-09-03 | 株式会社東芝 | パターン形成方法および半導体装置の製造方法 |
| US7498225B1 (en) * | 2003-12-04 | 2009-03-03 | Advanced Micro Devices, Inc. | Systems and methods for forming multiple fin structures using metal-induced-crystallization |
| US7314691B2 (en) * | 2004-04-08 | 2008-01-01 | Samsung Electronics Co., Ltd. | Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device |
| JP4490228B2 (ja) * | 2004-06-15 | 2010-06-23 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
| US7655387B2 (en) * | 2004-09-02 | 2010-02-02 | Micron Technology, Inc. | Method to align mask patterns |
| JP4302065B2 (ja) * | 2005-01-31 | 2009-07-22 | 株式会社東芝 | パターン形成方法 |
| JP4676325B2 (ja) * | 2005-02-18 | 2011-04-27 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
| GB2423634A (en) * | 2005-02-25 | 2006-08-30 | Seiko Epson Corp | A patterning method for manufacturing high resolution structures |
| US7429536B2 (en) * | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7396781B2 (en) * | 2005-06-09 | 2008-07-08 | Micron Technology, Inc. | Method and apparatus for adjusting feature size and position |
| GB2429332A (en) * | 2005-08-18 | 2007-02-21 | Filtronic Compound Semiconduct | A method of producing a trench with a coating of a cross linked polymer |
| US8153350B2 (en) * | 2005-08-24 | 2012-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and material for forming high etch resistant double exposure patterns |
| JP4566862B2 (ja) * | 2005-08-25 | 2010-10-20 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
| JP5177948B2 (ja) * | 2005-10-11 | 2013-04-10 | 東京エレクトロン株式会社 | レジスト膜の除去方法およびコンピュータ読取可能な記憶媒体 |
| JP2007140151A (ja) * | 2005-11-18 | 2007-06-07 | Renesas Technology Corp | 微細パターン形成用材料、微細パターン形成方法、それを用いた電子デバイスの製造方法、およびそれにより製造された電子デバイス |
| JP4719069B2 (ja) * | 2006-04-21 | 2011-07-06 | パナソニック株式会社 | レジスト材料及びそれを用いたパターン形成方法 |
| US7488685B2 (en) * | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
-
2007
- 2007-07-10 US US11/775,727 patent/US8642474B2/en active Active
-
2008
- 2008-07-08 TW TW097125658A patent/TWI431665B/zh active
- 2008-07-10 KR KR1020107002932A patent/KR101520440B1/ko active IP Right Grant
- 2008-07-10 CN CN2008800237522A patent/CN101730864B/zh active Active
- 2008-07-10 WO PCT/US2008/008470 patent/WO2009009095A1/en active Application Filing
- 2008-07-10 EP EP08780091.8A patent/EP2168008B1/en active Active
- 2008-07-10 JP JP2010516054A patent/JP5120983B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383952B1 (en) * | 2001-02-28 | 2002-05-07 | Advanced Micro Devices, Inc. | RELACS process to double the frequency or pitch of small feature formation |
| JP2008072101A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2008072097A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071480A (ja) * | 2009-06-26 | 2011-04-07 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
| JP2011109059A (ja) * | 2009-11-19 | 2011-06-02 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
| WO2015087689A1 (ja) * | 2013-12-13 | 2015-06-18 | 富士フイルム株式会社 | パターン形成方法、電子デバイスの製造方法 |
| JP2015132811A (ja) * | 2013-12-13 | 2015-07-23 | 富士フイルム株式会社 | パターン形成方法、電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2168008B1 (en) | 2014-11-26 |
| JP5120983B2 (ja) | 2013-01-16 |
| US20090017628A1 (en) | 2009-01-15 |
| CN101730864B (zh) | 2012-07-18 |
| US8642474B2 (en) | 2014-02-04 |
| KR101520440B1 (ko) | 2015-05-15 |
| KR20100057799A (ko) | 2010-06-01 |
| EP2168008A1 (en) | 2010-03-31 |
| TW200915389A (en) | 2009-04-01 |
| CN101730864A (zh) | 2010-06-09 |
| WO2009009095A1 (en) | 2009-01-15 |
| TWI431665B (zh) | 2014-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5120983B2 (ja) | スペーサリソグラフィ | |
| CN106154767B (zh) | 使用收缩和生长来减小极紫外敏感度的方法 | |
| US8940475B2 (en) | Double patterning with inline critical dimension slimming | |
| CN106226998B (zh) | 光刻方法 | |
| US9625815B2 (en) | Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging | |
| KR100333035B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| US8158332B2 (en) | Method of manufacturing a semiconductor device | |
| US8338086B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
| KR101745810B1 (ko) | Euv 레지스트 감도 감소 | |
| KR100645835B1 (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
| JP2006140222A (ja) | パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法 | |
| JP2010073899A (ja) | 基板処理方法および基板処理装置 | |
| JP3878583B2 (ja) | パターン形成方法、ならびに半導体装置およびその製造方法 | |
| KR20240019572A (ko) | Euv를 이용한 레지스트 패턴의 형성 방법 및 이를 마스크로 이용한 패턴 형성 방법 | |
| KR100497197B1 (ko) | 반도체 웨이퍼의 노광방법 | |
| KR100596037B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2008305850A (ja) | 膜形成方法及び膜形成材料 | |
| TW200409189A (en) | Method for shrinking critical dimension of semiconductor devices | |
| JP2000105467A (ja) | フォトレジスト膜の紫外線硬化方法および紫外線硬化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121017 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5120983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |