JP2008004612A - 超小型電力変換装置およびその製造方法 - Google Patents

超小型電力変換装置およびその製造方法 Download PDF

Info

Publication number
JP2008004612A
JP2008004612A JP2006170070A JP2006170070A JP2008004612A JP 2008004612 A JP2008004612 A JP 2008004612A JP 2006170070 A JP2006170070 A JP 2006170070A JP 2006170070 A JP2006170070 A JP 2006170070A JP 2008004612 A JP2008004612 A JP 2008004612A
Authority
JP
Japan
Prior art keywords
substrate
surface side
coil
hole
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006170070A
Other languages
English (en)
Other versions
JP4821452B2 (ja
JP2008004612A5 (ja
Inventor
Takeshi Yokoyama
岳 横山
Yoshikiyo Usui
吉清 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2006170070A priority Critical patent/JP4821452B2/ja
Priority to CN2007101125451A priority patent/CN101110293B/zh
Priority to US11/765,864 priority patent/US7446639B2/en
Publication of JP2008004612A publication Critical patent/JP2008004612A/ja
Publication of JP2008004612A5 publication Critical patent/JP2008004612A5/ja
Application granted granted Critical
Publication of JP4821452B2 publication Critical patent/JP4821452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【目的】外部電極と第２接続導体の外側を通る磁束を減少させてノイズ低減を図り、さらに、モールド樹脂の密着性を損なわず、耐湿性に優れた超小型電力変換装置およびその製造方法を提供すること。
【解決手段】コイル基板１００の第２接続導体９がフェライト基板１の端部の側壁で下半分が露出し、第１外部電極７の外周部をフェライト基板１で囲こむことで、第２接続導体の外側を通る磁束を低減し、モールド樹脂１４の密着性を高め、耐湿性の向上を図ることができる。
【選択図】 図１

Description

電源ＩＣチップなどをコイル基板に固着した超小型電力変換装置およびその製造方法に関する。
マイクロ電源に用いられるＤＣ−ＤＣコンバータなどの従来の超小型電力変換装置は、コイル基板上に電源ＩＣチップをフリップチップボンディングまたは接着材で固着（マウント）した後に金線（ボンディングワイヤ）で結線を行いモールド樹脂で封止した構造をしている。図１７に接着材接合による従来の超小型電力変換装置の構造を示す。尚、図１７（ａ）は要部平面図、図１７（ｂ）は図１７（ａ）のＸ−Ｘ線で切断した要部断面図である。図１７は接着材接合による従来の超小型電力変換装置の構造を示す。また、図１７には磁束６５、６６も示した。
第１、第２コイル導体５４、５５と第１、第２外部電極５７、５８および第１、第２接続導体５６、５９が形成されているコイル基板２００は、フェライト基板５１にサンドブラスト法を用いて周囲がフェライト基板５１で囲まれた第１、第２スルーホール５２、５３（貫通孔）を開けた後、この第１、第２スルーホール５２、５３の側面に第１、第２接続導体５６、５９を形成するためとフェライト基板５１の表裏に第１、第２コイル導体５４、５５および第１、第２外部電極５７、５８を形成するためにＣｕメッキを施している。ここで、第１スルーホール５２はフェライト基板５１の中央部に、第２スルーホール５３はフェライト基板５１の外周部に周囲がフェライト基板５１で囲まれるように形成し、第１、第２外部電極は第２スルーホール５３の周りに形成され周囲がフェライト基板５１で囲まれている。尚、図中の符号で、６０は電源ＩＣチップ、６１はパッド電極、６２は接着材、６３はボンディングワイヤ、６４はモールド樹脂である。
また、特許文献１によれば、コイル基板上に電源ＩＣチップをフリップチップボンディングした超小型電力変換装置が記載されており、平面型ソレノイドコイルを構成するコイル導体の長さを磁性絶縁基板（フェライト基板）の幅に対して所定値以上とすることでインダクタンスを上げることが開示されている。
特開２００４−１７４００４号公報。
前記の図１７の構造では、図１７（ａ）に示すように、フェライト基板５１の第２スルーホール５３に形成した第２接続導体５９と第１、第２外部電極５７、５８の外側のフェライト基板５１にも磁束６６が通るため（内側を通る磁束は６５である）、第２接続導体５９の上下で発振周波数に同期した誘導起電力（ノイズ）が発生し、マイクロ電源が誤動作する不具合が発生する。
この不具合を解決するために、図１８に示すコイル基板３００のように、フェライト基板７１の側面に露出しフェライト基板７１を貫通するスリット状の第２スルーホール７３（長穴スルーホール）を設け第１、第２外部電極７７、７８を形成することで第１、第２外部電極７７、７８と第２接続導体７９によってその外側を通る磁束は遮断され、磁束８５は内側を通るようになるために第２接続導体５９に発生する誘起起電力が小さくなりノイズを低減することができる。尚、図１８（ａ）は要部平面図、図１８（ｂ）は図１８（ａ）のＸ１−Ｘ１線で切断した要部断面図，図１８（ｃ）は図１８（ａ）のＸ２−Ｘ２線で切断した要部断面図である。また、図中の８０は電源ＩＣチップ、８１はパッド電極、８２は接着材、８３はボンディングワイヤである。
しかし、図１８の構造では、電源ＩＣチップ８０を固着する側のフェライト基板７１の表面にはＡｕメッキされた第１外部電極７７がフェライト基板７１の外端部まで形成されており、モールド樹脂８４で封止する際にモールド樹脂８４がこの第１外部電極７７上に乗ることになり、密着性が著しく低いモールド樹脂８４と第１外部電極７７の接合部が外部に露出するため第１外部電極７７とモールド樹脂８４の外端部界面から湿気が入り込み耐湿性を損ねる。
また、特許文献１では、外部電極を図１８のようにフェライト基板の端部まで形成しているので、図１８の場合と同様に耐湿性がよくない。
この発明の目的は、前記の課題を解決して、外部電極と第２接続導体の外側を通る磁束を減少させてノイズ低減を図り、さらに、モールド樹脂の密着性を損なわず、耐湿性に優れた超小型電力変換装置およびその製造方法を提供することにある。
前記の目的を達成するために、コイルと外部電極を有するコイル基板と、該コイル基板の表面側に固着する電源ＩＣチップと、前記コイル基板の表面側と前記電源ＩＣチップの表面側を被覆する樹脂(モールド樹脂)とを有する超小型電力変換装置において、
前記コイル基板が、磁性絶縁基板と、該磁性絶縁基板の表裏面の中央部に形成されるコイル導体と、前記磁性絶縁基板の表裏面の周辺部に形成される外部電極とを有し、前記磁性絶縁基板の表裏面に形成される前記コイル導体が第１接続導体で接続されてコイルを構成し、前記磁性絶縁基板の表裏面に形成される前記外部電極が第２接続導体で接続され、該第２接続導体が前記磁性絶縁基板の表面側では該磁性絶縁基板で囲まれ、該磁性絶縁基板の裏面側では前記第２接続導体の側面が露出している構成とする。
また、前記磁性絶縁基板がフェライト基板であるとよい。
また、前記前記コイル基板の表面側と前記電源ＩＣチップの裏面側が絶縁性接着材で固着され、前記電源ＩＣチップの表面に形成されたパッド電極と前記コイル基板の表面側に形成された外部電極がボンディングワイヤで電気的に接続するとよい。
また、前記前記コイル基板の表面側に形成された外部電極と前記電源ＩＣチップの裏面側に形成されたパッド電極がスタッドバンプを介して固着するとよい。
また、コイル基板と、該コイル基板の表面側に固着する電源ＩＣチップと、前記コイル基板の表面側と前記電源ＩＣチップの表面側を被覆する樹脂とを有する超小型電力変換装置の製造方法において、
磁性絶縁基板の表面側から内部に向かって複数の第１穴を形成し、該第１穴の周囲にスクライブラインとなる直線を挟んで互いに線対称となる位置に形成される２個の第２穴を１組として前記直線に沿って複数組の前記第２穴を形成する工程と、
前記磁性絶縁基板の裏面側の前記第１穴を投影した位置から内部に向かって前記第１穴と接続する第３穴を形成し、該第３穴の周囲の前記１組２個の第２穴を投影した位置を含み前記１組２個の第２穴と接続する細長の第４穴を形成する工程と、
異なる前記第１穴間、および異なる前記第２穴を結び前記磁性絶縁基板の表裏面にコイル導体を形成し、前記表裏面に形成されたコイル導体を接続する第１接続導体を前記第１穴および第３穴の側壁に形成し、前記磁性絶縁基板の表面側に前記第２穴を含み前記磁性絶縁基板で囲まれ２個１組の表面側の外部電極を前記スクライブラインとなる箇所から離し、該スクライブラインと線対称となる位置に該スクライブラインに沿って複数組形成し、前記裏面側に前記１組２個の第２穴を投影した位置の少なくとも一部を含む裏面側の外部電極を形成し、前記表裏面にそれぞれ形成されたそれぞれの外部電極と接続する第２接続導体を前記第２穴および第４穴の側壁に形成する工程と、
前記磁性絶縁基板の表面側に前記電源ＩＣチップを接続する工程と、
前記磁性絶縁基板の表面側と前記電源ＩＣチップの表面側を前記樹脂で被覆する工程と、
前記の組を構成する表面側の２個の外部電極に挟まれた箇所の前記スクライブラインに沿って前記磁性絶縁基板と前記樹脂を切断する工程とを含む製造方法とする。
また、前記外部電極が、シード層としてチタン（Ｔｉ）膜（０．１μｍ）と該チタン膜上に銅（Ｃｕ）膜（１μｍ）を蒸着もしくはスパッタなどで形成し、もしくは銅膜（１μｍ）を無電解メッキなどで形成し、該シード層上に前記銅膜より厚い銅膜（３５μｍ〜６０μｍ）を電解メッキなどで形成して製作されるとよい。さらに腐食を防止するために厚い銅膜上にニッケル（Ｎｉ）膜（２μｍ）を形成し、このニッケル膜上に金（Ａｕ）膜（１μｍ）を形成するとよい。
この発明によれば、モールド樹脂で封止する表側のフェライト基板面に、回りをフェライト基板で囲まれた第２穴、裏側のフェライト基板面に側面が露出し、この第２穴に達する第４穴（長穴）を形成し第２穴と合わせて第２スルーホールとし、第２穴の周りにフェライト基板で囲まれた第１外部電極を形成し、第４穴の周りに第２外部電極を形成し、第１、第２外部電極を電気的に接続する第２接続導体を第２スルーホールの側壁に形成すことで、第１、第２外部電極と第２接続導体の外側を通る磁束を大幅に減少させてノイズ低減を図り、さらに、モールド樹脂で封止する面の端部をフェライト基板面とすることで密着性の低下を防止して耐湿性に優れた超小型電力変換装置を形成することができる。
実施の形態を以下の実施例にて説明する。
図１、図２は、この発明の第１実施例の超小型電力変換装置の構成図であり、図１（ａ）は表側の要部平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線で切断した要部断面図、図２（ａ）は裏側の要部平面図、図２（ｂ）は図２（ａ）のＡ−Ａ線で切断した要部断面図である。図１、図２は超小型電力変換装置を構成するコイル基板１００を模式的に示し、要部断面図の上が表側で下が裏側である。このコイル基板１００はフェライト基板１、第１、第２コイル導体４、５、第１接続導体６、第１、第２外部電極７、８および第２接続導体９で構成されている。また図中の点線で電源ＩＣチップ１０とモールド樹脂１４も示した。
フェライト基板１の中央部にソレノイド状のコイルが形成され、このコイルを取り囲むようにフェライト基板１の外周部に複数の外部電極が形成されている。コイルはフェライト基板１の表（以下、表面とも記す）側の第１コイル導体４とフェライト基板１の裏(以下、裏面とも記す)側の第２コイル導体５およびこれらのコイル導体４、５を接続する第１スルーホール２の側壁に形成された第１接続導体６で構成される。また、外部電極はフェライト基板１の周辺部で前記のコイルを取り囲むように、フェライト基板１の表側に形成された第１外部電極７と、フェライト基板１の裏側に形成された第２外部電極８で構成される。これらの第１、第２外部電極７、８は第２スルーホール３の側壁に形成された第２接続導体９で接続される。ここで用いたフェライト基板１の比透磁率は１００程度である。
第１接続導体６は図１で示すように周囲をフェライト基板１で囲まれ、一方、第２接続導体９は図２で示すようにフェライト基板１の表側ではフェライト基板１に囲まれているが、裏側ではフェライト基板１の側面に露出している。第２接続導体９は図２（ｂ）に示すようにフェライト基板１の厚み方向のほぼ上半分がフェライト基板１内に形成され、下半分がフェライト基板１の側面に露出している。フェライト基板１の比透磁率は１００、側面に露出している第２接続導体９は銅で形成されているのでその比透磁率は１、さらに側面は空間が開いており、空気の比透磁率は１である。磁束は比透磁率が高い、すなわち磁気抵抗が小さいフェライト基板１を通るため、フェライト基板１の下半分では第１外部電極７と第２接続導体９の外側を通る磁束はなくなる。そのため、フェライト基板１の上半分の第１外部電極７と第２接続導体９の外側を通る磁束は、フェライト基板１の厚みが半分になるので磁気抵抗が大きくなり、磁束が図１７のコイル基板２００の場合と比べて少なくなり、ノイズ低減を図ることができる。
図１（ｂ）において、コイル基板１００の表側の第１コイル導体４が形成されている領域に接着材を介して電源ＩＣチップ１０の裏面が固着され、表側のパッド電極１１と第１外部電極７をボンディングワイヤ１３で接続し、モールド樹脂１４を被覆する。
このように、第１外部電極７はフェライト基板１の内側に形成され、フェライト基板１の全外周部でフェライト基板１の表面とモールド樹脂１４が直接接着している。そのため、フェライト基板１の外周部でモールド樹脂１４との密着性が低下することがなく、耐湿性の低下を防止できる。
図３、図４は、コイル基板の磁束を示した平面図であり、図３はコイル基板の表側、図４はコイル基板の裏側での磁束をそれぞれ示した平面図である。
図３に示すように、フェライト基板１の上半分では、第１外部電極７の外側を通る磁束２１と内側を通る磁束２２がある。一方、図４で示すように、フェライト基板１の下半分では、第２外部電極８の外側は第２接続導体９とスリット部２３で遮断されて磁束２１はなくなり、内側を通る磁束２２のみとなる。そのため、第１外部電極７の外側を通る磁束２１は、従来のコイル基板２００において第１外部電極５７の外側を通る磁束６６に対して、おおよそ半分に低減する。その結果、第１外部電極７と第２外部電極８の間（第２接続導体９の両端）に発生する誘起電圧（ノイズ）が小さくなる。
図５は、図１のコイル基板の第１、第２外部電極間に発生する誘起起電力（誘起電圧）を示す図である。ａ、ｂ、ｃ、ｄは第１、第２外部電極７、８の位置を特定する記号（位置記号）である（図４参照）。
この図はコイルに５０ｍＡ流し、周波数２。５ＭＨｚでスイッチングさせたときの表面の第１外部電極７と裏面の第２外部電極８の間に発生した誘起電圧である。横軸は外部電極の位置記号で縦軸は誘起電圧である。参考までに従来のコイル基板２００の場合も示した。従来のコイル基板２００に対して本発明のコイル基板１００は従来のコイル基板２００に対して誘起電圧が半分程度に低くなっており、ノイズを半減させることができる。
尚、図１では、第１外部電極７と電源ＩＣチップ１０のパッド電極１１をボンディングワイヤ１３で接続した場合を示したが、図６に示すように、電源ＩＣチップ１０ａのパッド電極２４に形成したスタッドバンプ２５で第１外部電極７と接続した場合にも本発明を適用することができる。しかし、この場合は電源ＩＣチップ１０ａをフェライト基板１の大きさに合わせなければならず、電源ＩＣチップ１０ａの大きさに対する自由度は失われ、必要以上に電源ＩＣチップ１０ａが大きくなり製造コストを増大させる。
また、本実施例では、裏側の第２外部電極８はフェライト基板１の外周端まで形成したが、表側と同様に外周部をフェライト基板１で囲むようにしても構わない。しかし、この場合でも第２外部電極８側の第２接続導体９はフェライト基板１の側面に露出するように形成する。
また、この実施例では第１、第２外部電極７、８をフェライト基板１の外周部の四方に配置したが、Ｘ軸方向の外周部（２列）に配置してもよい。
図７から図１６は、この発明の第２実施例の超小型電力変換装置の製造方法であり、工程順に示した要部製造工程図である。
先ず、図７（ａ）に示す外形が１００ｍｍ□で板厚が５２５μｍのフェライト基板１に外部電極及びコイル形成用のスルーホールを形成するために、図示しないフォトレジストを用いてフェライト基板１の表面と裏面にフォトリソグラフィを行い図７（ｂ）のようなパターニングする。この際のフォトレジストはサンドブラストに耐える強度が必要な為、１００μｍ厚のドライフィルムを用いる。続いて、図７（ｂ）、（ｃ）に示すようにサンドブラストでフェライト基板１の表面から周囲がフェライト基板１で囲まれ、第１接続導体６を形成するための複数の第１穴３２と、この第１穴３２群で囲まれた領域３３の外側に１対の第２穴３４を１組として複数組の第２穴３４をフェライト基板１の厚さの半分以上の深さに掘る。この対となる第２穴３４は、点線で示すスクライブライン３１を挟んで線対称に配置する。尚、図７（ａ）はフェライト基板１の全体の平面図、図７（ｂ）は図７（ａ）のＢ部拡大図で点線のスクライブライン３１で囲まれた領域がコイル基板１００となる箇所を示す平面図、図７（ｃ）は図７（ｂ）のＸ−Ｘ線で切断した要部断面図である。
つぎに、図８に示すように、フェライト基板１の裏面から周囲がフェライト基板１で囲まれた複数の第３穴３５と前記の対となった前記の２個の第２穴３４にまたがるように細長いスリット状の第４穴３６（長穴）とを前記の第１、第２穴３２、３４の底部に達する深さにそれぞれサンドブラストで掘って第１、第２スルーホール２、３（図８では第１スルーホール２は示されていない）を形成する。前記の第４穴３６の深さが深すぎるとフェライト基板１をスクライブライン３１に沿って切断したときに、切断面が欠け易くなるので、第２スルーホール３が露出しないフェライト基板１の厚さ（フェライト基板の当初の厚さ−第４穴３６を形成するためにサンドブラストで掘った深さ）を２００μｍ以上とするとよい。尚、図８（ａ）は図７（ａ）のＸ―Ｘ線を軸として回転させて図７（ｂ）を裏返した平面図であり、図８（ｂ）は図８（ａ）のＸ−Ｘ線で切断し、表面を上に裏面を下にした断面図である。
つぎに、図９で示すように、図示しないフォトレジストを剥離し洗浄した後、メッキシード層３７としてＴｉ（チタン）膜を０．１μｍ、その上にＣｕ（銅）膜を１μｍ、フェライト基板１の表面と裏面および第１、第２スルーホール２、３の側面に蒸着またはスパッタで形成する。このメッキシード層３７は無電解Ｃｕメッキを用いてＣｕ膜を１μｍを形成してもよい。尚、図９は図８（ｂ）のＣ部拡大図である。
つぎに、図１０、図１１、図１２および図１３に示すように、第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９を形成するために、図示しないドライフィルムを用いてフォトリソグラフィーでパターニングを行う。第２接続導体９と接続する第１、第２外部電極７、８を形成するためのパターニングは表側は第２穴３４、裏側は第４穴３６の周りのドライフイルムを開口して行われる。その後、電解メッキで３５〜６５μｍ厚のＣｕ膜をメッキシード層３７上に形成し、その表面に厚いＣｕ膜の腐食を防止するために、厚いＣｕ膜上に腐食防止膜であるＮｉ膜（２μｍ）とＡｕ膜（１μｍ）をメッキで形成する。これにより、メッキシード層３７、厚いＣｕ膜および腐食防止膜で構成される第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９が形成される。続いて、ドライフィルムを剥離後、第１、第２コイル導体４、５と第１、第２外部電極７、８をマスクとして不要なメッキシード層３７を薬液でエッチングし、複数のコイル基板１００をフェライト基板１に形成する。尚、図１０はフェライト基板１の表側の平面図、図１１はフェライト基板１の裏側の平面図、図１２は図１０と図１１のＸ−Ｘ線で切断した断面図で、上側が表側、下側が裏側である。また、図１３は図１２のＤ部拡大図である。
つぎに、図１４に示すように、電源ＩＣチップ１０をそれぞれのコイル基板１００上に接着材１２で固着し、第１外部電極７とパッド電極１１をボンディングワイヤ１３で接続する。この接着材１２は絶縁性接着材である。しかし、電源ＩＣチップ１０のコイル基板１００と密着する面を絶縁性のフイルム系保護膜で被覆し、その上にコイル基板１００と接着する固着材（導電性か絶縁性かは問わない）を被覆した２層の絶縁性接着材などあってもよい。もしくは、図６に示すように、電源ＩＣチップ１０ａのパッド電極に形成したスタッドバンプ２５と第１外部電極７とを接合するようにしてもよい。
つぎに、図１５に示すように、モールド樹脂１４で封止する。
つぎに、組を形成する一対の第２穴３４間で第１外部電極７が形成されていない中間線に位置する図１５の点線で示したスクライブライン３１（切断線）に沿ってモールド樹脂１４とフェライト基板１を切断する。その結果、図１６（図１、図２と同じ）に示すようなフェライト基板１の表側では周辺部がフェライト基板１となり、フェライト基板１の裏側ではその側面に第２接続導体９が露出し、電源ＩＣチップ１０が搭載されたコイル基板１００が形成される。この電源ＩＣチップ１０が搭載されたコイル基板１００に図示しないコンデンサなどを固着して超小型電力変換装置が形成される。
前記の製造方法において、フェライト基板１は円形であっても構わない。また、スルーホールの形成はレーザー加工により実施してもよい。この場合は前記のドライフィルムで必要となったフォトリソグラフィーは不要となり工程が簡略化される。
この発明の第１実施例の超小型電力変換装置の構成図であり、（ａ）は表側の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図 この発明の第１実施例の超小型電力変換装置の構成図であり、（ａ）は裏側の要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図 図１のコイル基板の表側の磁束を示した平面図 図１のコイル基板の裏側の磁束を示した平面図 図１のコイル基板の第１、第２外部電極間に発生する誘起起電力（誘起電圧）を示す図 電源ＩＣチップ１０ａのパッド電極２４に形成したスタッドバンプ２５で第１外部電極７と接続した場合の要部断面図 この発明の第２実施例の超小型電力変換装置の要部製造工程図 図７に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図 図８に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図 図９に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図でコイル基板の表側の平面図 図９に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図でコイル基板の裏側の平面図 図１０、図１１のＸ−Ｘ線で切断した要部断面図 図１２のＤ部拡大図 図１０〜図１３に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図 図１４に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図 図１５に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図 従来の超小型電力変換装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図 従来の別の超小型電力変換装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
符号の説明
１ フェライト基板
２ 第１スルーホール
３ 第２スルーホール
４ 第１コイル導体
５ 第２コイル導体
６ 第１接続導体
７ 第１外部電極
８ 第２外部電極
９ 第２接続導体
１０、１０ａ 電源ＩＣチップ
１１、２４ パッド電極
１２ 接着材
１３ ボンディングワイヤ
１４ モールド樹脂
２１、２２ 磁束
２３ スリット部
２５ スタッドバンプ
３１ スクライブライン
３２ 第１穴
３３ 領域
３４ 第２穴
３５ 第３穴
３６ 第４穴
３７ メッキシード層
１００ コイル導体

Claims (6)

  1. コイルと外部電極を有するコイル基板と、該コイル基板の表面側に固着する電源ＩＣチップと、前記コイル基板の表面側と前記電源ＩＣチップの表面側を被覆する樹脂とを有する超小型電力変換装置において、
    前記コイル基板が、磁性絶縁基板と、該磁性絶縁基板の表裏面の中央部に形成されるコイル導体と、前記磁性絶縁基板の表裏面の周辺部に形成される外部電極とを有し、前記磁性絶縁基板の表裏面に形成される前記コイル導体が第１接続導体で接続されてコイルを構成し、前記磁性絶縁基板の表裏面に形成される前記外部電極が第２接続導体で接続され、該第２接続導体が前記磁性絶縁基板の表面側では該磁性絶縁基板で囲まれ、該磁性絶縁基板の裏面側では前記第２接続導体の側面が露出していることを特徴とする超小型電力変換装置。
  2. 前記磁性絶縁基板がフェライト基板であることを特徴とする請求項１に記載の超小型電力変換装置。
  3. 前記前記コイル基板の表面側と前記電源ＩＣチップの裏面側が絶縁性接着材で固着され、前記電源ＩＣチップの表面に形成されたパッド電極と前記コイル基板の表面側に形成された外部電極がボンディングワイヤで電気的に接続することを特徴とする請求項１または２に記載の超小型電力変換装置。
  4. 前記前記コイル基板の表面側に形成された外部電極と前記電源ＩＣチップの裏面側に形成されたパッド電極がスタッドバンプを介して固着することを特徴とする請求項１または２に記載の超小型電力変換装置。
  5. コイル基板と、該コイル基板の表面側に固着する電源ＩＣチップと、前記コイル基板の表面側と前記電源ＩＣチップの表面側を被覆する樹脂とを有する超小型電力変換装置の製造方法において、
    磁性絶縁基板の表面側から内部に向かって複数の第１穴を形成し、該第１穴の周囲にスクライブラインとなる直線を挟んで互いに線対称となる位置に形成される２個の第２穴を１組として前記直線に沿って複数組の前記第２穴を形成する工程と、
    前記磁性絶縁基板の裏面側の前記第１穴を投影した位置から内部に向かって前記第１穴と接続する第３穴を形成し、該第３穴の周囲の前記１組２個の第２穴を投影した位置を含み前記１組２個の第２穴と接続する細長の第４穴を形成する工程と、
    異なる前記第１穴間、および異なる前記第２穴を結び前記磁性絶縁基板の表裏面にコイル導体を形成し、前記表裏面に形成されたコイル導体を接続する第１接続導体を前記第１穴および第３穴の側壁に形成し、前記磁性絶縁基板の表面側に前記第２穴を含み前記磁性絶縁基板で囲まれ２個１組の表面側の外部電極を前記スクライブラインとなる箇所から離し、該スクライブラインと線対称となる位置に該スクライブラインに沿って複数組形成し、前記裏面側に前記１組２個の第２穴を投影した位置の少なくとも一部を含む裏面側の外部電極を形成し、前記表裏面にそれぞれ形成されたそれぞれの外部電極と接続する第２接続導体を前記第２穴および第４穴の側壁に形成する工程と、
    前記磁性絶縁基板の表面側に前記電源ＩＣチップを接続する工程と、
    前記磁性絶縁基板の表面側と前記電源ＩＣチップの表面側を前記樹脂で被覆する工程と、
    前記の組を構成する表面側の２個の外部電極に挟まれた箇所の前記スクライブラインに沿って前記磁性絶縁基板と前記樹脂を切断する工程とを含むことを特徴とする超小型電力変換装置の製造方法。
  6. 前記外部電極が、シード層としてチタン膜と該チタン膜上に銅膜を形成し、もしくは銅膜のみを形成し、該シード層上に前記銅膜より厚い銅膜を形成して製作されることを特徴とする請求項５に記載の超小型電力変換装置の製造方法。
JP2006170070A 2006-06-20 2006-06-20 超小型電力変換装置およびその製造方法 Expired - Fee Related JP4821452B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006170070A JP4821452B2 (ja) 2006-06-20 2006-06-20 超小型電力変換装置およびその製造方法
CN2007101125451A CN101110293B (zh) 2006-06-20 2007-06-20 超小型电力变换装置及其制造方法
US11/765,864 US7446639B2 (en) 2006-06-20 2007-06-20 Micro power converter and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170070A JP4821452B2 (ja) 2006-06-20 2006-06-20 超小型電力変換装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2008004612A true JP2008004612A (ja) 2008-01-10
JP2008004612A5 JP2008004612A5 (ja) 2008-03-27
JP4821452B2 JP4821452B2 (ja) 2011-11-24

Family

ID=38860938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170070A Expired - Fee Related JP4821452B2 (ja) 2006-06-20 2006-06-20 超小型電力変換装置およびその製造方法

Country Status (3)

Country Link
US (1) US7446639B2 (ja)
JP (1) JP4821452B2 (ja)
CN (1) CN101110293B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176877A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd マイクロ電源モジュール
WO2010032534A1 (ja) * 2008-09-18 2010-03-25 株式会社ルネサステクノロジ 半導体装置
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JP2022151392A (ja) * 2021-03-27 2022-10-07 株式会社村田製作所 コイル部品およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
EP2393113A4 (en) * 2009-01-28 2013-04-24 Hitachi Metals Ltd SEMICONDUCTOR DEVICE AND POWER CIRCUIT
US8020390B2 (en) * 2009-06-06 2011-09-20 International Business Machines Corporation Cooling infrastructure leveraging a combination of free and solar cooling
US8946902B2 (en) * 2013-02-21 2015-02-03 Infineon Technologies Austria Ag Device and method for manufacturing a device
US9406438B2 (en) * 2013-03-18 2016-08-02 Murata Manufacturing Co., Ltd. Stack-type inductor element and method of manufacturing the same
JP6312997B2 (ja) * 2013-07-31 2018-04-18 新光電気工業株式会社 コイル基板及びその製造方法、インダクタ
US10665377B2 (en) * 2014-05-05 2020-05-26 3D Glass Solutions, Inc. 2D and 3D inductors antenna and transformers fabricating photoactive substrates
WO2015190229A1 (ja) * 2014-06-11 2015-12-17 株式会社村田製作所 コイル部品
JP6427443B2 (ja) * 2015-03-12 2018-11-21 日立オートモティブシステムズ株式会社 モータの駆動制御ユニット
US9831159B2 (en) * 2015-06-09 2017-11-28 Infineon Technologies Americas Corp. Semiconductor package with embedded output inductor
KR101792365B1 (ko) * 2015-12-18 2017-11-01 삼성전기주식회사 코일 부품 및 그 제조 방법
CN107046366B (zh) 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
KR102632353B1 (ko) * 2016-12-08 2024-02-02 삼성전기주식회사 인덕터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072815A (ja) * 2002-08-01 2004-03-04 Fuji Electric Holdings Co Ltd 超小型電力変換装置およびその製造方法
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2006114792A (ja) * 2004-10-18 2006-04-27 Fuji Electric Device Technology Co Ltd 超小型電力変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772739B2 (ja) * 1991-06-20 1998-07-09 いわき電子株式会社 リードレスパッケージの外部電極構造及びその製造方法
JP2004343976A (ja) * 2003-03-14 2004-12-02 Fuji Electric Holdings Co Ltd 多出力超小型電力変換装置
JP2005217268A (ja) * 2004-01-30 2005-08-11 Tdk Corp 電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072815A (ja) * 2002-08-01 2004-03-04 Fuji Electric Holdings Co Ltd 超小型電力変換装置およびその製造方法
JP2004274004A (ja) * 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP2006114792A (ja) * 2004-10-18 2006-04-27 Fuji Electric Device Technology Co Ltd 超小型電力変換装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176877A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd マイクロ電源モジュール
WO2010032534A1 (ja) * 2008-09-18 2010-03-25 株式会社ルネサステクノロジ 半導体装置
US20110272781A1 (en) * 2008-09-18 2011-11-10 Akira Tada Semiconductor device
US8525294B2 (en) 2008-09-18 2013-09-03 Renesas Electronics Corporation Semiconductor device
JP5536656B2 (ja) * 2008-09-18 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JPWO2018212342A1 (ja) * 2017-05-19 2020-03-19 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
US11152286B2 (en) 2017-05-19 2021-10-19 Waseda University Power semiconductor module device
JP7178713B2 (ja) 2017-05-19 2022-11-28 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JP2022151392A (ja) * 2021-03-27 2022-10-07 株式会社村田製作所 コイル部品およびその製造方法

Also Published As

Publication number Publication date
JP4821452B2 (ja) 2011-11-24
CN101110293A (zh) 2008-01-23
US7446639B2 (en) 2008-11-04
CN101110293B (zh) 2011-12-14
US20070290782A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4821452B2 (ja) 超小型電力変換装置およびその製造方法
US8357860B2 (en) Wiring board having a connecting pad area which is smaller than a surface plating layer area
JP2008153456A (ja) インダクタおよびその製造方法
JP2002373895A (ja) 半導体装置及びその製造方法
KR20010030395A (ko) 수지로 밀봉된 반도체 장치
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
JP2006339654A (ja) パッケージングチップおよびそのパッケージング方法
JP2010045134A (ja) 多層配線基板、半導体パッケージ及び製造方法
TWI386072B (zh) Install the substrate and the microphone mounted on it
JP2007067211A (ja) 半導体装置及びその製造方法
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2015181155A (ja) 半導体装置および半導体装置の製造方法
US10163775B2 (en) Electronic device
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP4507452B2 (ja) 電子部品、その製造方法及び電子回路装置
TWI329901B (en) Semiconductor device, electronic device and fabrication method of the same
JP2002280491A (ja) 電子部品およびその製造方法
JP6373115B2 (ja) 配線基板
JP2021141173A (ja) 配線回路基板
JP2009088974A (ja) デバイス及び電子機器
JP2007149763A (ja) 半導体装置及びその製造方法、並びに電子装置
JP7022784B2 (ja) 半導体装置
JP5690892B2 (ja) コアレス多層配線基板及びその製造方法
JP2003258196A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Ref document number: 4821452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees