JP2006114792A - 超小型電力変換装置 - Google Patents
超小型電力変換装置 Download PDFInfo
- Publication number
- JP2006114792A JP2006114792A JP2004302374A JP2004302374A JP2006114792A JP 2006114792 A JP2006114792 A JP 2006114792A JP 2004302374 A JP2004302374 A JP 2004302374A JP 2004302374 A JP2004302374 A JP 2004302374A JP 2006114792 A JP2006114792 A JP 2006114792A
- Authority
- JP
- Japan
- Prior art keywords
- film
- terminal electrode
- ubm
- fixed
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Thin Magnetic Films (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】AlパッドとAuスタッドバンプおよびAuスタッドバンプと端子電極との密着強度を高くし、耐温度サイクル性を向上させた高信頼性の超小型電力変換装置を提供する。
【解決手段】半導体チップ11のAlパッド12上に形成されるUBM膜13の最上層を0.1μm以上のAu膜13bで形成し、このUBM膜13上にAuスタッドバンプ14を形成し、フェライト基板2の端子電極5の最上層を0.1μm以上のAu膜5dで形成し、Au膜13bとAuスタッドバンプ14を超音波接合で固着する。
【選択図】 図1
【解決手段】半導体チップ11のAlパッド12上に形成されるUBM膜13の最上層を0.1μm以上のAu膜13bで形成し、このUBM膜13上にAuスタッドバンプ14を形成し、フェライト基板2の端子電極5の最上層を0.1μm以上のAu膜5dで形成し、Au膜13bとAuスタッドバンプ14を超音波接合で固着する。
【選択図】 図1
Description
この発明は、半導体チップなどの能動素子と、薄膜磁気誘導素子などの受動素子を積層して接合して形成される超小型電力変換装置に関する。
FR(Fiberglass Reinforced)−4のグレードのプリント基板上に、スイッチング用パワーMOSFET、制御用IC、チョークコイルおよびコンデンサなど個別部品をそれぞれ平面的に実装したDC−DCコンバータなどのオンボード電源が、最近、携帯機器用電源として多用されている(例えば、非特許文献1など)。
しかし、このオンボード電源は、前記したように、個別部品を平面的に実装するために、実装面積が大きく、単位体積当たりの電源の出力値が減少し、携帯機器のような高密度、小体積および軽量の実装には必ずしも適さない。
そのため、DC−DCコンバータなどの超小型電力変換装置において、半導体チップなどの能動素子や磁気誘導素子(コイル)、コンデンサなどの受動素子などの個別部品を積層する方法が開示されている(例えば、特許文献1など)。
しかし、このオンボード電源は、前記したように、個別部品を平面的に実装するために、実装面積が大きく、単位体積当たりの電源の出力値が減少し、携帯機器のような高密度、小体積および軽量の実装には必ずしも適さない。
そのため、DC−DCコンバータなどの超小型電力変換装置において、半導体チップなどの能動素子や磁気誘導素子(コイル)、コンデンサなどの受動素子などの個別部品を積層する方法が開示されている(例えば、特許文献1など)。
この積層する方法では、フェライト基板にコイルを形成し、このフェライト基板の周囲の表面と裏面に端子電極を形成し、これらの端子電極が接続導体で接続した受動素子である薄膜磁気誘導素子の表面側の端子電極に、能動素子である半導体チップをスタッドバンプで接続し、裏面側の端子電極に受動素子である積層セラミックコンデンサアレイを接続して超小型電力変換装置を構成している。このように、半導体チップである能動素子と、薄膜磁気誘導素子である受動素子を固着するスタッドバンプは、半導体チップに形成したAlパッド上に、Auワイヤを高温で超音波接合し、このAuワイヤを所定の長さに切断して形成される。
鈴木正太郎、「急成長中 オンボード電源」、トランジスタ技術 QC出版社、平成14年2月1日、第39巻、第2号、pp144−148 特開2004−72815号公報(図1)
鈴木正太郎、「急成長中 オンボード電源」、トランジスタ技術 QC出版社、平成14年2月1日、第39巻、第2号、pp144−148
しかし、Alパッド上にAuスタッドバンプを形成し、このAuスタットバンプを介して半導体チップとフェライト基板の表面側の端子電極とを高温で超音波接合すると、AuとAlの合金が形成され、温度サイクルなどのストレスでパープルプレーグ発生して、AlパッドとAuスタッドバンプの間に剥離が生じて、AlパッドとAuスタッドバンプの密着性が著しく低下する。
この発明の目的は、前記の課題を解決して、AlパッドとAuスタットバンプとの密着強度を高くし、耐温度サイクル性を向上させた高信頼性の超小型電力変換装置を提供することにある。
この発明の目的は、前記の課題を解決して、AlパッドとAuスタットバンプとの密着強度を高くし、耐温度サイクル性を向上させた高信頼性の超小型電力変換装置を提供することにある。
前記の目的を達成するために、半導体チップに形成したパッドと、パッド上に形成したUBM膜(アンダーバンプメタル膜)と、該UBM膜上に形成したスタッドパンプと、薄膜磁気誘導素子の磁性絶縁基板の両面に形成された端子電極とを有し、前記スタッドバンプと前記磁性絶縁基板の一方の主面に形成された端子電極とが固着され、前記UBM膜の最上層がAu膜で形成され、前記スタッドバンプがAuで形成される超小型電力変換装置であって、前記UBM膜の最上層のAu膜の膜厚を0.1μm以上とする構成にする。
また、前記半導体チップと前記磁性絶縁基板の間が、アンダーフィル樹脂で充填されているとよい。
また、前記磁性絶縁基板が、フェライト基板であるとよい。
また、前記端子電極の最上層が、0.1μm以上の厚さのAu膜で形成されるとよい。
また、前記半導体チップと前記磁性絶縁基板の間が、アンダーフィル樹脂で充填されているとよい。
また、前記磁性絶縁基板が、フェライト基板であるとよい。
また、前記端子電極の最上層が、0.1μm以上の厚さのAu膜で形成されるとよい。
また、前記UBM膜と前記端子電極の最上層が、共に1μm以上の厚さのAu膜で形成されるとよい。
また、前記端子電極と固着した後の前記スタッドバンプの高さが、10μm以上で、50μm以下であるとよい。
また、前記磁性絶縁基板の他方の主面に形成された端子電極とプリント基板の導電膜とが鉛フリー半田で固着されるとよい。
また、半導体チップと、薄膜磁気誘導素子と、積層セラミックコンデンサアレイと、プリント基板とを有する超小型電力変換装置において、
前記半導体チップにパッドを形成し、該パッド上にUBM膜を形成し、該UBM膜上にスタッドパンプを形成し、前記薄膜磁気誘導素子の磁性絶縁基板の両面に形成された第1端子電極の一方の面と前記スタッドバンプが固着し、前記第1端子電極の他方の面と前記セラミックコンデンサアレイの両面に形成された第2端子電極の一方の面が固着し、該第2端子電極の他方の面と前記プリント基板に形成された導電膜が固着して形成される超小型電力変換装置であって、前記UBM膜の最上層が0.1μm以上の膜厚のAu膜で形成され、前記第1端子電極の両面の最上層が0.1μm以上の膜厚のAu膜で形成され、前記スタッドバンプと前記第1端子電極の一方の面が固着され、前記第1端子電極の他方の面と前記第2端子電極の一方の面とが鉛フリー半田で固着され、前記プリント基板に形成した前記導電膜と前記第2端子電極の他方の面が鉛フリー半田で固着される構成とする。
また、前記端子電極と固着した後の前記スタッドバンプの高さが、10μm以上で、50μm以下であるとよい。
また、前記磁性絶縁基板の他方の主面に形成された端子電極とプリント基板の導電膜とが鉛フリー半田で固着されるとよい。
また、半導体チップと、薄膜磁気誘導素子と、積層セラミックコンデンサアレイと、プリント基板とを有する超小型電力変換装置において、
前記半導体チップにパッドを形成し、該パッド上にUBM膜を形成し、該UBM膜上にスタッドパンプを形成し、前記薄膜磁気誘導素子の磁性絶縁基板の両面に形成された第1端子電極の一方の面と前記スタッドバンプが固着し、前記第1端子電極の他方の面と前記セラミックコンデンサアレイの両面に形成された第2端子電極の一方の面が固着し、該第2端子電極の他方の面と前記プリント基板に形成された導電膜が固着して形成される超小型電力変換装置であって、前記UBM膜の最上層が0.1μm以上の膜厚のAu膜で形成され、前記第1端子電極の両面の最上層が0.1μm以上の膜厚のAu膜で形成され、前記スタッドバンプと前記第1端子電極の一方の面が固着され、前記第1端子電極の他方の面と前記第2端子電極の一方の面とが鉛フリー半田で固着され、前記プリント基板に形成した前記導電膜と前記第2端子電極の他方の面が鉛フリー半田で固着される構成とする。
この発明によれば、半導体チップに形成したAlパッド上にUBM膜(アンダーバンプメタル膜)を形成し、このUBM膜の最上層を0.1μm以上の厚さのAu層とし、その上にAuスタッドバンプを形成することで、UBM膜とAuスタッドバンプとの密着性を強化し、また、フェライト基板に形成した端子電極の最上層を0.1μm以上のAu膜とすることで、端子電極とAuスタッドバンプとの密着性を強化し、耐温度サイクル性を向上させ、高信頼性の超小型電力変換装置とすることができる。
また、フェライト基板に形成した端子電極を2μm以上の厚さのSn系膜とすることで、この端子電極と、プリント基板に形成した導電膜や積層セラミックコンデンサアレイに形成した端子電極(2μm以上の厚さのSn系膜)とを鉛フリー半田で固着することができる。このように、鉛フリー半田とすることで環境汚染を防止することができる。
また、フェライト基板に形成した端子電極を2μm以上の厚さのSn系膜とすることで、この端子電極と、プリント基板に形成した導電膜や積層セラミックコンデンサアレイに形成した端子電極(2μm以上の厚さのSn系膜)とを鉛フリー半田で固着することができる。このように、鉛フリー半田とすることで環境汚染を防止することができる。
発明を実施するための最良の形態を以下の実施例で説明する。
図1は、この発明の第1実施例の超小型電力変換装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図、同図(c)は同図(b)のA部の拡大図、同図(d)は同図(b)のB部の拡大図である。この超小型電力変換装置は半導体チップ11と薄膜磁気誘導素子1とプリント基板21をそれぞれ積層して固着した場合の要部構成図であり、同図(a)の要部平面図では半導体チップ11は点線で示した。
尚、以下の説明において、Alはアルミニウム、Auは金、Siはシリコン、Cuは銅、Niはニッケル、Tiはチタン、Pdはパラジウム、Wはタングステン、Crはクロム、Geはゲルマニウム、Snは錫およびAgは銀を示す。
半導体チップ11は、電源用IC(IC:集積回路)と、チップの外周部に形成されたAlパッド12と、Alパッド12上に形成されたUBM膜13と、UBM膜13上に形成されたAuスタッドバンプ14を有している。Alパッド12はAl膜またはSiやCuを微量に混入したAl膜で形成される。尚、本図のAlパッド12は模式的に表したものであり、実際のAlパッドは、半導体チップ11に形成されたAl膜上を被覆している図示しない保護膜を開口した箇所(Al膜が露出した箇所)である。本図ではこの開口した箇所のAl膜のみをAlパッド12として示した。
尚、以下の説明において、Alはアルミニウム、Auは金、Siはシリコン、Cuは銅、Niはニッケル、Tiはチタン、Pdはパラジウム、Wはタングステン、Crはクロム、Geはゲルマニウム、Snは錫およびAgは銀を示す。
半導体チップ11は、電源用IC(IC:集積回路)と、チップの外周部に形成されたAlパッド12と、Alパッド12上に形成されたUBM膜13と、UBM膜13上に形成されたAuスタッドバンプ14を有している。Alパッド12はAl膜またはSiやCuを微量に混入したAl膜で形成される。尚、本図のAlパッド12は模式的に表したものであり、実際のAlパッドは、半導体チップ11に形成されたAl膜上を被覆している図示しない保護膜を開口した箇所(Al膜が露出した箇所)である。本図ではこの開口した箇所のAl膜のみをAlパッド12として示した。
また、Auスタッドバンプ14の下層膜であるUBM膜13は、Alパッド12上に形成された積層膜であり、Alパッド12側から最上層に向かって、Ni/Au、Ti/Pd/Au、Ti−W/Au、Cr/Ni/Au、Ti/Ni/AuまたはTi/Cu/Auなどの積層膜である。これらの積層膜は、無電解メッキ膜析出法、電解メッキ膜析出法、スパッタ膜積層法または蒸着膜積層法で形成される。本実施例では同図(c)で示すようにTi−W膜13aにAu膜13bを形成したUBM膜13である。
特に、UBM膜13とAuスタッドバンプ14との密着性を強化するために、最上層のAu膜13bを電解メッキ法で形成し、その膜厚を0.1μm以上とする。この膜厚を厚くする程、Auスタッドバンプ14との密着性が強化される。
また、UBM膜13を介在させることで、Alパッド12のAlとAuスタッドバンプ14のAuが合金されることを回避し、温度サイクルなどでパープルプレーグが発生するのを防止することができる。
特に、UBM膜13とAuスタッドバンプ14との密着性を強化するために、最上層のAu膜13bを電解メッキ法で形成し、その膜厚を0.1μm以上とする。この膜厚を厚くする程、Auスタッドバンプ14との密着性が強化される。
また、UBM膜13を介在させることで、Alパッド12のAlとAuスタッドバンプ14のAuが合金されることを回避し、温度サイクルなどでパープルプレーグが発生するのを防止することができる。
薄膜磁気誘導素子1は、磁性絶縁基板であるフェライト基板2と、フェライト基板2に形成した接続導体4を含む薄膜コイル導体3と、半導体チップ11やプリント基板21などの外部部品と接続する端子電極5で構成され、端子電極5はフェライト基板2の外周部の表側(図では上側)と裏側(図では下側)に形成され互いがフェライト基板2に開けた貫通孔に形成された接続導体6で接続されている。薄膜コイル導体3は図1ではフェライト基板2に開けた貫通孔を介してソレノイド状をしているが、図示しないフェライト基板2の表面に形成した貫通孔のない渦巻き状としても構わない。また、図1では、表側と裏側の端子電極5は貫通孔を介して接続導体6で電気的に接続しているが、この接続導体6をフェライト基板2の側面に露出させても構わない。
前記の端子電極5は、シード層(下地層)の0.3μm厚のCr膜5aと0.6μm厚のCu膜5bと3μm厚のNi膜5cの上に最上層である0.1μm以上の膜厚のAu膜5dをそれぞれ積層して形成される。しかし、この最上層のAu膜5dの膜厚は、端子電極5とAuスタットバンプ14との密着性を向上させるためには厚い方が好ましく、1μm以上とするとよい。
前記の端子電極5は、シード層(下地層)の0.3μm厚のCr膜5aと0.6μm厚のCu膜5bと3μm厚のNi膜5cの上に最上層である0.1μm以上の膜厚のAu膜5dをそれぞれ積層して形成される。しかし、この最上層のAu膜5dの膜厚は、端子電極5とAuスタットバンプ14との密着性を向上させるためには厚い方が好ましく、1μm以上とするとよい。
また、この端子電極5は、2μm以上のSn膜もしくは3%Agまたは0.5%Cu入りのSn膜、または微量のSi、Ge入りSn膜などのSn系膜で形成した場合も、Auスタットバンプ14との超音波接合で密着性は良好である。また、前記のCr/Cu/Ni/Auの積層膜と同様にSn系膜の場合でも、端子電極5とプリント基板21のパターン化された導電膜22(Cu膜)とを洗浄フリー(無洗浄タイプフラック)で鉛フリー半田で固着できる。
また、プリント基板21には図示しない超小型電力変換装置を構成するコンデンサなどの受動素子が固着されている。
超小型電力変換装置は、前記のプリント基板21の導電膜22とフェライト基板2の裏側の端子電極5を鉛フリーの半田で、洗浄フリーで固着した後、フェライト基板2の表側に形成された端子電極5と半導体チップ11に形成されたAuスタットバンプ14とを超音波接合で固着して形成される。
また、プリント基板21には図示しない超小型電力変換装置を構成するコンデンサなどの受動素子が固着されている。
超小型電力変換装置は、前記のプリント基板21の導電膜22とフェライト基板2の裏側の端子電極5を鉛フリーの半田で、洗浄フリーで固着した後、フェライト基板2の表側に形成された端子電極5と半導体チップ11に形成されたAuスタットバンプ14とを超音波接合で固着して形成される。
前記の半導体チップ11のAuスタッドバンプ14とフェライト基板2の端子電極5を超音波接合した後、半導体チップ11とフェライト基板2の隙間にはアンダーフィル樹脂16が充填され固化される。このアンダーフィル樹脂16は半導体チップ11とフェライト基板2を密着させる働きが有り、特に、アンダーフィル樹脂16のフィレット(端部が富士山のすそ野のような曲線をしている形状)を良好な状態にすることが密着性を強化する上で重要である。良好なフィレットを確保するために、半導体チップ11の寸法をフェライト基板2の寸法より0.2mm〜0.7mm程度(図中のKの値)小さくし、好ましくは0.5mm程度小さくする。
また、アンダーフィル樹脂16が十分充填できるように、Auスタッドバンプ14の高さは端子電極5とAuスタッドバンプ14とを超音波接合する前で20μm〜100μmとし、好ましくは80μm程度とする。超音波接合後のAuスタッドバンプの高さNは10μm〜50μm程度となり、好ましい高さは40μm程度である。
また、アンダーフィル樹脂16が十分充填できるように、Auスタッドバンプ14の高さは端子電極5とAuスタッドバンプ14とを超音波接合する前で20μm〜100μmとし、好ましくは80μm程度とする。超音波接合後のAuスタッドバンプの高さNは10μm〜50μm程度となり、好ましい高さは40μm程度である。
尚、図中の符号で15は、半導体チップ11に形成された制御用ICなどの配線であり、23はプリント基板に形成された各種個別部品を接続する配線である。
つぎに、図1の超小型電力変換装置の製造方法について具体的に説明する。
図2〜図6は、図1の超小型電力変換装置の製造方法を示す図であり、工程順に示した要部製造工程断面図である。
フェライト基板2の表側と裏側に貫通孔を介して接続導体6で接続する複数の薄膜コイル導体3と複数の端子電極5を同時に形成したものを用意する。この薄膜コイル導体3と端子電極5は、図1(c)に示したように、シード層として0.3μm厚のCr膜5aと0.6μm厚のCu膜5bと3μm厚のNi膜5cを形成し、このシード層上に最上層として0.1μm以上厚のAu膜5dを積層して形成する。
つぎに、図1の超小型電力変換装置の製造方法について具体的に説明する。
図2〜図6は、図1の超小型電力変換装置の製造方法を示す図であり、工程順に示した要部製造工程断面図である。
フェライト基板2の表側と裏側に貫通孔を介して接続導体6で接続する複数の薄膜コイル導体3と複数の端子電極5を同時に形成したものを用意する。この薄膜コイル導体3と端子電極5は、図1(c)に示したように、シード層として0.3μm厚のCr膜5aと0.6μm厚のCu膜5bと3μm厚のNi膜5cを形成し、このシード層上に最上層として0.1μm以上厚のAu膜5dを積層して形成する。
前記のAu膜5dの厚みはAuスタッドバンプと端子電極との固着を強固なものにするためには、厚い程よく1μm以上が望ましい。また、前記したように、端子電極5は2μm以上厚のSnあるいはSnに3%Agまたは0.5%Cu入りの膜またはSnに微量のSi、Geなどが入ったSn系膜を形成してもよい(図2)。尚、図7に図2の要部平面図を示し、同図(a)は表側、同図(b)は裏側である。
制御用ICなどが形成された半導体基板の端部の表面にAlパッド12を形成した半導体チップ11を用意する。Alパッド12はAl膜もしくは微量のSiやCu入りのAl膜で形成する。このAlパッド12上にUBM膜13を形成する。UBM膜13は、前記したように、Alパッド側から最上層に向かって、Ni/Au、Ti/Pd/Au、Ti−W/Au、Cr/Ni/Au、Ti/Ni/AuおよびTi/Cu/Auなどの積層膜(ここでは6種類の積層膜を記したが、図3のC部の拡大図である図8示すように、ここではTi−W膜13aにAu膜13bを積層したUBM膜を使用した)であり、無電解メッキ膜析出法、電解メッキ膜析出法、スパッタ膜積層法または蒸着膜積層法を用いて形成する。
制御用ICなどが形成された半導体基板の端部の表面にAlパッド12を形成した半導体チップ11を用意する。Alパッド12はAl膜もしくは微量のSiやCu入りのAl膜で形成する。このAlパッド12上にUBM膜13を形成する。UBM膜13は、前記したように、Alパッド側から最上層に向かって、Ni/Au、Ti/Pd/Au、Ti−W/Au、Cr/Ni/Au、Ti/Ni/AuおよびTi/Cu/Auなどの積層膜(ここでは6種類の積層膜を記したが、図3のC部の拡大図である図8示すように、ここではTi−W膜13aにAu膜13bを積層したUBM膜を使用した)であり、無電解メッキ膜析出法、電解メッキ膜析出法、スパッタ膜積層法または蒸着膜積層法を用いて形成する。
また、最上層のAu膜13bは電解メッキ膜析出法を用い、UBM膜13とAuスタッドバンプ14aとの密着性を強化するために、その厚さを0.1μm以上に形成する。このUBM膜13を形成した後で、このUBM膜13上にAuスタッドバンプ14aを形成する。Auスタッドバンプ14aは、純度を99.99%か、1%Pd入りの直径25μm〜30μmのAuワイヤを超音波接合でUBM膜13の最上層のAu膜13bと固着した後、20μm〜80μmの高さM(好ましくは50μm程度がよい)にAuワイヤを切断して形成する。(図3)。
つぎに、図3の半導体チップ11の表側と裏側を引っ繰り返し(フリップチップという)て、半導体チップ11のAuスタッドバンプ14aとフェライト基板2の端子電極5を超音波接合する。超音波接合後のAuスタッドバンプ14の高さNは10μm〜50μm(好ましくは40μm程度)である。この超音波接合は、フェライト基板2を図示しないフリップチップボンダーの移動ステージに固定して、半導体チップ11を超音波ヘッダーに吸着して、フェライト基板2を移動させて、半導体チップ11をフェライト基板2の所定の位置に位置を合わせした後、Auスタッドバンプ14と端子電極5を30℃〜200℃に加熱し、1個当たりのAuスタッドバンプ14にかかる加圧力を50g(0.05×9.8N)〜150g(0.15×9.8N)として行う。前記の位置合わせは、後述するように半導体チップ11間の距離Wを(0.4mm+切り代)〜(1.4mm+切り代)の大きさ(好ましくは1.0mm+切り代)になるようにする。続いて、フェライト基板2に全ての半導体チップ11を固着した後、1列おきに一文字に予め50℃〜80℃に加熱してあるフェライト基板2の保持盤上でフェライト基板2にアンダーフィル樹脂16を図示しない微小ノズルから適量に滴下し(図中の16a)、半導体チップ11とフェライト基板2の微小ギャップに注入し、その後で90〜180℃、1時間〜4時間程度、加熱炉中で加熱してアンダーフィル樹脂16を硬化させる。尚、半導体チップ11間を前記した距離W(チップ間隔)とすることで、半導体チップの寸法はフェライト基板を切断した後のフェライト基板の寸法より0.2mm〜0.7mm(好ましくは0.5mm程度:図6のKの値)小さくすることができる。このように半導体チップの寸法をフェライト基板の寸法より小さくすることで、アンダーフィル樹脂16が半導体チップ11とフェライト基板2の隙間に注入し易くなり、フェライト基板11を切断した後のアンダーフィル樹脂16のフィレットを良好に確保できて、半導体チップ11とフェライト基板2の密着強度を高めることができる(図4)。
つぎに、図3の半導体チップ11の表側と裏側を引っ繰り返し(フリップチップという)て、半導体チップ11のAuスタッドバンプ14aとフェライト基板2の端子電極5を超音波接合する。超音波接合後のAuスタッドバンプ14の高さNは10μm〜50μm(好ましくは40μm程度)である。この超音波接合は、フェライト基板2を図示しないフリップチップボンダーの移動ステージに固定して、半導体チップ11を超音波ヘッダーに吸着して、フェライト基板2を移動させて、半導体チップ11をフェライト基板2の所定の位置に位置を合わせした後、Auスタッドバンプ14と端子電極5を30℃〜200℃に加熱し、1個当たりのAuスタッドバンプ14にかかる加圧力を50g(0.05×9.8N)〜150g(0.15×9.8N)として行う。前記の位置合わせは、後述するように半導体チップ11間の距離Wを(0.4mm+切り代)〜(1.4mm+切り代)の大きさ(好ましくは1.0mm+切り代)になるようにする。続いて、フェライト基板2に全ての半導体チップ11を固着した後、1列おきに一文字に予め50℃〜80℃に加熱してあるフェライト基板2の保持盤上でフェライト基板2にアンダーフィル樹脂16を図示しない微小ノズルから適量に滴下し(図中の16a)、半導体チップ11とフェライト基板2の微小ギャップに注入し、その後で90〜180℃、1時間〜4時間程度、加熱炉中で加熱してアンダーフィル樹脂16を硬化させる。尚、半導体チップ11間を前記した距離W(チップ間隔)とすることで、半導体チップの寸法はフェライト基板を切断した後のフェライト基板の寸法より0.2mm〜0.7mm(好ましくは0.5mm程度:図6のKの値)小さくすることができる。このように半導体チップの寸法をフェライト基板の寸法より小さくすることで、アンダーフィル樹脂16が半導体チップ11とフェライト基板2の隙間に注入し易くなり、フェライト基板11を切断した後のアンダーフィル樹脂16のフィレットを良好に確保できて、半導体チップ11とフェライト基板2の密着強度を高めることができる(図4)。
つぎに、フェライト基板2をダイシングソー(切り代は100μm程度)で切断線17に沿って切断して、薄膜コイル導体3と端子電極5が形成されたフェライト基板2(薄膜磁気誘導素子となる)と半導体チップ11が固着した超小型電力変換装置の一部が完成する(図5)。
つぎに、フェライト基板2の裏側の端子電極5と、図示しないコンデンサなどの電子部品が固着したプリント基板21の導電膜22とを洗浄フリー(無洗浄タイプフラックス)で鉛フリー半田で固着して超小型電力変換装置が完成する。尚、フェライト基板2とプリント基板21の隙間にアンダーフィル樹脂を注入した後、150℃、60分加熱してアンダーフィル樹脂を十分硬化させてもよい(図6)。
前記したように、半導体チップ11に形成したAlパッド12上にUBM膜13を形成し、このUBM膜13の最上層を0.1μm以上(好ましくは1μm以上)の厚さのAu膜13bとし、その上にAuスタッドバンプ14を形成することで、UBM膜13とAuスタッドバンプ14との密着性を強化し、また、フェライト基板2に形成した端子電極5の最上層を0.1μm以上(好ましくは1μm以上)のAu膜5dとすることで、端子電極5とAuスタッドバンプ14との密着性を強化し、耐温度サイクル性を向上させ、高信頼性の超小型電力変換装置とすることができる。
つぎに、フェライト基板2の裏側の端子電極5と、図示しないコンデンサなどの電子部品が固着したプリント基板21の導電膜22とを洗浄フリー(無洗浄タイプフラックス)で鉛フリー半田で固着して超小型電力変換装置が完成する。尚、フェライト基板2とプリント基板21の隙間にアンダーフィル樹脂を注入した後、150℃、60分加熱してアンダーフィル樹脂を十分硬化させてもよい(図6)。
前記したように、半導体チップ11に形成したAlパッド12上にUBM膜13を形成し、このUBM膜13の最上層を0.1μm以上(好ましくは1μm以上)の厚さのAu膜13bとし、その上にAuスタッドバンプ14を形成することで、UBM膜13とAuスタッドバンプ14との密着性を強化し、また、フェライト基板2に形成した端子電極5の最上層を0.1μm以上(好ましくは1μm以上)のAu膜5dとすることで、端子電極5とAuスタッドバンプ14との密着性を強化し、耐温度サイクル性を向上させ、高信頼性の超小型電力変換装置とすることができる。
また、フェライト基板2に形成した端子電極5を2μm以上の厚さのSn系膜とすることで、この端子電極5と、プリント基板21に形成した導電膜22を洗浄フリーで鉛フリー半田で固着することができる。このように、洗浄フリーで鉛フリー半田で固着することで環境汚染を防止することができる。
図9は、この発明の第2実施例の超小型電力変換装置の構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のD部拡大図、同図(c)は同図(a)のE部拡大図である。この超小型電力変換装置は半導体チップ11と薄膜磁気誘導素子1と積層セラミックコンデンサアレイ21とプリント基板31をそれぞれ積層して固着した場合の要部構成図である。尚、この超小型電力変換装置の要部平面図は図1(a)と同じである。
図1との違いは、フェライト基板2の裏側に積層セラミックコンデンサアレイ31を固着し、この積層セラミックコンデンサアレイ31の裏側(図では下側)をプリント基板21に固着した点である。
積層セラミックコンデンサアレイ31の表側と裏側に、フェライト基板2に形成した端子電極5と同様の製造方法で端子電極32を形成する。積層セラミックコンデンサアレイ31の表側と裏側の複数の端子電極32は、積層セラミックコンデンサアレイ31の端部のセラミックに開けた貫通孔に形成した接続導体33で接続する。この積層セラミックコンデンサアレイ31の電極は端子電極32と電気的に接続する。また、この端子電極32は積層セラミックコンデンサアレイの側面に露出して形成しても構わない。
図1との違いは、フェライト基板2の裏側に積層セラミックコンデンサアレイ31を固着し、この積層セラミックコンデンサアレイ31の裏側(図では下側)をプリント基板21に固着した点である。
積層セラミックコンデンサアレイ31の表側と裏側に、フェライト基板2に形成した端子電極5と同様の製造方法で端子電極32を形成する。積層セラミックコンデンサアレイ31の表側と裏側の複数の端子電極32は、積層セラミックコンデンサアレイ31の端部のセラミックに開けた貫通孔に形成した接続導体33で接続する。この積層セラミックコンデンサアレイ31の電極は端子電極32と電気的に接続する。また、この端子電極32は積層セラミックコンデンサアレイの側面に露出して形成しても構わない。
半導体チップ11とフェライト基板2を第1実施例と同様にAuスタッドバンプ14を介して固着し、フェライト基板2と積層セラミックコンデンサアレイ31は互いの端子電極5、32を洗浄フリーで鉛フリー半田で固着する。また、積層セラミックコンデンサアレイ31の裏側の端子電極32とプリント基板21の導電膜22を洗浄フリーで鉛フリー半田で固着する。このように、洗浄フリーで鉛フリー半田で固着することで環境汚染を防止することができる。
半導体チップ11とフェライト基板2と積層セラミックコンデンサアレイ32の各隙間にはアンダーフィル樹脂16が充填される。積層セラミックコンデンサアレイ31とプリント基板21との間にアンダーフィル樹脂16を充填しても構わない。
また、半導体チップ11と積層セラミックコンデンサアレー31の寸法をフェライト基板2の寸法よりそれぞれ0.2mm〜0.7mm(好ましくは0.5mm程度)を小さくすることで、アンダーフィル樹脂16を注入し易いようにし、アンダーフィル樹脂16のフィレットを良好にして密着強度を高めることができる。
半導体チップ11とフェライト基板2と積層セラミックコンデンサアレイ32の各隙間にはアンダーフィル樹脂16が充填される。積層セラミックコンデンサアレイ31とプリント基板21との間にアンダーフィル樹脂16を充填しても構わない。
また、半導体チップ11と積層セラミックコンデンサアレー31の寸法をフェライト基板2の寸法よりそれぞれ0.2mm〜0.7mm(好ましくは0.5mm程度)を小さくすることで、アンダーフィル樹脂16を注入し易いようにし、アンダーフィル樹脂16のフィレットを良好にして密着強度を高めることができる。
図10は、端子電極とAuスタッドバンプの接合部の耐温度サイクル性を実験した結果を示す図である。
試料は本発明品を含み4種類で行った。No.1はUBM膜あり、アンダーフィル樹脂あり(本発明品1)、No.2はUBM膜なし、アンダーフィル樹脂あり(従来品)、No.3はUBM膜あり、アンダーフィル膜なし(比較品)である。Alパッドはすべての試料でAl膜が形成され、Auスタッドバンプは半導体チップとフェライト基板を固着した後の高さが40μmであり、UBM膜(Ti−W/Auの積層膜)の最上層は0.1μmのAu膜である。また、端子電極(Cr/Cu/Ni/Auの積層膜)の最上層は1μmのAu膜である。また、No.4は、UBM膜あり、アンダーフィル樹脂あり(本発明品2)で端子電極の最上層が0.1μmである点がNo.1と異なる。
試料は本発明品を含み4種類で行った。No.1はUBM膜あり、アンダーフィル樹脂あり(本発明品1)、No.2はUBM膜なし、アンダーフィル樹脂あり(従来品)、No.3はUBM膜あり、アンダーフィル膜なし(比較品)である。Alパッドはすべての試料でAl膜が形成され、Auスタッドバンプは半導体チップとフェライト基板を固着した後の高さが40μmであり、UBM膜(Ti−W/Auの積層膜)の最上層は0.1μmのAu膜である。また、端子電極(Cr/Cu/Ni/Auの積層膜)の最上層は1μmのAu膜である。また、No.4は、UBM膜あり、アンダーフィル樹脂あり(本発明品2)で端子電極の最上層が0.1μmである点がNo.1と異なる。
温度サイクルは、各試料を恒温槽に入れて、−40℃で30分保持した後、+150℃で30分保持し、その後、再び−40℃で30分保持することを繰り返した。所定のサイクルになった時点で接合部の抵抗値を測定し、初期値の15%増となった場合に不良と判定した。尚、図10の横軸はサイクル数、縦軸は累積不良率である。
本発明品1(No.1)は500サイクルまで不良品が発生しない。また、従来品(No.2)は50サイクルで不良品が発生し、また、比較品(No.3)と本発明品2(No.4)は200サイクルで不良が発生した。前記の温度サイクルの条件は極めて厳しいため、50サイクルの従来品でも十分実用に耐えてきたが、近年、信頼性に対する要求が厳しくなり、耐温度サイクル性に対してはこの厳しい条件で200サイクル以上に耐えることが要求されている。本発明品1、2(No.1、No.4)ともこの厳しい要求を満足しており、特に、本発明品1(No.1)はこの要求に対して2.5倍の耐温度サイクル性が確保できることが分かった。
本発明品1(No.1)は500サイクルまで不良品が発生しない。また、従来品(No.2)は50サイクルで不良品が発生し、また、比較品(No.3)と本発明品2(No.4)は200サイクルで不良が発生した。前記の温度サイクルの条件は極めて厳しいため、50サイクルの従来品でも十分実用に耐えてきたが、近年、信頼性に対する要求が厳しくなり、耐温度サイクル性に対してはこの厳しい条件で200サイクル以上に耐えることが要求されている。本発明品1、2(No.1、No.4)ともこの厳しい要求を満足しており、特に、本発明品1(No.1)はこの要求に対して2.5倍の耐温度サイクル性が確保できることが分かった。
以上の結果から、UBM膜の最上層のAu膜の膜厚を0.1μm以上とし、端子電極の最上層のAu膜の膜厚を0.1μm以上とすることで、実用できる耐温度サイクル性を確保できる。また、端子電極の最上層のAu膜の膜厚を1μm以上とすることで、2.5倍とさらに高い耐温度サイクル性を確保することができる。また、UBM膜のAu膜と端子電極のAu膜の膜厚を厚くする程、耐温度サイクル性はさらに向上する。尚、図示しないがUBM膜をTi−W/Auの積層膜から他の組み合わせの積層膜に代えてもほぼ同様の結果が得られた。
図11は、図1の超小型電力変換装置であるDC−DCコンバータの変換効率を示す図である。
本発明品の超小型電力変換装置では、出力電流が200mAで変換効率が93%の高出力が得られる。これは、特許文献1の超小型電力変換装置と同様の変換効率であるが、従来のオンボード電源に対しては1.5倍の変換効率を有する。
図11は、図1の超小型電力変換装置であるDC−DCコンバータの変換効率を示す図である。
本発明品の超小型電力変換装置では、出力電流が200mAで変換効率が93%の高出力が得られる。これは、特許文献1の超小型電力変換装置と同様の変換効率であるが、従来のオンボード電源に対しては1.5倍の変換効率を有する。
図12は、本発明品である超小型電力変換装置の要部回路図である。これは特許文献1に示された超小型電力変換装置のDC−DCコンバータの回路と同じであるので説明は省略する。
つぎに、従来のオンボード電源の市販品(TO−3PLパッケージと同一サイズの(株)ベルニクス社製の小型DC−DCコンバータ:BSI−miniシリーズの市販品)と本発明品の単位体積当たりの出力を比較した。
市販品のDC−DCコンバータを用いた場合、
出力=10W
外形寸法=2.02cm×2.15cm×0.83cm
単位体積当たりの出力=約2.8W/cm3
一方、本発明品(第1実施例)の半導体チップと薄膜磁気誘導素子を積層したDC−DCコンバータの場合、
出力=1W
外形寸法=0.35cm×0.35×0.1cm
単位体積当たりの出力=約81W/cm3 (コンデンサ抜きの場合)
これに、市販品とほぼ同じサイズのコンデンサを薄膜磁気誘導素子に積層して固着したDC−DCコンバータを考えると、本発明品の場合、
単位体積当たりの出力=約40W/cm3
となる。即ち、約2.8W/cm3 の市販品と比べて、約40W/cm3 の本発明品の単位体積当たりの出力は非常に高くなる。
つぎに、従来のオンボード電源の市販品(TO−3PLパッケージと同一サイズの(株)ベルニクス社製の小型DC−DCコンバータ:BSI−miniシリーズの市販品)と本発明品の単位体積当たりの出力を比較した。
市販品のDC−DCコンバータを用いた場合、
出力=10W
外形寸法=2.02cm×2.15cm×0.83cm
単位体積当たりの出力=約2.8W/cm3
一方、本発明品(第1実施例)の半導体チップと薄膜磁気誘導素子を積層したDC−DCコンバータの場合、
出力=1W
外形寸法=0.35cm×0.35×0.1cm
単位体積当たりの出力=約81W/cm3 (コンデンサ抜きの場合)
これに、市販品とほぼ同じサイズのコンデンサを薄膜磁気誘導素子に積層して固着したDC−DCコンバータを考えると、本発明品の場合、
単位体積当たりの出力=約40W/cm3
となる。即ち、約2.8W/cm3 の市販品と比べて、約40W/cm3 の本発明品の単位体積当たりの出力は非常に高くなる。
また、約1Wクラスの小出力で小型軽量の携帯機器用電源として、本発明品の超小型電力変換装置を用いると、従来のオンボード電源と比べて、電力変換効率が前述したように1.5倍高くなり、スペースファクター(同一出力に対する容積)は従来の1/10程度と非常に小さくなる。しかし、特許文献1の超小型電力変換装置と比べるとほぼ同じである。
1 薄膜磁気誘導素子
2 フェライト基板
3 薄膜コイル導体
4、6、33 接続導体
5、32 端子電極
5a、32a Cr膜
5b、32b Cu膜
5c、32c Ni膜
5d、13b、32c Au膜
11 半導体チップ
12 Alパッド
13 UBM膜
13a Ti−W膜
14 Auスタッドバンプ
15、23 配線
16 アンダーフィル樹脂
21 プリント基板
22 導電膜
24 鉛フリー半田
31 積層セラミックコンデンサアレイ
2 フェライト基板
3 薄膜コイル導体
4、6、33 接続導体
5、32 端子電極
5a、32a Cr膜
5b、32b Cu膜
5c、32c Ni膜
5d、13b、32c Au膜
11 半導体チップ
12 Alパッド
13 UBM膜
13a Ti−W膜
14 Auスタッドバンプ
15、23 配線
16 アンダーフィル樹脂
21 プリント基板
22 導電膜
24 鉛フリー半田
31 積層セラミックコンデンサアレイ
Claims (8)
- 半導体チップに形成したパッドと、パッド上に形成したUBM膜(アンダーバンプメタル膜)と、該UBM膜上に形成したスタッドパンプと、薄膜磁気誘導素子の磁性絶縁基板の両面に形成された端子電極とを有し、前記スタッドバンプと前記磁性絶縁基板の一方の主面に形成された端子電極とが固着され、前記UBM膜の最上層がAu膜で形成され、前記スタッドバンプがAuで形成される超小型電力変換装置であって、
前記UBM膜の最上層のAu膜の膜厚が、0.1μm以上であることを特徴とする超小型電力変換装置。 - 前記半導体チップと前記磁性絶縁基板の間が、アンダーフィル樹脂で充填されていることを特徴とする請求項1に記載の超小型電力変換装置。
- 前記磁性絶縁基板が、フェライト基板であることを特徴とする請求項1または2に記載の超小型電力変換装置。
- 前記端子電極の最上層が、0.1μm以上の厚さのAu膜で形成されることを特徴とする請求項1〜3のいずれか一項に記載の超小型電力変換装置。
- 前記UBM膜と前記端子電極の最上層が、共に1μm以上の厚さのAu膜で形成されることを特徴とする請求項1または4に記載の超小型電力変換装置。
- 前記端子電極と固着した後の前記スタッドバンプの高さが、10μm以上で、50μm以下であることを特徴とする請求項1または2に記載の超小型電力変換装置。
- 前記磁性絶縁基板の他方の主面に形成された端子電極とプリント基板の導電膜とが鉛フリー半田で固着されることを特徴とする請求項1に記載の超小型電力変換装置。
- 半導体チップと、薄膜磁気誘導素子と、積層セラミックコンデンサアレイと、プリント基板とを有する超小型電力変換装置において、
前記半導体チップにパッドを形成し、該パッド上にUBM膜を形成し、該UBM膜上にスタッドパンプを形成し、前記薄膜磁気誘導素子の磁性絶縁基板の両面に形成された第1端子電極の一方の面と前記スタッドバンプが固着し、前記第1端子電極の他方の面と前記セラミックコンデンサアレイの両面に形成された第2端子電極の一方の面が固着し、該第2端子電極の他方の面と前記プリント基板に形成された導電膜が固着して形成される超小型電力変換装置であって、
前記UBM膜の最上層が0.1μm以上の膜厚のAu膜で形成され、前記第1端子電極の両面の最上層が0.1μm以上の膜厚のAu膜で形成され、前記スタッドバンプと前記第1端子電極の一方の面が固着され、前記第1端子電極の他方の面と前記第2端子電極の一方の面とが鉛フリー半田で固着され、前記プリント基板に形成した前記導電膜と前記第2端子電極の他方の面が鉛フリー半田で固着されることを特徴とする超小型電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302374A JP2006114792A (ja) | 2004-10-18 | 2004-10-18 | 超小型電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004302374A JP2006114792A (ja) | 2004-10-18 | 2004-10-18 | 超小型電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114792A true JP2006114792A (ja) | 2006-04-27 |
Family
ID=36383040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004302374A Pending JP2006114792A (ja) | 2004-10-18 | 2004-10-18 | 超小型電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114792A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004612A (ja) * | 2006-06-20 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | 超小型電力変換装置およびその製造方法 |
JP2008051685A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
JP2009016557A (ja) * | 2007-07-04 | 2009-01-22 | Fujikura Ltd | 半導体装置 |
WO2010029668A1 (ja) * | 2008-09-12 | 2010-03-18 | パナソニック株式会社 | 集積回路装置 |
JP2011054585A (ja) * | 2009-08-31 | 2011-03-17 | Murata Mfg Co Ltd | インダクタおよびdc−dcコンバータ |
JPWO2010052839A1 (ja) * | 2008-11-06 | 2012-03-29 | パナソニック株式会社 | 半導体装置 |
JP2014093318A (ja) * | 2012-10-31 | 2014-05-19 | Dowa Electronics Materials Co Ltd | 半導体素子およびその製造方法 |
JP2015050391A (ja) * | 2013-09-03 | 2015-03-16 | パナソニックIpマネジメント株式会社 | 点灯装置、灯具及び車両 |
JP2016076514A (ja) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | 配線板、電子モジュール |
-
2004
- 2004-10-18 JP JP2004302374A patent/JP2006114792A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004612A (ja) * | 2006-06-20 | 2008-01-10 | Fuji Electric Device Technology Co Ltd | 超小型電力変換装置およびその製造方法 |
JP2008051685A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
JP2009016557A (ja) * | 2007-07-04 | 2009-01-22 | Fujikura Ltd | 半導体装置 |
WO2010029668A1 (ja) * | 2008-09-12 | 2010-03-18 | パナソニック株式会社 | 集積回路装置 |
JPWO2010052839A1 (ja) * | 2008-11-06 | 2012-03-29 | パナソニック株式会社 | 半導体装置 |
JP2011054585A (ja) * | 2009-08-31 | 2011-03-17 | Murata Mfg Co Ltd | インダクタおよびdc−dcコンバータ |
JP2014093318A (ja) * | 2012-10-31 | 2014-05-19 | Dowa Electronics Materials Co Ltd | 半導体素子およびその製造方法 |
JP2015050391A (ja) * | 2013-09-03 | 2015-03-16 | パナソニックIpマネジメント株式会社 | 点灯装置、灯具及び車両 |
JP2016076514A (ja) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | 配線板、電子モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107919345B (zh) | 芯片的叠层封装结构及叠层封装方法 | |
US7348212B2 (en) | Interconnects for semiconductor light emitting devices | |
KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
TW200302529A (en) | Flip chip type semiconductor device and method of manufacturing the same | |
TW200303588A (en) | Semiconductor device and its manufacturing method | |
TW200917393A (en) | Semiconductor device and method of providing common voltage bus and wire bondable redistribution | |
JP4245754B2 (ja) | 半導体装置 | |
US20090243389A1 (en) | Multiple output magnetic induction unit and a multiple output micro power converter having the same | |
JP2007537588A (ja) | 組込方法及びこの方法により製造されたアセンブリ | |
JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
US20090051016A1 (en) | Electronic component with buffer layer | |
JP2006114792A (ja) | 超小型電力変換装置 | |
US20080158842A1 (en) | Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate | |
WO2004102663A1 (ja) | 半導体チップ実装体およびその製造方法 | |
JP2004273401A (ja) | 電極接続部材、それを用いた回路モジュールおよびその製造方法 | |
JP3297177B2 (ja) | 半導体装置の製造方法 | |
TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch | |
TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
JP2021027122A (ja) | 半導体装置 | |
JP2006210369A (ja) | 半導体装置およびその製造方法 | |
JPS63168028A (ja) | 微細接続構造 | |
US8304870B2 (en) | Electronic device, relay member, and mounting substrate, and method for manufacturing the electronic device | |
JP2012049338A (ja) | ヒータ配線付き半導体チップ | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
Smith et al. | Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20060703 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060704 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |