JP2007516654A - ２段階変換利得イメージャ - Google Patents

２段階変換利得イメージャ Download PDF

Info

Publication number
JP2007516654A
JP2007516654A JP2006533670A JP2006533670A JP2007516654A JP 2007516654 A JP2007516654 A JP 2007516654A JP 2006533670 A JP2006533670 A JP 2006533670A JP 2006533670 A JP2006533670 A JP 2006533670A JP 2007516654 A JP2007516654 A JP 2007516654A
Authority
JP
Japan
Prior art keywords
diffusion region
conversion gain
transistor
imager
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006533670A
Other languages
English (en)
Other versions
JP4372789B2 (ja
Inventor
ハワード、イー．ローズ
ホン、スンクウォン、クリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2007516654A publication Critical patent/JP2007516654A/ja
Application granted granted Critical
Publication of JP4372789B2 publication Critical patent/JP4372789B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Abstract

２段階変換利得浮遊拡散領域を備えたイメージャ。２段階変換利得領域は、（１）優れた低照度特性を達成するための大きな変換利得および感度、および、（２）大きなダイナミックレンジを達成するための大きなフルウェルキャパシティーおよび変換利得をもたらす。２段階変換利得素子は、それぞれの浮遊拡散ノードとそれぞれのキャパシタとの間に結合される。２段階変換利得素子は、浮遊拡散ノードの変換利得を第１の変換利得から第２の変換利得に切り替えるために、キャパシタのキャパシタンスを結合する。イメージャは、ＣＭＯＳ型イメージャまたはＣＣＤ型イメージャであってもよい。

Description

本発明は、全般的に撮像デバイスに関し、より詳細には、２段階変換利得撮像デバイスに関する。
電荷結合素子（ＣＣＤ）イメージャおよび相補型金属酸化膜半導体（ＣＭＯＳ）イメージャを含む撮像デバイスは、フォト画像形成装置において広く使用されている。
ＣＭＯＳイメージャ回路は、画素セルからなる焦点面アレイを含む。セルのそれぞれは、アレイの基板部分において光で生成された電荷（光生成電荷）を生成および蓄積するために、例えば、フォトゲート、光導電体、または、フォトダイオードのような光変換デバイスまたはフォトセンサを含む。読み出し回路が、それぞれの画素セルに接続され、少なくとも１つの出力トランジスタを含み、その出力トランジスタは、ドープト拡散領域から光生成電荷を受け取り、かつ、画素アクセストランジスタを介して読み出される出力信号を生成する。
１つの典型的なＣＭＯＳイメージャ画素回路である３トランジスタ（３Ｔ）画素は、光生成電荷を拡散領域に供給するためのフォトセンサ、拡散領域をリセットするためのリセットトランジスタ、拡散領域に接続されたゲートを有する出力信号を生成するためのソースフォロワトランジスタ、および、ソースフォロワトランジスタを画素アレイの列ラインに選択的に接続するための行選択トランジスタを含む。別の典型的なＣＭＯＳイメージャ画素は、４トランジスタ（４Ｔ）構成を採用し、その構成は、３Ｔ構成に類似するものであるが、フォトセンサから拡散領域への電荷をゲートするための転送トランジスタおよび出力するためのソースフォロワトランジスタを使用する。
例として役に立つＣＭＯＳ撮像回路、それらの処理ステップ、および、撮像回路の様々なＣＭＯＳ素子の機能に関する詳細な説明が、例えば、Ｒｈｏｄｅｓによる米国特許第６，１４０，６３０号、Ｒｈｏｄｅｓによる米国特許第６，３７６，８６８号、Ｒｈｏｄｅｓらによる米国特許第６，３１０，３６６号、Ｒｈｏｄｅｓによる米国特許第６，３２６，６５２号、Ｒｈｏｄｅｓによる米国特許第６，２０４，５２４号、および、Ｒｈｏｄｅｓによる米国特許第６，３３３，２０５号に記載されている。これによって、上述したそれぞれの明細書は、その全体が、参照してここに組み込まれる。
２つの一般的な種類のイメージャが、存在する。第１の種類は、低キャパシタンスフォトセンサと低キャパシタンス浮遊拡散領域とを組み合わせたものである。この組み合わせは、大きな変換利得と優れた低照度感度とを備えたイメージャをもたらすが、貧弱なダイナミックレンジおよび小さなフルウェルキャパシティももたらす。第２の種類のイメージャは、大きなフルウェルキャパシティおよびダイナミックレンジを達成するために、大きな電荷容量のフォトセンサと大きな電荷容量の浮遊拡散領域とを組み合わせたものである。しかしながら、このイメージャは、小さな変換利得および貧弱な低照度感度を有する。
このように、優れた低照度感度および大きなダイナミックレンジの両方を備えたイメージャが必要とされかつ要望されている。
本発明は、改善された低照度性能および大きなダイナミックレンジを備えたイメージャを提供する。
上述のおよびその他の特徴および利点は、２段階変換利得浮遊拡散領域（dual conversion gain floating diffusion regions）を備えたイメージャを提供することによって、本発明の様々な実施形態において達成される。２段階変換利得領域は、（１）優れた低照度性能を達成するための大きな変換利得および感度、および、（２）大きなダイナミックレンジを達成するための大きなフルウェルキャパシティおよび変換利得をもたらす。２段階変換利得素子が、それぞれの浮遊拡散ノードとそれぞれのキャパシタとの間に結合される。２段階変換利得素子は、ＦＤノードの変換利得を第１の変換利得から第２の変換利得に切り替えるために、キャパシタを容量的に切り替える。イメージャは、ＣＭＯＳ型イメージャまたはＣＣＤ型イメージャであってもよい。
本発明の上述のおよびその他の利点および特徴が、添付の図面を参照して以下に説明される例としての実施形態の詳細な説明からより明白なものとなる。
以下の詳細な説明においては、本明細書の一部である添付図面が、参照され、それらの図面においては、本発明が実施されてもよい様々な実施形態が、例として示される。これらの実施形態は、この分野の当業者が本発明を実施しかつ使用することができるほど十分に詳細に説明される。その他の実施形態が使用されてもよいこと、また、本発明の精神および範囲を逸脱せずに、使用される材料の変更だけでなく、構造的、論理的、および、電気的な変更がなされてもよいことを理解すべきである。さらに、いくつかの処理ステップが、説明され、処理ステップの特定の順序が開示されるが、ステップの順序は、ここに説明されるものに限定されるものではなく、ある種の順序で発生しなければならないステップまたは動作を除けば、この分野において公知なように変更されてもよい。
「ウェーハ」および「基板」という用語は、お互いに置換することのできるものであり、かつ、シリコン、シリコンオンインシュレータ（ＳＯＩ）またはシリコンオンサファイア（ＳＯＳ）、ドープト半導体およびアンドープト半導体、ベース半導体ファンデーションによって支持されたシリコンのエピタキシャル層、および、その他の半導体構造を含むと理解されるべきである。さらに、「ウェーハ」または「基板」が、以下の説明において参照される場合、ベース半導体構造またはファンデーションの中かまたはその上に領域、接合、または、材料層を形成するために、先行する処理ステップが使用されていてもよい。さらに、半導体は、シリコンに基づいたものでなくてもよいが、シリコンゲルマニウム、ゲルマニウム、ガリウムヒ素、または、その他の知られている半導体材料であってもよい。
「画素」という用語は、光変換デバイスまたはフォトセンサ、および、光変換デバイスによって感知された電磁波による電気的な信号を処理するためのトランジスタを含む光素子単位セルを意味するものである。ここで論議される画素は、ただ単に例のために、４トランジスタ（４Ｔ）画素回路に発明性のある変更を施したものとして説明および記述される。本発明は、４トランジスタ（４Ｔ）画素に限定されるのではなく、４トランジスタよりも少ない（例えば、３Ｔ）かまたは多い（例えば、５Ｔ）トランジスタを有するその他の画素構成とともに使用されてもよいことを理解すべきである。本発明は、ここでは、１つの画素の構造および製造に関して説明されるが、これは、イメージャデバイスのアレイにおける複数の画素を代表するものであることを理解すべきである。さらに、本発明は、以下に、ＣＭＯＳイメージャに関して説明されるが、本発明は、画素を有するどのような固体撮像デバイスにも適用できる。したがって、以下の詳細な説明は、限定するものと解釈すべきではなく、本発明の範囲は、添付の特許請求の範囲によってのみ規定される。
ここで、図面を参照すると、類似する符号は、類似する構成要素を示し、図１ａは、本発明によるＣＭＯＳイメージャ画素１０ａの例示的実施形態を示す。ほとんどの４Ｔ画素と同様に、画素１０ａは、フォトセンサ１２、浮遊拡散ノード２２（ＦＤ）、転送トランジスタ１４または転送ゲート（ＴＧＴ）、リセットトランジスタ１６、ソースフォロワトランジスタ１８、および、行選択トランジスタ２０を含む。しかしながら、図示される実施形態においては、画素１０ａは、さらに、トランジスタ３０（ＤＣＧＴ）として構成された２段階変換利得素子および画素内キャパシタ３２（ＣＡＰ）を含む。したがって、画素１０ａは、新しい５Ｔ画素として構成され、それの動作が、以下により詳細に説明される。次第に明らかとなるように、２段階変換利得トランジスタ３０およびキャパシタ３２は、浮遊拡散ノード２２のための変換利得変更回路を形成する。
フォトセンサ１２は、大きな電荷容量のフォトセンサである。大きな電荷容量のフォトセンサ１２は、大きなＰＩＮ電圧Ｖｐｉｎを備えたフォトダイオード、キャパシタに接続されたフォトダイオード、フォトゲート、または、大きな電荷容量を備えた類似する任意の感光性デバイスでよい。図示される実施形態においては、大きな電荷容量のフォトセンサ１２は、大きなＶｐｉｎ（例えば、２．３ボルト）を備えたフォトダイオード（ＰＤ）である。しかしながら、上述したいずれかのフォトセンサが本発明を実施するために使用され得ることを理解すべきである。フォトセンサ１２は、転送トランジスタ１４を介して浮遊拡散ノード２２に結合される。浮遊拡散ノード２２は、小さなキャパシタンスを有することが望ましく、それによって、それは、２０μＶ／ｅ〜１５０μＶ／ｅ、あるいは、好ましくは、３０μＶ／ｅ〜７０μＶ／ｅである大きな変換利得を有する。
大きな電荷容量のフォトセンサ１２と小さなキャパシタンスの浮遊拡散ノード２２との組み合わせは、新規なアプローチであり、以下で明らかとなるように、大きなダイナミックレンジを画素１０ａに提供する。小さなキャパシタンスの浮遊拡散ノード２２は、大きな電荷容量のフォトセンサ１２からのすべての収集電子を受け取るのに十分な電荷取扱い容量を有していないので、従来、この組み合わせは敬遠されていた。また、従来、この組み合わせは、明るい光に暴露された場合に、電荷共有問題および遅延問題（charge sharing and lag）を発生させ、その電荷共有問題および遅延問題によって発生する画像劣化の理由から、画素を設計するときには典型的に回避されるべきものである。しかしながら、以下で説明するように、大きな電荷容量フォトセンサ１２および小さなキャパシタンスの浮遊拡散ノード２２の使用は、２段階変換利得トランジスタ３０およびキャパシタ３２とともに使用されるとき、欠くことのできない利点を提供する。
２段階変換利得トランジスタ３０は、浮遊拡散ノード２２に接続されたソース端子および画素内キャパシタ３２の第１の側に接続されたドレインを有する。２段階変換利得トランジスタ３０のゲートは、２段階変換利得制御信号ＤＣＧに接続されている。キャパシタの第２の側は、アレイ画素供給電圧Ｖａａ−ｐｉｘに接続される。その明細書の全体がここに組み込まれるＲｈｏｄｅｓによる米国特許第６，４２９，４７０号は、画素内キャパシタ３２として使用されてもよい好適な蓄積キャパシタを開示している。キャパシタ３２のキャパシタンスはＱＰＤ≦ＱＣＡＰ＋ＱＦＤとなるように設定されることが望ましく、ここで、ＱＰＤは、フォトセンサ１２の電荷取扱い容量であり、ＱＣＡＰは、キャパシタ３２の電荷取扱い容量であり、ＱＦＤは、浮遊拡散ノード２２の電荷取扱い容量である。２段階変換利得信号（ＤＣＧ）は、画像プロセッサまたは画素の動作を制御しているその他の制御回路によって生成される。このプロセッサまたは制御回路は、処理される光量を決定するために、並びに、信号を（以下で説明するように）適宜に生成するために、さらなるフォトセンサまたは非撮像画素を使用してもよい。
画像プロセッサ（または、その他の制御回路）が２段階変換利得制御信号ＤＣＧを印加して２段階変換利得トランジスタ３０をターンオンさせたとき、キャパシタ３２のキャパシタンスは、画素１０ａに切り替わり、浮遊拡散ノード２２に結合される。以下で明らかとなるように、ＤＣＧ信号は、用途および／またはユーザの選択に依存して、様々な時間に生成されてもよい。キャパシタ３２が、浮遊拡散ノード２２に結合されると、浮遊拡散ノード２２の変換利得は、約２０〜１５０μＶ／ｅから約２〜２０μＶ／ｅにまで減少する。したがって、２段階変換利得信号ＤＣＧが、２段階変換利得トランジスタ３０をターンオンしたとき、浮遊拡散ノード２２は、第２の変換利得を有する。したがって、２段階変換利得トランジスタ３０およびキャパシタ３２は、浮遊拡散ノード２２のための変換利得変更回路を形成する。
図１ｂ〜図１ｄは、本発明の例として役に立つ別の実施形態を示す。図１ｂは、キャパシタ３２が２段階変換利得トランジスタ３０と（アレイ画素供給電圧Ｖａａ−ｐｉｘではなく）グランドとの間に結合された画素１０ｂを示す。図１ｃは、キャパシタ３２と２段階変換利得トランジスタ３０との配置が（図１ａおよび図１ｂの画素１０ａおよび１０ｂにおけるそれらの位置と比較して）交換された画素１０ｃを示す。図１ｄは、キャパシタ３２と２段階変換利得トランジスタ３０との配置が（図１ａおよび図１ｂの画素１０ａおよび１０ｂにおけるそれらの位置と比較して）交換された別の例示的な画素１０ｄを示し、２段階変換利得トランジスタ３０が（アレイ画素供給電圧Ｖａａ−ｐｉｘの代わりに）グランドに結合されるという変更がなされている。
画素１０ａ、１０ｂ、１０ｃ、１０ｄの残りの部分の回路は、以下のように接続される。リセットトランジスタ１６は、浮遊拡散ノード２２とアレイ画素供給電圧Ｖａａ−ｐｉｘ（例えば、３．３ボルト）との間に接続される。リセット制御信号ＲＥＳＥＴは、リセットトランジスタ１６を動作状態にするために使用され、そのリセットトランジスタ１６は、当業者に知られているように、フォトセンサ１２および浮遊拡散ノード２２をリセットする。分かりやすくするために、Ｖａａ−ｐｉｘ＋Ｖｔ−ｒｅｓｅｔである「オン」電圧によってリセットトランジスタ１６を活性状態にする。ここで、Ｖｔ−ｒｅｓｅｔは、リセットトランジスタ１６のトランジスタしきい値電圧であり、代表的には、０．７ボルトである。リセットトランジスタ１６のこの「オーバードライブ」は、浮遊拡散ノード２２をアレイ画素供給電圧Ｖａａ−ｐｉｘにリセットすることを可能にする。これは、有利なことではあるが、本発明を実施するための必須要件ではない。ソースフォロワトランジスタ１８は、浮遊拡散ノード２２に接続されたゲートを有し、かつ、アレイ画素供給電圧Ｖａａ−ｐｉｘと行選択トランジスタ２０との間に接続される。ソースフォロワトランジスタ１８は、浮遊拡散ノード２２における蓄積電荷を電気的な出力電圧信号Ｖｏｕｔに変換する。行選択トランジスタ２０は、ソースフォロワトランジスタ１８および出力電圧信号Ｖｏｕｔを画素アレイの列ラインに選択的に接続するための行選択信号ＲＳによって制御可能である。
ここで、低照度露光下における画素１０ａ（図１ａ）の動作の例が、図１ａ、図２ａ〜図２ｄ、および、図３を参照して説明される。図２ａ〜図２ｄは、第１の光条件下での画素１０ａの動作中における電荷の転送を表現する電位図である。図３は、画素１０ａの動作のタイムチャートである。
まず最初に、適切な行選択信号ＲＳを立ち上げると同時に、画素１０ａのある行が選択される。起動された行の浮遊拡散ノード２２（ＦＤ）およびキャパシタ３２（ＣＡＰ）は、リセットトランジスタ１６および２段階変換利得トランジスタ３０の両方にパルスを送出することによってリセットされる。そして、リセットトランジスタ１６および２段階変換利得トランジスタ３０がターンオンされ、図２ａに示される電位図が達成される。図示される浮遊拡散ノード（ＦＤ）は、Ｖａａ−ｐｉｘである電圧にリセットされる。第１のサンプル＆ホールド信号ＳＨＲが、生成され、それによって、イメージャの列ラインに接続されたサンプル＆ホールド回路は、リセットされた画素１０ａに接続されたソースフォロワトランジスタ１８の出力におけるあらゆる信号を入力し、サンプリングし、かつ、保持する。
リセットされた後、画素１０ａは、処理される画像から入射する光に暴露される。図２ｂの電位図は、低照度露光によって発生したＰＤ領域における蓄積電荷を示す。低照度露光の場合、フォトダイオード電荷容量ウェルは、光生成電子をほんのわずかに取り込むだけである。転送ゲート制御信号ＴＧが、転送トランジスタ１４（ＴＧＴ）をターンオンさせ、そのことは、図２ｃに示されるように、ＰＤに蓄積された電荷をＦＤノードに転送させる。この時点において、２段階変換利得トランジスタ３０は、オフのままであるので、浮遊拡散ノード２２（ＦＤ）は、小さなキャパシタンスおよび大きな変換利得を有する。すべての電荷が、ＰＤからＦＤへ転送され、電荷共有は存在しない。なぜなら、露光量は少なく、かつ、Ｖａａ−ｐｉｘ＞Ｖｐｉｎであるからである。さらなるサンプル＆ホールド信号ＳＨＳ１が生成され、それによって、イメージャの列ラインのためのサンプル＆ホールド回路は、（トランジスタ１８を介して）転送電荷に対応する信号を入力し、サンプリングし、かつ、保持する。そして、相関二重サンプリング（correlated double sampling）は、サンプリングされた露光信号（ＳＨＳ１）をサンプリングされたリセット信号（ＳＨＲ）から減算するために使用され、それにより画素１０ａを露光した結果としての画素信号出力値変化量を決定してもよい。
ＳＨＳ１信号が読み出された後、かつ、転送ゲート制御信号ＴＧが転送トランジスタ１４（ＴＧＴ）をオン状態に維持しているとき、２段階変換利得信号ＤＣＧが生成され、その２段階変換利得信号ＤＣＧは、図２ｄの電位図によって示されるように、２段階変換利得トランジスタ３０（ＤＣＧＴ）を活性状態にし、かつ、キャパシタ３２（ＣＡＰ）のキャパシタンスに切り替える。浮遊拡散ノード２２（ＦＤ）におけるきわめて小さな信号が、キャパシタ３２（ＣＡＰ）の追加されたキャパシタンスによってもたらされる。さらなるサンプル＆ホールド信号ＳＨＳ２が生成され、それによって、イメージャの列ラインに対するサンプル＆ホールド回路は、（トランジスタ１８を介して）この低照度電荷に対応する信号を入力し、サンプリングし、かつ、保持し、それとともにこのとき、２段階変換利得トランジスタ３０が「ターンオン」される。そして、相関二重サンプリングは、サンプリングされた露光信号（ＳＨＳ２）をサンプリングされたリセット信号（ＳＨＲ）から減算し、画素１０ａを露光した結果としての画素信号出力値変化量を決定するために使用されてもよい。画像プロセッサは、用途に応じて、この画素出力信号変化量、以前に計算された出力信号変化量、または、２つの信号を組み合わせたものを使用してもよい。このようにして、２段階変換利得画素センサが実現される。光信号は、まず最初に、高変換利得浮遊拡散ノード（ＦＤ）によってＳＨＳ１−ＳＨＲとして感知され、そして、低変換利得浮遊拡散ノード（ＦＤ）によってＳＨＳ２−ＳＨＲとして再度サンプリングされる。
ここで、明るい光すなわち高照度露光下における画素１０ａの動作の例が、図１ａ、図３、および、図４ａ〜図４ｃを参照して説明される。まず最初に、画素１０ａはリセットされ、図２ａを参照して上述したように、リセット状態に対応する信号が得られる。リセットされた後、画素１０ａは、処理される画像から入射する光に露出される。図４ａの電位図は、高照度露光によって発生した電荷飽和ＰＤを示す。ＰＤ電荷容量ウェルは、露光によって生成された電子によって完全に満たされる。転送ゲート制御信号ＴＧは、転送トランジスタ１４（ＴＧＴ）をターンオンさせ、このことは、図４ｂに示されるように、ＰＤと浮遊拡散ノード（ＦＤ）との間における電荷共有を発生させる。浮遊拡散ノード２２（ＦＤ）の電荷取扱い容量は、フォトセンサ１２の電荷取扱い容量よりも小さいので、電荷共有が発生する。サンプル＆ホールド信号ＳＨＳ１が生成され、それによって、イメージャの列ラインに接続されたサンプル＆ホールド回路は、（トランジスタ１８を介して）飽和共有電荷に対応する信号を入力し、サンプリングし、かつ、保持する。そして、相関二重サンプリングが、サンプリングされた露光信号（ＳＨＳ１）をサンプリングされたリセット信号（ＳＨＲ）から減算し、画素１０ａを露光した結果としての画素信号出力値変化量を決定するために使用されてもよい。
信号が、読み出された後、かつ、転送ゲート制御信号ＴＧが転送トランジスタ１４（ＴＧＴ）をオン状態に維持しているとき、２段階変換利得信号ＤＣＧが生成され、その２段階変換利得信号ＤＣＧは、２段階変換利得トランジスタ３０（ＤＣＧＴ）を活性状態にし、キャパシタ３２（ＣＡＰ）の電荷取扱い容量に切り替える。この時点において、ＰＤの電荷取扱い容量は、浮遊拡散ノード２２（ＦＤ）とキャパシタ３２との組み合わせの電荷取扱い容量よりも小さい。これは、この時点において、電荷を浮遊拡散ノード２２へ完全に転送できることを意味し、その浮遊拡散ノード２２は、この時点においては、図４ｃに示されるように、追加されたキャパシタンスであるので、低変換利得ノードである。これは、サンプル＆ホールド信号ＳＨＳ２が生成されたときに、高フルウェル信号のサンプリングを可能にする。そして、相関二重サンプリングは、画素信号出力値変化量を決定するために使用されてもよい。
高照度露光下における電荷共有問題およびその結果としてもたらされる遅延問題を回避するために、キャパシタ３２（ＣＡＰ）は、慎重に選択されなければならない。ＰＩＮフォトダイオードの電荷取扱い容量を、
Figure 2007516654
 であると定義する。浮遊拡散ノード２２（ＦＤ）の電荷取扱い容量は、
Figure 2007516654
 である。キャパシタ３２（ＣＡＰ）の電荷取扱い容量は、
ＱＣＡＰ＝ＣＣＡＰ［Ｖａａ−ｐｉｘ−Ｖｐｉｎ］
である。キャパシタ３２のキャパシタンスＣＣＡＰが、ＱＰＤ＜ＱＦＤ＋ＱＣＡＰとなるように選択される限り、ＳＨＳ２が測定されるとき、高照度露光下においては、電荷共有は存在せず、その結果としての画像遅延問題も存在しない。ある種のタイミングを適用している場合において、画素内キャパシタ３２（ＣＡＰ）のキャパシタンスＣＣＡＰを適切に設定することは有益なことではあるが、これは、本発明を実施するための要件ではない。
図５ａは、図１ａに示される画素１０ａの動作中における画素信号対露光量を示すグラフである。直線５０は、２段階変換利得トランジスタ３０がオフのときに浮遊拡散ノード２２に蓄積される電荷に対応する信号を示す。すなわち、浮遊拡散ノード２２が小さなキャパシタンスおよび大きな変換利得を有するとき、直線５０は、あるしきい値に到達すると、出力信号Ｖｏｕｔが飽和することを反映しており、図示される例においてそのしきい値は、およそ、Ｖｔｈｒｅｓｈｏｌｄ＝Ｖａａ−ｐｉｘ−Ｖｐｉｎ＝３．３ボルト−２．３ボルト＝１．０ボルトである。これは、５０μＶ／ｅの大きな変換利得を有する図示される例に対応する約２０Ｋｅの電荷に対応する信号（ＳＨＳ１−ＳＨＲ）である。このとき、信号対雑音比（Ｓ／Ｎ）は、約１４０ｄｂであり、これは、許容できる比である。直線６０は、２段階変換利得トランジスタ３０がオンであるときに浮遊拡散ノード２２に蓄積される電荷に対応する信号を示す。すなわち、浮遊拡散ノード２２が、大きなキャパシタンスおよび小さな変換利得を有するとき、直線６０は、２０Ｋｅのしきい値において出力信号Ｖｏｕｔは飽和しないことを反映している。小さな変換利得が、５μＶ／ｅに設定された場合、出力（ＳＨＳ２−ＳＨＲ）は、２００Ｋｅが収集されるまで飽和しない。このとき、Ｓ／Ｎは、４４７まで増加するであろう。読出しノイズが、例えば、５ｅであれば、達成されるダイナミックレンジは、１００ｄｂである。図５ｂは、浮遊拡散ノード２２が最初に大きな変換利得を有するときにその結果として得られる調節された画素信号７０を示すグラフであり、その大きな変換利得は、（図１〜図４を参照して上述したように）続いて小さな変換利得に切り替えられる。光ダイナミックレンジは、１０倍改善された。ここで、それは、飽和（ＳＨＳ２−ＳＨＲ）出力信号を達成するために、１０倍も多い光量子を得る。図５ｂは、２段階変換利得トランジスタがターンオンされたときに出力信号の下降を示しているが、信号対雑音比（Ｓ／Ｎ）によって測定される特性は劣化しない。本発明の動作およびタイミングの例としての説明においては、３つのサンプル＆ホールドキャパシタが、３つの信号ＳＨＲ、ＳＨＳ１、および、ＳＨＳ２を記憶するために必要とされる。
図６は、図１ａに示される５トランジスタ（５Ｔ）画素１０ａの例示的レイアウトの平面図を示す。上述したように、キャパシタ３２は、好ましくは、米国特許第６，４２９，４７０号に基づいて構成され得る画素内キャパシタである。本発明の画素１０ａは転送トランジスタ１４を必要としないことを理解すべきである。すなわち、本発明の別の実施形態においては、フォトセンサ１２および浮遊拡散ノード２２は、介在トランジスタを備えることなく接続されてもよい。２段階変換利得トランジスタ３０および画素内キャパシタ３２は、図１〜図５を参照して上述したものと同じ方式で制御され、同じ機能を実行し、そして、同じ方式で浮遊拡散ノード２２の変換利得を変更する。したがって、本発明は、転送ゲートまたは転送トランジスタを含む画素に限定されない。
本発明の様々な実施形態のための他の動作モードは、画素レベルにおけるユーザ調整可能利得を設定することである。すなわち、２段階変換利得トランジスタ３０は、（光条件によって保証されるように）画像を得るためにターンオンまたはターンオフされてもよい。２段階変換利得トランジスタ３０がオフであれば、ＦＤノードの変換利得は、約５０μＶ／ｅである。２段階変換利得トランジスタ３０がオンであれば、ＦＤの変換利得は約５μＶ／ｅである。この動作モードにおいては、２つの電圧レベルだけが、サンプル＆ホールド回路に記憶される。すなわち、（１）リセット動作に対応する電圧レベル、および、（２）フォトセンサから浮遊拡散ノード２２へ送出される電荷に対応する電圧レベルである。
図７〜図８は、本発明の別の例示的な実施形態に基づいて構成されたＣＭＯＳイメージャ画素１１０を示す。画素１１０は、本質的には、図１ａに示される画素１０ａと同じである。しかしながら、図示される実施形態の画素１１０は、従来のポリシリコン画素内キャパシタ１３２および従来の何らかのフォトセンサ１１２を使用する。図７〜図８は、５トランジスタ（５Ｔ）画素構造を示すが、転送トランジスタ１４は本発明を実施するのに必要とされないことを理解すべきである。
図９ａおよび図９ｂは、低照度条件下において図７に示される画素１１０の動作中における電荷の転送を表現する電位図である。画素１１０は、あらかじめリセットされており、かつ、画像信号を受信している。フォトセンサが、弱い光に暴露されると、図９ａに示されるように、電荷がＰＤに蓄積する。転送ゲート制御信号ＴＧが転送トランジスタ１４（ＴＧＴ）をターンオンさせ、それにより、図９ｂに示されるように、ＰＤに蓄積された電荷を浮遊拡散ノード２２（ＦＤ）に転送する。この時点において、浮遊拡散ノード２２（ＦＤ）は、小さなキャパシタンスおよび大きな変換利得を有する。露光量は少ないので、電荷共有は存在しない。イメージャの列ラインに接続されたサンプル＆ホールド回路は、（トランジスタ１８を介して）浮遊拡散ノード２２に蓄積された電荷に対応する信号を入力し、サンプリングし、そして、保持する。そして、相関二重サンプリングは、画素信号出力値を決定するために使用されてもよい。
本発明の上述の実施形態の場合と同様に、フォトセンサが弱い光信号を受信しているときには、大きな変換利得が望ましい。これは、低キャパシタンス浮遊拡散ノード２２だけを使用することによって達成される（すなわち、２段階変換利得トランジスタ３０は、ターンオンされない）。
図１０ａおよび図１０ｂは、高照度条件下において図７に示される画素１１０の動作中における電荷の転送を表現する電位図である。画素１１０は、あらかじめリセットされており、かつ、画像信号を受信している。フォトセンサが、明るい光に暴露されると、電荷がＰＤに蓄積する（図１０ａ）。図１０ａの電位図は、ＰＤに蓄積され高照度露光によって発生した大量の電荷を示す。転送ゲート制御信号ＴＧが転送トランジスタ１４をターンオンさせ、２段階変換利得信号ＤＣＧは、キャパシタ１３２（ＣＡＰ）のキャパシタンスに切り替えるために、２段階変換利得トランジスタ３０（ＤＣＧＴ）を活性状態にする。２段階変換利得信号（ＤＣＧ）は、画像プロセッサまたは画素の動作を制御しているその他の制御回路によって生成される。転送ゲート制御信号ＴＧおよび２段階変換利得信号ＤＣＧは、同時にまたはほぼ同時に生成されてもよい。この時点において、ＰＤの電荷取扱い容量は、浮遊拡散ノード２２およびキャパシタ１３２を組み合わせた電荷取扱い容量よりも小さい。これは、この時点において、電荷を浮遊拡散ノード２２へ完全に転送できることを意味し、その浮遊拡散ノード２２は、この時点においては、追加された電荷取扱い容量によって、低変換利得ノードになる。これは、高フルウェル信号のサンプリングを可能にする。
上述したように、本発明は、ＣＭＯＳイメージャに限定されない。例えば、本発明の２段階変換利得原理は、ＣＣＤイメージャに組み込まれてもよい。図１１は、本発明の例示的実施形態に基づいて構成されたＣＣＤイメージャ２００の一部分である。ＣＣＤイメージャ２００は、イメージャ２００の光検出装置から入力された電荷をシフトするためのシフトレジスタ２０２を含む。レジスタ２０２は、しばしば、ＣＣＤイメージャ２００の電荷結合素子と呼ばれる。レジスタ２０２の最終段または出力段２０４は、浮遊拡散ノード２２に結合される。浮遊拡散ノード２２と供給電圧Ｖｃｃとの間に結合されるのは、リセットトランジスタのゲート２０６である。ソースフォロワトランジスタ２０８は、浮遊拡散ノード２２に接続されたゲートを有する。ソースフォロワトランジスタ２０８は、供給電圧Ｖｃｃと負荷２１４との間に結合され、浮遊拡散ノード２２に蓄積された電荷に対応する信号Ｖｏｕｔを出力する。ここまで説明されたすべての回路は、一般的なものであり、ＣＣＤイメージャの分野において公知である。
図示されたイメージャ２００は、さらに、２段階変換利得トランジスタ２１０（ＤＣＧＴ）およびキャパシタ２１２（ＣＡＰ）を含む。２段階変換利得トランジスタ２１０は、浮遊拡散ノード２２とキャパシタ２１２との間に結合され、２段階変換利得制御信号ＤＣＧによって制御される。キャパシタ２１２は、２段階変換利得トランジスタ２１０と供給電圧Ｖｃｃとの間に接続される。動作中、２段階変換利得トランジスタ２１０およびキャパシタ２１２は、浮遊拡散ノード２２の変換利得を第１のまたは大きな変換利得状態（すなわち、ＤＣＧは、２段階変換利得トランジスタ２１０がオフとなり、そして、キャパシタ２１２がイメージャ２００から分離されるように生成される）から第２のまたは小さな変換利得状態（すなわち、ＤＣＧは、２段階変換利得トランジスタ２１０がオンとなり、そして、キャパシタ２１２が浮遊拡散ノード２２に接続されるように生成される）に切り替えるのに使用される。したがって、２段階変換利得トランジスタ２１０およびキャパシタ２１２は、２段階変換利得機能をＣＣＤイメージャ２００に提供し、それは、大きなダイナミックレンジおよび優れた低照度特性を与える。
図１２は、図１〜図１０を参照して上述した方式で構成された画素１０、１１０を含む画素アレイ２２５を有するＣＭＯＳイメージャデバイス３０８のブロック図を示す。画素アレイ２２５は、予め定められた数の列および行として配列された複数の画素を備える。アレイ２２５におけるそれぞれの行の画素は、すべて、行選択ラインによって同時にターンオンされてもよく、並びに、それぞれの列の画素は、列選択ラインによって選択的に出力される。複数の行および列ラインが、アレイ２２５全体に提供される。行ラインは、行アドレスデコーダ２３０に基づいて、行ドライバ２４０によって選択的に駆動され、列選択ラインは、列アドレスデコーダ２７０に基づいて、列ドライバ２６０によって選択的に駆動される。したがって、行アドレスおよび列アドレスは、アレイ２２５における画素ごとに提供される。
ＣＭＯＳイメージャデバイス３０８は、制御回路２５０によって動作し、その制御回路２５０は、適切な行および列ラインを選択して画素を読み出すために、アドレスデコーダ２３０、２７０を制御し、並びに、行および列ドライバ回路２４０、２６０を制御し、その行および列ドライバ回路２４０、２６０は、選択された行および列ラインの駆動トランジスタに駆動電圧を印加する。代表的には、イメージャデバイス３０８における信号の流れは、アレイ２２５が光入力を受け取って電荷を生成するのと同時にそのアレイ２２５において開始する。信号は、読み出し回路に出力され、そして、アナログディジタル変換装置に出力される。次に、信号は、画像プロセッサ、並直列変換器に転送され、そして、その信号は、イメージャデバイスから出力される。
図１３は、システム３００を示し、これは、図１２に示されるイメージャデバイス３０８およびシステム３００の入力装置を含むように変更がなされた代表的なプロセッサベースのシステムである。さらに、イメージャデバイス３０８は、制御データまたはその他のデータをシステム３００から受け取ってもよい。イメージャデバイス３０８を使用してもよいプロセッサベースのシステムの実施例には、限定されることはなく、コンピュータシステム、カメラシステム、スキャナ、機械視覚システム、カーナビゲーションシステム、テレビ電話、監視システム、オートフォーカスシステム、スタートラッカーシステム、動き検出システム、画像安定化システム、および、その他のものが含まれる。
システム３００は、バス３０４を介して様々なデバイスと通信する中央処理装置（ＣＰＵ）３０２を含む。バス３０４に接続されたデバイスのいくつかは、システム３００内への通信およびシステム３００外への通信を提供し、それらの例としては、入出力（Ｉ／Ｏ）デバイス３０６およびイメージャデバイス３０８が含まれる。バス３０４に接続されたその他のデバイスは、メモリを提供し、その例としては、ランダムアクセスメモリ（ＲＡＭ）３１０、ハードドライブ３１２、および、フロッピーディスクドライブ３１４およびコンパクトディスク（ＣＤ）ドライブ３１６のような１つかまたはそれ以上の周辺記憶装置が含まれる。イメージャデバイス３０８は、単一集積回路において、ＣＰＵ、ディジタル信号プロセッサ、または、マイクロプロセッサのようなプロセッサと組み合わせられてもよい。イメージャデバイス３０８は、図示された実施形態のいずれかに基づいて構成されたＣＣＤイメージャまたはＣＭＯＳイメージャであってもよい。
このように、本発明は、現在の画像技術によって達成することのできない、（１）優れた低照度特性を達成するための大きな変換利得および感度、および、（２）大きなダイナミックレンジを達成するためのフルウェルキャパシティおよび変換利得、を備えたイメージャを提供する。
本発明の２段階変換利得原理は、多くの様々なイメージャデバイス（ＣＣＤまたはＣＭＯＳ）およびイメージャ構成（例えば、２トランジスタ（２Ｔ）、３Ｔ、４Ｔ、など）に組み込まれてもよいことを理解すべきである。本発明の原理は、どのようなキャパシタ−トランジスタ直列構造とともに使用されてもよい。さらに、本発明は２段階変換利得原理だけに限定されないことを理解すべきである。すなわち、浮遊拡散ノードは、必要であれば、２つよりも多い変換利得を備えた浮遊拡散ノードを提供するために、複数の２段階変換利得トランジスタおよびそれに対応するキャパシタに接続されてもよい。また、本発明が、１つの例示的タイムチャート（図３）を参照して説明されたが、その他のタイミングを使用することが可能である。例えば、ＳＨＳ２サンプリング中に電荷共有が存在するようにキャパシタ３２を選択できるような利用形態が存在してもよい。ＳＨＳ２がサンプリングされた後、転送ゲートトランジスタ、２段階変換利得トランジスタ、および、リセットトランジスタが同時にターンオンされ、すべてのノードがリセットされる。これは、共有電荷を除去し、次の読み出しフレームにおける遅延問題を防止する。これは、新規な２段階変換利得概念に関連する利点を有する代替的なタイミングの１つの例である。
上述したプロセスおよびデバイスは、使用および製造されてもよい多くの好ましい方法および代表的なデバイスを説明するものである。上に記載した説明および図面は、本発明の目的、特徴、および、利点を達成する実施形態を説明するものである。しかしながら、上に記載されかつ説明された実施形態に本発明を厳格に限定することを意図するものではない。添付の特許請求の範囲の請求項の精神および範囲内に存在する本発明の如何なる変形も、たとえそれらが現在は予測できなくても、本発明の一部であるとみなされるべきである。
発明性のあるものとして請求されかつ米国の特許証によって保護されたい請求の範囲は、添付の特許請求の範囲に規定される。
本発明の例としての実施形態に基づいて構成されたＣＭＯＳイメージャ画素を示す図である。 本発明の例としての実施形態に基づいて構成されたＣＭＯＳイメージャ画素を示す図である。 本発明の例としての実施形態に基づいて構成されたＣＭＯＳイメージャ画素を示す図である。 本発明の例としての実施形態に基づいて構成されたＣＭＯＳイメージャ画素を示す図である。 第１の光条件下における図１ａに示される画素の動作中における電荷転送を表現する電位図である。 第１の光条件下における図１ａに示される画素の動作中における電荷転送を表現する電位図である。 第１の光条件下における図１ａに示される画素の動作中における電荷転送を表現する電位図である。 第１の光条件下における図１ａに示される画素の動作中における電荷転送を表現する電位図である。 図１ａに示される画素の動作のタイミング図である。 第２の光条件下における図１ａに示される画素の動作中の電荷転送を表現する電位図である。 第２の光条件下における図１ａに示される画素の動作中の電荷転送を表現する電位図である。 第２の光条件下における図１ａに示される画素の動作中の電荷転送を表現する電位図である。 図１ａに示される画素の動作中の画素信号対露光量を説明するグラフである。 図１ａに示される画素の動作中に調節された画素信号対光誘起電子を説明するグラフを示す図である。 図１ａに示される画素の例示的なレイアウトを示す平面図である。 本発明の別の例示的実施形態に基づいて構成されたＣＭＯＳイメージャ画素を示す図である。 図７に示される画素の例示的レイアウトを示す図である。 第１の光条件下における図７に示される画素の動作中における電荷転送を表現する電位図である。 第１の光条件下における図７に示される画素の動作中における電荷転送を表現する電位図である。 第２の光条件下における図７に示される画素の動作中における電荷転送を表現する電位図である。 第２の光条件下における図７に示される画素の動作中における電荷転送を表現する電位図である。 本発明の例示的実施形態に基づいて構成されたＣＣＤイメージャの一部分を示す図である。 本発明の実施形態に基づいて構成された例示的イメージャを示す図である。 本発明の実施形態に基づいて構成された少なくとも１つのイメージャデバイスを含むプロセッサシステムを示す図である。

Claims (126)

  1. 蓄積された電荷を感光性デバイスから受け取るように接続された拡散領域と、
    前記拡散領域に接続された回路であって、第１の変換利得と第２の変換利得との間で変更可能な少なくとも２段階の変換利得を前記拡散領域に提供する回路と、
    を備えたイメージャデバイス。
  2. 前記回路は、前記第１の変換利得を前記第２の変換利得に変更するように、並びに、前記第２の変換利得を前記第１の変換利得に変更するように制御される、請求項１に記載のイメージャデバイス。
  3. 前記回路は、
    容量性素子と、
    前記拡散領域が第２の変換利得を得るように、前記容量性素子を前記拡散領域に接続するために制御される２段階変換利得素子と、
    を備えた、請求項２に記載のイメージャデバイス。
  4. 前記拡散領域は前記第１の変換利得に関連する第１のキャパシタンスを有し、
    前記容量性素子は第２のキャパシタンスを有し、
    前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせが前記第２の変換利得に関連する、請求項３に記載のイメージャデバイス。
  5. 前記感光性デバイスは、前記第１のキャパシタンスよりも大きくかつ前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせよりも小さいキャパシタンスを有する、請求項４に記載のイメージャデバイス。
  6. 前記２段階変換利得素子は、２段階変換利得制御信号を受け取るために接続されたゲートを有するトランジスタである、請求項３に記載のイメージャデバイス。
  7. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子は供給電圧に接続された、請求項３に記載のイメージャデバイス。
  8. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子はグランド電位に接続された、請求項３に記載のイメージャデバイス。
  9. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子は供給電圧に接続された、請求項３に記載のイメージャデバイス。
  10. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子はグランド電位に接続された、請求項３に記載のイメージャデバイス。
  11. 前記回路は前記デバイスにおいて検出された蓄積電荷の量に基づいて制御される、請求項１に記載のイメージャデバイス。
  12. 前記イメージャデバイスは相補型金属酸化膜半導体イメージャである、請求項１に記載のイメージャデバイス。
  13. 前記イメージャデバイスは電荷結合素子イメージャである、請求項１に記載のイメージャデバイス。
  14. 前記回路はイメージャ画素アレイの供給電圧に接続された、請求項１に記載のイメージャデバイス。
  15. 前記回路はグランド電位に接続された、請求項１に記載のイメージャデバイス。
  16. 前記回路は２つよりも多い変換利得を前記拡散領域に提供する、請求項１に記載のイメージャデバイス。
  17. 基準出力および前記拡散領域からの複数の画素信号出力をサンプリングおよび保持するためのサンプル＆ホールド回路をさらに備えた、請求項１に記載のイメージャデバイス。
  18. 蓄積電荷を蓄積するためのフォトセンサと、
    前記フォトセンサから電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する前記拡散領域と、
    前記拡散領域に接続された変換利得変更回路であって、前記第１の変換利得を前記第２の変換利得に変更するように、また、前記第２の変換利得を前記第１の変換利得に変更するように制御される変換利得変更回路と、
    を備えたＣＭＯＳイメージャ画素。
  19. 前記フォトセンサは第１のキャパシタンスを有し、前記拡散領域は前記第１のキャパシタンスよりも小さい第２のキャパシタンスを有する、請求項１８に記載のＣＭＯＳイメージャ画素。
  20. 前記フォトセンサはフォトダイオードである、請求項１８に記載のＣＭＯＳイメージャ画素。
  21. 前記フォトセンサはキャパシタに接続されたフォトダイオードである、請求項１８に記載のＣＭＯＳイメージャ画素。
  22. 前記フォトセンサはフォトゲートである、請求項１８に記載のＣＭＯＳイメージャ画素。
  23. 前記フォトセンサは光導電体である、請求項１８に記載のＣＭＯＳイメージャ画素。
  24. 前記変換利得変更回路は、
    容量性素子と、
    前記拡散領域が前記第２の変換利得を得るように、前記容量性素子を前記拡散領域に接続するために制御する２段階変換利得素子と、
    を備えた、請求項１８に記載のＣＭＯＳイメージャ画素。
  25. 前記拡散領域は前記第１の変換利得に関連する第１のキャパシタンスを有し、前記容量性素子は前記第２のキャパシタンスを有し、前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせが前記第２の変換利得に関連する、請求項２４に記載のＣＭＯＳイメージャ画素。
  26. 前記フォトセンサは前記第１のキャパシタンスよりも大きくかつ前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせよりも小さいキャパシタンスを有する、請求項２４に記載のＣＭＯＳイメージャ画素。
  27. 前記２段階変換利得素子は２段階変換利得制御信号を受け取るように接続されたゲートを有するトランジスタである、請求項２４に記載のＣＭＯＳイメージャ画素。
  28. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子は供給電圧に接続された、請求項２４に記載のＣＭＯＳイメージャ画素。
  29. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子がグランド電位に接続された、請求項２４に記載のＣＭＯＳイメージャ画素。
  30. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子は供給電圧に接続された、請求項２４に記載のＣＭＯＳイメージャ画素。
  31. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子はグランド電位に接続された、請求項２４に記載のＣＭＯＳイメージャ画素。
  32. 前記第１の変換利得は低照度条件中に使用され、第２の変換利得は高照度条件中に使用される、請求項１８に記載のＣＭＯＳイメージャ画素。
  33. 前記変換利得変更回路はイメージャ画素アレイの供給電圧に接続された、請求項１８に記載のＣＭＯＳイメージャ画素。
  34. 前記変換利得変更回路はグランド電位に接続された、請求項１８に記載のＣＭＯＳイメージャ画素。
  35. 基準出力および前記拡散領域からの複数の画素信号出力をサンプリングおよび保持するためのサンプル＆ホールド回路をさらに備えた、請求項１８に記載のＣＭＯＳイメージャ画素。
  36. ＣＭＯＳイメージャ画素であって、
    蓄積電荷を蓄積するためのフォトセンサと、
    前記画素をリセットするように制御される第１のトランジスタと、
    フォトセンサから蓄積電荷を転送するように制御される第２のトランジスタと、
    前記第２のトランジスタから電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する拡散領域と、
    容量性素子と、
    前記拡散領域と前記容量性素子との間に結合された第３のトランジスタであって、前記拡散領域が少なくとも第２の変換利得を得るように、前記容量性素子を前記拡散領域に接続するために制御される第３のトランジスタと、
    を備えたＣＭＯＳイメージャ画素。
  37. 前記容量性素子は、さらに、供給電圧に結合されている、請求項３６に記載のＣＭＯＳイメージャ画素。
  38. 前記容量性素子は、さらに、グランド電位に結合されている、請求項３６に記載のＣＭＯＳイメージャ画素。
  39. 第２の容量性素子と、
    前記拡散領域と前記第２の容量性素子との間に結合された第４のトランジスタであって、前記拡散領域が少なくとも第３の変換利得を得るように、前記第２の容量性素子を前記拡散領域に接続するために制御される第４のトランジスタと、
    をさらに備えた、請求項３６に記載のＣＭＯＳイメージャ画素。
  40. ＣＭＯＳイメージャ画素であって、
    蓄積電荷を蓄積するためのフォトセンサと、
    前記画素をリセットするように制御される第１のトランジスタと、
    前記フォトセンサから蓄積電荷を転送するように制御される第２のトランジスタと、
    前記第２のトランジスタから電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する拡散領域と、
    第３のトランジスタと、
    前記拡散領域と前記第３のトランジスタとの間に結合された容量性素子であって、前記第３のトランジスタが前記容量性素子を前記拡散領域に接続するように制御され、それによって前記拡散領域が少なくとも第２の変換利得を得る、容量性素子と、
    を備えたＣＭＯＳイメージャ画素。
  41. 前記第３のトランジスタは、さらに、供給電圧に結合された、請求項４０に記載のＣＭＯＳイメージャ画素。
  42. 前記第３のトランジスタは、さらに、グランド電位に結合された、請求項４０に記載のＣＭＯＳイメージャ画素。
  43. 第４のトランジスタと、
    前記拡散領域と前記第４のトランジスタとの間に結合された第２の容量性素子であって、前記第４のトランジスタが前記第２の容量性素子を前記拡散領域に接続するように制御され、それによって前記拡散領域が少なくとも第３の変換利得を得る、第２の容量性素子と、
    をさらに備えた、請求項４０に記載のＣＭＯＳイメージャ画素。
  44. ＣＭＯＳイメージャ画素であって、
    蓄積電荷を蓄積するためのフォトセンサと、
    前記画素をリセットするように制御される第１のトランジスタと、
    前記フォトセンサから電荷を受け取るように接続された拡散領域であって、前記拡散領域が、第１の変換利得を有する、前記拡散領域と、
    容量性素子と、
    前記拡散領域と前記容量性素子との間に結合された第２のトランジスタであって、前記拡散領域が、２の変換利得を得るように、前記容量性素子を前記拡散領域に接続するために制御される第２のトランジスタと、
    を備えたＣＭＯＳイメージャ画素。
  45. 前記容量性素子は、さらに、供給電圧に結合された、請求項４４に記載のＣＭＯＳイメージャ画素。
  46. 前記容量性素子は、さらに、グランド電位に結合された、請求項４４に記載のＣＭＯＳイメージャ画素。
  47. 第２の容量性素子と、
    前記拡散領域と前記第２の容量性素子との間に結合された第３のトランジスタであって、前記拡散領域が少なくとも第３の変換利得を得るように前記第２の容量性素子を前記拡散領域に接続するために制御される第３のトランジスタと、
    をさらに備えた、請求項４４に記載のＣＭＯＳイメージャ画素。
  48. ＣＭＯＳイメージャ画素であって、
    蓄積電荷を蓄積するためのフォトセンサと、
    前記画素をリセットするように制御される第１のトランジスタと、
    前記フォトセンサから電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する拡散領域と、
    第２のトランジスタと、
    前記拡散領域と前記第２のトランジスタとの間に結合された容量性素子であって、前記第２のトランジスタが前記容量性素子を前記拡散領域に接続するように制御され、それによって、前記拡散領域が第２の変換利得を得る、前記容量性素子と、
    を備えた、ＣＭＯＳイメージャ画素。
  49. 前記第２のトランジスタは、さらに、供給電圧に結合された、請求項４８に記載のＣＭＯＳイメージャ画素。
  50. 前記第２のトランジスタは、さらに、グランド電位に結合された、請求項４８に記載のＣＭＯＳイメージャ画素。
  51. 第３のトランジスタと、
    前記拡散領域と前記第３のトランジスタとの間に結合された第２の容量性素子であって、前記第３のトランジスタが前記第２の容量性素子を前記拡散領域に接続するように制御され、それによって、前記拡散領域が少なくとも第３の変換利得を得る、前記第２の容量性素子と、
    をさらに備えた、請求項４８に記載のＣＭＯＳイメージャ画素。
  52. ＣＣＤイメージャであって、
    光生成電荷を入力および出力するためのレジスタと、
    前記レジスタから光生成電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する拡散領域と、
    前記拡散領域に接続された変換利得変更回路であって、前記第１の変換利得を前記第２の変換利得に変更するように、また、前記第２の変換利得を前記第１の変換利得に変更するように制御される変換利得変更回路と、
    を備えたＣＣＤイメージャ。
  53. 第１の変換利得は低照度条件中に使用され、第２の変換利得は高照度条件中に使用される、請求項５２に記載のＣＣＤイメージャ。
  54. 前記変換利得変更回路は、
    容量性素子と、
    前記拡散領域が第２の変換利得を得るように、前記容量性素子を前記拡散領域に接続するために制御された２段階変換利得素子と、
    を備えた、請求項５２に記載のＣＣＤイメージャ。
  55. 前記拡散領域は第１の変換利得に関連する第１のキャパシタンスを有し、前記容量性素子は第２のキャパシタンスを有し、前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせが第２の変換利得に関連する、請求項５４に記載のＣＣＤイメージャ。
  56. レジスタ電荷蓄積キャパシタンスは、前記第１のキャパシタンスよりも大きくかつ前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせよりも小さいキャパシタンスである、請求項５５に記載のＣＣＤイメージャ。
  57. 前記２段階変換利得素子は、２段階変換利得制御信号を受け取るように接続されたゲートを有するトランジスタである、請求項５４に記載のＣＣＤイメージャ。
  58. 前記変換利得変更回路は、前記デバイスにおいて検出された蓄積電荷の量に基づいて制御される、請求項５４に記載のＣＣＤイメージャ。
  59. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子は供給電圧に接続された、請求項５４に記載のＣＣＤイメージャ。
  60. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子はグランド電位に接続された、請求項５４に記載のＣＣＤイメージャ。
  61. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子は供給電圧に接続された請求項５４に記載のＣＣＤイメージャ。
  62. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子はグランド電位に接続された、請求項５４に記載のＣＣＤイメージャ。
  63. 前記回路は供給電圧に接続された、請求項５２に記載のＣＣＤイメージャ。
  64. 前記回路はグランド電位に接続された、請求項５２に記載のＣＣＤイメージャ。
  65. 前記回路は２つよりも多い変換利得を前記拡散領域に提供する、請求項５２に記載のＣＣＤイメージャ。
  66. イメージャシステムであって、
    プロセッサと、
    前記プロセッサに電気的に結合された撮像デバイスと、を備え、
    前記撮像デバイスは画素アレイを備え、
    前記アレイの少なくとも１つの画素は、
    蓄積電荷を蓄積するためのフォトセンサと、
    前記フォトセンサから電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する拡散領域と、
    前記拡散領域に接続された変換利得変更回路であって、前記第１の変換利得を前記第２の変換利得に変更するように、また、前記第２の変換利得を前記第１の変換利得に変更するように制御される変換利得変更回路と、を備えた、
    イメージャシステム。
  67. 前記フォトセンサは第１のキャパシタンスを有し、前記拡散領域は第１のキャパシタンスよりも小さい第２のキャパシタンスを有する、請求項６６に記載のイメージャシステム。
  68. 前記フォトセンサはフォトダイオードである、請求項６６に記載のイメージャシステム。
  69. 前記フォトセンサはキャパシタに接続されたフォトダイオードである、請求項６６に記載のイメージャシステム。
  70. 前記フォトセンサはフォトゲートである請求項６６に記載のイメージャシステム。
  71. 前記フォトセンサは光導電体である、請求項６６に記載のイメージャシステム。
  72. 前記アレイはＣＭＯＳアレイである、請求項６６に記載のイメージャシステム。
  73. 前記アレイはＣＣＤアレイである、請求項６６に記載のイメージャシステム。
  74. 前記変換利得変更回路は、
    容量性素子と、
    前記拡散領域が第２の変換利得を得るように、前記容量性素子を前記拡散領域に接続するために制御される２段階変換利得素子と、
    を備えた、請求項６６に記載のイメージャシステム。
  75. 前記拡散領域は前記第１の変換利得に関連する第１のキャパシタンスを有し、前記容量性素子は第２のキャパシタンスを有し、前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせが前記第２の変換利得に対応する、請求項７４に記載のイメージャシステム。
  76. 前記フォトセンサは、前記第１のキャパシタンスよりも大きくかつ前記第１のキャパシタンスと前記第２のキャパシタンスとの組み合わせよりも小さいキャパシタンスを有する、請求項７５に記載のイメージャシステム。
  77. 前記容量性素子はキャパシタである、請求項７４に記載のイメージャシステム。
  78. 前記容量性素子はポリシリコンキャパシタである、請求項７４に記載のイメージャシステム。
  79. 前記２段階変換利得素子は、２段階変換利得制御信号を受け取るように接続されたゲートを有するトランジスタである、請求項７４に記載のイメージャシステム。
  80. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子は供給電圧に接続された、請求項７４に記載のイメージャシステム。
  81. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記トランジスタは前記浮遊拡散領域と前記キャパシタの第１の端子との間に接続され、前記キャパシタの第２の端子はグランド電位に接続された、請求項７４に記載のイメージャシステム。
  82. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子は供給電圧に接続された、請求項７４に記載のイメージャシステム。
  83. 前記２段階変換利得素子はトランジスタであり、前記容量性素子はキャパシタであり、前記キャパシタは前記浮遊拡散領域と前記トランジスタの第１のソース／ドレイン端子との間に接続され、前記トランジスタの第２のソース／ドレイン端子はグランド電位に接続された、請求項７４に記載のイメージャシステム。
  84. 前記回路は供給電圧に接続された、請求項６６に記載のイメージャシステム。
  85. 前記回路はグランド電位に接続された、請求項６６に記載のイメージャシステム。
  86. 前記回路は２つよりも多い変換利得を前記拡散領域に提供する、請求項６６に記載のイメージャシステム。
  87. 前記第１の変換利得は低照度条件中に使用され、前記第２の変換利得は高照度条件中に使用される、請求項６６に記載のイメージャシステム。
  88. 基準出力および前記拡散領域からの複数の画素信号出力をサンプリングおよび保持するためのサンプル＆ホールド回路をさらに備えた、請求項６６に記載のイメージャシステム。
  89. イメージャシステムであって、
    プロセッサと、
    前記プロセッサに電気的に結合された撮像デバイスと、を備え、
    前記撮像デバイスは、
    感光性デバイスから蓄積電荷を受け取るように接続された拡散領域と、
    前記拡散領域に接続された回路であって、前記拡散領域に複数の変換利得を提供する回路と、を備えた、
    イメージャシステム。
  90. イメージャシステムであって、
    プロセッサと、
    前記プロセッサに電気的に結合された撮像デバイスと、を備え、
    前記撮像デバイスは、
    光生成電荷を入力および出力するためのレジスタと、
    前記レジスタから光生成電荷を受け取るように接続された拡散領域であって、第１の変換利得を有する拡散領域と、
    前記拡散領域に接続された変換利得変更回路であって、前記第１の変換利得を複数の変換利得の中の１つに変更するように、また、前記複数の変換利得の中の１つを前記第１の変換利得に変更するように制御される変換利得変更回路と、を備えた、
    イメージャシステム。
  91. イメージャシステムを動作させる方法であって、
    光生成電荷を拡散領域に蓄積するステップと、
    蓄積された光生成電荷を表現する第１の信号を出力するステップと、
    前記拡散領域の変換利得を変更するステップと、
    変更された変換利得を有する前記拡散領域に蓄積された光生成電荷を表す第２の信号を出力するステップと、
    を備えた方法。
  92. 前記変更ステップは、
    前記拡散領域のキャパシタンスを変更するステップ、
    を備えた、請求項９１に記載の方法。
  93. 前記変更ステップが、
    前記拡散領域のキャパシタンスを増加させるステップ、
    を備えた、請求項９１に記載の方法。
  94. 光生成電荷を蓄積する前に、前記拡散領域をアレイ供給電圧にリセットするステップと、
    リセットされた前記拡散領域を表す第３の信号を出力するステップと、
    をさらに備えた請求項９１に記載の方法。
  95. 前記第１、第２、および、第３の信号をサンプリングおよび保持する動作と、
    サンプリングおよび保持された前記第１、第２、および、第３の信号を使用して相関出力値を得る動作と、
    をさらに備えた請求項９４に記載の方法。
  96. 光生成電荷を前記拡散領域に蓄積する前に、前記拡散領域と光生成電荷を提供するフォトセンサとを同時にリセットするステップと、
    リセットされた前記拡散領域を表す第３の信号を出力するステップと、
    をさらに備えた請求項９１に記載の方法。
  97. 前記第１、第２、および、第３の信号をサンプリングおよび保持する動作と、
    サンプリングおよび保持された前記第１、第２、および、第３の信号を使用して相関出力値を得る動作と、
    をさらに備えた請求項９６に記載の方法。
  98. 前記拡散領域と、光生成電荷を提供するフォトセンサと、変換利得を変更するために使用される容量性領域とを同時にリセットするステップ、
    をさらに備えた請求項９１に記載の方法。
  99. 前記リセットするステップは、共有電荷を実質的に除去する請求項９８に記載の方法。
  100. 前記リセットするステップは、その後の読み出し動作の遅延を実質的に除去する、請求項９８に記載の方法。
  101. イメージャデバイスを動作させる方法であって、
    光生成電荷を拡散領域に転送するステップと、
    蓄積された電荷の量を決定するステップと、
    その量を予め定められたしきい値と比較するステップと、
    蓄積された電荷の量がしきい値よりも大きいと決定された場合、前記拡散領域の変換利得を変更するステップと、
    前記浮遊拡散領域における電荷を指示する信号を出力するステップと、
    を備えた方法。
  102. 前記変更ステップは、
    前記拡散領域のキャパシタンスを変化させるステップ、
    を備えた、請求項１０１に記載の方法。
  103. 前記変更ステップは、
    前記拡散領域のキャパシタンスを増加させるステップ、
    を備えた、請求項１０１に記載の方法。
  104. 光生成電荷を蓄積する前に、前記拡散領域をアレイ供給電圧にリセットするステップと、
    リセットされた前記拡散領域を表す第３の信号を出力するステップと、
    をさらに備えた、請求項１０１に記載の方法。
  105. 前記第１、第２、および、第３の信号をサンプリングおよび保持する動作と、
    サンプリングおよび保持された前記第１、第２、および、第３の信号を使用して相関出力値を得る動作と、
    をさらに備えた、請求項１０４に記載の方法。
  106. 光生成電荷を前記拡散領域に蓄積する前に、前記拡散領域と光生成電荷を提供するフォトセンサとを同時にリセットするステップと、
    リセットされた前記拡散領域を表す第３の信号を出力するステップと、
    をさらに備えた、請求項１０１に記載の方法。
  107. 前記第１、第２、および、第３の信号をサンプリングおよび保持する動作と、
    サンプリングおよび保持された前記第１、第２、および、第３の信号を使用して相関出力値を得る動作と、
    をさらに備えた、請求項１０６に記載の方法。
  108. 前記拡散領域と、光生成電荷を提供するフォトセンサと、変換利得を切り替えるのに使用される容量性領域とを同時にリセットするステップ、
    をさらに備えた、請求項１０１に記載の方法。
  109. 前記リセットするステップは、共有電荷を実質的に除去する、請求項１０８に記載の方法。
  110. 前記リセットするステップは、その後の読み出し動作の遅延を実質的に除去する、請求項１０８に記載の方法。
  111. ＣＭＯＳイメージャデバイスを動作させる方法であって、
    第１のキャパシタンスを有するフォトセンサを提供するステップと、
    前記第１のキャパシタンスよりも小さい第２のキャパシタンスを有する拡散領域を提供するステップと、
    前記フォトセンサからの光生成電荷を前記拡散領域に蓄積するステップと、
    前記蓄積された電荷の量を決定するステップと、
    その量を予め定められたしきい値と比較するステップと、
    蓄積された電荷の量がしきい値よりも大きいと決定された場合、前記第２のキャパシタンスと前記第３のキャパシタンスとの組み合わせが、前記第１のキャパシタンスよりも大きくなるように第３のキャパシタンスを前記拡散領域に追加するステップと、
    を備えた方法。
  112. 前記追加するステップは、前記拡散領域の変換利得を変更する、請求項１１１に記載の方法。
  113. 光生成電荷を蓄積する前に、前記拡散領域をアレイ供給電圧にリセットするステップと、
    リセットされた前記拡散領域を表す第３の信号を出力するステップと、
    をさらに備えた、請求項１１１に記載の方法。
  114. 前記第１、第２、および、第３の信号をサンプリングおよび保持する動作と、
    サンプリングおよび保持された前記第１、第２、および、第３の信号を使用して相関出力値を得る動作と、
    をさらに備えた、請求項１１３に記載の方法。
  115. 光生成電荷を前記拡散領域に蓄積する前に、前記拡散領域と前記フォトセンサとを同時にリセットするステップと、
    リセットされた前記拡散領域を表す第３の信号を出力するステップと、
    をさらに備えた、請求項１１１に記載の方法。
  116. 前記第１、第２、および、第３の信号をサンプリングおよび保持する動作と、
    サンプリングおよび保持された前記第１、第２、および、第３の信号を使用して相関出力値を得る動作と、
    をさらに備えた、請求項１１５に記載の方法。
  117. 前記拡散領域と、前記フォトセンサと、変換利得を変更するために使用される容量性領域とを同時にリセットするステップ、
    をさらに備えた、請求項１１１に記載の方法。
  118. 前記リセットするステップは共有電荷を実質的に除去する、請求項１１７に記載の方法。
  119. 前記リセットするステップは、その後の読み出し動作の遅延を実質的に除去する、請求項１１７に記載の方法。
  120. ２段階変換利得画素を製造する方法であって、
    基板を用意するステップと、
    感光性領域を前記基板内に設けるステップと、
    第１のキャパシタンスを有する浮遊拡散領域を前記基板内に設けるステップと、
    第２のキャパシタンスを拡散領域のキャパシタンスに追加するように制御可能である変換利得変更回路を前記基板内に設けるステップと、
    を備えた方法。
  121. 前記感光性領域を基板内に設けるステップは、大きなＰＩＮ電圧を備えたフォトダイオードを基板内に設けることを備えた、請求項１２０に記載の方法。
  122. 前記感光性領域を前記基板内に設けるステップは、
    フォトダイオードを前記基板内に設けるステップと、
    前記フォトダイオードをキャパシタに接続するステップと、
    を備えた、請求項１２０に記載の方法。
  123. 前記感光性領域を前記基板内に設けるステップは、フォトゲートを前記基板内に設けることを備えた、請求項１２０に記載の方法。
  124. 前記変換利得変更回路を設けるステップは、
    容量性素子を前記基板内に形成するステップと、
    前記拡散領域と前記容量性素子との間に接続されたトランジスタを前記基板内に形成するステップであって、該トランジスタが活性化されたときに前記容量性素子のキャパシタンスが前記第１のキャパシタンスに追加されるステップと、
    を備えた、請求項１２０に記載の方法。
  125. ２段階変換利得画素を製造する方法であって、
    基板を用意するステップと、
    感光性領域を前記基板内に設けるステップと、
    画素をリセットするために、第１のトランジスタを前記基板内に形成するステップと、
    第１のキャパシタンスを有する浮遊拡散領域を前記基板内に設けるステップと、
    前記感光性領域から前記浮遊拡散領域に電荷を転送するように制御可能な第２のトランジスタを前記感光性領域と前記浮遊拡散領域との間に設けるステップと、
    前記基板内に容量性素子を形成するステップと、
    第３のトランジスタを前記基板内に形成するステップであって、該第３のトランジスタが動作状態にされたときに前記容量性素子のキャパシタンスが前記第１のキャパシタンスに追加されるように、該第３のトランジスタは前記拡散領域と前記容量性素子との間に接続されるステップと、
    を備えた方法。
  126. ２段階変換利得画素を製造する方法であって、
    基板を用意するステップと、
    感光性領域を前記基板内に設けるステップと、
    画素をリセットするために、第１のトランジスタを前記基板内に形成するステップと、
    第１のキャパシタンスを有し、かつ、前記感光性領域に接続された浮遊拡散領域を前記基板内に設けるステップと、
    容量性素子を前記基板内に形成するステップと、
    前記第２のトランジスタを基板内に形成するステップであって、該第２のトランジスタが動作状態にされたときに、前記容量性素子のキャパシタンスが前記第１のキャパシタンスに追加されるように、該第２のトランジスタが前記拡散領域と前記容量性素子との間に接続されるステップと、
    を備えた方法。
JP2006533670A 2003-06-11 2004-06-10 ２段階変換利得イメージャ Expired - Fee Related JP4372789B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/458,262 US7075049B2 (en) 2003-06-11 2003-06-11 Dual conversion gain imagers
PCT/US2004/018425 WO2004112376A1 (en) 2003-06-11 2004-06-10 Dual conversion gain imagers

Publications (2)

Publication Number Publication Date
JP2007516654A true JP2007516654A (ja) 2007-06-21
JP4372789B2 JP4372789B2 (ja) 2009-11-25

Family

ID=33510548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006533670A Expired - Fee Related JP4372789B2 (ja) 2003-06-11 2004-06-10 ２段階変換利得イメージャ

Country Status (7)

Country Link
US (1) US7075049B2 (ja)
EP (1) EP1636983A1 (ja)
JP (1) JP4372789B2 (ja)
KR (2) KR100763442B1 (ja)
CN (1) CN1833429B (ja)
TW (1) TWI259577B (ja)
WO (1) WO2004112376A1 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271280A (ja) * 2007-04-23 2008-11-06 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP2010233216A (ja) * 2009-03-27 2010-10-14 Internatl Business Mach Corp <Ibm> 可変ダイナミックレンジの画素センサ・セル、設計構造体及び方法
WO2013111629A1 (ja) * 2012-01-27 2013-08-01 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
CN105208302A (zh) * 2015-09-16 2015-12-30 上海集成电路研发中心有限公司 像素单元结构及其信号采集方法
CN105208301A (zh) * 2015-09-16 2015-12-30 上海集成电路研发中心有限公司 双转换增益的像素单元结构及其信号采集方法
JP2016092137A (ja) * 2014-10-31 2016-05-23 キヤノン株式会社 撮像装置
US9379149B2 (en) 2012-12-05 2016-06-28 Sony Corporation Solid-state image pickup device and method of driving the same
JP2017501627A (ja) * 2013-12-09 2017-01-12 アップル インコーポレイテッド 画像センサのフリッカ検出
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
DE112017001031T5 (de) 2016-02-29 2019-01-03 Sony Corporation Festkörper-Bildaufnahmevorrichtung
US10263032B2 (en) 2013-03-04 2019-04-16 Apple, Inc. Photodiode with different electric potential regions for image sensors
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US10438987B2 (en) 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10609348B2 (en) 2014-05-30 2020-03-31 Apple Inc. Pixel binning in an image sensor
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10801886B2 (en) 2017-01-25 2020-10-13 Apple Inc. SPAD detector having modulated sensitivity
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US6780666B1 (en) * 2003-08-07 2004-08-24 Micron Technology, Inc. Imager photo diode capacitor structure with reduced process variation sensitivity
US7196304B2 (en) * 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
KR101105617B1 (ko) * 2004-02-27 2012-01-18 고쿠리츠다이가쿠호진 도호쿠다이가쿠 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
US7091531B2 (en) * 2004-04-07 2006-08-15 Micron Technology, Inc. High dynamic range pixel amplifier
US20060103749A1 (en) * 2004-11-12 2006-05-18 Xinping He Image sensor and pixel that has switchable capacitance at the floating node
US7616231B2 (en) * 2005-01-06 2009-11-10 Goodrich Corporation CMOS active pixel sensor with improved dynamic range and method of operation for object motion detection
WO2006073875A2 (en) * 2005-01-06 2006-07-13 Recon/Optical, Inc. Cmos active pixel sensor with improved dynamic range and method of operation, method for identifying moving objects and hybrid array with ir detector
US7551059B2 (en) * 2005-01-06 2009-06-23 Goodrich Corporation Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range
US7518645B2 (en) * 2005-01-06 2009-04-14 Goodrich Corp. CMOS active pixel sensor with improved dynamic range and method of operation
JP4416668B2 (ja) * 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
US7780089B2 (en) 2005-06-03 2010-08-24 Hand Held Products, Inc. Digital picture taking optical reader having hybrid monochrome and color image sensor array
EP2953350B1 (en) * 2005-03-11 2017-09-27 Hand Held Products, Inc. Bar code reading device with global electronic shutter control
US7611060B2 (en) 2005-03-11 2009-11-03 Hand Held Products, Inc. System and method to automatically focus an image reader
US7568628B2 (en) 2005-03-11 2009-08-04 Hand Held Products, Inc. Bar code reading device with global electronic shutter control
US7718459B2 (en) 2005-04-15 2010-05-18 Aptina Imaging Corporation Dual conversion gain pixel using Schottky and ohmic contacts to the floating diffusion region and methods of fabrication and operation
JP4340640B2 (ja) * 2005-04-20 2009-10-07 シャープ株式会社 増幅型固体撮像装置
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
US7479995B2 (en) * 2005-05-19 2009-01-20 Digital Imaging Systems Gmbh On chip real time FPN correction without imager size memory
US7770799B2 (en) 2005-06-03 2010-08-10 Hand Held Products, Inc. Optical reader having reduced specular reflection read failures
US7728896B2 (en) * 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
US7468532B2 (en) * 2005-07-12 2008-12-23 Aptina Imaging Corporation Method and apparatus providing capacitor on an electrode of an imager photosensor
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
JP4861015B2 (ja) * 2006-01-13 2012-01-25 キヤノン株式会社 撮像素子及び撮像装置
KR100772892B1 (ko) * 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
JP3996618B1 (ja) * 2006-05-11 2007-10-24 総吉 廣津 半導体撮像素子
ITMN20060040A1 (it) * 2006-05-19 2007-11-20 Pe Srl Dispositivo di taglio di un nastro in carta, plastica o materiale simile
US20070285547A1 (en) * 2006-05-30 2007-12-13 Milligan Edward S CMOS image sensor array optimization for both bright and low light conditions
US7969490B2 (en) 2006-08-25 2011-06-28 Micron Technology, Inc. Method, apparatus, and system providing an imager with pixels having extended dynamic range
US7427790B2 (en) * 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
US7674648B2 (en) * 2007-03-21 2010-03-09 Eastman Kodak Company Extended dynamic range using variable sensitivity pixels
JP4389959B2 (ja) * 2007-04-23 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US8159585B2 (en) * 2007-05-01 2012-04-17 Omnivision Technologies, Inc. Image sensor pixel with gain control
US7804052B2 (en) * 2007-06-08 2010-09-28 Aptina Imaging Corp. Methods and apparatuses for pixel testing
KR100847742B1 (ko) * 2007-08-20 2008-07-22 배정훈 변환이득 조절이 가능한 공통 칼럼 액티브 ｃｍｏｓ 이미지센서
US8089522B2 (en) * 2007-09-07 2012-01-03 Regents Of The University Of Minnesota Spatial-temporal multi-resolution image sensor with adaptive frame rates for tracking movement in a region of interest
US8619168B2 (en) * 2007-09-28 2013-12-31 Regents Of The University Of Minnesota Image sensor with high dynamic range imaging and integrated motion detection
US8077237B2 (en) * 2007-10-16 2011-12-13 Aptina Imaging Corporation Method and apparatus for controlling dual conversion gain signal in imaging devices
KR101437689B1 (ko) * 2007-12-28 2014-09-05 엘지디스플레이 주식회사 포토센서와 그 구동방법
US7619197B2 (en) * 2008-02-04 2009-11-17 Carestream Health, Inc. Digital radiographic imaging apparatus
US20090237540A1 (en) * 2008-03-20 2009-09-24 Micron Technology, Inc. Imager method and apparatus having combined gate signals
KR101465667B1 (ko) * 2008-03-25 2014-11-26 삼성전자주식회사 Ｃｍｏｓ 영상 센서 및 그 동작 방법
CA2628792A1 (en) * 2008-04-10 2009-10-10 Chaji G. Reza High dynamic range active pixel sensor
US8299513B2 (en) * 2008-04-30 2012-10-30 Omnivision Technologies, Inc. High conversion gain image sensor
US7781718B2 (en) * 2008-05-30 2010-08-24 Omnivision Technologies, Inc. Globally reset image sensor pixels
US8232771B2 (en) * 2008-12-08 2012-07-31 Apple Inc. Battery gas gauge reset mechanism
US8174602B2 (en) * 2009-01-15 2012-05-08 Raytheon Company Image sensing system and method utilizing a MOSFET
US8089036B2 (en) * 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
US9131142B2 (en) 2009-07-17 2015-09-08 Nikon Corporation Focusing device and camera
US20110074996A1 (en) * 2009-09-29 2011-03-31 Shen Wang Ccd image sensors with variable output gains in an output circuit
DE112011100059A5 (de) 2010-01-28 2012-09-13 Conti Temic Microelectronic Gmbh Hochdynamischer Bildsensor zur Detektion von moduliertem Licht
JP2012006257A (ja) * 2010-06-24 2012-01-12 Canon Inc 画像処理装置および画像処理方法
JP5511541B2 (ja) * 2010-06-24 2014-06-04 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
US20140021335A1 (en) 2010-09-05 2014-01-23 Newport Corporation Microprocessor based multi-junction detector system and method of use
US8294077B2 (en) 2010-12-17 2012-10-23 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node
US8847136B2 (en) 2011-01-02 2014-09-30 Pixim, Inc. Conversion gain modulation using charge sharing pixel
US8896733B2 (en) 2011-01-21 2014-11-25 Aptina Imaging Corporation Imaging system with automatic conversion gain selection
CN102104744B (zh) * 2011-03-04 2013-01-16 北京思比科微电子技术股份有限公司 Cmos图像传感器像素读出电路结构及像素结构
TWI456990B (zh) 2011-04-08 2014-10-11 Pixart Imaging Inc 高動態範圍影像感測電路及高動態範圍影像讀取方法
KR101294386B1 (ko) * 2011-04-13 2013-08-08 엘지이노텍 주식회사 픽셀, 픽셀 어레이 및 픽셀 어레이를 포함하는 이미지센서
US8643132B2 (en) * 2011-06-08 2014-02-04 Omnivision Technologies, Inc. In-pixel high dynamic range imaging
KR101838894B1 (ko) 2011-07-08 2018-03-16 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
JP2013034045A (ja) * 2011-08-01 2013-02-14 Sony Corp 固体撮像装置、撮像装置
US8729451B2 (en) 2011-08-30 2014-05-20 Omnivision Technologies, Inc. Multilevel reset voltage for multi-conversion gain image sensor
JP5915031B2 (ja) * 2011-08-31 2016-05-11 ソニー株式会社 撮像装置および撮像方法、並びに電子機器
CN102544050A (zh) * 2011-12-28 2012-07-04 上海中科高等研究院 电荷存储单元以及图像传感器像素电路
KR20130085124A (ko) * 2012-01-19 2013-07-29 삼성전자주식회사 이미지 센서 및 이를 포함하는 휴대용 장치
CN108683867A (zh) * 2012-02-23 2018-10-19 联咏科技股份有限公司 光感应像素电路与影像传感器
CN102593139A (zh) * 2012-02-28 2012-07-18 上海宏力半导体制造有限公司 Cmos图像传感器
US9093351B2 (en) * 2012-03-21 2015-07-28 Canon Kabushiki Kaisha Solid-state imaging apparatus
US9106851B2 (en) 2013-03-12 2015-08-11 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9729808B2 (en) 2013-03-12 2017-08-08 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
CN104144305B (zh) * 2013-05-10 2017-08-11 江苏思特威电子科技有限公司 双转换增益成像装置及其成像方法
FR3008826A1 (fr) * 2013-07-18 2015-01-23 St Microelectronics Crolles 2 Cellule de capteur d'image a gain de conversion double
US9277147B2 (en) 2013-08-23 2016-03-01 Semiconductor Components Industries, Llc Multimode pixel readout for enhanced dynamic range
US9363450B2 (en) * 2013-08-27 2016-06-07 Semiconductor Components Industries, Llc Imaging systems and methods for image signal gain adjustment
FR3010229B1 (fr) 2013-08-30 2016-12-23 Pyxalis Capteur d'image avec bruit ktc reduit
GB201318404D0 (en) 2013-10-17 2013-12-04 Cmosis Nv An image sensor
US9147704B2 (en) * 2013-11-11 2015-09-29 Omnivision Technologies, Inc. Dual pixel-sized color image sensors and methods for manufacturing the same
US9337223B2 (en) 2013-11-25 2016-05-10 Semiconductor Components Industriess, Llc Imaging systems with image pixels having adjustable responsivity
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
EP3103255B1 (en) * 2014-02-07 2021-07-07 Rambus Inc. Feedthrough-compensated image sensor
US9929204B2 (en) 2014-03-13 2018-03-27 Samsung Electronics Co., Ltd. Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor
GB2525625B (en) * 2014-04-29 2017-05-31 Isdi Ltd Device and method
JP6339851B2 (ja) * 2014-05-01 2018-06-06 キヤノン株式会社 固体撮像装置及びその駆動方法
KR102132211B1 (ko) 2014-05-12 2020-07-09 삼성전자주식회사 리페어 회로, 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
FR3022397B1 (fr) 2014-06-13 2018-03-23 New Imaging Technologies Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
CN111968998A (zh) 2014-12-26 2020-11-20 松下知识产权经营株式会社 摄像装置
US20170373107A1 (en) * 2015-01-29 2017-12-28 Sony Semiconductor Solutions Corporation Solid-state image sensing device and electronic device
WO2016161214A1 (en) * 2015-03-31 2016-10-06 Dartmouth College Image sensor and image sensor pixel having jfet source follower
TWI572023B (zh) 2015-04-15 2017-02-21 力晶科技股份有限公司 Ｃｍｏｓ影像感測單元及其製造方法
US9888191B2 (en) * 2015-04-21 2018-02-06 Semiconductor Components Industries, Llc Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
JP6551882B2 (ja) 2015-06-08 2019-07-31 パナソニックＩｐマネジメント株式会社 撮像装置および信号処理回路
TWI701819B (zh) * 2015-06-09 2020-08-11 日商索尼半導體解決方案公司 攝像元件、驅動方法及電子機器
US9743027B2 (en) 2015-06-24 2017-08-22 Semiconductor Components Industries, Llc Image sensor with high dynamic range and method
CN105163044B (zh) * 2015-09-09 2018-02-09 长春长光辰芯光电技术有限公司 高动态范围图像传感器数据输出方法及装置
JP2017055248A (ja) 2015-09-09 2017-03-16 ルネサスエレクトロニクス株式会社 撮像素子
US9843738B2 (en) * 2015-10-01 2017-12-12 Semiconductor Components Industries, Llc High dynamic range imaging pixels with improved readout
US9948875B2 (en) 2015-10-01 2018-04-17 Semiconductor Components Industries, Llc High dynamic range imaging pixels with improved readout
JP6663209B2 (ja) * 2015-11-30 2020-03-11 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
KR102209660B1 (ko) 2016-01-15 2021-01-28 인비사지 테크놀로지스, 인크. 확장된 동적 범위를 갖는 이미지 센서
US10110839B2 (en) 2016-05-03 2018-10-23 Semiconductor Components Industries, Llc Dual-photodiode image pixel
US10341571B2 (en) * 2016-06-08 2019-07-02 Invisage Technologies, Inc. Image sensors with electronic shutter
KR102514417B1 (ko) * 2016-06-09 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 전달 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
DE102016212784A1 (de) 2016-07-13 2018-01-18 Robert Bosch Gmbh CMOS Pixel, Bildsensor und Kamera sowie Verfahren zum Auslesen eienes CMOS Pixels
CN106162003B (zh) * 2016-08-24 2023-06-27 京东方科技集团股份有限公司 一种读取电路及其驱动方法、x射线像素电路
US10582138B2 (en) * 2017-09-22 2020-03-03 Semiconductor Components Industries, Llc Image sensors with dual conversion gain pixels and anti-eclipse circuitry
US10455162B2 (en) * 2018-01-23 2019-10-22 Semiconductor Components Industries, Llc Imaging pixels with storage capacitors
US10560649B2 (en) * 2018-02-20 2020-02-11 Semiconductor Components Industries, Llc Imaging systems having dual storage gate overflow capabilities
CN108470742B (zh) * 2018-03-22 2020-10-02 思特威(上海)电子科技有限公司 Hdr图像传感器像素结构及成像系统
US10923523B2 (en) * 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US10741592B2 (en) 2018-06-07 2020-08-11 Semiconductor Components Industries, Llc Image sensors with multi-photodiode image pixels and vertical transfer gates
CN108495064B (zh) * 2018-06-20 2023-12-15 思特威(上海)电子科技股份有限公司 像素电路及图像传感器装置
JP7245016B2 (ja) 2018-09-21 2023-03-23 キヤノン株式会社 光電変換装置および撮像システム
WO2020095544A1 (ja) * 2018-11-07 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
US20220038648A1 (en) * 2018-12-11 2022-02-03 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
JP7341659B2 (ja) * 2018-12-25 2023-09-11 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN112640433A (zh) 2019-01-08 2021-04-09 松下知识产权经营株式会社 摄像装置
CN114785964B (zh) * 2019-08-14 2024-03-01 原相科技股份有限公司 具有两种曝光模式的摄像系统
KR20210057871A (ko) 2019-11-12 2021-05-24 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
WO2021102366A1 (en) 2019-11-20 2021-05-27 Gigajot Technology, Inc. Scalable-pixel-size image sensor
KR20210066048A (ko) 2019-11-27 2021-06-07 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
KR20210109769A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 구동 방법
KR20210156458A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220098587A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 이미지 센서, 픽셀 및 픽셀의 동작 방법
KR20220169822A (ko) 2021-06-21 2022-12-28 삼성전자주식회사 픽셀, 및 이를 포함하는 이미지 센서
KR20230000673A (ko) 2021-06-25 2023-01-03 삼성전자주식회사 듀얼 컨버전 게인을 이용한 노이즈 감소를 위한 이미지 처리 장치 및 그 동작 방법
US11658201B2 (en) * 2021-08-25 2023-05-23 Silead Inc. Dual conversion gain image sensor pixels
KR20230065055A (ko) 2021-11-04 2023-05-11 삼성전자주식회사 이미지 센서
CN116055890A (zh) * 2022-08-29 2023-05-02 荣耀终端有限公司 生成高动态范围视频的方法和电子设备
US11956557B1 (en) * 2022-10-17 2024-04-09 BAE Systems Imaging Solutions Inc. Pixel architecture with high dynamic range
CN115988348B (zh) * 2023-03-22 2023-06-09 深圳锐视智芯科技有限公司 一种图像传感器及其图像输出方法、光电设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734776A (en) * 1986-08-15 1988-03-29 General Electric Company Readout circuit for an optical sensing charge injection device facilitating an extended dynamic range
US5049752A (en) * 1990-10-31 1991-09-17 Grumman Aerospace Corporation Scanning circuit
JPH04256292A (ja) 1991-02-08 1992-09-10 Sharp Corp 固体撮像装置
JPH05167936A (ja) * 1991-12-13 1993-07-02 Sony Corp 固体撮像装置
US5355165A (en) * 1992-08-06 1994-10-11 Princeton Scientific Instruments, Inc. Very high frame rate CCD imager
JP3467047B2 (ja) * 1992-08-21 2003-11-17 富士写真フイルム株式会社 画像処理装置および方法ならびにビデオ・カメラ
US5841126A (en) * 1994-01-28 1998-11-24 California Institute Of Technology CMOS active pixel sensor type imaging system on a chip
US6246436B1 (en) * 1997-11-03 2001-06-12 Agilent Technologies, Inc Adjustable gain active pixel sensor
US6069376A (en) * 1998-03-26 2000-05-30 Foveonics, Inc. Intra-pixel frame storage element, array, and electronic shutter method including speed switch suitable for electronic still camera applications
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6445022B1 (en) * 1999-04-23 2002-09-03 Micron Technology, Inc. Increasing pixel conversion gain in CMOS image sensors
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
EP1231641A1 (en) 2001-02-09 2002-08-14 C.S.E.M. Centre Suisse D'electronique Et De Microtechnique Sa Active pixel with analog storage for an opto-electronic image sensor

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271280A (ja) * 2007-04-23 2008-11-06 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP2010233216A (ja) * 2009-03-27 2010-10-14 Internatl Business Mach Corp <Ibm> 可変ダイナミックレンジの画素センサ・セル、設計構造体及び方法
JPWO2013111629A1 (ja) * 2012-01-27 2015-05-11 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
WO2013111629A1 (ja) * 2012-01-27 2013-08-01 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
US10136081B2 (en) 2012-01-27 2018-11-20 Sony Corporation Solid-state imaging element with latch circuits and electronic device equipped with the same
US9484371B2 (en) 2012-05-12 2016-11-01 Sony Corporation Solid-state image pickup device and method of driving the same
US10050072B2 (en) 2012-12-05 2018-08-14 Sony Corporation Solid-state image pickup device and method of driving the same
US10651213B2 (en) 2012-12-05 2020-05-12 Sony Corporation Solid-state image pickup device and method of driving the same
US10546887B2 (en) 2012-12-05 2020-01-28 Sony Corporation Solid-state image pickup device and method of driving the same
US9379149B2 (en) 2012-12-05 2016-06-28 Sony Corporation Solid-state image pickup device and method of driving the same
US9634054B2 (en) 2012-12-05 2017-04-25 Sony Corporation Solid-state image pickup device and method of driving the same
US10263032B2 (en) 2013-03-04 2019-04-16 Apple, Inc. Photodiode with different electric potential regions for image sensors
US10943935B2 (en) 2013-03-06 2021-03-09 Apple Inc. Methods for transferring charge in an image sensor
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
JP2017501627A (ja) * 2013-12-09 2017-01-12 アップル インコーポレイテッド 画像センサのフリッカ検出
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US10609348B2 (en) 2014-05-30 2020-03-31 Apple Inc. Pixel binning in an image sensor
JP2016092137A (ja) * 2014-10-31 2016-05-23 キヤノン株式会社 撮像装置
CN105208302A (zh) * 2015-09-16 2015-12-30 上海集成电路研发中心有限公司 像素单元结构及其信号采集方法
CN105208301A (zh) * 2015-09-16 2015-12-30 上海集成电路研发中心有限公司 双转换增益的像素单元结构及其信号采集方法
CN105208302B (zh) * 2015-09-16 2018-06-22 上海集成电路研发中心有限公司 像素单元结构及其信号采集方法
CN105208301B (zh) * 2015-09-16 2018-06-22 上海集成电路研发中心有限公司 双转换增益的像素单元结构及其信号采集方法
EP4258359A2 (en) 2016-02-29 2023-10-11 Sony Group Corporation Solid-state imaging element
DE112017001031T5 (de) 2016-02-29 2019-01-03 Sony Corporation Festkörper-Bildaufnahmevorrichtung
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
US10658419B2 (en) 2016-09-23 2020-05-19 Apple Inc. Stacked backside illuminated SPAD array
US10438987B2 (en) 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10801886B2 (en) 2017-01-25 2020-10-13 Apple Inc. SPAD detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11659298B2 (en) 2018-07-18 2023-05-23 Apple Inc. Seamless readout mode transitions in image sensors
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors

Also Published As

Publication number Publication date
TW200503262A (en) 2005-01-16
KR100871056B1 (ko) 2008-11-27
CN1833429A (zh) 2006-09-13
WO2004112376A1 (en) 2004-12-23
KR20060024796A (ko) 2006-03-17
TWI259577B (en) 2006-08-01
EP1636983A1 (en) 2006-03-22
US7075049B2 (en) 2006-07-11
KR20070053809A (ko) 2007-05-25
JP4372789B2 (ja) 2009-11-25
CN1833429B (zh) 2010-12-22
US20040251394A1 (en) 2004-12-16
KR100763442B1 (ko) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4372789B2 (ja) ２段階変換利得イメージャ
US11595600B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
US10566379B2 (en) Image sensor with a gated storage node linked to transfer gate
US7728892B2 (en) Image sensor with a capacitive storage node linked to transfer gate
US7829969B2 (en) Storage pixel
US7420154B2 (en) Pixel circuit with non-destructive readout circuit and methods of operation thereof
JP2009505438A (ja) 多方向に共有される画素上の高ダイナミックレンジ／耐ブルーミング共通ゲート
JP2008511255A (ja) 画素リセット電圧昇圧用画素
US11282891B2 (en) Image sensor with a gated storage node linked to transfer gate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4372789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees