CN106162003B - 一种读取电路及其驱动方法、x射线像素电路 - Google Patents

一种读取电路及其驱动方法、x射线像素电路 Download PDF

Info

Publication number
CN106162003B
CN106162003B CN201610718413.2A CN201610718413A CN106162003B CN 106162003 B CN106162003 B CN 106162003B CN 201610718413 A CN201610718413 A CN 201610718413A CN 106162003 B CN106162003 B CN 106162003B
Authority
CN
China
Prior art keywords
node
module
switching transistor
electrode
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610718413.2A
Other languages
English (en)
Other versions
CN106162003A (zh
Inventor
马占洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610718413.2A priority Critical patent/CN106162003B/zh
Publication of CN106162003A publication Critical patent/CN106162003A/zh
Priority to US15/667,244 priority patent/US10097776B2/en
Application granted granted Critical
Publication of CN106162003B publication Critical patent/CN106162003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供一种读取电路及其驱动方法、X射线像素电路，属于光电探测技术领域，其可解决现有的读取电路的信噪比低的问题。本发明的读取电路，包括：复位模块、读出模块、驱动模块和整合模块；复位模块，用于在第一信号端输入的复位信号的控制下，对第一节点和第二节点的电压进行复位；整合模块，用于使第一节点和第二节点串联，以改变第一节点和第二节点的电压；读出模块，用于在第一节点的电压控制驱动模块开启的情况下，读出电流值，并通过所述第五信号端输出所述电流值。

Description

一种读取电路及其驱动方法、X射线像素电路
技术领域
本发明属于光电探测技术领域，具体涉及一种读取电路及其驱动方法、X射线像素电路。
背景技术
通常来说，光电探测器包括阵列和读取电路，读取电路的性能和参数的不同，与光电探测器整体的性能有很大的关系，选择合适的读取电路的结构，将有益于提高光电探测器的信噪比。
图1为现有的具有源跟随结构的读取电路的结构示意图，其中，第一电容Cdet的第一极与第一晶体管Mrst的第一极连接，第一电容Cdet的第二极与信号端Vdet连接；第一晶体管Mrst的控制极与信号端φrst连接，第一晶体管Mrst的第二极与信号端Vrst连接；检测器件的第一极与第一晶体管Mrst的第一极连接，检测器件的第二极与信号端Vdet连接；第二电容Cgate的第一极与第一晶体管Mrst的第一极连接，第二电容Cgate的第二极接地；第二晶体管Msfd的控制极与第二电容Cgate的第一极连接，第二晶体管Msfd的第一极与信号端Vdd连接，第二晶体管Msfd的第二极与输出端连接。
图1所示的读取电路采用源跟随结构，会在一定程度上，改善读取电路信噪比。但当第一晶体管Mrst开启时，流经第二晶体管Msfd的电流Ids为：
Figure BDA0001089528940000011
其中，
Figure BDA0001089528940000012
是第二晶体管Msfd的沟道宽长比，C是沟道绝缘层的介电常数，u是沟道有源层载流子的迁移率。
由上式可知，流向外部信号端的电流Ids的大小与第二晶体管Msfd的阈值电压相关，但是，由于背板工艺造成制作的薄膜晶体管存在特性差异，造成流过源跟随器的探测电流Ids存在差异，影响读取电路的信噪比。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够控制流向外部信号端的电流大小以提高电路的信噪比的读取电路及其驱动方法、X射线像素电路。
解决本发明技术问题所采用的技术方案是一种读取电路，包括：复位模块、读出模块、驱动模块和整合模块；
所述复位模块与第一节点、第一信号端、第二节点和驱动模块连接；
所述驱动模块与所述复位模块和所述第二信号端连接；
所述整合模块与第三信号端、所述第一节点和所述第二节点连接；
所述读出模块与第四信号端、所述复位模块和第五信号端连接；
所述复位模块，用于在第一信号端输入的复位信号的控制下，对所述第一节点和所述第二节点的电压进行复位；
所述整合模块，用于使所述第一节点和第二节点串联，以改变所述第一节点和所述第二节点的电压；
所述读出模块，用于在所述第一节点的电压控制所述驱动模块开启的情况下，读出电流值，并通过所述第五信号端输出所述电流值。
其中，所述读取电路还包括：检测器件、第一存储模块和第二存储模块；
所述检测器件与所述复位模块和第六信号端连接；
所述第一存储模块与第二信号端和第一节点连接；
所述第二存储模块与所述第二节点和所述第六信号端连接。
其中，所述第二存储模块包括第二电容，所述第二电容的第一极与所述第二节点连接，所述第二电容的第二极与所述第六信号端连接；
所述第二存储模块，用于在第六信号端输入的第六信号的控制下，控制所述第一节点的电压。
其中，所述读取电路还包括：检测器件、第一存储模块和第二存储模块；
所述检测器件与所述复位模块和第七信号端连接；
所述第一存储模块与第二信号端和第一节点连接；
所述第二存储模块与所述第二节点和所述第八信号端连接。
其中，所述第二存储模块包括第二电容，所述第二电容的第一极与所述第二节点连接，所述第二电容的第二极与所述第八信号端连接。
其中，所述复位模块包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极与第一信号端连接，所述第一开关晶体管的第一极与所述第二节点连接，所述第一开关晶体管的第二极与所述第二开关晶体管连接；
所述第二开关晶体管的控制极与所述第一信号端连接，所述第二开关晶体管的第一极与所述第一节点连接，所述第二开关晶体管的第二极与所述第一开关晶体管连接。
其中，所述第一存储模块包括第一电容，所述第一电容的第一极与所述第二信号端连接，所述第一电容的第二极与所述第一节点连接。
其中，所述驱动模块包括驱动晶体管，所述驱动晶体管的控制极和第二极均与所述复位模块连接，所述驱动晶体管的第一极与所述第二信号端连接。
其中，所述整合模块包括第三开关晶体管，所述第三开关晶体管的控制极与所述第三信号端连接，所述第三开关晶体管的第一极与所述第一节点连接，所述第三开关晶体管的第二极与所述第二节点连接。
其中，所述读出模块包括第四开关晶体管，所述第四开关晶体管的控制极与第四信号端连接，所述第四开关晶体管的第一极与第五信号端连接，所述第四开关晶体管的第二极与所述复位模块连接。
其中，所述检测器件为光电探测器。
作为另一技术方案，本发明还提供一种X射线像素电路，包括上述任意一项所述的读取电路。
作为另一技术方案，本发明还提供一种读取电路的驱动方法，所述读取电路包括复位模块、读出模块、驱动模块和整合模块，所述驱动方法包括：
复位阶段：在第一信号端输入的复位信号的控制下，对所述第一节点和所述第二节点的电压进行复位；
整合阶段：使所述第一节点和第二节点串联，以改变所述第一节点和所述第二节点的电压；
读出阶段：在所述第一节点的电压控制所述驱动模块开启的情况下，读出电流值，并通过所述第五信号端输出所述电流值。
其中，所述读取电路还包括：检测器件、第一存储模块和第二存储模块；所述检测器件与所述复位模块和第七信号端连接；所述第一存储模块与第二信号端和第一节点连接；所述第二存储模块与所述第二节点和所述第八信号端连接；
在所述读出阶段之前，还包括：
脉冲跳变阶段：在第一公共信号端输入的第一公共信号的控制下，使所述第一节点的电压跳变。
本发明的读取电路及其驱动方法、X射线像素电路中，该读取电路包括：复位模块、读出模块、驱动模块和整合模块，复位模块用于在第一信号端输入的复位信号的控制下，对第一节点和第二节点的电压进行复位；整合模块用于使第一节点和第二节点串联，以改变第一节点和第二节点的电压；读出模块用于在第一节点的电压控制驱动模块开启的情况下，读出电流值，并通过第五信号端输出电流值。本发明提供的读取电路，能够通过降低非光生电流在存储电容上产生的电压，从而控制流向外部信号端的电流大小，进而提高读取电路的信噪比。
附图说明
图1为现有具有源跟随结构的读取电路的结构示意图；
图2为本发明的实施例1的读取电路的结构示意图；
图3为图2的时序图；
图4为本发明的实施例2的读取电路的结构示意图；
图5为图4的时序图；
其中，附图标记为：1、复位模块；2、读出模块；3、驱动模块；4、整合模块；5、检测器件；6、第一存储模块；7、第二存储模块；A、第一节点；B、第二节点；Reset、第一信号端；Bias、第二信号端；Integration、第三信号端；Gate、第四信号端；Output、第五信号端；VSS、第六信号端；Vcom2、第七信号端；Vcom1、第八信号端；M1、第一开关晶体管；M2、第二开关晶体管；M3、驱动晶体管；M4、第三开关晶体管；M5、第四开关晶体管。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
请参照图2和图3，本实施例提供一种读取电路，包括：复位模块1、读出模块2、驱动模块3和整合模块4；复位模块1与第一节点A、第一信号端Reset、第二节点B和驱动模块3连接；驱动模块3与复位模块1和第二信号端Bias连接；整合模块4与第三信号端Integration、第一节点A和第二节点B连接；读出模块2与第四信号端Gate、复位模块1和第五信号端Output连接。
复位模块1用于在第一信号端Reset输入的复位信号的控制下，对第一节点A和第二节点B的电压进行复位。
整合模块4用于使第一节点A和第二节点B串联，以改变第一节点A和第二节点B的电压。
读出模块2用于在第一节点A的电压控制驱动模块3开启的情况下，读出电流值，并通过第五信号端Output输出电流值。
其中，读取电路还包括：检测器件5、第一存储模块6和第二存储模块7；检测器件5与复位模块1和第六信号端VSS连接；第一存储模块6与第二信号端Bias和第一节点A连接；第二存储模块7与第二节点B和第六信号端VSS连接。
其中，第二存储模块7包括第二电容C2，第二电容C2的第一极与第二节点B连接，第二电容C2的第二极与第六信号端VSS连接；第二存储模块7用于在第六信号端VSS输入的第六信号的控制下，控制第一节点A的电压。
其中，复位模块1包括第一开关晶体管M1和第二开关晶体管M2；第一开关晶体管M1的控制极与第一信号端Reset连接，第一开关晶体管M1的第一极与第二节点B连接，第一开关晶体管M1的第二极与第二开关晶体管M2连接；第二开关晶体管M2的控制极与第一信号端Reset连接，第二开关晶体管M2的第一极与第一节点A连接，第二开关晶体管M2的第二极与第一开关晶体管M1连接。
其中，第一存储模块6包括第一电容C1，第一电容C1的第一极与第二信号端Bias连接，第一电容C1的第二极与第一节点A连接。
其中，驱动模块3包括驱动晶体管M3，驱动晶体管M3的控制极和第二极均与复位模块1连接，驱动晶体管M3的第一极与第二信号端Bias连接。
其中，整合模块4包括第三开关晶体管M4，第三开关晶体管M4的控制极与第三信号端Integration连接，第三开关晶体管M4的第一极与第一节点A连接，第三开关晶体管M4的第二极与第二节点B连接。
其中，读出模块2包括第四开关晶体管M5，第四开关晶体管M5的控制极与第四信号端Gate连接，第四开关晶体管M5的第一极与第五信号端Output连接，第四开关晶体管M5的第二极与复位模块1连接。
其中，检测器件5为光电探测器D1。
本实施例的读取电路采用的所有晶体管均为P型晶体管，第六信号端VSS提供低电平，该读取电路的具体工作原理如下所述：
复位阶段：第一信号端Reset向第一开关晶体管M1的控制极(栅极)输入低压信号，以开启第一开关晶体管M1，第一信号端Reset向第二开关晶体管M2的控制极(栅极)输入低压信号，以开启第二开关晶体管M2，同时，第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入高压信号，以关断第三开关晶体管M4，第四信号端Gat向第四开关晶体管M5的控制极(栅极)输入高压信号，以关断第四开关晶体管M5，此时，由第一信号端Reset控制的第一开关晶体管M1和第二开关晶体管M2打开。其中，第二开关晶体管M2的开启，将驱动晶体管M3的控制极(栅极)和第二极(漏极)连接，使驱动晶体管M3成为二极管连接的源跟随器结构；第一开关晶体管M1的开启，将光电探测器D1的第一极与驱动晶体管M3的控制极(栅极)和第二极(漏极)连接，将电容C1和C2上的信号进行复位，使第一节点A的电压由Vbias变为Vbias+Vth，第二节点B的电压由Vcom1变为Vbias+Vth，其中，Vbias是复位的直流信号，Vth是驱动晶体管M3的阈值电压。之所以如此设置，是为了保证光电探测器D1在每次光照感测之前，光感探测器D1的第一极的电位相同。
整合阶段：第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入低压信号，以开启第三开关晶体管M4，同时，第一信号端Reset向第一开关晶体管M1的控制极(栅极)和第二开关晶体管M2的控制极(栅极)输入高压信号，以关断第一开关晶体管M1和第二开关晶体管M2，第四信号端Gate向第四开关晶体管M5的控制极(栅极)输入高压信号，以关断第四开关晶体管M5，此时，只有第三信号端Integration控制的第三开关晶体管M4处于开启阶段，将电容C1和C2进行串联连接，同时，光电探测器D1感测光功率，不同的光功率使D1产生不同的光电流，使得第一节点A和第二节点B上的电荷电位发生变化，此时第一节点A和第二节点B的电位均变成Vbias+Vth+Vsignal，其中，Vsignal为与不同的光功率关联的电位。
读出阶段：第四信号端Gate向第四开关晶体管M5的控制极(栅极)输入低压信号，以开启第四开关晶体管M5，第一信号端Reset向第一开关晶体管M1和第二开关晶体管M2的控制极(栅极)输入高压信号，以关断第一开关晶体管M1和第二开关晶体管M2，第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入高压信号，以关断第三开关晶体管M4，此时，由第四信号端Gate控制的第四开关晶体管M5打开，同时，由于第一节点A的电压控制的驱动晶体管M3也是开启的，第一节点A的电位是整合阶段的电位，即为Vbias+Vth+Vsignal，且通过第一电容C1进行保持；驱动晶体管M3此时处于饱和阶段，由电流公式可知：
Figure BDA0001089528940000081
即，
Figure BDA0001089528940000082
其中，/>
Figure BDA0001089528940000083
其中，
Figure BDA0001089528940000084
是驱动晶体管M3的沟道宽长比，C是沟道绝缘层的介电常数，u是沟道有源层载流子的迁移率。Vsignal是与光功率关联的电位。
该电流值Ids通过第四开关晶体管M5流入到外部的感测放大器件中，即通过第五信号端Output输出。
由此上述计算可以看出，电流值与光功率有关，与驱动晶体管M3的阈值电压无关，即该电流值不受背板工艺影响，故该读取电路的信噪比高。
当然，本实施例的晶体管并不局限于P型晶体管，还可以为N型晶体管，只要对各阶段输入的电平值进行调整即可，在此不再赘述。
本实施例的读取电路，包括：复位模块1、读出模块2、驱动模块3和整合模块4，其中，复位模块1用于在第一信号端Reset输入的复位信号的控制下，对第一节点A和第二节点B的电压进行复位；整合模块4用于使第一节点A和第二节点B串联，以改变第一节点A和第二节点B的电压；读出模块2用于在第一节点A的电压控制驱动模块3开启的情况下，读出电流值。本实施例的读取电路，能够通过降低非光生电流在存储电容上产生的电压，从而控制流向外部信号端的电流大小，进而提高读取电路的信噪比。
实施例2：
请参照图4和图5，本实施例提供一种读取电路，其具有与实施例1的读取电路类似的结构，其与实施例1的区别在于，检测器件5与复位模块1和第七信号端Vcom2连接；第一存储模块6与第二信号端Bias和第一节点A连接；第二存储模块7与第二节点B和第八信号端Vcom1连接。
其中，第二存储模块7包括第二电容C2，第二电容C2的第一极与第二节点B连接，第二电容C2的第二极与第八信号端Vcom1连接。
本实施例的读取电路采用的所有晶体管均为P型晶体管，第七信号端Vcom2提供低电平，该读取电路的具体工作原理如下所述：
复位阶段：第一信号端Reset向第一开关晶体管M1的控制极(栅极)输入低压信号，以开启第一开关晶体管M1，第一信号端Reset向第二开关晶体管M2的控制极(栅极)输入低压信号，以开启第二开关晶体管M2，同时，第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入高压信号，以关断第三开关晶体管M4，第四信号端Gat向第四开关晶体管M5的控制极(栅极)输入高压信号，以关断第四开关晶体管M5，此时，由第一信号端Reset控制的第一开关晶体管M1和第二开关晶体管M2打开。其中，第二开关晶体管M2的开启，将驱动晶体管M3的控制极(栅极)和第二极(漏极)连接，使驱动晶体管M3成为二极管连接的源跟随器结构；第一开关晶体管M1的开启，将光电探测器D1的第一极与驱动晶体管M3的控制极(栅极)和第二极(漏极)连接，将电容C1和C2上的信号进行复位，使第一节点A的电压由Vbias变为Vbias+Vth，第二节点B的电压由Vcom1变为Vbias+Vth，其中，Vbias是复位的直流信号，Vth是驱动晶体管M3的阈值电压。之所以如此设置，是为了保证光电探测器D1在每次光照感测之前，光感探测器D1的第一极的电位相同。
整合阶段：第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入低压信号，以开启第三开关晶体管M4，同时，第一信号端Reset向第一开关晶体管M1的控制极(栅极)和第二开关晶体管M2的控制极(栅极)输入高压信号，以关断第一开关晶体管M1和第二开关晶体管M2，第四信号端Gate向第四开关晶体管M5的控制极(栅极)输入高压信号，以关断第四开关晶体管M5，此时，只有第三信号端Integration控制的第三开关晶体管M4处于开启阶段，将电容C1和C2进行串联连接，同时，光电探测器D1感测光功率，不同的光功率使D1产生不同的光电流，使得第一节点A和第二节点B上的电荷电位发生变化，此时第一节点A和第二节点B的电位均变成Vbias+Vth+Vsignal，其中，Vsignal为与不同的光功率关联的电位。
跳变阶段：第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入低压信号，以开启第三开关晶体管M4，同时，第一信号端Reset向第一开关晶体管M1和第二开关晶体管M2的控制极(栅极)输入高压信号，以关断第一开关晶体管M1和第二开关晶体管M2，第四信号端Gate向第四开关晶体管M5的控制极(栅极)输入高压信号，以关断第四开关晶体管M5，此时，只有第三信号端Integration控制的第三开关晶体管M4处于开启阶段，将电容C1和C2进行串联连接，此时，第八信号端Vcom1由低电位升至高电位，生成电位差△V，那么，根据电容电荷守恒原理，第二电容C2的第二节点B的电压由Vbias+Vth+Vsignal跳变为Vbias+Vth+Vsignal+△V，当然，第一节点A的电压与第二节点B的电压相等。
需要说明的是，跳变阶段是处于整合阶段中的，但跳变阶段处于整合阶段的结束期。第八信号端Vcom1由高电位恢复至低电位时，应该是在第三信号端Integration输出的信号截止后进行的。
读出阶段：第四信号端Gate向第四开关晶体管M5的控制极(栅极)输入低压信号，以开启第四开关晶体管M5，第一信号端Reset向第一开关晶体管M1和第二开关晶体管M2的控制极(栅极)输入高压信号，以关断第一开关晶体管M1和第二开关晶体管M2，第三信号端Integration向第三开关晶体管M4的控制极(栅极)输入高压信号，以关断第三开关晶体管M4，此时，由第四信号端Gate控制的第四开关晶体管M5打开，同时，由于第一节点A的电压控制的驱动晶体管M3是否开启，第一节点A的电位是跳变阶段的电位，即为Vbias+Vth+Vsignal+△V，且通过第一电容C1进行保持。
控制驱动晶体管M3是否开启的条件是：Vg-Vs-Vth＜0，其中，Vg为驱动晶体管M3的控制极电压(栅电压)，Vs为驱动晶体管M3的第一极电压(源电压)，Vth为驱动晶体管M3的阈值电压，即，
Vg-Vs-Vth＝(Vbias+Vth+Vsignal+△V)-Vbias-Vth＝Vsignal+△V，其中，由于Vsignal相对于Vbias是一个负值信号，光电二极管的Vbias电压在整合阶段是通过光电探测器D1不断放电的，因此，放电前后的电压差便是Vsignal，即Vsignal是一个负偏压。Vsignal的大小与光电探测器D1的光电转化电流相关联。当光电转化电流很大时，Vsignal会更负(即绝对值更大)；当光电转化电流很小时，Vsignal更偏向正值(即绝对值更小)。也就是说，当存在光照时，读取电路中存在光生电流，光电探测器D1的Vsignal更负；而不存在光照时，读取电路中不存在光生电流，只存在暗电流，光电探测器D1的Vsignal偏正。
由上可知，在只有暗电流发生的读取电路中，驱动晶体管M3的Vgs-Vth＝Vsignal+△V，当Vsignal负性很小时，由于△V为正值，导致Vgs>0，此时，读取电路处于截至状态，第五信号端Output上没有电流输出；当有光照时，读取电路中存在光生电流，驱动晶体管M3的Vgs-Vth＝Vsignal+△V，由于Vsignal负性很大，虽然△V为正值，但仍使得Vsignal+△V<0，此时，驱动晶体管M3开启，并处于饱和阶段，该读取电路中的电流可以通过第五信号端Output输出，该电流公式为：
Figure BDA0001089528940000111
即，
Figure BDA0001089528940000112
其中，/>
Figure BDA0001089528940000113
其中，
Figure BDA0001089528940000114
是驱动晶体管M3的沟道宽长比，C是沟道绝缘层的介电常数，u是沟道有源层载流子的迁移率。Vsignal是与光功率关联的电位。
该电流值Ids通过第四开关晶体管M5流入到外部的感测放大器件中，即通过第五信号端Output输出。
由此上述计算可以看出，电流值与光功率有关，与驱动晶体管M3的阈值电压无关，即该电流值不受背板工艺影响，而且，选择合适的Vcom1跳变电压幅值△V，可以决定什么样的非光生电流被截至，因此，该读取电路的信噪比高。
当然，本实施例的晶体管并不局限于P型晶体管，还可以为N型晶体管，只要对各阶段输入的电平值进行调整即可，在此不再赘述。
本实施例的读取电路，包括：复位模块1、读出模块2、驱动模块3和整合模块4，其中，复位模块1用于在第一信号端Reset输入的复位信号的控制下，对第一节点A和第二节点B的电压进行复位；整合模块4用于使第一节点A和第二节点B串联，以改变第一节点A和第二节点B的电压；读出模块2用于在第一节点A的电压控制驱动模块3开启的情况下，读出电流值。本实施例的读取电路，能够通过第八信号端Vcom1提供的脉冲电压，调整存储在存储电容上电压的大小，并用此电压来决定流向外部信号端的电流大小；而且，能够通过降低非光生电流在存储电容上产生的电压，从而控制流向外部信号端的电流大小，进而提高读取电路的信噪比。
实施例3：
本实施例提供一种X射线像素电路，包括实施例1或实施例2的读取电路。
需要说明的是，实施例1或实施例2的读取电路是按照阵列的形式设置在基板上的。
本实施例的X射线像素电路，包括实施例1或实施例2的读取电路，能够通过降低非光生电流在存储电容上产生的电压，从而控制流向外部信号端的电流大小，进而提高读取电路的信噪比。
实施例4：
本实施例提供了一种读取电路的驱动方法，读取电路包括复位模块、读出模块、驱动模块、整合模块、检测器件、第一存储模块和第二存储模块；检测器件与复位模块和第六信号端连接；第一存储模块与第二信号端和第一节点连接；第二存储模块与第二节点和第六信号端连接。。
该驱动方法包括：
复位阶段：在第一信号端输入的复位信号的控制下，对第一节点和第二节点的电压进行复位。
整合阶段：使第一节点和第二节点串联，以改变第一节点和第二节点的电压。
读出阶段：在第一节点的电压控制驱动模块开启的情况下，读出电流值，并通过第五信号端Output输出电流值。
本实施例提供的读取电路的驱动方法，用于驱动实施例1的读取电路，详细描述可参照实施例1的读取电路，在此不再赘述。
本实施例的读取电路的驱动方法，用于驱动实施例1的读取电路，能够通过降低非光生电流在存储电容上产生的电压，从而控制流向外部信号端的电流大小，进而提高读取电路的信噪比。
实施例5：
本实施例提供了一种读取电路的驱动方法，读取电路包括复位模块、读出模块、驱动模块、整合模块、检测器件、第一存储模块和第二存储模块；检测器件与复位模块和第七信号端连接；第一存储模块与第二信号端和第一节点连接；第二存储模块与第二节点和第八信号端连接。
该驱动方法包括：
复位阶段：在第一信号端输入的复位信号的控制下，对第一节点和第二节点的电压进行复位。
整合阶段：使第一节点和第二节点串联，以改变第一节点和第二节点的电压。
脉冲跳变阶段：在第一公共信号端输入的第一公共信号的控制下，使第一节点的电压跳变。
读出阶段：在第一节点的电压控制驱动模块开启的情况下，读出电流值，并通过第五信号端Output输出电流值。
本实施例提供的读取电路的驱动方法，用于驱动实施例2的读取电路，详细描述可参照实施例2的读取电路，在此不再赘述。
本实施例的读取电路的驱动方法，用于驱动实施例2的读取电路，能够通过第八信号端Vcom1提供的脉冲电压，调整存储在存储电容上电压的大小，并用此电压来决定流向外部信号端的电流大小；而且，能够通过降低非光生电流在存储电容上产生的电压，从而控制流向外部信号端的电流大小，进而提高读取电路的信噪比。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种读取电路，其特征在于，包括：复位模块、读出模块、驱动模块和整合模块；
所述复位模块与第一节点、第一信号端、第二节点和驱动模块连接；
所述驱动模块与所述复位模块和第二信号端连接；
所述整合模块与第三信号端、所述第一节点和所述第二节点连接；
所述读出模块与第四信号端、所述复位模块和第五信号端连接；
所述复位模块，用于在第一信号端输入的复位信号的控制下，对所述第一节点和所述第二节点的电压进行复位；
所述整合模块，用于使所述第一节点和第二节点串联，以改变所述第一节点和所述第二节点的电压；
所述读出模块，用于在所述第一节点的电压控制所述驱动模块开启的情况下，读出电流值，并通过所述第五信号端输出所述电流值；
所述复位模块包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极与第一信号端连接，所述第一开关晶体管的第一极与所述第二节点连接，所述第一开关晶体管的第二极与所述第二开关晶体管连接；
所述第二开关晶体管的控制极与所述第一信号端连接，所述第二开关晶体管的第一极与所述第一节点连接，所述第二开关晶体管的第二极与所述第一开关晶体管连接；
所述整合模块包括第三开关晶体管，所述第三开关晶体管的控制极与所述第三信号端连接，所述第三开关晶体管的第一极与所述第一节点连接，所述第三开关晶体管的第二极与所述第二节点连接。
2.根据权利要求1所述的读取电路，其特征在于，所述读取电路还包括：检测器件、第一存储模块和第二存储模块；
所述检测器件与所述复位模块和第六信号端连接；
所述第一存储模块与第二信号端和第一节点连接；
所述第二存储模块与所述第二节点和所述第六信号端连接。
3.根据权利要求2所述的读取电路，其特征在于，所述第二存储模块包括第二电容，所述第二电容的第一极与所述第二节点连接，所述第二电容的第二极与所述第六信号端连接；
所述第二存储模块，用于在第六信号端输入的第六信号的控制下，控制所述第一节点的电压。
4.根据权利要求1所述的读取电路，其特征在于，所述读取电路还包括：检测器件、第一存储模块和第二存储模块；
所述检测器件与所述复位模块和第七信号端连接；
所述第一存储模块与第二信号端和第一节点连接；
所述第二存储模块与所述第二节点和第八信号端连接。
5.根据权利要求4所述的读取电路，其特征在于，所述第二存储模块包括第二电容，所述第二电容的第一极与所述第二节点连接，所述第二电容的第二极与所述第八信号端连接。
6.根据权利要求1所述的读取电路，其特征在于，第一存储模块包括第一电容，所述第一电容的第一极与所述第二信号端连接，所述第一电容的第二极与所述第一节点连接。
7.根据权利要求1所述的读取电路，其特征在于，所述驱动模块包括驱动晶体管，所述驱动晶体管的控制极和第二极均与所述复位模块连接，所述驱动晶体管的第一极与所述第二信号端连接。
8.根据权利要求1所述的读取电路，其特征在于，所述读出模块包括第四开关晶体管，所述第四开关晶体管的控制极与第四信号端连接，所述第四开关晶体管的第一极与第五信号端连接，所述第四开关晶体管的第二极与所述复位模块连接。
9.根据权利要求1所述的读取电路，其特征在于，检测器件为光电探测器。
10.一种X射线像素电路，其特征在于，包括权利要求1至9任意一项所述的读取电路。
11.一种读取电路的驱动方法，其特征在于，所述读取电路包括复位模块、读出模块、驱动模块和整合模块，所述驱动方法包括：
复位阶段：在第一信号端输入的复位信号的控制下，对第一节点和第二节点的电压进行复位；复位模块包括第一开关晶体管和第二开关晶体管；在所述复位阶段，所述第一开关晶体管的控制极在所述第一信号端的控制下关断，所述第一开关晶体管的第一极与所述第二节点连接，所述第一开关晶体管的第二极与所述第二开关晶体管连接；所述第二开关晶体管的控制极在所述第一信号端的控制下关断，所述第二开关晶体管的第一极与所述第一节点连接，所述第二开关晶体管的第二极与所述第一开关晶体管连接；
整合阶段：使所述第一节点和第二节点串联，以改变所述第一节点和所述第二节点的电压；所述整合模块包括第三开关晶体管；在所述整合阶段，所述第三开关晶体管的控制极在第三信号端的控制下关断，所述第三开关晶体管的第一极与所述第一节点连接，所述第三开关晶体管的第二极与所述第二节点连接；
读出阶段：在所述第一节点的电压控制所述驱动模块开启的情况下，读出电流值，并通过第五信号端输出所述电流值。
12.根据权利要求11所述的读取电路的驱动方法，其特征在于，所述读取电路还包括：检测器件、第一存储模块和第二存储模块；所述检测器件与所述复位模块和第七信号端连接；所述第一存储模块与第二信号端和第一节点连接；所述第二存储模块与所述第二节点和第八信号端连接；
在所述读出阶段之前，还包括：
脉冲跳变阶段：在第一公共信号端输入的第一公共信号的控制下，使所述第一节点的电压跳变。
CN201610718413.2A 2016-08-24 2016-08-24 一种读取电路及其驱动方法、x射线像素电路 Active CN106162003B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610718413.2A CN106162003B (zh) 2016-08-24 2016-08-24 一种读取电路及其驱动方法、x射线像素电路
US15/667,244 US10097776B2 (en) 2016-08-24 2017-08-02 Reading circuit and driving method thereof, and photoelectric detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610718413.2A CN106162003B (zh) 2016-08-24 2016-08-24 一种读取电路及其驱动方法、x射线像素电路

Publications (2)

Publication Number Publication Date
CN106162003A CN106162003A (zh) 2016-11-23
CN106162003B true CN106162003B (zh) 2023-06-27

Family

ID=57341970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610718413.2A Active CN106162003B (zh) 2016-08-24 2016-08-24 一种读取电路及其驱动方法、x射线像素电路

Country Status (2)

Country Link
US (1) US10097776B2 (zh)
CN (1) CN106162003B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106842278B (zh) * 2017-01-19 2023-11-21 京东方科技集团股份有限公司 一种msm光电检测装置及其驱动方法、x射线探测器
CN109870470A (zh) * 2017-06-30 2019-06-11 京东方科技集团股份有限公司 探测像素电路、探测面板和光电检测装置
CN113194272B (zh) * 2021-04-28 2022-05-20 电子科技大学 一种用于光电探测器中的大动态范围读出电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667768B1 (en) * 1998-02-17 2003-12-23 Micron Technology, Inc. Photodiode-type pixel for global electronic shutter and reduced lag
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
CN104299571B (zh) * 2014-11-06 2016-07-06 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104599638A (zh) * 2015-02-12 2015-05-06 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN105427800B (zh) * 2016-01-06 2018-06-12 京东方科技集团股份有限公司 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN105632403B (zh) * 2016-01-15 2019-01-29 京东方科技集团股份有限公司 一种像素电路、驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN106162003A (zh) 2016-11-23
US10097776B2 (en) 2018-10-09
US20180063451A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN108280432B (zh) 指纹识别检测电路及其驱动方法、显示装置
US10818226B2 (en) Pixel circuit, method for driving the same, and display apparatus
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10909925B2 (en) Pixel circuit and driving method thereof, display panel and display device
US11086450B2 (en) Touch circuit, touch device and touch method
US20180249109A1 (en) Active pixel sensor circuit, driving method and image sensor
US9535531B2 (en) Active matrix organic light emitting diode pixel unit circuit, display panel and electronic product
US10762837B2 (en) Pixel circuit, a driving method thereof and a display apparatus
US20150317932A1 (en) Pixel circuit, organic electroluminescent display panel and display device
US10991735B2 (en) Optical detection pixel unit, optical detection circuit, optical detection method and display device
US9318048B2 (en) Pixel circuit and display apparatus
WO2018000927A1 (zh) 像素电路、半导体摄像头检测电路以及显示装置
US11006062B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
CN106162003B (zh) 一种读取电路及其驱动方法、x射线像素电路
US11341909B2 (en) Pixel drive circuit and drive method thereof, and display device
US20220084466A1 (en) Pixel circuit and pixel control method
WO2022166303A1 (zh) 检测电路、驱动电路、显示面板及其驱动方法
US7046079B2 (en) Circuit for generating a reference voltage
US10209128B2 (en) Light intensity detection circuit, light intensity detector, detection method thereof and display device
US20200162687A1 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
US8835829B2 (en) Image sensor formed by silicon rich oxide material
JP2009159611A (ja) トランジスタ出力回路と方法
US20080150590A1 (en) Track and hold circuit
CN109859688B (zh) 像素驱动电路及显示面板
US9006638B2 (en) Dual-mode capacitive transimpedance amplifier, and read-out device incorporating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant