JP2009159611A - トランジスタ出力回路と方法 - Google Patents
トランジスタ出力回路と方法 Download PDFInfo
- Publication number
- JP2009159611A JP2009159611A JP2008331369A JP2008331369A JP2009159611A JP 2009159611 A JP2009159611 A JP 2009159611A JP 2008331369 A JP2008331369 A JP 2008331369A JP 2008331369 A JP2008331369 A JP 2008331369A JP 2009159611 A JP2009159611 A JP 2009159611A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- gate
- switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】トランジスタ回路は、第一出力トランジスタ、第二出力トランジスタ、及び、スイッチ装置、からなる。第一、第二出力トランジスタは、出力信号をトランジスタ回路のコモン出力端に提供する。スイッチ装置は、第一出力トランジスタの出力端と第二出力トランジスタの出力端をコモン出力端に順に結合する。第一、第二出力トランジスタは同じ定常状態出力を提供するように制御される。スイッチ装置の操作により、第一出力トランジスタの出力端がコモン出力端に結合される時、第一出力トランジスタの駆動状態電圧の変化が第二出力トランジスタから隔離される。
【選択図】図5
Description
Clk1、Clk2、Clk3〜タイミング
CS1〜電流源
OUT〜出力端
Tp1〜トランジスタ
VDD、VDD〜電圧源
S1、S2、S3〜スイッチ
H〜維持期間
S〜サンプリング期間
VGS1〜ゲート−ソース電圧の第一値
VGS2〜ゲート−ソース電圧の第二値
ID〜ドレイン電流
10(T1)、12(T2)〜トランジスタ
14(Cgs)〜ストレージキャパシタ
16、18、20〜スイッチ
D〜ドレイン
G〜ゲート極
S〜ソース
10(T1)、12(T2)〜トランジスタ
14(Ct)〜ストレージキャパシタ
16、18、20〜スイッチ
30〜フォトダイオード
32(Cs)〜キャパシタ
34、38〜スイッチ
40(Ck)、42(Cc)、Cp〜キャパシタ
A1、A2〜インバータ
CS6〜電流源
OUT〜出力端
(外1)
S〜サンプリング期間
T〜伝送期間
H〜維持期間
80、82、85、88〜スイッチ
84〜出力端
86〜入力端
Cload〜キャパシタ
INVA、INVB〜増幅器
Vin〜入力電圧
Vout〜出力電圧
f1、f2、f3、f4〜制御信号
90〜リセット期間
92〜第一フィードバック期間
94〜第二フィードバック期間
Claims (10)
- 第一出力トランジスタと、
前記第一出力トランジスタと共に配置されて、前記トランジスタ回路のコモン出力端に出力信号を提供する第二出力トランジスタ、及び、
前記第一出力トランジスタの出力端と前記第二出力トランジスタの出力端を順に、前記コモン出力端に結合し、前記第一、第二出力トランジスタが、同じ定常状態出力を提供するように制御するスイッチ装置と、
からなり、前記スイッチ装置が操作され、前記第一出力トランジスタの出力端が前記コモン出力端に結合される時、前記第一出力トランジスタの駆動状態電圧の変化が前記第二出力トランジスタから隔離されることを特徴とするトランジスタ回路。 - 更に、電流サンプリング回路を有し、
電流をサンプリングする電流サンプリングトランジスタを有する前記第一出力トランジスタと、
電流出力を伝送し、前記第一出力トランジスタに並列されるトランジスタを有する前記第二出力トランジスタと、
更に、第一トランジスタゲートーソースキャパシタンスを有する前記回路と、
選択的に、前記第一出力トランジスタのゲート電圧を、前記第二出力トランジスタのゲートに結合する前記スイッチ装置と、
カップリングスイッチを有し、前記変化が前記第一出力トランジスタによりサンプリングされた電流に関連しない時に開いて、前記第一出力トランジスタのゲートーソース電圧が前記第二出力トランジスタに結合されるのを防止し、前記カップリングスイッチが閉じて、前記ゲート電圧を前記第一トランジスタのゲートーソースキャパシタンスに伝送する前記スイッチ装置と、
からなることを特徴とする請求項1に記載のトランジスタ回路。 - 更に、第二トランジスタゲートーソースキャパシタンスを有し、前記回路は三モードで操作し、
前記第一トランジスタが電流をサンプリングし、前記ゲートーソース電圧が前記第二トランジスタゲートーソースキャパシタンスに保存される電流サンプリングモードと、
前記第一トランジスタのゲート電圧が、前記カップリングスイッチにより前記第二トランジスタのゲートに伝送され、前記電流が更に、前記第二出力トランジスタによりサンプリングされる伝送モードと、
前記第二トランジスタが、前記第一トランジスタゲートーソースキャパシタンス上の電圧から派生する出力電流を提供する出力モードと、
からなることを特徴とする請求項2に記載のトランジスタ回路。 - 更に、前記第二トランジスタゲートーソースキャパシタンスを短絡させるリセットスイッチを有することを特徴とする請求項3に記載のトランジスタ回路。
- 第一増幅器の一部である前記第一出力トランジスタと、
前記第一増幅器に並列結合され、第二増幅器の一部である前記第二出力トランジスタと、
前記第一、第二増幅器が、それぞれ、前記第一、第二増幅器の増幅出力端を前記コモン出力端に選択的に結合する出力スイッチを有する前記スイッチ装置と、
からなることを特徴とする請求項1に記載のトランジスタ回路。 - 前記スイッチ装置は、前記コモン出力端と入力端間に接続され、前記第一、第二増幅器を接続するフィードバックスイッチと、回路入力端と前記入力端間に接続され、前記第一、第二増幅器を接続する入力スイッチと、を有することを特徴とする請求項5に記載のトランジスタ回路。
- 前記回路は三モードで操作し、
前記フィードバックスイッチと前記出力スイッチが開き、前記入力スイッチが閉じるリセットモードと、
前記第一増幅器は前記出力信号を前記コモン出力端に提供し、前記フィードバックスイッチが閉じ、前記入力スイッチが開く第一出力モードと、
前記第二増幅器は前記出力信号を前記コモン出力端に提供し、前記フィードバックスイッチが閉じ、前記入力スイッチが開く第二出力モードと、
からなることを特徴とする請求項6に記載のトランジスタ回路。 - トランジスタ回路制御方法であって、
第一出力トランジスタの出力端をコモン出力端に結合する工程と、
第二出力トランジスタの出力端を前記コモン出力端に結合する工程と、
からなり、前記第一出力トランジスタの出力端が前記コモン出力端に結合される時、前記第一出力トランジスタの駆動状態電圧上の変化が前記第二出力トランジスタから隔離され、前記第一、第二出力トランジスタが同じ定常状態出力を提供するよう制御されることを特徴とするトランジスタ回路制御方法。 - 更に、電流サンプリング方法を有し、前記方法は、
前記第一出力トランジスタにより電流をサンプリングし、前記第一出力トランジスタのゲートーソース電圧を第一トランジスタゲートーソースキャパシタンス上に保存し、前記変化がサンプリングされた前記電流に関連しない時、前記ゲートーソース電圧の変化が前記第二トランジスタから隔離される工程と、
前記第一出力トランジスタのゲート電圧を第二トランジスタゲートーソースキャパシタンスに伝送する工程と、
前記第二出力トランジスタにより、前記第二トランジスタゲートーソースキャパシタンス上の電圧から派生した出力電流を提供する工程と、
電流サンプリング時のリセット操作で、前記第一トランジスタゲートーソースキャパシタンスを短絡させる工程と、
前記第一出力トランジスタの前記ゲート電圧が伝送される時、前記第二トランジスタにより、前記電流をサンプリングして、前記第二トランジスタゲートーソースキャパシタンスにゲートーソース電圧を保存する工程と、
からなることを特徴とする請求項8に記載のトランジスタ回路制御方法。 - 更に、電圧増幅方法を有し、前記第一出力トランジスタは第一増幅器の一部で、前記第二出力トランジスタは前記第一増幅器に並列される第二増幅器の一部であることを特徴とする請求項8に記載のトランジスタ回路制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1682607P | 2007-12-27 | 2007-12-27 | |
EP08167569 | 2008-10-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009159611A true JP2009159611A (ja) | 2009-07-16 |
Family
ID=40963037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008331369A Pending JP2009159611A (ja) | 2007-12-27 | 2008-12-25 | トランジスタ出力回路と方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2009159611A (ja) |
KR (1) | KR101598220B1 (ja) |
CN (1) | CN101470139B (ja) |
TW (1) | TWI415085B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI508420B (zh) * | 2013-03-15 | 2015-11-11 | Silicon Motion Inc | 應用於高負載電流之電荷注入式開關電容穩壓器 |
EP2843425B1 (en) * | 2013-08-27 | 2018-11-21 | Nxp B.V. | Current measuring circuit |
CN106788276B (zh) | 2015-12-29 | 2020-03-13 | 深圳市汇顶科技股份有限公司 | 转换电路及检测电路 |
CN109739174A (zh) * | 2019-01-29 | 2019-05-10 | 周忠清 | 一种plc控制器高速晶体管输出电路、模块及模块制造方法以及模块与电路板的连接方式 |
KR102634653B1 (ko) * | 2019-09-30 | 2024-02-08 | 주식회사 엘엑스세미콘 | 화소센싱회로 및 집적회로 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212794A (ja) * | 1990-01-26 | 1992-08-04 | Toshiba Corp | サンプル・ホ―ルド回路装置 |
JPH1173163A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の出力回路 |
JP2004096683A (ja) * | 2002-09-04 | 2004-03-25 | Sony Corp | 電流サンプリング回路およびそれを用いた電流出力型駆動回路 |
JP2005236617A (ja) * | 2004-02-19 | 2005-09-02 | Asahi Kasei Microsystems Kk | 信号処理回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
US6246555B1 (en) * | 2000-09-06 | 2001-06-12 | Prominenet Communications Inc. | Transient current and voltage protection of a voltage regulator |
KR100714513B1 (ko) * | 2001-09-07 | 2007-05-07 | 마츠시타 덴끼 산교 가부시키가이샤 | El 표시 장치, 전자 표시 기기 및 el 표시 장치의 구동 회로 |
US6819165B2 (en) * | 2002-05-30 | 2004-11-16 | Analog Devices, Inc. | Voltage regulator with dynamically boosted bias current |
TW594653B (en) * | 2003-06-02 | 2004-06-21 | Toppoly Optoelectronics Corp | Low leakage thin film transistor circuit |
US7119584B1 (en) * | 2004-07-23 | 2006-10-10 | Analog Devices, Inc. | Signal samplers and buffers with enhanced linearity |
US7209384B1 (en) * | 2005-12-08 | 2007-04-24 | Juhan Kim | Planar capacitor memory cell and its applications |
-
2008
- 2008-12-23 KR KR1020080132259A patent/KR101598220B1/ko active IP Right Grant
- 2008-12-25 JP JP2008331369A patent/JP2009159611A/ja active Pending
- 2008-12-26 CN CN2008101889243A patent/CN101470139B/zh active Active
- 2008-12-26 TW TW097150830A patent/TWI415085B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212794A (ja) * | 1990-01-26 | 1992-08-04 | Toshiba Corp | サンプル・ホ―ルド回路装置 |
JPH1173163A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の出力回路 |
JP2004096683A (ja) * | 2002-09-04 | 2004-03-25 | Sony Corp | 電流サンプリング回路およびそれを用いた電流出力型駆動回路 |
JP2005236617A (ja) * | 2004-02-19 | 2005-09-02 | Asahi Kasei Microsystems Kk | 信号処理回路 |
Also Published As
Publication number | Publication date |
---|---|
TW200933591A (en) | 2009-08-01 |
CN101470139B (zh) | 2012-12-26 |
KR20090071421A (ko) | 2009-07-01 |
TWI415085B (zh) | 2013-11-11 |
KR101598220B1 (ko) | 2016-02-26 |
CN101470139A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175168B2 (ja) | 電流サンプリング方法と回路 | |
US10210373B2 (en) | Fingerprint recognition sensor capable of sensing fingerprint using optical and capacitive method | |
CN100567903C (zh) | 传感设备和检测电路 | |
JP3351192B2 (ja) | 画像読取信号処理装置 | |
US20150091888A1 (en) | Source driver of display device | |
JP4814028B2 (ja) | 液晶表示装置 | |
US10762837B2 (en) | Pixel circuit, a driving method thereof and a display apparatus | |
US20100164594A1 (en) | System and Method for Charge Integration | |
WO2006132366A1 (ja) | 光センサ回路およびイメージセンサ | |
JP2009159611A (ja) | トランジスタ出力回路と方法 | |
RU2464623C2 (ru) | Устройство дисплея и способ управления устройством дисплея | |
CN110824328B (zh) | 一种光电转换电路、其驱动方法及探测基板 | |
JP5061821B2 (ja) | 光検出器 | |
TWI381632B (zh) | 光感應器電路 | |
CN106162003B (zh) | 一种读取电路及其驱动方法、x射线像素电路 | |
US9543954B2 (en) | Driver circuit with device variation compensation and operation method thereof | |
US7965132B2 (en) | Transistor output circuit and method | |
KR20090121097A (ko) | 표시 장치와 그 구동 방법 | |
CN113508429B (zh) | 驱动控制电路及其驱动方法和显示面板 | |
TWI299847B (en) | Analog output buffer circuit for flat panel display | |
TWI831438B (zh) | 感測電路及像素電路 | |
TWI815657B (zh) | 觸控感測裝置 | |
JP2011123503A (ja) | 表示装置 | |
US20230245604A1 (en) | Charge detection circuit and detection method thereof and display panel | |
CN112580399A (zh) | 一种指纹识别电路及其驱动方法、显示面板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130618 |