JP5175168B2 - 電流サンプリング方法と回路 - Google Patents

電流サンプリング方法と回路 Download PDF

Info

Publication number
JP5175168B2
JP5175168B2 JP2008331367A JP2008331367A JP5175168B2 JP 5175168 B2 JP5175168 B2 JP 5175168B2 JP 2008331367 A JP2008331367 A JP 2008331367A JP 2008331367 A JP2008331367 A JP 2008331367A JP 5175168 B2 JP5175168 B2 JP 5175168B2
Authority
JP
Japan
Prior art keywords
current
sampling
gate
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008331367A
Other languages
English (en)
Other versions
JP2009159610A (ja
Inventor
ブラマンテ ニコラ
エドワーズ マーティン
リチャード アラン エアーズ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
TPO Displays Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Displays Corp filed Critical TPO Displays Corp
Publication of JP2009159610A publication Critical patent/JP2009159610A/ja
Application granted granted Critical
Publication of JP5175168B2 publication Critical patent/JP5175168B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028Current mode circuits, e.g. switched current memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、電流サンプリング方法と回路に関するものであって、特に、電流出力端を有するセンサーからの出力信号の捕捉専用ではない電流サンプリング方法と回路に関するものである。
多くのセンサー応用中、センサー装置(例えば、ダイオードやトランジスタ)は検出されるパラメータに基づく出力電流を生成する。電流センサーの応用範囲は大きく、あらゆるアプリケーションに適用される。例えば、検出されるパラメータは、光検出器の場合は光源レベルで、温度センサーの場合は温度である。センサーは、光源、温度、張力、或いは、その他の力等の物理的性質を測定する。
センサーの出力電流は通常、とても小さく、信号品質、特に、信号対ノイズ比を維持するために、通常、センサーの出力電流を増幅させる。この実施例中、電流のサンプリングが必要である。数個のセンサー(アレイ方式で配列)が同時に複数の出力電力を生成する状況下でも、電流のサンプリングが必要である。
公知の電流サンプリング回路は、特に、電流が小さい時、新しい信号を獲得するのに非常に時間がかかる。
図1は公知のサンプリング回路を示す図である。サンプリングされる電流は、例えば、光電流で、電流源10で示される。電流は、P型駆動トランジスタT1pを流れ、ソースとゲート間に接続されるキャパシタC1を有する。よって、このキャパシタは、サンプリングされる電流に対応するゲートーソース電圧を保存することができる。
この回路は、トランジスタT1pのゲートとドレイン間に、第一スイッチS1(タイミングClK1で制御)を有し、トランジスタT1pを導通させて、サンプリングされる電流を供給することができる。第二スイッチS2(タイミングClK2で制御)は、トランジスタT1pをセンサーに結合し、第三スイッチS3(タイミングClK3で制御)は、トランジスタT1pを、サンプリング回路の出力端に結合する。
図2で示されるように、サンプリング期間Sで、スイッチS1とS2が閉じ、スイッチS3が開く。サンプリングされた電流(本具体例では光電流)はトランジスタT1pを流れる。トランジスタT1pのゲートとドレイン上に存在する電圧は、トランジスタT1p中でドレイン電流を生成する値で安定し、光電流に等しい。この電圧はキャパシタC1で保存される。維持期間Hで、スイッチS1とS2が開き、スイッチS3が閉じる。トランジスタT1pのゲートーソース電圧はC1で維持され、これにより、サンプリングされた光電流は、回路の出力端で得られる。
電流をサンプリングするのに必要な時間は(C1+Cd)/gm1に比例し、Cdはセンサー(フォトダイオード)のキャパシタンス、gm1はトランジスタT1pの相互コンダクタンスである。測定される電流が小さい時、トランジスタT1pは、サブスレショルド領域で操作する。この領域で、gm1の値はドレイン電流Id1に比例する。よって、サンプリングされる電流が低い時、サンプリング期間が延長される。
サンプリング期間は図3の回路により短縮することができる。
P型トランジスタT1pは、N型トランジスタT1nにより代替し、インバータ増幅器20は、トランジスタT1nのソースとゲート間に接続される。ストレージキャパシタC1は更に、ソースとゲート間に位置し、N型トランジスタは、高電圧線VDDに接続されるドレインを有する。このような配置により、サンプリング期間は(C1+Cd)/(A×gm1)に比例し、Aはインバータ増幅器20の増幅率である。T1nの相互コンダクタンスの有効値を増加させることにより、回路のサンプリング期間を減少させる。
スイッチS4(タイミングClK4で制御)は増幅フィードバックループを開閉し、スイッチS5(タイミングClK5で制御)は増幅器をリセットすることができる。
図4で示されるように、サンプリング期間Sで、スイッチS2とS4は閉じ、スイッチS3とS5が開き、T1のゲートは、ソース電圧の増幅転位が生じる。T1nのゲートソース電圧Vgsは、C1を経て保存される光電流に等しいドレイン電流を生成しなければならない。維持期間Hで、スイッチS4とS2は開き、S3とS5は閉じる。出力端はサンプリング電流を出力する。増幅器の入力端と出力端が接続されるので、センサーの接点(例えば、ダイオードの陰極)を維持することができる。
図3のキャパシタC1は、サンプリング期間中、インバータ増幅器20の入力端と出力端に接続される。ミラー効果(miller effect)により、インバータ増幅器20は入力端と接地間の等価キャパシタンスがA.C1なので、C1の有効値は増加する。この等価キャパシタはCdに並列されて、電流の速度を遅くする。
図3で示される回路はサンプリングの必要がある電流に制限される。サンプリングが必要な電流はゲートソース電圧を固定し、キャパシタンスC1中に保存する必要がある。仮に、サンプリングが必要な電流が350pAの時、トランジスタT1nのゲートソース電圧は700mVで、トランジスタT1nのゲートソース電圧はインバータ増幅器の特定操作点に対応する。
図5はインバータ増幅器の特性を示す図である。縦軸はインバータ増幅器の増幅率を示し、横軸はインバータ増幅器の出力端電圧Voutと入力端電圧Vin間の電圧差Vout−Vinである。サンプリング期間で、第二スイッチS2とS4が閉じるので、トランジスタT1nのソースがインバータ増幅器20の入力端に結合され、ゲートはインバータ増幅器20の出力端に結合される。よって、サンプリング期間中、図5の横軸はトランジスタT1nのゲートとソース間の電圧差とみてよい。図5から分かるように、インバータ増幅器の増幅率が最大値の時、異なる電圧(トランジスタT1nのゲートとソース間の電圧差)に対応する。また、インバータ増幅器20は最も理想的な操作点で操作していない。これは、図3のアプローチの本質的限界である。
本発明は、電流サンプリング方法と回路を提供し、上述の問題を改善することを目的とする。
本発明の電流サンプリング回路は、電流サンプリングトランジスタ、キャパシタ装置、増幅器、及び、スイッチ装置からなる。キャパシタ装置は、電流サンプリング回路のゲートとソース間に位置し、サンプリングされる電流に対応するゲートーソース電圧を保存する。増幅器は、電流サンプリング回路トランジスタのゲートとソース間にフィードバックループを提供する。スイッチ装置は、キャパシタ装置上でサンプリングされる電流に対応するゲートーソース電圧をサンプリングするように回路を制御する。キャパシタ装置は、第一キャパシタ回路と第二キャパシタ回路からなり、第一サンプリング期間で、第一キャパシタ回路はゲートソース電圧をサンプリングする。第二サンプリング期間で、第一、第二キャパシタ回路は、ゲートソース電圧をサンプリングするように配置される。スイッチ装置は第一サンプリング期間のサンプリング結果に基づいて、第一、及び、第二サンプリング期間で、増幅器の操作点をシフトする。
この配置は、粗サンプリング期間で、回路中で用いられる増幅器の操作点を変化させ、特に、出力端の電圧を変化させる。よって、後続の微調整サンプリング期間で、増幅器は更に効果的に操作することができる。
スイッチ装置はスイッチからなり、第一サンプリング期間で、第一キャパシタ回路を電流サンプリングトランジスタのソースとゲート間に接続し、第二サンプリング期間で、第一、第二キャパシタ回路を電流サンプリングトランジスタのソースとゲート間に結合する。よって、異なる期間で、異なる回路構造を使用する。
スイッチ装置は、第一増幅出力スイッチと第二増幅出力スイッチを有する。第一サンプリング期間で、第一増幅出力スイッチは、増幅器の出力端と電流サンプリングトランジスタのゲートを接続する。第二サンプリング期間で、第二増幅出力スイッチは、増幅器の出力端を第一、及び、第二キャパシタ回路の間の接点に結合する。よって、増幅器の出力端電圧を変化させることにより、増幅器の操作要素を変更することができる。
好ましくは、第一、第二サンプリング期間中にリセット期間があり、増幅器の出力端と入力端は結合される。
第一、或いは、第二キャパシタ回路は、第一キャパシタと第二キャパシタを有する。第一キャパシタは第二キャパシタに直列される。サンプリング期間で、第一、第二キャパシタの間の接点は参考電位に結合される。よって、ミラー効果を解決することができる。
本発明は電流サンプリング回路を提供する。本回路は、電流サンプリングトランジスタ、キャパシタ、増幅器、及び、スイッチ装置からなる。キャパシタは電流サンプリングトランジスタのゲートとソースの間に設置されて、サンプリングされる電流に対応するゲートーソース電圧を保存する。増幅器は、電流サンプリングトランジスタのゲートとソース間にフィードバックループを提供する。スイッチ装置は、キャパシタ上でサンプリングされる電流に対応するゲートーソース電圧をサンプリングする。キャパシタは第一キャパシタと第二キャパシタを有する。第一キャパシタは第二キャパシタに直列される。スイッチ装置はスイッチで、第一、第二キャパシタ間の接点を参考電位に結合する。本発明の電流サンプリング回路はセンサー回路の一部として使用され、生成される出力電流をサンプリングする。
本発明は、電流サンプリング方法を提供する。第一サンプリング期間で、増幅器により、電流サンプリングトランジスタのソース電圧を増幅し、増幅電圧をゲートに提供し、第一キャパシタ回路上でサンプリングされる電流に対応するゲートソース電圧がサンプリングされ、サンプリングされたゲートソース電圧は、増幅器の操作点をシフトする。第二サンプリング回路で、増幅器は、電流サンプリングトランジスタのソース電圧を増幅し、増幅電圧はゲートに提供され、キャパシタ上でサンプリングされる電流に対応するゲートソース電圧がサンプリングされる。キャパシタは、第一キャパシタ回路と第二キャパシタ回路とからなる。
本発明は、電流サンプリング方法を提供する。サンプリング期間で、増幅器により、電流サンプリングトランジスタのソース電圧を増幅し、増幅電圧をゲートに提供し、キャパシタ回路上でサンプリングされる電流に対応するゲートソース電圧がサンプリングされる。キャパシタ回路は直列された第一キャパシタと第二キャパシタを有し、サンプリング期間で、第一、第二キャパシタ間の接点を参考電位に結合する。
維持期間で、サンプリングされた電流を出力端に提供し、第一、第二キャパシタ間の接点と参考電位を隔離する。
これらの方法は、本発明の回路の使用に対応する。本電流サンプリング方法は信号検出方法の一部として用いることができ、センサーは検出機能を実行し、これにより、本発明のサンプリング方法によりサンプリングされる電流出力を生成する。
よって、本発明が提供する回路と方法は二アプローチある。一つは、サンプリング期間でミラー効果を除去する方法である。この方法は、ミラー効果により増加するキャパシタンスを二つの直列キャパシタに分割し、それらのコモン端と参考電位、例えば、接地を接続する。
もう一つは、二工程のサンプリングアプローチである。第一サンプリング期間で、粗電圧値がキャパシタに保存され、第二サンプリング期間で、インバータ増幅器の操作点をシフトする。この方法で、第二サンプリング期間中、インバータ増幅器は高増幅率で操作し、よって、サンプリング時間を短縮し、トランジスタの特性を変化させる必要がない。上述の二種の方法は一回路、或いは、一方法中に整合することができる。
ミラー効果を除去し、インバータ増幅器は高増幅率で操作し、サンプリング時間を短縮し、トランジスタの特性を変化させる必要がない。
本発明は上述の二問題の方策を提供し、即ち、ミラー効果によるキャパシタンス問題と増幅器操作点問題である。センサー回路がどのようにしてこれらの問題を解決するか説明する。
図6の回路とタイミング図によりミラー効果を解決し、特に、図3の回路のサンプリング期間を短縮する。ミラー効果により増加するキャパシタンスC1は二つのキャパシタC1aとC1bに分割される。この回路は、第一、第二キャパシタC1aとC1b間の接点を参考電位VSS1に結合するスイッチS4’を有する。スイッチS4’はスイッチS4と同一の信号にクロックされる。よって、サンプリング期間Sで、増幅器はフィードバックループに接続され、接点は固定電位で維持される。
この方法で、ミラー効果が解決され、回路の設定時間が改善される。サンプリング期間S中、キャパシタC1aとC1bは、固定電位(接地)に接続される一端子を有し、よって、C1aは、インバータ増幅器の出力により駆動されるキャパシタとして見られ、C1bは、インバータ増幅器の入力キャパシタとして見られる。
維持期間Hで、キャパシタC1aとC1bは直列され、C1aとC1bが保存する総電圧は、トランジスタT1nにサンプリング電流を提供させる。トランジスタT1nは電流サンプリングトランジスタと称される。
図6の回路において、サンプリングされる電圧が変化する速度に対し特別な注意が必要である。電流変化が速過ぎると、サンプリングされた電流は標的電流以下になり、その後、時間をかけて修復し、回路を本質的に遅くする。
図7の回路とタイミング図は、増幅器の操作点問題を解決し、ダブルサンプリング方法を実行する。
時間は、第一サンプリング期間Sa、リセット期間R1、第二サンプリング期間Sb、及び、維持期間Hに分けられる。
回路は、電流サンプリングトランジスタT1nのゲートとソース間に直列のキャパシタC1、C2を有し、サンプリングされる電流に対応するゲートーソース電圧を保存する。回路は、第一サンプリング期間Saで、第一キャパシタC1上でサンプリングされる電流に対応するゲートーソース電圧をサンプリングするように制御され、第二サンプリング期間Sbで、直列された第一、第二キャパシタ上のゲートーソース電圧をサンプリングするように制御される。
第一サンプリング期間は、粗サンプリング期間と見なされ、第二、第一微調整サンプリング期間で、増幅器20の操作点を設定することが主な用途である。
第六スイッチS6(期間clk6で制御)は、第一キャパシタC1を、電流サンプリングトランジスタのソースとゲート間に接続するか(第一期間)、或いは、第一、第二キャパシタC1、C2を、直列で、電流サンプリングトランジスタT1nのソースとゲート間に接続するか決定する(第二期間)。
増幅器20の出力端は、第一期間で、第四スイッチS4によりゲートに接続されるか、第二期間で、第七スイッチS7により、第一、及び、第二キャパシタC1、C2間の接点に接続される。この方法で、キャパシタC1上の電圧は、増幅器の操作点を定義する。
第一サンプリング期間Saで、スイッチS2とS4は閉じ、スイッチS3、S5、S7は開く。よって、キャパシタC2はその後短絡し、トランジスタT1nは、キャパシタC1に保存される粗電圧(Tinのゲートソース電圧Vgs)に基づいて、サンプリング電流を提供する。
リセット期間R1で、スイッチ5(期間Clk5)が閉じる。これで、増幅器入力端と出力端が接続され、スイッチS4が開き、増幅器がリセットされ、フィードバック機能を提供しない。
リセット期間で、インバータ増幅器20がスレショルドで偏向し、T1nのソースはその後、スレショルドまで増幅される。ソースーゲートキャパシタC1の一端が高インピーダンスなので、T1nのゲートはソースドレイン電圧の変化により変化する。キャパシタC2はインバータ増幅器両端で短絡する。
第二サンプリング期間Sbで、スイッチS6とS5が開き、スイッチS7は閉じる。増幅器出力端はキャパシタ間の接点に接続され、両キャパシタはトランジスタのゲートとソース間に位置する。
第二サンプリング期間Sbで、キャパシタC1は粗電圧を維持する。よって、第一、第二サンプリング期間で、キャパシタC1は粗電圧を保存する。キャパシタC2が保存する電圧はトランジスタT1nのゲートソース電圧を修正する。
インバータ増幅器の操作点は、キャパシタC1に保存された粗電圧により、高増幅率にシフトする。
リセット期間R1により、トランジスタT1nのドレインが第二サンプリング期間Sbの開始点で急増するのを防止する。急増の原因は、第七スイッチS7が閉じ、キャパシタC1の一端子が増幅したソース電圧と見なされるからで、トランジスタT1nのゲート電圧に結合されて、余分な電流を形成する。
リセット期間R1で、インバータ増幅器をリセットするので、キャパシタC1とC2の端子で、正確な電圧を生成する。
維持期間Hで、第三スイッチS3と第五スイッチS5が閉じ、第二スイッチS2と第七スイッチS7が開く。キャパシタC1とC2はその後、直列されるので、キャパシタC1とC2の総電圧は、粗電圧と微調整電圧の合計である。キャパシタC1とC2の総電圧はトランジスタT1nの最終ゲートーソース電圧である。
トランジスタT1はキャパシタC1とC2の総電圧に基づいて、サンプリング後の電流を出力端に提供する。
図7bのダブルサンプリング期間とサンプリング電流の変化量は関係しない。
図8aは本発明の電流サンプリング回路のもう一つの実施例を示す図である。
図8bは、図8aのクロック信号を制御することを示す図である。本実施例中、ミラー効果と関連するキャパシタンス(図7aのC2)を分割することにより、サンプリング期間を短縮することができる。ミラー効果は図6aで説明済みである。
図8aは図7aと類似しているが、異なるのは、図8aはプレチャージトランジスタP1、P2を有し、図7aのキャパシタC2はキャパシタC2aとC2bに分割されることである。第八スイッチS8は、クロック信号clk8(図8bで示される)に基づいて、キャパシタC2aとC2bの間の接点を固定電位に接続する。
第一サンプリング期間Sa、第二サンプリング期間Sb、及び、リセット期間R1で、第八スイッチS8は閉じ、維持期間Hで、第八スイッチS8は開く。
図8aの回路はプレチャージトランジスタP1、P2を有するので、図8b中、プレチャージ期間PRが必要である。
プレチャージトランジスタP1はトランジスタT1nのゲートと高電圧VDD間に接続される。プレチャージトランジスタP2はトランジスタT1nのドレインと高電圧VDD間に接続される。プレチャージトランジスタP1、P2は、それぞれ、クロック信号clk9、及び、Clk10により制御される。
プレチャージ期間、プレチャージトランジスタP1は導通し、プレチャージトランジスタP2は導通しない。同時に、第二スイッチS2、第六スイッチS6、及び、第八スイッチS8は閉じる。プレチャージトランジスタP1は高電圧VDDをトランジスタT1nのゲートに伝送し、トランジスタT1nのソースはインバータ増幅器のスレショルドで偏向する。よって、C1、C2a、及び、C2bは高電圧VDDの約半分VDD/2である。
プレチャージトランジスタP2はトランジスタT1nと高電圧VDDから隔離されて、余分な電流がトランジスタT1nに流入するのを防止する。プレチャージ期間、次の第一サンプリング期間Sa時、トランジスタT1nを流れる初期電流が、サンプリングに必要な光電流より大きいよう確保し、トランジスタT1nを流れる初期電流は、キャパシタC1に保存される電圧により決定される。このような条件下で、サンプリング回路は、光電流の変化量をすぐに知ることが出来、よって、快速なサンプリング時間を提供することができる。その他の期間(第一サンプリング期間Sa、リセット期間R1、第二サンプリング期間Sb、及び、維持期間H)中、プレチャージトランジスタP1は導通せず、プレチャージトランジスタP2は導通する。よって、トランジスタT1nのドレインは高電圧VDDに接続され、相関する説明はその他の回路と相同である。
この回路は特に、センサーの応用中に用いられ、特に、小さい電流を検出する時、電流の変化を即時に知ることが出来る。例えば、輝度、温度、或いは、DNA混成(hybridization)の検出時、小さい電流を検出する必要がある。
本発明はディスプレイ装置にも応用でき、光センサーの出力信号を処理する。光線を検出して、ディスプレイの輝度が外界光線の強度によって変化する。ディスプレイの輝度制御方式は当該技術を熟知する者なら理解できる。
上述の回路結果は実施例の一部であり、トランジスタで回路内のスイッチを代替することができる。電流サンプリング回路をその他の装置(例えば、ディスプレイ)の基板上に整合する時、電流サンプリング回路中のスイッチにより基板上のその他の回路素子を制御することもできる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知の電流サンプリング回路を示す図である。 図1の回路のタイミング図である。 公知の電流サンプリング回路を示すもう一つの図である。 図3の回路のタイミング図である。 増幅器の操作点を示す図である。 タイミング図に関連する本発明の電流サンプリング回路の第一実施例を示す図である。 図6aの回路のタイミング図である。 タイミング図に関連する本発明の電流サンプリング回路の第二実施例を示す図である。 図7aの回路のタイミング図である。 タイミング図に関連する本発明の電流サンプリング回路の第三実施例を示す図である。 図8aの回路のタイミング図である。
符号の説明
T1p、T1n トランジスタ
10 電流源
S4’ スイッチ
S1〜S8 第一〜第八スイッチ
Clk1〜clk10 クロック信号
S、Sa、Sb サンプリング期間
R1 リセット期間
H 維持期間
PR プレチャージ期間
C1、Cd、C1a、C1b、C2、C2a、C2b キャパシタ

Claims (10)

  1. 電流サンプリング回路と、サンプリング電流の電流出力端を有するセンサーと、からなり、
    前記電流サンプリング回路は、
    電流サンプリングトランジスタと、
    前記電流サンプリングトランジスタのゲートとソース間に位置し、サンプリングされる電流に対応するゲート−ソース電圧を保存するキャパシタ装置と、
    前記電流サンプリング回路トランジスタのゲートとソース間にフィードバックループを提供する増幅器と、
    前記キャパシタ装置上でサンプリングされる電流に対応するゲート−ソース電圧をサンプリングするように前記回路を制御するスイッチ装置と、
    からなり、
    前記キャパシタ装置は、第一サンプリング期間でゲートソース電圧をサンプリングする第一キャパシタ回路と、第二キャパシタ回路と、からなり、第二サンプリング期間で、前記第一、第二キャパシタ回路は、前記ゲートソース電圧をサンプリングするように配置され、
    前記スイッチ装置は前記第一サンプリング期間のサンプリング結果に基づいて、前記第一、及び、前記第二サンプリング期間で、前記増幅器の操作点をシフトすることを特徴とするセンサー回路。
  2. 前記スイッチ装置は、前記第一サンプリング期間で、前記増幅器の出力端と前記電流サンプリングトランジスタのゲートを接続する第一増幅出力スイッチと、前記第二サンプリング期間で、前記増幅器の出力端を前記第一、及び、前記第二キャパシタ回路の間の接点に結合する第二増幅出力スイッチと、を有し、前記スイッチ装置は、前記第一、及び、前記第二サンプリング期間中にリセット期間を提供し、前記増幅器の入力端と出力端を接続することを特徴とする請求項1に記載のセンサー回路。
  3. 前記スイッチ装置は、前記電流サンプリングトランジスタを電流源に接続するサンプリングスイッチと、前記電流サンプリングトランジスタを前記回路の出力端に接続する出力スイッチと、を有することを特徴とする請求項1に記載のセンサー回路。
  4. 前記第一、及び、第二キャパシタ回路は、直列の第一、第二キャパシタを有し、前記スイッチ装置は、前記第一、及び、前記第二キャパシタ間の接点を参考電位に接続するスイッチを含むことを特徴とする請求項1に記載のセンサー回路。
  5. センサー回路であって、電流サンプリング回路と、サンプリング電流の電流出力端を有するセンサーと、からなり、前記電流サンプリング回路は、
    電流サンプリングトランジスタと、
    前記電流サンプリングトランジスタのゲートとソース間に位置し、サンプリングされる電流に対応するゲート−ソース電圧を保存するキャパシタ装置と、
    前記電流サンプリング回路トランジスタのゲートとソース間にフィードバックループを提供する増幅器と、
    前記キャパシタ装置上でサンプリングされる電流に対応するゲート−ソース電圧をサンプリングするように前記回路を制御するスイッチ装置と、
    からなり、
    前記キャパシタ装置は、直列された第一、第二キャパシタを有し、前記スイッチ装置は、前記第一と第二キャパシタ間の接点を参考電位に接続するスイッチを含むことを特徴とするセンサー回路。
  6. 信号検出方法であって、
    センサーにより、検出機能を実行し、出力電流を生成する工程と、
    第一サンプリング期間で、
    増幅器により電流サンプリングトランジスタのソース電圧を増幅し、増幅電圧をゲートに提供する工程と、
    第一キャパシタ回路上でサンプリングされる電流に対応する前記ゲートソース電圧をサンプリングする工程と、
    サンプリングされたゲートソース電圧により、前記増幅器の操作点をシフトする工程と、
    第二サンプリング期間で、
    前記増幅器により、前記電流サンプリングトランジスタのソース電圧を増幅し、増幅電圧を前記ゲートに提供する工程と、
    前記第一キャパシタ回路、及び、第二キャパシタ回路からなるキャパシタ上でサンプリングされる電流に対応する前記ゲートソース電圧をサンプリングする工程と、
    からなることを特徴とする信号検出方法。
  7. 前記第一サンプリング期間で、
    前記電流サンプリングトランジスタのソースとゲート間で、前記第一キャパシタ回路を接続する工程と、
    前記増幅器の出力端と前記電流サンプリングトランジスタのゲートを接続する工程と、
    前記第二サンプリング期間で、
    前記電流サンプリングトランジスタのソースとゲート間で、前記第一、及び、第二キャパシタ回路を接続する工程と、
    前記増幅器の出力端と前記第一、第二キャパシタ回路間の接点を接続する工程と、
    からなることを特徴とする請求項6に記載の信号検出方法。
  8. 更に、前記第一、及び、第二サンプリング期間中に、リセット期間を提供し、前記増幅器の入力端と出力端を接続する工程を含むことを特徴とする請求項6に記載の信号検出方法。
  9. サンプリング期間で、前記電流サンプリングトランジスタと電流源を接続し、維持期間で、前記回路の出力端を接続し、前記第一、及び、第二キャパシタ回路は、直列された第一、及び、第二キャパシタを有し、前記方法は、更に、前記サンプリング期間で、前記第一、及び、第二キャパシタ間の接点を参考電位に接続する工程を含むことを特徴とする請求項6に記載の信号検出方法。
  10. 信号検出方法であって、
    センサーにより、検出機能を実行し、出力電流を生成する工程と、
    サンプリング期間で、
    増幅器により電流サンプリングトランジスタのソース電圧を増幅し、増幅電圧をゲートに提供する工程と、
    直列された第一、及び、第二キャパシタを有するキャパシタ回路上でサンプリングされる電流に対応するゲートソース電圧をサンプリングし、前記サンプリング期間で、前記第一、及び、第二キャパシタ間の接点を参考電位に接続する工程と、
    維持期間で、
    前記増幅電流を出力端に提供し、前記第一、及び、第二キャパシタ間の接点と前記参考電位から隔離する工程と、
    からなることを特徴とする信号検出方法。
JP2008331367A 2007-12-26 2008-12-25 電流サンプリング方法と回路 Expired - Fee Related JP5175168B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US1660207P 2007-12-26 2007-12-26
US61/016,602 2007-12-26
EP08164529.3 2008-09-17
EP08164529.3A EP2075909A3 (en) 2007-12-26 2008-09-17 Current sampling method and circuit

Publications (2)

Publication Number Publication Date
JP2009159610A JP2009159610A (ja) 2009-07-16
JP5175168B2 true JP5175168B2 (ja) 2013-04-03

Family

ID=40547963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008331367A Expired - Fee Related JP5175168B2 (ja) 2007-12-26 2008-12-25 電流サンプリング方法と回路

Country Status (5)

Country Link
US (1) US7791380B2 (ja)
EP (1) EP2075909A3 (ja)
JP (1) JP5175168B2 (ja)
CN (1) CN101470138B (ja)
TW (1) TWI380031B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008482B1 (ko) * 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8405407B2 (en) * 2009-06-05 2013-03-26 Chimei Innolux Corporation Current measurement circuit and measuring method thereof including a binary weighted capacitor array
WO2011036529A2 (en) * 2009-09-28 2011-03-31 Arctic Silicon Devices, As Input configuration for analog to digital converter
KR101074811B1 (ko) * 2010-01-05 2011-10-19 삼성모바일디스플레이주식회사 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
CN102376275B (zh) * 2010-08-06 2013-09-04 北京京东方光电科技有限公司 Tft-lcd驱动电路及液晶显示装置
CN102650892B (zh) * 2011-02-25 2016-01-13 瑞昱半导体股份有限公司 参考电压稳定装置及相关的电压稳定方法
CN102854368A (zh) * 2012-09-27 2013-01-02 杭州炬华科技股份有限公司 一种抗外界磁场干扰的锰铜电流采样器件
CN103354081B (zh) * 2013-07-11 2016-04-20 京东方科技集团股份有限公司 像素驱动电流提取装置及像素驱动电流提取方法
EP2843425B1 (en) * 2013-08-27 2018-11-21 Nxp B.V. Current measuring circuit
CN104166034B (zh) * 2014-08-12 2017-11-14 成都信息工程学院 一种高精度差分采样电路
CN105375740B (zh) 2014-09-01 2018-01-30 台达电子工业股份有限公司 功率转换电路
EP3309645B1 (en) * 2016-08-16 2019-11-20 Shenzhen Goodix Technology Co., Ltd. I-v conversion module
WO2019119176A1 (zh) 2017-12-18 2019-06-27 深圳市汇顶科技股份有限公司 一种电流采样保持电路及传感器
US11088680B2 (en) * 2019-07-19 2021-08-10 University Of Florida Research Foundation, Incorporated Method and apparatus for eliminating crosstalk effects in high switching-speed power modules
US11682961B2 (en) * 2020-03-02 2023-06-20 Texas Instruments Incorporated Current regulator system
US11217281B2 (en) * 2020-03-12 2022-01-04 Ememory Technology Inc. Differential sensing device with wide sensing margin

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227676A (en) * 1991-09-16 1993-07-13 International Business Machines Corporation Current mode sample-and-hold circuit
GB9301463D0 (en) * 1993-01-26 1993-03-17 Philips Electronics Uk Ltd Current memory
GB9517787D0 (en) * 1995-08-31 1995-11-01 Philips Electronics Uk Ltd Current memory
GB9517785D0 (en) * 1995-08-31 1995-11-01 Philips Electronics Uk Ltd Current memory
US5760616A (en) * 1995-09-05 1998-06-02 Lucent Technologies, Inc. Current copiers with improved accuracy
GB9614271D0 (en) * 1996-07-06 1996-09-04 Philips Electronics Nv Current memory
JP4251811B2 (ja) 2002-02-07 2009-04-08 富士通マイクロエレクトロニクス株式会社 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたcmosイメージセンサ
DE10220577C1 (de) * 2002-05-08 2003-09-25 Infineon Technologies Ag Abtast-Halte-Vorrichtung und Verfahren zum Betreiben einer Abtast-Halte-Vorrichtung
JP3971343B2 (ja) * 2003-05-28 2007-09-05 統寶光電股▲ふん▼有限公司 臨界電圧補償可能なソースホロワ
TWI371023B (en) * 2006-10-10 2012-08-21 Chimei Innolux Corp Analogue buffer, compensating operation method thereof, and display therewith
TWI332324B (en) * 2006-12-06 2010-10-21 Realtek Semiconductor Corp Track and hold circuit

Also Published As

Publication number Publication date
JP2009159610A (ja) 2009-07-16
US7791380B2 (en) 2010-09-07
EP2075909A2 (en) 2009-07-01
TW200928379A (en) 2009-07-01
TWI380031B (en) 2012-12-21
EP2075909A3 (en) 2016-10-12
US20090167364A1 (en) 2009-07-02
CN101470138B (zh) 2013-02-20
CN101470138A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
JP5175168B2 (ja) 電流サンプリング方法と回路
CN100567903C (zh) 传感设备和检测电路
JP4683436B2 (ja) 光検出装置
US20130082936A1 (en) Sensor array with high linearity
US7746170B2 (en) Class AB amplifier and imagers and systems using same
US11257406B2 (en) Aging detection circuit, aging compensation circuit, display panel and aging compensation method
KR20010039849A (ko) 자기-보상 상관 이중 샘플링 회로
US11282456B2 (en) Pixel sensing device and panel driving device for sensing characteristics of pixels
JP2000261727A (ja) 固体撮像装置
WO2007066762A1 (ja) 固体撮像装置
US20010005224A1 (en) CMOS image sensor for providing wider dynamic range
JP2009159611A (ja) トランジスタ出力回路と方法
CN106162003B (zh) 一种读取电路及其驱动方法、x射线像素电路
KR20050034596A (ko) 증폭 회로
KR101547225B1 (ko) 전류 샘플링 방법 및 회로
JP2007221429A (ja) 演算増幅器
US9344655B2 (en) Active pixel sensor imaging system
US20140070074A1 (en) Semiconductor integrated circuit and image sensor
US7405623B2 (en) Sensing circuit
JP2007057449A (ja) 赤外線センサ
KR101721271B1 (ko) 증폭 회로, 적분 회로, 및 광 검출 장치
CN109313158B (zh) 半导体装置和细胞电位测量设备
US20180376092A1 (en) Image capturing device and driving method thereof
JP2009225096A (ja) 光電流・電圧変換回路
Safavian et al. Transient response of a 3-TFT hybrid active-passive pixel with correlated double sampling CMOS readout circuit for real-time medical X-ray imaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130104

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees