KR102209660B1 - 확장된 동적 범위를 갖는 이미지 센서 - Google Patents

확장된 동적 범위를 갖는 이미지 센서 Download PDF

Info

Publication number
KR102209660B1
KR102209660B1 KR1020187018816A KR20187018816A KR102209660B1 KR 102209660 B1 KR102209660 B1 KR 102209660B1 KR 1020187018816 A KR1020187018816 A KR 1020187018816A KR 20187018816 A KR20187018816 A KR 20187018816A KR 102209660 B1 KR102209660 B1 KR 102209660B1
Authority
KR
South Korea
Prior art keywords
pixel
pixel circuit
circuit
electronic device
transistor
Prior art date
Application number
KR1020187018816A
Other languages
English (en)
Other versions
KR20180105640A (ko
Inventor
에마누엘레 만델리
니콜라이 보크
Original Assignee
인비사지 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인비사지 테크놀로지스, 인크. filed Critical 인비사지 테크놀로지스, 인크.
Publication of KR20180105640A publication Critical patent/KR20180105640A/ko
Application granted granted Critical
Publication of KR102209660B1 publication Critical patent/KR102209660B1/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H04N5/3535—
    • H04N5/35572—
    • H04N5/3559—
    • H04N5/363—

Abstract

다양한 실시예들에서, 확장된 동적 범위를 갖는 전자 이미지 센서는, 예를 들어, 픽셀 회로 및 컬럼 판독 회로를 포함한다. 컬럼 판독 회로는, 예를 들어, 상관 이중 샘플링(CDS) 커패시터, 하나 이상의 CDS 클램프 스위치들, 단일 기울기 아날로그-디지털 변환기(ADC) 회로, 및 컬럼 메모리를 포함한다. 다른 디바이스들 및 방법들이 개시된다.

Description

확장된 동적 범위를 갖는 이미지 센서
관련 출원
본 출원은, 2016년 1월 15일자로 출원되고 발명의 명칭이 "IMAGE SENSORS HAVING EXTENDED DYNAMIC RANGE"인 미국 특허 출원 제62/279,618호에 대한 우선권의 이익을 주장하며, 이 출원은 이로써 그 전체가 참고로 본 명세서에 포함된다.
기술 분야
본 발명은 대체로, 감광성 재료, 예컨대 나노결정들 또는 다른 감광성 재료를 포함하는 광학 및 전자 디바이스들, 시스템들, 및 방법들, 및 그 디바이스들 및 시스템들의 제조 및 사용 방법들에 관한 것이다.
전형적인 3 트랜지스터(3T) 픽셀 회로의 주요 결점은 저조도(low light) 성능 및 동적 범위를 저하시키는 높은 열적(예컨대, kTC) 잡음이다. 3T 픽셀 kTC 잡음은 픽셀 변환 이득에 의존한다. 유감스럽게도, 높은 변환 이득은 고조도에서 열악한 동적 범위 및 낮은 신호대 잡음비(SNR) 둘 모두를 야기한다. 종래 기술에서의 고려사항들은, 전압 의존적 커패시터 컴포넌트들을 포함하는 검출 노드들의 파라미터 리셋들 및 피드백 증폭기들을 이용하여 kTC 잡음을 감소시키자는 제안들을 포함하였다. 피드백 증폭기 접근법은 상당한 추가 전력을 요구한다. 리셋 전압의 느린 램핑(ramping)에 의해 속력이 제한된다. 전압 의존적 커패시터를 이용한 파라미터 리셋은 지금까지, 결코 실제로 구현되지 않았다. 추가로, 일부 당업자들은 이러한 접근법의 타당성에 대해 우려를 표명했다. 또한, 제안된 이중 변환 이득 픽셀은 장면간 동적 범위만을 개선시킬 수 있다. 부가적으로, 4 트랜지스터(4T) 픽셀 동적 범위 확장에 대한 제안된 오버플로우 원리는 다수의 판독 경로들 및 오프 칩(off chip) 프로세싱을 요구한다.
참조에 의한 포함
본 명세서에서 언급된 각각의 특허, 특허 출원, 및/또는 공보는, 각각의 개별 특허, 특허 출원, 및/또는 공보가 참고로 포함되도록 구체적으로 그리고 개별적으로 나타내어진 경우와 동일한 정도로 그 전체가 참고로 본 명세서에 포함된다.
도 1은 종래 기술의 3 트랜지스터(3T) 픽셀 회로에 대한 개략도를 도시한다.
도 2는 다양한 실시예들에 따른 오버플로우 픽셀 및 컬럼 회로도를 도시한다.
도 3a 내지 도 3c는 소프트 리셋을 위한 픽셀 전위 도면들의 다양한 실시예들을 도시한다.
도 4는 저조도에서 집적을 위한 픽셀 전위 도면의 일 실시예를 도시한다.
도 5는 고조도에서 집적을 위한 픽셀 전위 도면의 일 실시예를 도시한다.
도 6은 판독 페이즈에 관련된 일 실시예의 타이밍도를 도시한다.
도 7은 일 실시예에 따른 컬럼 메모리 기입에 관련된 타이밍도를 도시한다.
도 8은 다양한 실시예들에 따른 리셋들의 수의 함수로서의 다양한 잡음 레벨들의 세기에 관한 그래프를 도시한다.
도 9는 다양한 실시예들에 따른 대안적인 픽셀 회로를 도시한다.
도 10은 도 9의 대안적인 픽셀 회로에서 사용될 수 있는 타이밍도의 일례를 도시한다.
도 11은 일 실시예에 따른 컬럼 메모리 기입에 관련된 타이밍도를 도시한다.
종래 기술의 제안된 기법들과는 대조적으로, 그리고 하기에서 더욱 상세하게 기술되는 바와 같이, 개시된 주제의 발명은 저조도에서 높은 변환 이득을 사용함으로써 kTC 잡음 감소를 허용한다. 추가로, 개시된 주제는 오버플로우 개념을 이용하여 장면 내 동적 범위를 확장하는 것을 허용한다. 본 명세서에서의 다양한 실시예들에 의해 정의되는 접근법은 단순하고 효과적이다. 그것은, 더 많은 공간 및 더 많은 전력을 요구하는 추가 피드백 증폭기를 요구하지 않는다. 개시된 주제는, 다양한 실시예들에서, 저조도 상황들에 대해 높은 변환 이득을 유지하고 더 높은 동적 범위를 달성하기 위해 오버플로우 정전용량을 추가하는 것을 개시한다. 이것은 이중 변환 이득 픽셀이다. 높은 변환 이득은 저조도에서 더 낮은 kTC 잡음을 위한 것이다. 낮은 변환 이득은 고조도에서 동적 범위를 확장하고 SNR을 증가시키기 위한 것이다. 제안된 픽셀의 동작은 전하 보존에 기초하는데, 이는 선형 응답을 유지하는 것을 허용한다. 예를 들어, 2의 변환 이득 비 배수를 가짐으로써, 컬럼 메모리에서의 데이터 시프트에 의해 자동으로 이득을 조정할 수 있게 한다. 다양한 실시예들에서, 다수의 리셋들을 샘플링함으로써 kTC 잡음이 감소된다.
350 ㎶/e만큼 높은 변환 이득을 갖는 것은 9 -e kTC 잡음을 야기한다. 이중 샘플링은 잡음을 2의 제곱근 배만큼 증가시킨다. 동일한 시간 소프트 리셋은 그것을 동일한 양만큼 감소시킨다. 3T 픽셀 신호 판독 후에 리셋 판독이 이어진다. 시간적 잡음(temporal noise)을 훨씬 더 감소시키기 위해, 다수의 픽셀 리셋들을 사용할 수 있다. 리셋할 때마다 변환이 이어진다. 평균화 동작은 시간적 잡음을 샘플들의 개수인 n의 제곱근만큼 감소시킨다. 그래도 이전 리셋에 의해 도입된 리셋 잡음은 영향받지 않은 채로 유지된다.
도 8은 n개의 리셋들에 의한 잡음 감소의 일례를 도시한다. 이 예에서, 대부분의 잡음 감소가 n = 4에서 발생한다. 관련된 회로도의 일 실시예가 도 9에 도시되어 있다. 컬럼 회로는 상관 이중 샘플링(correlated double-sampling, CDS) 회로, 단일 기울기 아날로그-디지털 변환기(ADC), 및 컬럼 메모리(5)로 이루어진다. ADC는 비교기(1) 및 카운터(2)로 이루어진다. 제1 판독 페이즈에서, 픽셀 신호가 컬럼 CDS 커패시터(C1) 상에 클램핑된다. 예시적인 관련된 타이밍도가 도 10에 도시되어 있다. 도 9 및 도 10을 동시에 참조하면, 픽셀 리셋 후에 ADC 변환이 이어진다. 제2 변환 및 후속 변환들은 반드시 풀 스케일 변환들인 것으로 의도되는 것은 아니며, 이는 가로줄 시간에 대한 그의 영향을 최소화할 수 있다. 일 실시예에서, 실제로 저조도들에서만 낮은 판독 시간적 잡음을 필요로 한다. 고조도 상황에서, 광자 잡음이 어쨌든 우세하다. 따라서, 도 9의 카운터(2)는 일부 임의의(예컨대, 미리결정된) 임계치 미만에서만 신호들을 가산한다. 신호가 임계치보다 더 높은 경우, STOP 신호가 Clk를 접속해제시키고 카운터(2)를 중지시킨다. 동일한 STOP 신호는 도 9의 MUX(3)를 제어한다. 카운터 데이터는, STOP 신호가 하이인 경우, 실질적으로 지연없이 또는 최소한의 지연을 가진 채, 컬럼 메모리(5)로 진행한다. 그렇지 않으면, 데이터는 2개의 클록 사이클들만큼 지연될 것이다. 이 예는, 4개의 변환들이 있는 경우 4로 나누기 위한 것이다. 따라서, 이 실시예에서, 로우 신호들에 대해서만 평균화가 수행된다. 도 11은 4로 나누기 타이밍도를 도시한다. ADC 데이터를 도 9의 컬럼 메모리(5)에 기입한 후에, 도 10의 CRST 신호는 카운터(2)를 리셋한다.
종래 기술의 단순화된 회로도가 도 1에 도시되어 있다. 이 회로의 주요 결점은 검출 노드 또는 플로팅 확산(FD)의 리셋 전하의 변동에 관련된 높은 kTC 잡음이다. 유감스럽게도, FD 정전용량의 감소는 픽셀 동적 범위 강하를 야기한다.
이러한 모순(discrepancy)을 해결하기 위해, 도 2에 도시된 바와 같이 오버플로우(OF) 커패시터(COF)가 추가된다. 제안된 픽셀은 또한, OF 커패시터를 FD에 결합하는 트랜지스터(M4)를 포함한다. 픽셀 변환 이득(CG)은 하기에 의해 주어지며
CG = q/CFD
여기서 q는 기본 전하이고, CFD는 총 FD 노드 정전용량이다.
도 2의 회로는 일 실시예에서 다음과 같이 동작한다. 픽셀 리셋 동안, M4 트랜지스터는 온으로 된다. 그것은 소프트 리셋 또는 하드 리셋일 수 있다. 소프트 리셋 시퀀스가 도 3a 내지 도 3c에 도시되어 있다. 소프트 리셋은 kTC 잡음을 약 3dB만큼 감소시키지만, 지연(lag) 및 저조도 신호 손실을 피하기 위해 플러시(flush) 동작을 사용한다. 다음 단계는 게이트 전압을 로우 레벨로 설정함으로써 M4의 OFG 게이트 하의 전위 장벽을 높이는 것이다. M1의 RESET 게이트 하의 장벽을 증가시키는 것은 리셋 동작을 완성시킨다. FD 노드는 이제 광 전하(photo charge)를 수집하기 시작한다. 광 전하는 도 4에 도시된 바와 같이 저조도 조건에서 OFD 노드로 진행하지 않는다. 광 전하는 도 5에 도시된 바와 같이 고조도 상황에서만 OFD 노드로 오버플로우하기 시작한다. 도 6에 도시된 바와 같이 RS 신호를 하이 레벨로 설정함으로써 소정의 가로줄에서 픽셀들을 선택하는 것으로부터 판독 페이즈가 시작한다. 이제, 도 2에 도시된 컬럼 판독 회로는 FD 신호를 감지할 수 있다.
도 2의 예시적인 컬럼 판독 회로는 CDS 커패시터(C1), CDS 클램프 스위치들(CDS1, CDS2), 단일 기울기 ADC 및 컬럼 메모리(6)로 이루어진다. 단일 기울기 ADC는 비교기(1) 및 래치(2)로 이루어진다. 판독 사이클의 시작에서, ADC 비교기(1)는 FD 신호를 미리결정된 임계 레벨과 비교한다. 그것은 주어진 진폭의 펄스를 비교기(1)의 음의 입력에 인가함으로써 구현된다. 비교기(1)가 플립(flip)하지 않은 경우, CONTR 로직 블록(3)은 CDS1 클램프를 활성화시키는데, 이는 OFD 노드가 접속되지 않을 때 C1을 FD 신호로 충전한다. 비교기(1)가 플립할 경우, CDS2 클램프는, OFG 스위치(M4)가 온으로 된 후에 활성화된다. 이 경우에, 컬럼 회로는 OFD 및 FD 노드들 상에서 공유된 전하를 감지한다. 이에 대응하여, 커패시터(C1)는 그 신호로 충전된다. 이제, C1 상에 저장된 신호와 리셋 사이의 차이는 비교기(1)의 양의 입력에 인가된다. 판독 사이클은 A-D 변환을 계속한다. 비교기(1)가 플립할 때 카운터 신호(CNT<n:0>)가 래치된다. 래치된 데이터는 변환 이후에 컬럼 메모리(6)에 직렬로 기입된다. CONTR 로직 블록(3)은 래치(2) 출력에서 MUX(4)를 제어한다. 높은 변환 이득의 경우에, 그것은 지연 라인(5)을 통해 데이터를 전송한다. 예를 들어, 도 7에 도시된 바와 같이 4로 나누기 위해 2개의 클록 지연들이 사용된다.
다양한 실시예들에서, 도 2의 회로는, 전압의 광-생성된 전하들을 변환하기 위해, 예를 들어, 약 0.5 fF로서 선택된 작은 정전용량 C, 또는 정전 용량 C와 3C의 합산, 예를 들어, 약 2 fF를 사용함으로써 픽셀 동적 범위 확장을 가능하게 할 수 있다.
실시예들에서, 커패시터(C1)는, 광 전하가 커패시터 상에서 단지 C로 집적될 때 시간 t1(도 6 참조)에서 노드(PIXOUT)(도 2 참조)의 전압을 샘플링하거나, 또는 광-생성된 전하가 커패시터 상에서 C + 3C로 집적될 때 시간 t2에서 노드(RB1)의 전압을 샘플링하고 유지할 수 있다.
실시예들에서, 시간 t1(도 6)에서 샘플링되고 유지된 전압 V1 및 시간 t2(도 6)에서 유지된 전압은 2n-1에 의해 크기조정되는데(scaled), 여기서 n은 정수이다. 이 경우에, 이득은 2n에 의해 크기조정된다.
실시예들에서, 오버플로우 제어 게이트(OFG) 전압(도 2)은 하이 또는 로우 전압으로 정적으로 설정될 수 있다. OFG 게이트 전압이 하이, 예를 들어 약 3V일 때, 픽셀은, q/(c+3C)와 동일한 변환 이득, 및 FD 동적 범위 Vfd,max에 (C+3C)를 곱한 것과 동일한 최대 우물(full well), 예를 들어, 2 fF/1 V = 12,500 전자들을 갖는 픽셀로서 거동한다. OFG 게이트 전압이 로우, 예를 들어 약 0V일 때, 픽셀은, q/C와 동일한 변환 이득, 및 C*Vfd,max의 최대 우물, 예를 들어, 05 fF/1 V=3125 전자들을 갖는 픽셀로서 거동한다.
하이로 설정된 OFG 게이트를 갖는 프레임들은 OFG 게이트가 로우로 설정된 프레임들과 인터리빙되어, 잘 알려진 "프레임 스위칭" 유형의 동적 범위 확장을 획득할 수 있다.
대안적으로, OFG 게이트 전압은, 도 6에 도시된 바와 같이, 각각의 라인 동안 로우 전압과 하이 전압 사이에서 스위칭할 수 있다. 'OFG 게이트 로우' 페이즈 동안, PIXOUT(도 2) 상의 전압은 고정된 기준 Vref(도 6)와 비교되고, 비교의 결과에 따라, 로직 제어기(CONTR)(도 2)는 OV 게이트가 로우일 때 또는 OFG 게이트가 하이일 때 커패시터(C1) 상에서 노드(PIXOUT)에서의 전압을 샘플링한다. 그렇게 함으로써, 커패시터(C1) 상에서 샘플링된 전압은 Ne/C 또는 Ne/2^(n-1)*C와 동일한데, 여기서 Ne는 노드(FD) 상의 픽셀에서 수집된 광 전하들의 수이다.
Vref에 대해 선택되는 전압은, 픽셀이 낮은 동적 범위에서 사용될 때 더 낮은 잡음(모드 1)을, 또는 픽셀이 높은 동적 범위에서 사용될 때 더 높은 잡음(모드 2)을 결정한다. 이러한 전압은 프로세스 변형들로 인해 컬럼별 및 픽셀별로 변경되어, 동일 또는 유사한 조명 레벨의 일부 픽셀들이 모드 1에 있고, 다른 것들이 모드 2에 있게 할 수 있다. 이것은 통상적인 높은 동적 범위(HDR) 효과이고, '스티칭(stitching)' 문제로서 알려져 있다. 당업계에 독립적으로 알려진 정교한 알고리즘들은 HDR 이미지들로부터 이러한 문제를 감소시켜 제거하거나 또는 감소시키기 위해 존재한다.
또한, 커패시터(C)와 커패시터(3C) 사이의 비는 픽셀 어레이를 따라 밀접하게 제어될 수 있는데, 이는 값의 임의의 불일치가 최종 HDR 이미지에서의 픽셀 광 응답 불균일성(PRNU)으로서 나타날 수 있기 때문이다.
다양한 실시예들에서, 전자 디바이스, 예컨대 확장된 동적 범위를 갖는 전자 이미지 센서는, 픽셀 회로 및 컬럼 판독 회로를 포함한다. 컬럼 판독 회로는, 상관 이중 샘플링(CDS) 커패시터, 하나 이상의 CDS 클램프 스위치들, 단일 기울기 아날로그-디지털 변환기(ADC) 회로, 및 컬럼 메모리를 포함한다.
다양한 실시예들에서, 단일 기울기 ADC는 비교기 및 래치를 포함한다.
다양한 실시예들에서, 픽셀 회로는 3 트랜지스터(3T) 픽셀 회로를 포함하고, 오버플로우 게이트를 추가로 포함한다.
다양한 실시예들에서, 전자 디바이스는, 오버플로우 게이트를 갖는 3T 픽셀 회로에 대해 신호가 미리결정된 임계치 미만일 때 일정 기간 동안에만 픽셀을 다수 회 리셋하도록 구성된 자동 회로를 추가로 포함한다.
다양한 실시예들에서, 전자 디바이스는, 오버플로우 게이트를 갖는 3T 픽셀 회로에 대한 자동 이득 제어 시스템을 추가로 포함한다.
다양한 실시예들에서, 픽셀 회로는, 변환 이득을 증가시키도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함한다.
다양한 실시예들에서, 픽셀 회로는, 동적 범위를 향상시키도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함한다.
다양한 실시예들에서, 픽셀 회로는, 2개의 상이한 동적으로 제어가능한 변환 이득들을 허용하도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함한다.
다양한 실시예들에서, 픽셀 회로는, 하이로부터 로우로 순차적으로 스위칭가능한 2개의 상이한 변환 이득들을 허용하도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함한다.
다양한 실시예들에서, 픽셀 회로는, 동일한 노출에서 하이 및 로우 변환 이득을 갖는 2개의 순차 판독들을 허용하도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함한다.
다양한 실시예들에서, 본 방법은, 픽셀을 다수 회 리셋함으로써 전자 회로에서 픽셀 판독 잡음을 저감시키는 단계를 포함한다.
다양한 실시예들에서, 본 방법은, 신호가 미리결정된 임계치 미만일 때 일정 기간 동안에만 자동으로 픽셀을 다수 회 리셋하는 단계를 추가로 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 추가 오버플로우 게이트를 갖는 3T 픽셀 회로를 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 변환 이득을 증가시키는 데 사용되는 추가 게이트를 갖는 3T 픽셀 회로를 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 동적 범위를 향상시키는 데 사용되는 추가 게이트를 갖는 3T 픽셀 회로를 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 2개의 상이한 동적으로 제어가능한 변환 이득들을 허용하는, 추가 게이트를 갖는 3T 픽셀 회로를 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 하이로부터 로우로 순차적으로 스위칭될 수 있는 2개의 상이한 변환 이득들을 허용하는, 추가 게이트를 갖는 3T 픽셀 회로를 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 동일한 노출에서 하이 및 로우 변환 이득을 갖는 2개의 순차 판독들을 허용하는, 추가 게이트를 갖는 3T 픽셀 회로를 포함한다.
다양한 실시예들에서, 전자 디바이스는, 예를 들어, 오버플로우 게이트를 갖는 3T 픽셀 회로에 대한 자동 이득 제어 시스템을 포함한다.
다양한 실시예들에서, 본 방법은, 예를 들어, 픽셀을 다수 회 리셋함으로써 픽셀 판독 잡음을 저감시키는 단계를 포함한다.
다양한 실시예들에서, 자동 방법은, 예를 들어, 신호가 소정의(예컨대, 미리결정된) 임계치 미만일 때에만 픽셀을 다수 회 리셋하는 단계를 포함한다.
다양한 실시예들에서, 자동 방법은, 예를 들어, 오버플로우 게이트를 갖는 3T 픽셀에 대해 신호가 소정의 임계치 미만일 때에만 픽셀을 다수 회 리셋하는 단계를 포함한다.
문맥이 명백하게 달리 요구하지 않는다면, 상세한 설명 및 청구범위 전체에 걸쳐서, 단어들 "포함한다", "포함하는" 등은 배타적인 또는 완전히 규명하는 의미로가 아니라 포괄적인 의미로, 즉 "포함하지만 이로 제한되지 않는"다는 의미로 해석되어야 한다. 단수 또는 복수를 사용하는 단어들은 또한 각각 복수 또는 단수를 포함한다. 추가로, 단어들 "여기에서", "이하에서", "위에서", "아래에서", 및 유사한 의미의 단어들은, 본 출원에 사용될 때, 본 출원의 임의의 특정 부분들이 아닌 본 출원 전체를 지칭한다. 단어 "또는"이 2개 이상의 항목들의 목록과 관련하여 사용될 때, 그 단어는 단어의 하기의 해석들 전부를 포괄한다: 목록 내의 항목들 중 임의의 것, 목록 내의 항목들 전부, 및 목록 내의 항목들의 임의의 조합.
실시예들의 상기 설명은 시스템들 및 방법들을 개시된 정확한 형태들로 제한하도록 또는 완전히 규명하도록 의도되지 않는다. 실시예들에 대한 예들 및 그의 특정 실시예들이 예시 목적을 위해 본 명세서에 기술되지만, 당업자들이 인식하는 바와 같이, 시스템들 및 방법들의 범주 내에서 다양한 등가의 변형예들이 가능하다. 본 명세서에 제공된 실시예들의 교시는, 전술된 시스템들 및 방법들에 대해서뿐만 아니라, 다른 시스템들 및 방법들에 적용될 수 있다.
전술된 다양한 실시예들의 요소들 및 동작들은 조합되어 추가 실시예들을 제공할 수 있다. 이러한 변화들 및 다른 변화들은 본 명세서에 제공된 상세한 설명을 고려하여 실시예들에 대해 이루어질 수 있다.

Claims (12)

  1. 전자 디바이스로서,
    오버플로우 게이트를 포함하는 픽셀 회로;
    컬럼 판독 회로 - 상기 컬럼 판독 회로는 상관 이중 샘플링(correlated double-sampling, CDS) 커패시터, 하나 이상의 CDS 클램프 스위치들, 카운터를 포함하는 단일 기울기 아날로그-디지털 변환기(ADC) 회로, 및 컬럼 메모리를 포함함 -; 및
    픽셀에서 검출된 신호가 상기 오버플로우 게이트를 갖는 상기 픽셀 회로에 대해 미리 결정된 임계치 미만일 때만 일정 기간 동안 상기 픽셀의 리셋 및 후속하는 아날로그-디지털 변환을 복수 회 수행하고, 상기 신호가 상기 미리 결정된 임계치보다 높을 때 상기 ADC 회로의 상기 카운터를 중지하도록 구성된 자동 회로
    를 포함하는, 전자 디바이스.
  2. 제1항에 있어서, 상기 단일 기울기 ADC는 비교기 및 래치를 포함하는, 전자 디바이스.
  3. 제1항에 있어서, 상기 픽셀 회로는 3 트랜지스터(3T) 픽셀 회로를 포함하는, 전자 디바이스.
  4. 삭제
  5. 제3항에 있어서, 상기 오버플로우 게이트를 갖는 상기 3T 픽셀 회로에 대한 자동 이득 제어 시스템을 추가로 포함하는, 전자 디바이스.
  6. 제1항에 있어서, 상기 픽셀 회로는, 변환 이득을 증가시키도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함하는, 전자 디바이스.
  7. 제1항에 있어서, 상기 픽셀 회로는, 동적 범위를 향상시키도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함하는, 전자 디바이스.
  8. 제1항에 있어서, 상기 픽셀 회로는, 2개의 상이한 동적으로 제어가능한 변환 이득들을 허용하도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함하는, 전자 디바이스.
  9. 제1항에 있어서, 상기 픽셀 회로는, 하이(high)로부터 로우(low)로 순차적으로 스위칭가능한 2개의 상이한 변환 이득들을 허용하도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함하는, 전자 디바이스.
  10. 제1항에 있어서, 상기 픽셀 회로는, 동일한 노출에서 하이 및 로우 변환 이득을 갖는 2개의 순차 판독들을 허용하도록 구성된 추가 게이트를 갖는 3 트랜지스터(3T) 픽셀 회로를 포함하는, 전자 디바이스.
  11. 방법으로서,
    픽셀을 복수 회 리셋함으로써 전자 회로에서 픽셀 판독 잡음을 저감시키는 단계를 포함하고,
    상기 픽셀에서 검출된 신호가 미리 결정된 임계치 미만일 때만 일정 기간 동안 상기 픽셀의 리셋 및 후속하는 아날로그-디지털 변환 - 상기 아날로그-디지털 변환은 카운터를 포함하는 아날로그-디지털 변환기(ADC) 회로에 의해 행해짐 - 이 자동으로 복수 회 수행되고, 상기 신호가 상기 미리 결정된 임계치보다 높을 때 상기 ADC 회로의 상기 카운터가 중지되는, 방법.
  12. 삭제
KR1020187018816A 2016-01-15 2017-01-15 확장된 동적 범위를 갖는 이미지 센서 KR102209660B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662279618P 2016-01-15 2016-01-15
US62/279,618 2016-01-15
PCT/US2017/013609 WO2017124058A1 (en) 2016-01-15 2017-01-15 Image sensors having extended dynamic range

Publications (2)

Publication Number Publication Date
KR20180105640A KR20180105640A (ko) 2018-09-28
KR102209660B1 true KR102209660B1 (ko) 2021-01-28

Family

ID=59311674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018816A KR102209660B1 (ko) 2016-01-15 2017-01-15 확장된 동적 범위를 갖는 이미지 센서

Country Status (5)

Country Link
US (1) US10250826B2 (ko)
JP (1) JP6707662B2 (ko)
KR (1) KR102209660B1 (ko)
CN (1) CN108476297B (ko)
WO (1) WO2017124058A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011116345A1 (en) 2010-03-19 2011-09-22 Invisage Technologies, Inc. Dark current reduction in image sensors via dynamic electrical biasing
US10104322B2 (en) 2014-07-31 2018-10-16 Invisage Technologies, Inc. Image sensors with noise reduction
WO2017214391A1 (en) * 2016-06-08 2017-12-14 Invisage Technologies, Inc. Image sensors with electronic shutter
WO2018075584A1 (en) 2016-10-20 2018-04-26 Invisage Technologies, Inc. Image sensor with reset lock
WO2018075706A1 (en) 2016-10-20 2018-04-26 Invisage Technologies, Inc. Image sensor with pixels for phase difference-based autofocus
WO2018075997A1 (en) 2016-10-21 2018-04-26 Invisage Technologies, Inc. Motion tracking using multiple exposures
US10425601B1 (en) 2017-05-05 2019-09-24 Invisage Technologies, Inc. Three-transistor active reset pixel
US10192911B2 (en) 2017-05-09 2019-01-29 Apple Inc. Hybrid image sensors with improved charge injection efficiency
US10432879B2 (en) * 2018-01-16 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range image sensor readout circuit memory storage structure
US10998371B1 (en) 2018-08-20 2021-05-04 Apple Inc. Film-based image sensor with suppressed light reflection and flare artifact
KR20200098802A (ko) * 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
KR20200142169A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
KR20200144405A (ko) 2019-06-18 2020-12-29 삼성전자주식회사 픽셀 어레이 및 이미지 센서
JP7412551B2 (ja) * 2019-10-23 2024-01-12 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 入力信号レベルシフトを有する適応相関多重サンプリング
CN111314636B (zh) * 2020-01-20 2022-02-08 思特威(上海)电子科技股份有限公司 具有改进的列数据移位读取的cmos图像传感器
KR20210102517A (ko) 2020-02-10 2021-08-20 삼성전자주식회사 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서
KR20210109769A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 구동 방법
KR20210156458A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220033298A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서
KR20220033255A (ko) 2020-09-09 2022-03-16 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이미지 센서
KR20240035084A (ko) 2022-09-08 2024-03-15 한국과학기술연구원 산소 발생 반응용 코발트 폼 전극, 상기 코발트 폼 전극을 포함하는 알칼라인 수전해 시스템 및 상기 코발트 폼 전극의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020173A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 撮像装置、撮像装置の制御方法、ｃｍｏｓイメージセンサ
US20070007434A1 (en) * 2005-05-12 2007-01-11 Bedabrata Pain Linear dynamic range enhancement in a CMOS imager
JP2008067357A (ja) * 2006-09-08 2008-03-21 Samsung Electronics Co Ltd イメージセンサにおいてマルチプルサンプリングで相関二重サンプリング（ｃｄｓ）及びアナログ−デジタル変換（ａｄｃ）を実行する装置及び方法
JP2009296423A (ja) * 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2010522479A (ja) * 2007-03-21 2010-07-01 イーストマン コダック カンパニー 可変感度画素を用いたダイナミックレンジの拡大

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US7196304B2 (en) 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
US8508638B2 (en) 2005-03-14 2013-08-13 Intellectual Ventures Ii Llc 3T pixel for CMOS image sensors with low reset noise and low dark current generation utilizing parametric reset
JP5181087B2 (ja) * 2006-08-31 2013-04-10 トリクセル 単一スロープ型アナログ‐デジタル・コンバータ
US7755689B2 (en) 2007-10-05 2010-07-13 Teledyne Licensing, Llc Imaging system with low noise pixel array column buffer
US8405017B2 (en) * 2009-12-24 2013-03-26 Imagerlabs Inc. Adjustable CMOS sensor array
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
US8749665B2 (en) * 2011-01-31 2014-06-10 SK Hynix Inc. Dynamic range extension for CMOS image sensors for mobile applications
US8804021B2 (en) * 2011-11-03 2014-08-12 Omnivision Technologies, Inc. Method, apparatus and system for providing improved full well capacity in an image sensor pixel
US8767098B2 (en) * 2012-08-30 2014-07-01 Omnivision Technologies, Inc. Method and apparatus for reducing noise in analog image data of a CMOS image sensor
US9337223B2 (en) 2013-11-25 2016-05-10 Semiconductor Components Industriess, Llc Imaging systems with image pixels having adjustable responsivity
EP2890117B1 (en) 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
US10104322B2 (en) * 2014-07-31 2018-10-16 Invisage Technologies, Inc. Image sensors with noise reduction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020173A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 撮像装置、撮像装置の制御方法、ｃｍｏｓイメージセンサ
US20070007434A1 (en) * 2005-05-12 2007-01-11 Bedabrata Pain Linear dynamic range enhancement in a CMOS imager
JP2008067357A (ja) * 2006-09-08 2008-03-21 Samsung Electronics Co Ltd イメージセンサにおいてマルチプルサンプリングで相関二重サンプリング（ｃｄｓ）及びアナログ−デジタル変換（ａｄｃ）を実行する装置及び方法
JP2010522479A (ja) * 2007-03-21 2010-07-01 イーストマン コダック カンパニー 可変感度画素を用いたダイナミックレンジの拡大
JP2009296423A (ja) * 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法

Also Published As

Publication number Publication date
JP6707662B2 (ja) 2020-06-10
WO2017124058A1 (en) 2017-07-20
KR20180105640A (ko) 2018-09-28
CN108476297A (zh) 2018-08-31
US20170208273A1 (en) 2017-07-20
CN108476297B (zh) 2020-10-09
US10250826B2 (en) 2019-04-02
JP2019501610A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
KR102209660B1 (ko) 확장된 동적 범위를 갖는 이미지 센서
US8294077B2 (en) Image sensor having supplemental capacitive coupling node
CN106470322B (zh) 减轻图像传感器的列固定图案噪声的读出电路
TWI533698B (zh) 具有圖元內記憶體的高動態範圍圖像感測器
EP2832090B1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
Nixon et al. 256/spl times/256 CMOS active pixel sensor camera-on-a-chip
CN110753192B (zh) 一种集成电路图像传感器
CN109819184B (zh) 图像传感器及减少图像传感器固定图像噪声的方法
KR102612718B1 (ko) 복수의 슈퍼-픽셀(super-pixel)들을 포함하는 이미지 센서
TWI531241B (zh) 影像感測器像素小區讀出架構
CN111343396A (zh) 具有可控转换增益的图像传感器
WO2017141847A1 (ja) 固体撮像装置および撮像装置
CN105706361A (zh) 适用于cmos成像传感器的放大器
JP6302350B2 (ja) 信号電荷のａ／ｄ変換回路、信号読み出し回路及び固体撮像素子
TWI760285B (zh) 影像感測器的畫素單元、成像系統及讀取影像信號的方法
CN110022447B (zh) 成像系统、输出线电路及其快速稳定的方法
KR101241553B1 (ko) Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
US20170048470A1 (en) Pixel cell having a reset device with asymmetric conduction
Kavusi et al. A 0.18 μm CMOS 1000 frames/sec, 138dB Dynamic Range Readout Circuit for 3D-IC IR Focal Plane Arrays
US11107847B2 (en) Pixel and imaging array with reduced dark current adapted to low light imaging
KR102441628B1 (ko) 이미지 센서
KR102141107B1 (ko) 이미징 장치 및 그 구동방법
KR20160008877A (ko) 이미지 센서
KR100864622B1 (ko) 이미지 센서용 화소 회로 및 샘플 및 홀더의 제어방법
KR20140136295A (ko) 이미징 장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant