JP2007512712A - シリコンベースショットキ障壁赤外線光検出器 - Google Patents

Abstract

【課題】
【解決手段】シリコン−オン−インシュレータ（ＳＯＩ）構造の平面シリコン表面層（所謂「平面ＳＯＩ層」）内に形成された光導波管の一部の上に金属ストリップ（好ましくは、シリサイド）を配置することによって、ＳＯＩ構造内にシリコンベースＩＲ光検出器を形成する。前記平面ＳＯＩ層は、１ミクロン未満の厚さを具える。前記ＳＯＩベース構造に関連する比較的低暗電流と比較的小さい表面領域のシリサイドストリップを使用して光電流を集める能力によって光検出器を室温で動作させることが出来る。平面ＳＯＩ層を、ドープし、前記シリサイドストリップのジオメトリを所望するように変更して、従来のシリコンベースの光検出器を越えた改善された結果を達成する。
【選択図】図３

Description

関連する出願の相互参照
この出願は、２００３年１１月２０日に出願された暫定出願番号６０／５２３，８４６号の利益を主張する。

技術分野
本発明は、シリコンベースショットキ障壁赤外線（ＩＲ）光検出器に関し、より具体的には、室温で効果的に動作するために暗電流を十分に低くした平面導波管ベースＩＲ光検出器に関する。

本発明の背景
ｐ−ｎ接合の代わりに金属半導体障壁（ショットキ障壁と称される）を使用する半導体デバイスは、入射光を電気エネルギに変換するために開発された。シリコンは、電磁エネルギスペクトラムのＩＲ部分で動作するショットキ障壁光検出器における半導体材料としてしばしば使用される。その最も従来の形式では、シリコンベースのショットキ障壁光ダイオードは、シリコン層の上に配置された（シリコンフィルム等の）金属薄膜から成る。入射光は、この構造に対して垂直に（所謂法線に）当てられ、比較的薄い金属膜を通り、ここで、前記薄膜は、前記光の一部のみを吸収し、従って、極めて低い外部量子効率レベルをもたらす。結果として、従来の「法線入射」光検出器は、適切に機能するために十分な量の光エネルギを集めるために、比較的大きな活性検出領域を必要とする。しかし、この検出領域が増大するにつれて、暗電流（望ましくないノイズ信号）も同様に増加する。更に、構造上比較的簡単である一方で、このような法線入射検出器は、通常冷却を必要とし、ここでも、比較的高い暗電流値が伴う。

シリコンベースショットキ障壁光検出器における光吸収及び量子効率の改善は、多年に渡って多大な研究の源となっている。ある場合では、１９９７年１１月１１日にＫ．Ｓａｉｔｏ他に付与された米国特許第５，６８５，９１９号に開示されているように、金属半導体インターフェースで表面プラズモンモードを誘発することによって光吸収を改善している。この構成では、半円筒形レンズを前記金属層の上に配置し、法線入射から来る光を表面プラズモン層の形成に関連する角度に再配向するのに使用する。１９８９年８月１５日にＡ．Ｃ．Ｙａｎｇ他に付与された米国特許第４，８５７，９７３号は、代替のショットキ障壁光検出器構成を開示しており、ここでは、光検出器は、単結晶シリコンリブ導波管とモノリシックに一体化され、シリサイド層の下部の前記リブ導波管に沿って通過する時に、光信号の「テール」を吸収するように配置されている。吸収効率の改善は、Ｙａｎｇ他の構造で達成される一方で、リブは、比較的厚いシリコン層を部分的に除去することによって作られるので、分散ロスに関して顕著なロスが、リブ導波管構造の側壁に沿って残る。更に、このようなリブ導入管構造の平滑性と同様に大きさ（特に高さ）の制御において、顕著な差異が残る。実際、（特にサブミクロンの大きさを有する）ＣＭＯＳベースの従来のプロセス技術において、このような「リブ」構造の実装は、非常に困難である。更には、前記Ｙａｎｇ他の構造の非平面ジオメトリは、製造の観点、特に設計の信頼性及び堅牢性から好ましい構成として考えられない。

シリコンベースショットキ障壁光検出器の潜在的な利点の観点では、主要な又は技術的な資源における有意に投資を求めることなく、ＣＭＯＳ互換性平面プロセス及び材料を使用して製造することが出来る高量子化効率及び高速応答性を有する比較的簡単なデバイスを提供することが非常に有利である。

本発明の概要
本発明は、従来技術に残る必要性に取り組んでいる。本発明は、シリコンベースショットキ障壁赤外線（ＩＲ）光検出器に関し、より具体的には、室温で効果的に動作するように暗電流を十分に低くした平面導波管ベースＩＲ光検出器に関する。

本発明に従って、シリコン層（又は他の適切な金属層）を「シリコン−オン−インシュレータ」（ＳＯＩ）構造（このサブミクロン表面導波管層は、この分野ではしばしば「ＳＯＩ層」と称される）のサブミクロンの厚さの表面層として形成された平面シリコン導波管層の上に配置される。オーム接点が、ＳＯＩ構造の平面ＳＯＩ層及びシリサイド層の双方に設けられる。従って、前記平面ＳＯＩ層内で前記光導波管に沿って横方向に伝播する光信号は、前記シリサイド層の下を通り、ここで、光エネルギの「テール」が、前記シリサイドを遮断し、電気エネルギに変換される。本発明のこの構成は、平面シリコン表面上のシリコン検出器を実装することの基礎となり、単結晶シリコンリブ導波管の形成を要求しないので、Ｙａｎｇ他の構造を越えて効率の顕著な改善を実現することが出来る。ここで、本発明の前記構造は従来の平面ＣＭＯＳプロセス技術と非常に互換性がある。

本発明の種々の実施例において、前記平面ＳＯＩ層にドーピングを行って、前記検出器のスピード及び応答性と同様に、前記光発生キャリアの効果的集光効率を改善するようにしてもよい。更には、ガードリング構造を、前記検出器に組み込んで、暗電流の発生を最小にするために使用することが出来る。前記導波管構造それ自体は、Ｙ−スプリッタ、リング共振器、連結導波管構造、タップ等のような（しかし、限定はされない）、種々の好ましい形状を形成するように変更して、前記光システム内の全体的な検出器能力を最適化することが出来る。重複シリサイドストリップを、テーパ入力領域を含むように形成して、光信号の反射を最小にしてもよい。

本発明のその他の更なる実施例及び特徴は、次の議論によって及び添付の図面を参照することによって明らかになる。

発明の詳細な説明
上記のように、本発明は、室温以下で、又は室温より上で動作することが出来るモノリシックに一体化した平面ショットキ障壁赤外線導波管検出器に関する。有利なことに、本発明の検出器の組み立て工程及び材料は、半導体工業と関連する、従来の平面ＣＭＯＳプロセス技術と適合する。

本発明によれば、ショットキ障壁接合は、ＳＯＩ構造のサブミクロンの厚さの平面シリコン導波管表面層（「ＳＯＩ層」）の上に形成される。このショットキ障壁接合は、前記平面ＳＯＩ層内に導波管に沿って（前記接合と平行な方向で走る）、横方向に伝播する光学信号が、シリサイド層の下を通過する時に上にあるシリサイド層に継続的に吸収されるような方法で形成される。このジオメトリの結果として、比較的薄いシリサイド層（例えば、数モノレイヤの厚さ）でさえ、数ミクロンの距離を超えて前記信号の大部分を吸収する。従って、吸収シリサイト層の厚さは、ショットキ障壁接合を横切って、非常に高い内部光電子放出効率を達成するように最適化することが出来る。特に吸収シリサイト層の厚さは、シリサイト層の近傍での検出器の長さ及び光学的光強度を調整することによって最適化することが出来る。加えて、シリサイド層は、粗い表面をエッチング処理したシリコン領域と同様に、いずれかのとがったコーナ／エッジから離れて配置するべきである。このポジショニングは、暗電流発生を減少するために好ましい。検出器の暗電流は、所望の光学信号を可能な最小面積で吸収するように検出器を設計することによって、更に減少させることが出来る。ほとんどの場合、ショットキ障壁光検知器は、有益な電気信号出力を発生するために逆バイアスモードで動作される。また、アバランシェモードでの動作も可能である。

従来の先行技術「法線入射」ショットキ障壁赤外線光検出器の基本的な動作は、第１に本発明の主題を区別する基礎を形成するために記述される。図１を参照すると、この従来のショットキ障壁光検出器の動作を説明するためにエネルギバンド図が示されている。前記入射赤外線放射は、シリサイド層１０に通常の入射方法で入射し、下側の被覆シリコン層１２への内部光電子放出によってショットキ障壁（障壁高さΦ_ｍｓを有するとして定義される）を横切る光電流の励起をもたらす。図１の配置において、シリコン層１２は、ｐ型シリコン材料を具えるものとする。シリコン自体は、シリコンのバンドギャップ（１．１２ｅＶ）未満の光子エネルギを伴うＩＲ放射を通すので、（電子と正孔の対の形成されるにも関わらず）シリコン層１２は、赤外線光子の吸収によって光電流に寄与しない。特に、赤外線光子は、自由キャリアにそのエネルギ及びモーメントを移すことによってシリサイド層１０に吸収される。実際、必要な誘電特性と同様に、十分なエネルギを有する「熱い」正孔（又はｎ型層を使用すると「熱い」電子）は、ショットキ障壁を越え、シリコン層１２に注入され、シリサイド電極上に正味負（正）電荷を残す。

従来の先行技術、法線入射ショットキ障壁光検出器についての、検出器の応答速度は、ゲインと吸収性との間のトレードオフを実行することによって、最適化することが出来る。ここでは、前記ゲインと吸収の双方が、光検出器が動作する波長に依存する。ゲインは、ショットキ障壁の上の「熱い」正孔の漏れ（放出）可能性を表す。ショットキ障壁高さより大きいエネルギを有する光電子は、自由キャリア吸収プロセスによって前記シリサイド層に吸収されると、正孔がエネルギを得て、「熱く」なる。用語「熱い」正孔とは、ショットキ障壁の上の放出の有限の確率を有する正孔を言う。「熱い」正孔の開始エネルギは、吸収された光子に比例する。半弾性伝播現象及びシリサイド境界からの反射に起因して、「熱い」正孔は、エネルギを失い、移動の方向を変える。「熱い」正孔の移動のエネルギ、位置及び方向がショットキ障壁上の放出の条件を満足すると、前記正孔は、前記障壁を越えて放射され、比例光電流を生成する。「熱い」正孔が「冷たい」正孔（言い換えれば、半弾性衝突及び反射の結果として移動可能性がゼロの正孔）になるプロセスの間、放出の条件は満足されず、前記「熱い」正孔は、前記障壁を越えて放出されず、光電流は発生しない。

光検出器の吸収は、シリサイド層に吸収される入射光子の百分率として定義される。シリサイド−誘電体インターフェース（又はシリサイド粒界）で「熱い」正孔が分散（反射）する結果としての注入効率の増加は、「内部量子効率ゲイン」と称する。簡単化のために、この量は以下に単に「ゲイン」と言う。

従来の先行技術の法線入射光検出器については、全入射光子フラックスの一部分が、前記構造の様々な材料間の境界から反射される。これは、各材料が異なる光学的特性を示すからである。更に、シリサイド層が比較的薄い場合、シリコン層に到達する光子フラックスの有意な部分は、吸収されることなく、シリコン層を通って直接伝わる。従って、法線入射検出器については、シリサイド層における吸収は、厚さ（又は吸収シリサイド層に移動する距離）が指数関数的に増加する。

反対に、光検出器のゲインは、シリサイド層の厚さを薄くすることによって増加する。波長の関数としてのゲインの近似式は、次のように表現される：
Ｇａｉｎ（λ）＝ｓＬ／ｔ，
ここで、Ｌは、シリサイドの表面に垂直な方向に投影されるホールの平均自由行路として定義され、ｔは、シリコン層の厚さとして定義され、ｓは、波長（λ）に関連する定数である。従って、平均自由行路長Ｌに対するシリサイド層の厚さｔを減少することによって、伝播及びシリサイド境界からの多重反射の結果として障壁を越えて「熱い」正孔注入の増加した可能性に起因して、ゲイン要因は顕著に増加することが出来る。

従って、従来の法線入射光検出器では、通常、シリサイド層の厚さを決定すると、光電子放出ゲインと全体の吸収との間で妥協が成される。従来の法線入射光検出器で、比較的薄いシリサイド層を使用することによって、高光電子放出ゲインが生じる。しかし、前記シリサイド層は、ほんの僅かな前記入射赤外線光学信号のみを吸収する。結果として、前記ゲイン及び吸収の個々の最適化は、従来の検出器で可能ではなく、これによって、前記シリサイド層は、十分な量の前記入力信号を吸収して有用な光検出器を形成するために、所定の最小の厚さを有することが必要とされる。

加えて、従来の法線入射ショットキ障壁検出器の前記暗電流密度は、前記障壁高さと前記動作温度の双方の極めて強い作用である。このような光検出器のために、前記動作温度は、１０^−７Ａ／ｃｍ^２の最大限界ノイズ等価暗電流密度を仮定して計算することが出来る。ここで、表１（以下）は、種々の異なるシリサイド材料について計算した、ショットキ障壁スペクトラル応答／この暗電流密度についての動作温度トレードオフの表である。

光学的通信の対象となる１．１０〜１．６５μｍバンドで放射能を検出するためのショットキ障壁ＩＲ検出器の性能を改善するために、本発明は、従来の法線入射光検出器構造の代わりに側方入射光検出器の使用を提案し、本発明の側方入射光検出器は、サブミクロン表面層導波管を含むＳＯＩ構造の一体化した部分として形成される。少なくとも一つの先行技術の側方入射構成は報告されているが（上記で参照されたＹａｎｇ他の特許参照）、前記Ｙａｎｇ他の業績は、細かくエッチングされたリブ導波路構造の使用によるものであり、従って、（前記リブ構造の側面からの分散損失の存在と同様に、ミクロンサイズの構造をエッチングすることが不可能であることに少なくとも部分的に起因した）光検出器の性能結果を制限する。実際、上記のように、前記Ｙａｎｇ他の構造は、従来の平面ＣＭＯＳ製造技術と互換性がないと考えられる。

図２は、図３に含まれる等角図で、本発明に従って形成された例示的なショットキ障壁ＩＲ光検出器構成２０の側面図である。光検出器２０は、従来の「シリコン・オン・インシュレータ」（ＳＯＩ）構造２２を具え、シリコン基板２４、絶縁層２６（通常、ＳｉＯ_２）及び平面シリコン表面層２８を含む。ここで、平面シリコン表面層２８は、好ましくは１ミクロン未満の厚さを有するように形成され、これに沿って、図２に示されるように、光モードの伝播を補助するように使用される。ＳＯＩ構造の前記平面導波管シリコン表面層を「ＳＯＩ層」と称することは、この技術では一般的に許容されている。従って、この議論の経過中、平面シリコン表面層２８は、一般的に平面ＳＯＩ層２８と称することとする。この表面シリコン層は、平面単結晶シリコンか、「ひずみ」格子状態（ひずみシリコン層は、平均自由行路長Ｌを小さくすることによってキャリアのより高い移動率を示す）であるように処理された平面結晶性（又はＳｉ−Ｇｅ）層のいずれかを具えていてもよいことが理解される。

ショットキ障壁に必要な金属半導体表面を形成するために、シリサイドストリップ３０が、平面ＳＯＩ層２８の上面３２の一部に沿って配置される。実際には、検出される波長に適切なショットキ障壁を形成するシリサイドのいずれか一つを、この構造の形成に使用してもよい。というのも、シリコン表面のシリサイドを形成する能力は、前記平面ＣＭＯＳ製造業界で一般的に理解されているからである。典型的なシリサイド形成プロセスにおいて、薄い金属層を、洗浄済みのシリコン表面に配置し、次いで、制御環境条件下で、特定の温度でシリコンと応答させて、特定の電気的特性（例；抵抗）及び物理特性（例；結晶構造、粒子サイズ）を有するシリサイドを形成する。次いで、エッチングプロセスを使用して未応答金属層を除去し、シリコン表面上に前記シリサイドストリップのみを残す。本発明によれば、コバルト、ニッケル、モリブデン、タンタル、タングステン及びチタンをベースとするシリサイドは、電気通信に適用するために最も望ましいシリサイド層である（また、ＣＭＯＳプロセスと互換性がある）。本発明のシリサイドストリップの前記典型的な厚さは、例えばおよそ５〜３０Åである。シリサイドストリップ３０は、単結晶（いくつかのシリサイドに可能である）として、又は多結晶材料として形成することが出来る。多結晶シリサイドストリップについては、粒界からの分散は、（ストリップ厚さと関連して）検出器の「ゲイン」要素の決定に役割を果たす。この場合、加工条件は、既知の手段を使用して加工条件を制御し、シリサイド中の粒子構造を最適化することが出来る。

第１電気オーム接点３４をシリサイドストリップ３０に作り、光検出器の第１電極を形成する。第２電気オーム接点３６は、平面ＳＯＩ層２８に上面３２に沿って直接作る。第１及び第２オーム接点３４、３６は、図２及び図３に示されている。従って、光ビームは、平面ＳＯＩ層２８に沿って伝播するので、シリサイドストリップ３０から注入された前記「熱い」キャリアは、第１電気オーム接点３４と第２電気オーム接点３６の間に光電流を発生する。この光電流の測定は、伝播する光波信号の光強度を表示して使用することが出来る。図３を参照して最も良く理解出来る本発明の重要な特徴は、シリサイドストリップ３０を、平面ＳＯＩ層２８の前記エッジ３２−Ｌ及び３２−Ｒから離しておく必要性である。シリサイドストリップ３０が、平面ＳＯＩ層２８のとがったコーナ及びエッジと重ならないようにすることによって、暗電流は、有意に減少する。実際、本発明の構造は、光検出器の室温での動作が可能であるようなレベル、すなわち、前記先行技術を越えた改良にまで暗電流を減少させることが分かった。

図３を参照すると、各オーム接点３４及び３６は、従来のＣＭＯＳ接点構造と同様に比較的薄いシリサイド層を具えるとして示されている。本発明の好ましい実施例では、接点構造中への光信号の吸収を最小にするために、オーム接点３４及び３６は高光場領域から遠くに位置している。図３の構成は、検出器構造の後部に配置されるオーム接点３４及び３６を具える（従って、光信号がシリサイド内に吸収される領域を超えて配置される）。ここでは、この構成は、例示的なものに過ぎないと考えられ、接触領域に光吸収を最小にすることが出来るその他の接触スキームが可能であり、これは本発明の範囲内であると考えられる。加えて、平面ＳＯＩ層を使用するという利点によって、オーム接点３４及び３６は、平面ＳＯＩ層２８の上面３２の上方のほぼ同じ高さに配置される。

前記伝播光モードがショットキ障壁（すなわち、上に横たわるシリサイドストリップ）に衝突するときの反射信号の発生を減少するために、シリサイドストリップは、図４及び図５に示されるように、テーパ付き入力構造を具えるように形成することが出来る。ここで、図４は、テーパ付きシリサイドストリップ４２を含む例示的なショットキ障壁ＩＲ光検出器構成４０の平面図であり、図５は、同じＩＲ光検出器構成４０の等角図である。シリサイドストリップ４２上のテーパ付き入力セクション４４を具えることによって、平面ＳＯＩ層４６に沿って伝播する前記光信号によって「見られる」実効屈折率は、（図２及び図３の構成の場合のように、急激に変化する代わりに）徐々に増加する。従って、テーパの使用によって、２つの材料間の障壁で反射される光信号の量を減少させると共に、平面ＳＯＩ層４６と検出器領域との間の光モードカップリングにおいて、より適切な遷移が可能となる。種々のタイプのテーパ（例；凹面、凸面、等）を用いて、を所望するように暫時変化させることが出来る。

ＩＲ光検出器に本発明の導波管ベース構造を使用した結果、ほぼ室温（又は室温以上であっても）光検出器の動作が可能である。特に、本発明の前記光検出器構造は、光検出器デバイスの動作温度に影響する少なくとも４つの有意なパラメータ：（１）入力光フラックス；（２）ゲイン及び吸収；（３）応答性；（４）暗電流；を改善することが分かっている。これらのパラメータの少なくとも２つについて、これまでに議論してきた。

入力光フラックスの主題を考察すると、従来の法線入射検出器の典型的な入力光フラックス源は、室温赤外線シーンであることが知られている。これに対して、本発明の導波管ベースの検出器における光源は、レーザ又はＬＥＤを具えており、これによって、比較的高い入力フラックスが可能である。この新規な導波管構成によって、断面が小さい導波管に光を封じ込めることが出来る。結果、前記入力フラックス／単位面積は、先行技術の構造より大きい規模のオーダであり、暗電流に対する入力信号の割合が有意に増加して、より高い温度での検出が可能となる。例えば、０．５μｍ×０．１５μｍの断面積を有する導波管における１μＷの電力に関する光子フラックスは、典型的な赤外線シーンをイメージした、法線入射検出における光子フラックス入射より、ほぼ６から７オーダの規模で大きくなる。

上記のように、本発明の導波管ベースの検出器において、赤外線は、シリコン層の面に水平に進行している。この結果、前記光モードエネルギの比較的大きな部分は、前記シリコン導波管層の外側の「テール」部分内を進行している。従って、伝播する光は上方にあるシリサイド層と常時接触し、従って、前記シリサイドストリップの長さに沿った距離で、ほぼ指数関数的に吸収される。加えて、対象となる赤外線領域における種々のシリサイド材料の吸収係数が大きい結果、比較的薄いシリサイド層（例えば、３０Å未満）でさえ、ほんの数ミクロンの移動で、多量の光（換言すれば、多数の光子）を吸収することが出来る。従って、内部光電子放出ゲイン（出来る限り薄いシリサイド層を要求する）を、シリサイド層における全吸収量から独立して最適化することが出来る。この最適化によって、従来の法線入射光検出器と比較して本発明の導波管ベースの検出器の全量子効率全体を有意により高いものとする。

従来の法線入射ショットキ障壁光検出器の応答速度は、一般的なＩｎＧａＡｓ ｐ−ｉ−ｎ検出器の０．８０Ａ／Ｗの応答速度と比較して、通常非常に遅い。上述した通り、ショットキ障壁高さよりも大きいエネルギを有する光子は、自由正孔に対してエネルギとモーメントを与え、これを、「熱い」正孔に変化させる。次いで、この「熱い」正孔は、半弾性の衝突を介してエネルギを失い、前記障壁を乗り越える可能性のない「冷たい」正孔になる。「熱い」正孔が「冷たく」なる前に進行することが出来る平均距離（又は高さ）は、入射光子のエネルギの強い関数で知られている。従って、ショットキ障壁光検出器においては、応答速度は、波長が減少するに従って増加する。というのも、入射光子のエネルギと前記ショットキ障壁高さの差がより大きくなる（この結果、エネルギを失って「冷たい」正孔になる前に、前記「熱い」正孔をより遠くに進行させる）からである。

上記のように、本発明の導波管ベースのＩＲ光検出器は、極めて薄いシリサイド層を使用することが可能である。従って、本発明の「薄いシリサイド」導波管ベースの検出器における特別なエネルギを有する「熱い」正孔は、（より薄いシリサイド層が進行した同距離に対する分散及び境界反射の可能性がより高い結果として）前記先行技術の法線入射検出器より、障壁を越える発光をする可能性が遙かに高い。この結果は、有意により高い応答性である。

上述した通り、暗電流は、（所望のダイナミックレンジを維持するのに要求される暗電流に関連するショット雑音と同様に）ある温度での検出器のパフォーマンスを制限する。実際、暗電流は、検出器の面積に比例し、また、（表１に記載されているように）温度の非常に強力な関数である。従って、「より高い」温度（例えば、室温）で検出器を動作させるためには、検出器の全体の面積を、有意に減少させることが必要である。加えて、比較的高い電場に関連する暗電流の発生を、可能な限り避けるべきである。シリサイドストリップとシリコン導波管の前記コーナ／エッジとの間が重ならないようにすることに加えて、シリサイドストリップに沿ったとがったコーナを、可能な限り減らすべきである。検出器における暗電流は、空間的に均質なシリサイド層の形成によって更に減少することが出来る。（というのも、シリサイドの不均質性は、より低いショットキ障壁高さを有するランダムに分散した領域をもたらすからである。）本発明の導波管ベース検出器の構成が、効果的なより大きいシリサイド厚さを「見る」伝播光を可能にする限り、（シリサイドの長さに沿った側方伝播の結果として）シリサイド材料自体の物理的面積は小さくてもよい。従って、このサイズの低減は、本発明の検出器を室温で動作可能とする。一の実験では、厚さ５００Å、活性面積約２０μｍ^２のコバルトシリサイドストリップを具える本発明のショットキ障壁光検出器構造が、室温でほぼ５００μＷの光パワーの６６０ｐＡの信号電流を発生することが出来た（暗電流は約２００ｐAだけであった）。

本発明の特定の実施例において、（比較的薄いシリサイドストリップを使用することに加えて）検出器の周辺にガードリング構造を形成することによって暗電流を、更に減少させることが出来る。図６は、一のこのような構造５０の側断面図であり、ここで、Ｎ＋型ガードリング５２が、シリサイド層５４のエッジ５４−Ｌ及び５４−Ｒに沿って配置されている。この例において、平面ＳＯＩ層５６はｐ型であり、そのページの平面内に光信号の伝播をサポートしている。シリサイド層５４のエッジ５４−Ｌ及び５４−Ｒに沿ったガードリングの存在は、シリサイドのとがったコーナに関連する電場を低減し、シリサイドのエッジとＳＯＩ層５６の導波管領域との間の障壁として機能する。ＳＯＩ層がＮ型である場合、ガードリングは、Ｐ型でなくてはならない。本発明によれば、ガードリング構造のデザイン及びドーピングプロファイルが最適化され、所望の度合いの光学的ロス、速度、暗電流及び動作電圧範囲を提供する。更に、前記平面ＳＯＩ層のドーピング自体が、得られた電場がショットキ障壁を越えて、平面ＳＯＩ層５６内に注入されるキャリアの収集及び移送を改善するような深さに沿って、「段階化」される。

ショットキ障壁を作るために必要な金属半導体インターフェースを提供するために使用されたシリサイドストリップは、従来のＣＭＯＳ構造（従来の接点領域のシリサイドは、１０ミクロンのオーダの公称厚さを有する）において接点領域として使用することが出来る、従来のシリサイド層よりも有意に薄い。しかし、典型的なＣＭＯＳ加工施設で、一般的に入手できるインフラ／装置を含む従来のシリサイド形成ステップを使用して、前記ＣＭＯＳプロセシングステップを修正することが出来る。更には、検出器の形成に使用される金属層は、従来の比較的厚いシリサイド接点領域を形成するために使用される金属層と異なる材料であってもよい。

図７を参照すると、前記平面ＳＯＩ層及びシリサイドストリップの双方に、所望の電気的接点を提供する例示的な構成が示されている。この場合、導波管ベースのＩＲ光検出器６０は、平面ＳＯＩ層６２の上に配置した薄いシリサイドストリップ６４を有するｐ型平面シリコン結晶シリコンＳＯＩ層６２を具える。誘電体領域６６は、光検出器６０を囲むように形成されている。シリサイドストリップ６４に接点を提供する一つのアプローチは、この接点領域で基板になんらかの追加のドーピングをすることなしに、シリサイドストリップ６４と金属層接点との間を直接的に接触させることである。また、シリサイドストリップ６４に従来接触目的に使用される、従来のシリサイド層をオーバーラップさせることによって、シリサイドストリップ６４への接触を形成することも出来る。

代替として、図７に例示されるように、Ｎ＋ドープ領域の形の電気接点領域６８は、（ｐ型の）平面ＳＯＩ層６２に形成して、シリサイドストリップ６４の下部に配置するようにしてもよい。Ｐ＋接点領域７０は、平面ＳＯＩ層６２の反対側の領域に形成され、平面ＳＯＩ層６２に電気的接触領域を形成する。第１の金属コンダクタ７２は、Ｐ＋接点領域７０に接触した第２の金属コンダクタ７４を有するシリサイドストリップ６４に接触するように示されている。図７に示すように、第１及び第２の金属コンダクタ７２及び７４は両方とも、誘電体周囲６６中の接触開口を通って形成されている。

Ｎ＋接触領域６８の利用によって、暗電流が更に減少することが分かった。というのも、接触領域６８は、熱電子放出ベースの暗電流に寄与しないからである。代わりに、ｐ−ｎ接合（ｐ型の平面ＳＯＩ層６２とＮ＋の接触領域６８との間に形成された）は、シリサイドストリップ６４とＳＯＩ層６８との間に形成されたショットキ接合と平行になるであろう。ｎ型の平面ＳＯＩ層を使用する場合、Ｐ＋接触領域を使用するべきであることは明らかである。

また、本発明の導波管ベースＩＲ光検出器は、「終端」ＳＯＩ導波管層に沿って形成することも出来る。この終端層は、伝播導波管構造からの「タップ」として形成されている。図８は、このような構成８０の平面図であり、平面ＳＯＩ層８２は、Ｙ−スプリッタ形状を示すために作られた。Ｙ−スプリッティングＳＯＩ層８２の第１アーム８４は、終端の中央部分をシリサイドストリップ８６で被覆した、終端導波管として示されている。第２アーム８８を用いて、伝播光信号がＳＯＩ基板に沿って通るようにサポートする。好ましい実施例では、光エネルギの大部分は、第２アーム８８内に結合され、光信号中に十分な量の電力を維持する。有利な点は、本発明の光検出器がシリサイドストリップ８６の長さｌに沿って第１アーム中でほとんど総ての光子を吸収するので、第１のアーム８４に結合するのに比較的小さい電力の光信号が必要とされることである。

図９及び図１０は、本発明に従って形成することが出来る代替の「タップされた」光検出器構成を示す（これらの構成は、例示であると考えられ、多くのその他の平面、導波管ベース構成を設計して、シリサイドストリップ光検出器構造を有利に使用することが出来る）。図９を参照すると、光検出器の構成９０は、入力導波管９２、リング導波管９４及びタップオフ導波管９６を有するリング共振器構造を具える。本発明に従って形成された検出器９８が、タップオフ導波管９６の一部に沿って配置されている。リング共振器構造の公知の原理に従って、所定の波長の光信号は、入力導波管９２に沿って伝播されて、リング導波管９４内に一時的に結合される。次いで、この特定の波長で、光信号は、タップオフ導波管９６に沿って逆の伝播方向に動き（図９の矢印で示されるように）、次いで、光検出器９８内に結合される。有利な点は、種々の平面導波管及び本発明の光検出器を総て、同様のＳＯＩ構造でモノリシック構成として形成することが可能であり、従って、要素間の信号ロスと反射が有意に減少される。図９の構成の延長において、複数のこのような「リング」を、入力導波管９２とタップオフ導波管９６との間の広がりに沿って配置することが出来、各リングは、別の導波管を連結しないように「調整」されている。本発明の同様の複数の光検出器は、タップオフ導波管９６に沿って分散され、従って、多重波長光検出器を形成する。上記の多重波長の実施例は、単に例示であり、種々のその他の多重波長光検出器アレイ構成を形成することが出来る。例えば、エシェル格子又はリニア導波管格子構造に基づいた多重波長光検出器構造は（導波管ベースのローランドサークルと同様に）、本発明のシリサイドストリップ光検出器構成を使用して形成することが出来る。

図１０は、本発明の結合した導波管光検出器構成１００の図であり、これは前記光信号の伝達パワーを計測するために第１光検出器１０６は導波管１０４に沿って配置された第１の光検出器１０６と、光信号の反射パワーを計測するために、導波管１０４に沿って（反対の方向に）配置された第２光検出器１０８とを伴う、一対の結合された導波管１０２及び１０４を具える。図に示すように、導波管ベースの結合領域１１０は、導波管１０２と１０４との間に、導波管１０４内に前記伝播入力信号の一部が一時的に結合されるように形成される。ここで、光信号の一部は、導波管１０２内に残り、その後出口導波管１０２殻出て行く。導波管１０４内に結合された光エネルギの一部は、光出力信号に所望のパワーレベルが残るように、導波管製造のプロセスによって制御することが出来る。

本発明の導波管ベースの検出器のもう１つの有利な点は、非常に小さい領域に光を集めることが出来る点である。この導波管検出器構造は、例えば、光子ワイヤ又は他の一体化した光部品（導波管ミラー又はレンズ等の）に加工することが出来、これを用いて、極めて小さな領域内に光を集中させて、これによって導波管検出器の放射面（及び、結果として、暗電流）を減少させることが出来る。図１１は、この利点を示す一つの例示的な構成の等角図である。図のように、平行光入力ビームＩは、ＳＯＩ構造１２４の平行ＳＯＩ層１２２内に形成されたスラブ導波管に沿って伝播する。次いで、伝播ビームは、平面ＳＯＩ層１２２の選択された部分をエッチングすることによって形成した反射放物面ミラー構造１２３に当たる。その後、構成を再平面化し、放物面ミラー構造１２３で光の境界を作るためにエッチングした領域内に誘電体材料１２６を配置する。次いで、図１１に示すように、放物面ミラー構造１２３からの前記反射光ビームを、本発明の光検出器の比較的小さいシリサイドストリップ１２８内に集光させる。有利な点は、入力光信号のフォーカシングは、単位面積当たりのシリサイドストリップ１２８のエネルギ吸収を有意に増加させ、同様にして前記領域を小さくして、従って検出器の暗電流を減少させる。検出器は、総ての光信号を吸収するように設計することが出来る。代替としては、検出器は、移動波構成に設計することも出来る。

本発明の検出器構造の移動波構成においては、シリサイドストリップが極少量の光のみを吸収するように特別に設計した導波管の上に配置されており、一方で、入力光の残りの部分が導波管を通って伝達し続けるようになっている。この薄いシリサイドストリップの長さに沿った光の吸収は、ほぼ指数関数的であり、従って、非常に小さい長さを用いて、導波管を通過する光信号全体の極少量を吸収することができる。従って、本発明の光検出器の移動導波管（この場合で、光子ワイヤ１２９として例示されている）の実装によって、極小の検出器領域の使用が可能となり、暗電流発生を有意に減少する。実際、図１１の集束ミラーベース検出器の構成は、移動波の構成に使用することも出来、この場合、吸収されなかった光信号がその後、光導波管１２９に沿って伝播し続ける。

本発明のもう一つの例示的なトラベリング導波管の構成１３０が、図１２に平面図として記載されている。図１３は、検出器１３０の等角図である。図に示すとおり、光信号は平坦なストリップ導波管ＳＯＩ層１３２に結合されている。比較的薄いシリサイドストリップ１３４がストリップ導波管１３２の上に配置されている。シリサイドストリップ１３４に第１の接触領域１３６が形成されており、図１２及び１３に示すように、平坦なＳＯＩ層１３２は、第１のエクステンション領域１３８の上に配置した第１の接触領域１３６を伴って、第１のエクステンション領域を含むように形成されており、接触領域内の光信号の吸収を最小限にしている。同様に、平坦なＳＯＩ層１３２が、第２のエクステンション領域１４０（好ましくは、ストリップ導波管層１３２に対して第１のエンクステンション領域１３８の反対側に配置されている）を具えるように形成されており、第２の接触領域１４２をサポートしている。第２の接触領域１４２は、ＳＯＩ層１３２自体に接触するように使用されている。図１２及び図１３に示すような特定の実施例は、単に例示であって、様々なその他のエクステンション領域の構造で、放射と反射のロスを最小にすることができる。設計上のこのような変形はすべて、本発明の精神と範囲内に入るものと考えられる。

本発明の検出器のシリサイドストリップの表面領域を最小にする（望ましくない暗電流を減少するために望まれる）ために、前記検出器は、「マルチ−パス」構造に形成することが出来る。ここでは、前記検出器の長さ（この長さに沿って移動する光が吸収される）が最小になり、吸収されない光の一部（すなわち、影響されない検出器を通る光）が、検出器領域内に再度伝播を開始する。図１４は、本発明のマルチ−パス導波管ベースＩＲ検出器を形成する一つの例示的構成を示す。この構成において、平面ＳＯＩ光導波層１４０は、円形断面１４２を具えるように形成され、本発明のシリサイドストリップ光検出器１４４は、図に示すように円形断面１４２内に配置されている。この構成において、出力ポート１４６検出器１４４を出て行く吸収されなかった光出力は、円形断面１４２に沿って伝播し、その入力ポート１４８で検出器１４４内へ再度伝播を始める。

代替のマルチ−パス構成を図１５に示す。ここで、平面ＳＯＩ層導波管１５０に沿って伝播する光信号は、その入力ポート１５４でシリサイドストリップ光検出器１５２内に導入される。光信号の吸収されなかった部分は、出力ポート１５６で、光検出器１５２を出る。その後、吸収されなかった光信号は、反射境界１５８（例えば、格子構造）にあたり、次いで、光信号を導波管１５０に沿って後方に、出力ポート１５６内に向け直し、光検出器１５２を２回目の通過をさせて、前記光信号の追加部分が、シリサイドストリップ光検出器１５２に吸収され、関連する光電流を発生するようにする。代替の実施例では、本発明の光検出器は、導波管ベースのファブリ−ペロ孔の中央に配置している。種々のその他のマルチ−パス構成が可能であり、これらの種類のいずれも本発明のその精神及び範囲内に入るものと考えられる。

有利な点は、本発明の導波管ベースのＩＲ光検出器は、ＳＯＩプラットフォーム上に発展させた種々のその他の光電子デバイスを組み込んでもよい。図１６は、一つの例示的な構成を示す。ここで、光デバイス１６０は、平面ＳＯＩ導波層１６２及びポリシリコン層１６４を具え、ポリシリコン層１６４は、光モードがサポートされる領域内で、平面ＳＯＩ層１６２の一部とオーバーラップして配置されている。比較的薄いゲート誘電体領域１６６が、これら２つの層の重複する領域間のインターフェースとして形成されている。図に示すように、シリサイドストリップ１６８は、ＳＯＩ層１６２の露出した部分の上に形成されており、オーバーラップした領域に十分に近いので、（上述したとおり）光モードの「テール」部分がシリサイドと交差して、光電流（この特定の実施例には示されていない必要な電気的接触）を生み出す。図１６の機能と同様に、様々なその他の構成を形成して、本発明の導波管ベースの光検出器を具えるようにしてもよい。ここで、これらのその他の構成は、出願人の同時係属出願である２００４年３月８日に出願された出願番号１０／７９５，７４８号及び２００４年３月２３日に出願された出願番号１０／８０６，７３８号の特許出願に開示されている。一般的に言うと、モノリシック光学構造を形成するために、本発明の光検出器のシリサイドストリップを、多負荷導波管構造のＳＯＩ層の上に配置するようにしてもよい。

図１７は、本発明のＳＯＩベースシリサイドストリップ光検出器を、組み込んだもう１つの例示的な光電構造１７０を示す図であり、この場合は、やはりＳＯＩ構造内に形成することが出来る増幅器構造を具えている。図１８は、例示的な増幅器構成１７０の等角図である。図に示すように、構成１７０は、本発明によって形成したＳＯＩベースのシリサイドストリップ光検出器を具え、これはＳＯＩ構造１７８（図１８内で特に例示されるような）のＳＯＩ層１７６の一部の上に配置されたシリサイドストリップを具える。光検出器１７２からの光電流出力は、その後、前記入力電流を出力電圧に変換するように機能するトランスインピーダンス増幅器１８０への入力として印加される。また、増幅器１８０は、増幅器１８０の前記「ゲイン」ファクタに調整するようにフィードバックバイアス要素１８２を具える。トランスインピーダンス増幅器の製造は比較的簡単なＣＭＯＳプロセスであるので、このような増幅器は、本発明の光検出器１７２と容易に一体化することが出来る。また、有利な点は、「ダミー」光検出器１８４も、光検出器１７２と一体化して、図に示すように、トランスインピーダンス増幅器１８０に印加される前記光電流入力のバランスを取ることによって、暗電流に関連する入力ノイズを減少させるのに使用することが出来る。図１８を参照すると、第２のシリサイドストリップ１８６は、第１のシリサイドストリップ１７４に平行に配置するように記載されており、ここでは、入力光信号は、第２ストリップ１８６に関連する前記ＳＯＩ層１７６の領域内に結合されない。従って、第２のシリサイドストリップ１８６によって検出された光電流はいずれも「ノイズ」（暗電流）となり、増幅器１８０への入力として、光電流に印加する前に光検出器１７２の光電流出力から除去される。ダイオード１８４を付加することによって、光検出器１７２の暗電流を、全体的な信号電流から除去することが可能になる。これは、暗電流に対する実際の信号電流の比率が比較的低い状況における構成の低い電流感度の増加をもたらす。検出器１７２と１８４との間の不一致を低減するために、特別な処置が取られるべきであり、ここでは、検出器１８４は、所望しない光電流をもたらす「迷」光から遮断されるべきである（要素１８５参照）。この遮断は、ダミー検出器の周り及び上方に高吸収性領域（金属線、シリサイド領域及び／又は高ドープ領域等）を配置することによって達成出来る。また、検出器１７２及び１８４にかかる電圧をほぼ等しくして、暗電流のバイアス依存を除去するべきである。

図１９は、本発明のシリサイドストリップ光検出器と一体化した「ダミー」検出器を使用するもう１つの構成を示す図である。この場合、本発明のシリサイドストリップ光検出器１９０からの前記光電流出力が、第１の一体化したトランスインピーダンス増幅器１９２に対する入力として印加され、「ダミー」光検出器１９４からの「光電流」（ノイズ）出力は、第２の一体化したトランスインピーダンス増幅器１９６に対する入力として印加される。従って、増幅器１９２及び１９６からの「差動」電圧出力は、前記出力信号からのいずれかの暗電流関連電圧を除去するであろう。図２０は、「ダミー」光検出器を使用する更にもう一つの構成を例示し、この場合、差動増幅器２００が設けられており、本発明のシリサイドストリップ光検出器２１０は、増幅器２００の第１の入力２１２に接続され、「ダミー」光検出器２１４は、増幅器２００第２の入力２１６に接続されている。また、増幅器２００によって発生した出力電圧は、暗電流値とは別である。

尚、上記の増幅器は総て、公知技術の入力バイアス電流除去技術を使用している。更に、前記フィードバック要素は、増幅器オフセットを除去するために整えることが出来る。また、マルチプル「ダミー」検出器を使用して、暗電流値を平均化することも出来る。

本明細書に記載された種々の検出器構成は、連続検出モード、単一一体化モード又は同期検出モードで動作出来る。この検出器構造は、オンチップクロック−データ−リカバリ（ＣＤＲ）回路を使用して、ＣＭＯＳ製造プロセスを使用して製造することが出来るので、非常に高速のデータ信号（１０Ｇｂ／ｓを上回る）の同期検出を達成することが出来る。

本発明の上記の実施例は、例示に過ぎないと考えられ、ここに添付の特許請求の範囲によって定義されるように、本発明の範囲を定義又は制限するべきであると理解される。

図面を参照すると、
図１は、先行技術の法線入射ショットキ障壁光検出器の動作に関するバンド図である。 図２は、本発明に従って形成された例示的なＳＯＩベースのシリコン光検出器の側断面図である。 図３は、図２に示す例示的な光検出器の等角図である。 図４は、本発明の代替のＳＯＩベースシリコン検出器の平面図であり、テーパシリコンストリップを使用して、光信号反射を減少するようにしたものである。 図５は、図４に示すテーパ付きシリサイド光検出器の等角図である。 図６は、本発明の例示的なＳＯＩベースショットキ障壁光検出器の側断面図であり、デバイス中の暗電流の存在を減少するようにガードリング構造を組み込んだものである。 図７は、本発明のＳＯＩベースショットキ障壁光検出器の側断面図であり、ＳＯＩ層及びシリサイドストリップの双方への電気的接触点の例示的な配置を示す。 図８は、本発明の例示的な光検出器の平面図であり、タップとして「Ｙ」の一方のアームに沿って光検出器を形成した前記Ｙ−スプリット導波管を具える。 図９は、本発明の代替のタップオフ構成の平面図であり、タップオフ導波管の終端に前記検出器を形成した導波管ベースリング共振器を使用している。 図１０は、本発明の更にもう一つのタップオフ構成の平面図であり、送信信号パワーを計測する第１の検出器と反射信号パワーを測定する第２の検出器を具える。 図１１は、本発明の「集束入力」ＳＯＩベースの光検出器の平面図を含み、入力光信号を、比較的小さい表面積のシリサイドストリップ光検出器内に向きを変えて、集束させ、ＳＯＩ層に形成された放物面反射構成を使用して、暗電流を減少させるようにしたものである。 図１２は、本発明に従って形成した例示的な進行波ショットキ障壁光検出器の平面図である。 図１３は、図１２に示す進行波光検出器の等角図である。 図１４は、本発明の例示的なマルチ−パス光検出器の平面図であり、円形導波管構造を使用して、各パス上の光検出器内に未結合の光を再導入するようにした。 図１５は、代替のマルチ−パス光検出器構造の平面図であり、光検出器内に未結合の光の再導入用に光検出器の出力を超える反射要素を使用している。 図１６は、本発明の光検出器が、別の光電子要素を有するモノリシック構造として形成されている例示的な「一体化した」ＳＯＩ構造を示す図である。 図１７は、本発明の光検出器に関連する「ダミー」光検出器（すなわち、光入力信号のない光検出器）を使用して暗電流をキャンセルするようにした、簡略化した回路図である。 図１８は、図１７の回路の例示的実施例の等角図を示し、本発明のＳＯＩベース光検出器とダミー光検出器及び関連エレクトロニクスとを一体化する能力を示す。 図１９は、「ダミー」光検出器を用いる代替の構成の簡略化した回路図を含み、この検出器は、本発明の光検出器として同じＳＯＩ構造に一体化して、基準「暗電流」を差動増幅器構造に提供することが出来る。 図２０は、更にもう一つの構成の簡略化した回路図を含み、単一の差異増幅器を使用して「ダミー」光検出器を使用する。

Claims (42)

1. ショットキ障壁、すなわち、光学導波管でシリコン・オン・インシュレータ（ＳＯＩ）プラットフォームと一体化したシリコンベースの赤外線光検出器を具えるモノリシック構成において、前記モノリシック構成が、
   平面ＳＯＩ表面層を有するＳＯＩ構造であって、前記平面ＳＯＩ表面層が、１ミクロン未満の厚さであり、光学信号の送信をサポートするために前記光学導波管の少なくとも一部を形成するＳＯＩ構造と；
   前記光学導波管内部の伝播の方向に沿って、前記平面ＳＯＩ層の一部の上に配置された金属ストリップであって、前記金属ストリップが、前記光学導波管でショットキ障壁を形成する金属ストリップと；
   前記平面ＳＯＩ層に構成した第１の抵抗オーム接点と；
   前記金属ストリップに構成した第２の抵抗オーム接点と；を具え、前記第１及び第２抵抗オーム接点の間のバイアス電圧の印加が、前記光学信号が前記光学導波管に沿って伝播するときに、前記金属ストリップにあたる前記光学信号の一部の機能としてシリサイドから光電流出力を発生することを特徴とするモノリシック構成。
2. 請求項１記載のモノリシック構成において、前記平面ＳＯＩ層が単結晶シリコンを具えることを特徴とするモノリシック構成。
3. 請求項１記載のモノリシック構成において、前記平面ＳＯＩ層が歪み格子結晶シリコンを具えることを特徴とするモノリシック構成。
4. 請求項１記載のモノリシック構成において、前記平面ＳＯＩ層がＳｉ−Ｇｅを具えることを特徴とするモノリシック構成。
5. 請求項１記載のモノリシック構成において、前記平面ＳＯＩ層がドープされていることを特徴とするモノリシック構成。
6. 請求項５記載のモノリシック構成において、前記平面ＳＯＩ層がｐ−ドープされていることを特徴とするモノリシック構成。
7. 請求項５記載のモノリシック構成において、前記平面ＳＯＩ層がｎ−ドープされていることを特徴とするモノリシック構成。
8. 請求項５記載のモノリシック構成において、前記平面ＳＯＩ層内のドーピングが段階的であり、結果として得られた電場が前記平面ＳＯＩ層内に前記ショットキ障壁を越えて注入されたキャリアの集束及び伝送を改善することを特徴とするモノリシック構成。
9. 請求項１記載のモノリシック構成において、第１及び第２抵抗オーム接点が前記平面ＳＯＩ層の上面の上に実質的に同距離で配置されることを特徴とするモノリシック構成。
10. 請求項１記載のモノリシック構成において、前記金属ストリップがシリサイドストリップを具えることを特徴とするモノリシック構成。
11. 請求項１０記載のモノリシック構成において、前記シリサイドストリップが、白金、コバルト、チタン、タンタル、タングステン、ニッケル、モリブデンから成る群より選択された金属を使用して形成されることを特徴とするモノリシック構成。
12. 請求項１１記載のモノリシック構成において、前記シリサイドストリップがコバルトシリサイドを具えることを特徴とするモノリシック構成。
13. 請求項１０記載のモノリシック構成において、前記シリサイドが単結晶シリサイドを具えることを特徴とするモノリシック構成。
14. 請求項１０記載のモノリシック構成において、前記シリサイドが多結晶シリサイドを具えることを特徴とするモノリシック構成。
15. 請求項１に記載のモノシリック構成において、前記金属ストリップがテーパ付き入力領域を具え、伝達光信号が前記金属ストリップの下にある前記光導波管の一部に入射するときに前記伝達信号によって経験する実行屈折率を段階的に修正し、前記テーパ付き入力領域がそれに沿った光の反射を低減することを特徴とするモノシリック構成。
16. 請求項１記載のモノリシック構成において、前記金属ストリップが前記ＳＯＩ層のいずれのコーナ又はエッジとも重複せず、前記非重複構成が、関連する暗電流を減少し、室温での動作を提供することを特徴とするモノリシック構成。
17. 請求項１記載のモノリシック構成において、前記金属ストリップは、丸くなったコーナ及びエッジを示すように形成され、関連する暗電流を減少し、室温での動作を提供することを特徴とするモノリシック構成。
18. 請求項１記載のモノリシック構成において、前記ＳＯＩ層内の光導波管が、光タップ構造を具え、当該光タップオフ構造のタップのない導波管部分の上に前記金属ストリップを配置した光タップ構造を具えることを特徴とするモノリシック構成。
19. 請求項１８記載のモノリシック構成において、前記光タップ構造がＹ−スプリッタ導波管の第１の脚部の上に配置された前記金属ストリップを有するＹ−スプリッタ導波管構成を具えることを特徴とするモノリシック構成。
20. 請求項１８記載のモノリシック構成において、前記光タップ構造が、この間に配置された少なくとも一つの円状波長選択性導波管を有する一組の平行導波管を具えるリング共振器導波管構造を具え、前記平行な導波管の一方の上に配置した金属ストリップで、前記少なくとも一の円形導波管によって接合されていない光信号を入力として受け取る事を特徴とすることを特徴とするモノリシック構成。
21. 請求項２０記載のモノリシック構成において、前記光タップ付きリング共振器構造は、多重波長操作用に構成されており、複数の円状波長選択性導波管を具え、各導波管が異なる波長を結合することなく調整されることを特徴とするモノリシック構成。
22. 請求項１８記載のモノリシック構成において、前記光タップ構造が、送信された光信号を捕獲するように配置された第１の金属ストリップと、反射光信号を捕獲するように配置された第２の金属ストリップとを具える光導波管カプラを具えることを特徴とするモノリシック構成。
23. 請求項１記載のモノリシック構成において、第１及び第２抵抗オーム接点が、前記伝播光信号の一部が前記光検出器によって未吸収のままであるように前記光導波管に対して配置されて、進行波光検出器を形成することを特徴とするモノリシック構成。
24. 請求項２３に記載のモノシリック構成において、前記ＳＯＩ層が、前記光導波管の対向する側に第１及び第２のエクステンション領域を具え、前記第１のエクステンション領域の上に第１の抵抗オーム接点を配置し、前記第２のエクステンション領域の上に第２の抵抗オーム接点を配置したことを特徴とするモノシリック構成。
25. 請求項２４記載のモノリシック構成において、前記第１及び第２エクステンション領域が光反射及び放射ロスを最小にする形状を示すように形成されることを特徴とするモノリシック構成。
26. 請求項１記載のモノリシック構成において、前記構成が更に、前記ＳＯＩ層内に形成したガードリング構造を具え、当該ガードリング構造が前記重複金属ストリップのエッジ部の下に直接配置され、前記ＳＯＩ層が第１導電型を示し、前記ガードリング構造が第１の導電型と反対の第２導電型を示すことを特徴とするモノリシック構成。
27. 請求項１記載のモノリシック構成において、前記構成が、
    前記上に横たわる金属ストリップから離れた領域で、前記ＳＯＩ層内に形成した第１の接触領域であって、前記ＳＯＩ層と同じ導電型を示す前記第１の接触領域と；
    前記第１接触領域に物理的に接触するように配置された第１の金属導電体と；
    前記上に横たわるシリサイド層の下部で前記ＳＯＩ層内に形成された第２の接触領域であって、前記ＳＯＩ層と逆の導電型を示す前記第２の接触領域と；
    前記第２の接触領域の上の前記金属ストリップのエッジに物理的に接触するように配置された第２金属導電体と；
    を更に具えることを特徴とするモノリシック構成。
28. 請求項２７記載のモノリシック構成において、前記第１及び第２接触領域が、前記接触領域での前記光信号の吸収を最小にするように前記ＳＯＩ層内に形成されることを特徴とするモノリシック構成。
29. 請求項１記載のモノリシック構成において、前記光導波管が、伝播光信号が、前記金属ストリップの下部を一度以上通過するように形成され、マルチパス光検出器を形成することを特徴とするモノリシック構成。
30. 請求項２９に記載のモノシリック構成において、前記光導波管が、前記金属ストリップを越えて配置された反射素子を具え、前記吸収されなかった光信号の少なくとも一部を反射し、当該吸収されなかった光信号を前記導波管に沿って方向を変えて前記金属ストリップの下に２度目の通過をさせるようにしたことを特徴とするモノシリック構成。
31. 請求項２９に記載のモノシリック構成において、前記光導波管が円形部分を具え、前記吸収されなかった光信号が前記円形部分の周囲を伝達するように前記円形部分の一部の上に前記金属ストリップを配置して、前記金属ストリップの下を複数回光信号が通過するようにしたことを特徴とするモノシリック構成。
32. 請求項１記載のモノリシック構成において、前記ＳＯＩ構造が、追加の光コンポーネントを具え、前記光導波管に沿って伝播する前記光信号の特性を修正するように形成されていることを特徴とするモノリシック構成。
33. 請求項３２に記載のモノシリック構成において、前記ＳＯＩ構造が、伝達する光ビームの方向を変えてより小さいスポットサイズに集束させるために前記光信号路に沿って形成された集束反射器を更に具え、前記金属ストリップが前記集束反射器の焦点に配置されていることを特徴とするモノシリック構成。
34. 請求項３３記載のモノリシック構成において、前記金属ストリップ及び関連するオーム接点の大きさが、前記伝播光信号の一部のみを吸収し、その後、残りの吸収されなかった信号が光信号パスに沿って伝播するように構成されていることを特徴とするモノリシック構成。
35. 請求項３２記載のモノリシック構成において、前記ＳＯＩ構造が、伝播信号の光モードの少なくとも一部が前記金属ストリップによって吸収されるように前記金属ストリップ近傍に配置された多重負荷光要素を更に具えることを特徴とするモノリシック構成。
36. 請求項３２記載のモノリシック構成において、前記ＳＯＩ構造が、前記光金属検出器ストリップと実質的に同一に形成された少なくとも一つの追加金属ストリップを更に具え、前記モノリシック構成において、少なくとも一つの「ダミー」検出器として機能させることを特徴とするモノリシック構成。
37. 請求項３６記載のモノリシック構成において、前記少なくとも一つの追加金属ストリップが、光入力信号から遮蔽されており、従って、前記関連するダミー検出器が相対的暗電流値を提供することを特徴とするモノリシック構成。
38. 請求項１記載のモノリシック構成において、前記第１及び第２抵抗オーム接点がそれぞれ、シリサイド材料を具えることを特徴とするモノリシック構成。
39. 請求項３８記載のモノリシック構成において、第１及び第２シリサイド抵抗オーム接点が、前記金属ストリップと同じシリサイド材料を具えることを特徴とするモノリシック構成。
40. 請求項３８記載のモノリシック構成において、前記第１及び第２シリサイド抵抗オーム接点が、前記金属ストリップを形成するように使用されている材料と異なるシリサイド材料を具えることを特徴とするモノリシック構成。
41. 請求項１記載のモノリシック構成において、前記第１の抵抗オーム接点が、前記接触領域における前記光信号の吸収を最小にするように配置されていることを特徴とするモノリシック構成。
42. 請求項１記載のモノリシック構成において、前記第２の抵抗オーム接点が、前記接触領域における光信号の吸収を最小にするように配置されていることを特徴とするモノリシック構成。

Images