KR101657652B1

KR101657652B1 - 정전용량형 멤스 마이크로폰 및 그 제조방법

Info

Publication number: KR101657652B1
Application number: KR1020150169796A
Authority: KR
Inventors: 김용국; 김진선
Original assignee: 주식회사 비에스이센서스
Priority date: 2015-12-01
Filing date: 2015-12-01
Publication date: 2016-09-19

Abstract

본 발명은 멤브레인과 백플레이트 전극 제작시 금속 실리사이드를 사용하여 저온 공정을 통해 낮은 면저항과 저응력을 갖으며 멤브레인과 백플레이트 사이에 지지대를 넣어 멤브레인의 과도한 움직임을 제한할 수 있는 정전용량형 멤스 마이크로폰 및 그 제조방법에 관한 것이다.
본 발명의 방법은, 실리콘 기판의 상부를 식각하는 제 1 단계; 상기 실리콘 기판 위 식각 면 위에 절연막을 증착하는 제 2 단계; 상기 절연막 위에 금속 실리사이드 멤브레인을 형성하는 제 3 단계; 상기 멤브레인 위에 제 1 희생층을 형성하는 제 4 단계; 상기 제 1 희생층 위에 지지대를 형성하는 제 5 단계; 상기 지지대 형성 후 제 2 희생층을 형성하는 제 6 단계; 상기 제 2 희생층에 딤플용 패턴을 형성한 후 딤플용 절연막을 증착하는 제 7 단계; 상기 딤플용 절연막 위에 금속 실리사이드 백플레이트를 형성하는 제 8 단계; 및 실리콘 식각에 의해 백챔버를 형성하고 희생층을 제거하여 에어 갭을 형성하는 제 9 단계를 포함한다.
본 발명에 따르면 금속 실리사이드를 이용하여 멤브레인과 백플레이트를 제작하기 때문에 대략 350 ℃ 정도의 저온 공정하에서 응력 조절이 가능하고 낮은 면저항을 얻을 수 있고, 멤브레인과 백플레이트 사이에 지지대 역할의 구조를 넣어 멤브레인의 파손 및 접촉(stiction)을 방지할 수 있는 효과가 있다.

Description

정전용량형 멤스 마이크로폰 및 그 제조방법 {CAPACITIVE MEMS MICROPHONE AND METHOD OF MAKING THE SAME}

본 발명은 정전용량형 멤스 마이크로폰 및 그 제조방법에 관한 것으로, 더욱 상세하게는 멤브레인과 백플레이트 전극 제작시 금속 실리사이드를 사용하여 저온 공정을 통해 낮은 면저항과 저응력을 갖으며 멤브레인과 백플레이트 사이에 지지대를 넣어 멤브레인의 과도한 움직임을 제한할 수 있는 정전용량형 멤스 마이크로폰 및 그 제조방법에 관한 것이다.

일반적으로, 정전 용량형 마이크로폰은 두 대전판 사이에 분극전압을 가하고 음압에 의하여 진동하는 대전판의 거리변화에 따른 전압신호를 발생시킨 것이다. 정전용량형 MEMS 마이크로폰 칩은 MEMS 기술에 의해 제조된 정전 용량형 마이크로폰 칩으로서, 단일 기판을 이용하여 백플레이트와 진동막 구조를 적층하는 단일 칩구조와, 백플레이트(Backplate)와 진동막(Membrane)을 서로 다른 기판 상에서 각각 제작한 후 기판 접합 기술을 이용하여 본딩하는 2칩 구조가 알려져 있다.

단일칩 구조의 경우 반도체 일괄공정을 이용하여 저가 구현 및 CMOS 회로를 집적화할 수 있는 장점이 있으나 박막을 적층하여 제조하므로 백플레이트의 두께가 제한되고, 이에 따라 낮은 공진주파수에 의해 음향 성능이 저하되는 문제점이 있다.

한편, MEMS 마이크로폰 칩을 제조할 경우에 고려해야할 주요한 특성으로서 감도(sensitivity)와 스틱(stick) 및 응력(stress) 해소가 있다. 감도는 유입된 음압에 반응하여 진동막이 얼마나 잘 진동하느냐 하는 특성으로서 진동막의 유연성과 정적 압력에 대한 평형에 의해 결정된다. 진동막의 유연성을 높이기 위해 스프링 진동막이나 코루게이션 그루브(corrugation grooves)가 형성된 진동막 등의 기술이 사용된다. 정적 압력에 대해 평형을 유지하고 진동막의 진동에 대한 반발력을 줄이기 위해 백플레이트에는 다수의 음향홀이 형성되어 있어 진동막의 진동시 백플레이트의 음향홀을 통해 에어 갭과 백챔버 사이의 공기 흐름을 원활하게 한다. 또한 진동막과 배극판 사이에 벤트홀을 형성하여 감도를 향상시키기도 한다.

정전용량형 마이크로폰에서 다이어프램과 백플레이트는 전기적으로 서로 다른 극성을 가지고 있으므로 서로 접촉될 경우 불량이 발생된다. 특히, MEMS 마이크로폰 칩은 다이어프램과 백플레이트 사이의 간격이 극히 협소하여 제조과정 중이나 사용중에 다이어프램과 백플레이트가 접촉되는 스틱(Stick) 현상이 발생되기 쉽다. 즉, MEMS 마이크로폰 칩 제조과정에서 발생하는 습기나 과전압이나 외부의 충격등에 의해 진동막이 백플레이트에 달라 붙어 버리기 쉬운데, 이를 방지하기 위해 백플레이트나 다이어프램에 antistick element(범프 혹은 딤플이라고도 함)을 형성한다.

멤스 마이크로폰 칩에 대한 선행 특허문헌으로서, 미국 등록특허 US 8,828,773호는 지지부재를 이용하여 마이크로폰을 형성하는 방법(process)로서, 마이크로폰을 형성하는 방법은 습식 에칭으로 제거 가능한 희생층의 적어도 일부분 상에 백 플레이트, 및 가요성 다이어프램을 형성하는 것이다. 또한 대한민국 등록특허 KR10-1357312호는 기판 배열과, 상기 기판 배열에 인접한 제1 멤브레인 지지 재료의 층 및 상기 제 1 멤브레인 지지 재료의 층에 인접한 제 2 멤브레인 지지 재료의 층을 포함하는 테이퍼 형상의 멤브레인 지지 구조를 갖는 마이크로기계 음향 변환기이다.

KR

10-1357312

B1

US

8828773

B2

폴리 실리콘을 이용한 멤브레인 및 백플레이트 제작시 전자를 주입시키기 위해서는 고온의 열처리가 필요하고, 전자 주입으로 전극 제작시 전극의 면저항을 금속 수준으로 낮추기는 매우 어려운 문제점이 있다. 또한 멤브레인 및 백플레이트의 응력 감소를 위해서도 900℃ 이상 고온의 열처리 공정이 필요한 문제점이 있다.

또한 종래에는 과도한 음압이 멤브레인에 가해진 경우 또는 외부 충격에 의해 멤브레인이 과도하게 움직일 수 있으며, 이때 멤브레인이 파손되거나 백플레이트와 접촉하여 쇼트 및 스틱션이 발생할 수 있는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 멤브레인과 백플레이트 전극 제작시 금속 실리사이드를 사용하여 저온 공정을 통해 낮은 면저항과 저응력을 갖으며 멤브레인과 백플레이트 사이에 지지대를 넣어 멤브레인의 과도한 움직임을 제한할 수 있는 정전용량형 멤스 마이크로폰 및 그 제조방법을 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 실리콘 기판의 상부를 식각하는 제 1 단계; 상기 실리콘 기판 위 식각 면 위에 절연막을 증착하는 제 2 단계; 상기 절연막 위에 금속 실리사이드 멤브레인을 형성하는 제 3 단계; 상기 멤브레인 위에 제 1 희생층을 형성하는 제 4 단계; 상기 제 1 희생층 위에 지지대를 형성하는 제 5 단계; 상기 지지대 형성 후 제 2 희생층을 형성하는 제 6 단계; 상기 제 2 희생층에 딤플용 패턴을 형성한 후 딤플용 절연막을 증착하는 제 7 단계; 상기 딤플용 절연막 위에 금속 실리사이드 백플레이트를 형성하는 제 8 단계; 및 실리콘 식각에 의해 백챔버를 형성하고 희생층을 제거하여 에어 갭을 형성하는 제 9 단계를 포함하는 것을 특징으로 한다.

상기 제 3 단계는 절연막 위에 폴리 실리콘(poly-Si)을 0.3~1㎛ 정도로 증착한 후 니켈(Ni)과 같은 메탈을 0.1㎛ 이내로 증착하고, 400℃ 아래에서 어닐링(annealing)하여 실리사이드를 형성하는 것이고, 상기 제 8 단계는 절연막 위에 비정질 실리콘(a-Si)을 0.5~1.5㎛ 정도로 증착한 후 니켈(Ni)과 같은 메탈을 0.1㎛ 이내로 증착하고, 400℃ 아래에서 어닐링(annealing)하여 실리사이드를 형성하는 것이다. 또한 상기 제 5 단계는 PECVD로 Si₃N₄를 0.2~0.7㎛ 정도로 증착하고, 지지대 중간 중간에 공기 유동을 위해 지름 10㎛ 내외의 홀을 형성하는 것이다.

그리고 상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 실리콘 식각에 의해 백챔버가 형성된 실리콘 기판; 상기 실리콘 기판 위에 폴리 실리콘을 증착한 후 금속층을 증착하고 어닐링을 통해 금속 실리사이드로 형성된 멤브레인; 상기 실리콘 기판 위에서 백플레이트와 멤브레인을 소정 간격을 두고 지지하여 에어 갭을 형성하는 절연부재; 상기 멤브레인과 소정 간격을 두고 상기 멤브레인의 상측 주변부에 배치되어 멤브레인의 과도한 움직임을 제한하는 지지대; 및 상기 멤브레인과 간격을 두고 대향하면서 관통홀이 형성되어 있고, 절연재질의 딤플이 형성된 백플레이트를 포함하는 것을 특징으로 한다.

본 발명에 따르면 금속 실리사이드를 이용하여 멤브레인과 백플레이트를 제작하기 때문에 대략 350 ℃ 정도의 저온 공정하에서 응력 조절이 가능하고 낮은 면저항을 얻을 수 있다.

또한 본 발명에 따르면, 금속 실리사이드 전극은 화학적 안정성이 우수하여 공정 수율을 향상시킬 수 있고, 과도한 음압이 멤브레인에 가해진 경우 또는 외부 충격에 의해 멤브레인이 과도하게 움직일 경우에 멤브레인과 백플레이트 사이에 지지대 역할의 구조를 넣어 멤브레인의 파손 및 접촉(stiction)을 방지할 수 있는 효과가 있다.

도 1은 본 발명에 따른 MEMS 마이크로폰 제조절차를 도시한 순서도,
도 2는 본 발명에 따른 MEMS 마이크로폰 제조 공정도,
도 3은 본 발명에 따라 금속 실리사이드 전극에서 어닐링 온도에 따른 면저항 특성을 도시한 그래프,
도 4는 본 발명의 실시예에 따라 제조된 MEMS 마이크로폰 칩의 도면이다.

본 발명과 본 발명의 실시에 의해 달성되는 기술적 과제는 다음에서 설명하는 본 발명의 바람직한 실시예들에 의하여 보다 명확해질 것이다. 다음의 실시예들은 단지 본 발명을 설명하기 위하여 예시된 것에 불과하며, 본 발명의 범위를 제한하기 위한 것은 아니다.

도 1은 본 발명에 따른 MEMS 마이크로폰 제조절차를 도시한 순서도이고, 도 2의 (a) 내지 (i)는 본 발명에 따른 MEMS 마이크로폰 제조 공정도이며, 도 3은 본 발명에 따라 금속 실리사이드 전극에서 어닐링 온도에 따른 면저항 특성을 도시한 그래프이다.

본 발명에 따른 정전용량형 멤스 마이크로폰 제조 절차는 도 1에 도시된 바와 같이, 실리콘을 식각하는 단계(S1)와, 실리콘 기판 위에 절연막을 증착하는 단계(S2)와, 절연막 위에 금속 실리사이드 멤브레인을 형성하는 단계(S3)와, 멤브레인 위에 제 1 희생층을 증착하는 단계(S4)와, 제 1 희생층 위에 지지대를 형성하는 단계(S5)와, 지지대 형성 후 제2 희생층을 증착하는 단계(S6)와, 제2 희생층에 딤플용 패턴을 형성한 후 딤플용 절연막을 증착하는 단계(S7)와, 절연막 위에 금속 실리사이드 백플레이트를 형성하는 단계(S8)와, 실리콘 식각 및 희생층 제거하는 단계(S9)로 구성된다.

도 1 및 도 2를 참조하면, 실리콘을 식각하는 단계(S1)에서는 도 2의 (a)에 도시된 바와 같이, DRIE를 이용하여 대략 희생층 두께와 같이 2㎛ 내외로 실리콘 기판(102)의 상부를 에칭하여 실리콘 기판 위에 홈(102a)을 형성한다.

이어 실리콘 기판 위에 절연막을 증착하는 단계(S2)에서는 도 2의 (b)에 도시된 바와 같이, 실리콘 기판(102) 위에 절연막(111)을 증착한다. 실리콘 소자 제조에 사용되는 박막으로는 실리콘 산화막과 실리콘 질화막과 같은 절연막과, 단결정 실리콘막과 다결정 실리콘막과 같은 반도체막, 및 전극이나 배선 등에 사용되는 금속막이 있다. 절연막은 주로 SiO₂가 사용되며 화학기상증착(CVD: Chemical Vapor Deposition) 장비를 이용하여 증착한다. 즉, 증착방법으로는 저압 챔버 내 입자의 평균자유행로가 챔버의 디멘젼보다 클 때 증착할 입자들을 열에너지 또는 Ar의 운동량 전달 등의 물리적인 힘을 가하여 박막을 증착하는 PVD(Physical Vapor Deposition)와, 기체 상태에서 이종화합반응을 미세구조를 갖는 고체상태의 박막을 증착하는 CVD가 있다. CVD는 반응기(reactor)의 압력에 따라 상압의 APCVD와 저압의 LPCVD, PECVD 로 구분되고, 반응 에너지 소스에 따라 열(thermal) CVD, 플라즈마(plasma) CVD로 구분된다. AP(Atmospheric Pressure) CVD는 상압 760 torr에서 400~500℃에서 증착하고, LP(Low Pressure) CVD는 0.1~10 torr 저압에서 400-900℃에서 동작하며, PE(Plasma-enhanced CVD)는 0.1~5.0 torr 저압에서 200~500℃ 저온에서 동작한다. 본 발명의 실시예에서는 LPCVD를 이용하여 TEOS (Tetraethylorthosilicate)를 대략 1㎛ 내외로 증착하여 절연막(111)을 형성한다.

이어 절연막(111) 위에 금속 실리사이드 멤브레인(120)을 형성하는 단계(S3)에서는 도 2의 (c)에 도시된 바와 같이, 절연막(111) 위에 금속 실리사이드 멤브레인(120)을 형성한다. 멤브레인막(120)은 주로 폴리 실리콘(poly-Si)이 사용되며 CVD 장비를 이용하여 증착하는데, 본 발명에서는 금속 실리사이드를 이용하여 멤브레인(120)을 형성한다. 멤브레인을 형성하는 공정 순서는 먼저 절연막(111) 위에 폴리 실리콘(poly-Si)을 0.3~1㎛ 정도로 증착한 후 니켈(Ni) 등의 메탈을 0.1㎛ 이내로 증착하고, 400℃ 아래에서 실리사이드 형성을 위해 RTP(Rapid Thermal Processing)를 이용하여 어닐링(annealing) 해준다.

즉, 니켈 실리사이드는 니켈이 실리콘과 반응하여 비저항이 매우 낮은 물질을 형성하는 것으로서 한번의 열처리 과정만으로도 낮은 저항성을 갖는 니켈 모노 실리사이드를 얻을 수 있고, 형성된 모노 실리사이드는 0.1㎛ 이하의 좁은 폭 폴리 실리콘 위에서도 저항성 증가가 없는 것으로 알려져 있다. 니켈 실리사이드는 급속한 열처리 온도에 따라 실리사이드의 상 변이가 일어나는데, 그 상에 따라 비저항이 크게 달라진다. 도 3은 금속 실리사이드의 어닐링 온도에 따른 저항 변화를 도시한 그래프인데, 종축(Y축)은 비저항을, 횡축(X축)은 온도를 나타낸다. 도시된 그래프에 따르면, 대략 330℃에서 350℃ 사이에 비저항이 감소하다가 370℃까지 일정한 상태로 유지되며 380℃ 이후 다시 감소한 후 400℃부터는 변화가 거의 없는 것을 알 수 있다. 750℃ 이상에서는 면저항이 급격히 증가하면서 계면 특성이 급격히 저하되는 것으로 알려져 있다. 따라서 본 발명의 실시예에서는 대략 400℃ 아래에서 실리사이드 형성을 위해 RTP(Rapid Thermal Processing)를 이용하여 어닐링(annealing)을 한다.

이후 폴리 실리콘막 위에 감광액(Photoresist)을 도포한 후 소정 형상의 멤브레인 마스크를 씌우고, 노광 후 리소그래피 방식으로 에칭을 통해 소정 형상의 멤브레인(120)을 형성한다. 멤브레인(120)의 형상은 응력 해소 및 감도 향상을 위해 알려진 다양한 패턴을 포함할 수 있다.

멤브레인 위에 제 1 희생층(112)을 증착하는 단계(S4)에서는 도 2의 (d)에 도시된 바와 같이, 멤브레인(120) 위에 제 1 희생층(112)을 형성하는데, 제 1 희생층(112)은 주로 SiO₂가 사용되며 CVD 장비를 이용하여 증착한다. 본 발명의 실시예에서 제 1 희생층(112)은 PECVD를 이용하여 TEOS(Tetra-ethyl-ortho-silicate)를 1㎛ 내외로 증착한다.

제 1 희생층 위에 지지대를 형성하는 단계(S5)에서는 도 2의 (e)에 도시된 바와 같이, 제 1 희생층(112) 위에 지지대(150)를 형성하는데, 본 발명의 실시예에서는 지지대(150) 형성을 위해 Si₃N₄를 0.2~0.7㎛ 정도로 PECVD로 증착한다. 이때 지지대 중간 중간에 공기 유동을 위해 지름 10㎛ 내외의 홀(152)을 형성한다.

지지대 형성 후 제 2 희생층(113)을 증착하는 단계(S6)에서는 도 2의 (f)에 도시된 바와 같이, 지지대(150) 및 제 1 희생층(112) 위에 제 2 희생층(113)을 형성하는데, 본 발명의 실시예에서 제 2 희생층(113)은 PECVD를 이용하여 TEOS(Tetra-ethyl-ortho-silicate)를 1~2㎛ 내외로 증착한다.

제 2 희생층(113)에 딤플용 절연막(114)을 증착하는 단계(S7)에서는 도 2의 (g)에 도시된 바와 같이, 제 2 희생층(113)에 딤플용 패턴을 형성한 후 딤플용 절연막(114)을 증착하는데, 본 발명의 실시예에서는 PECVD를 이용하여 Si₃N₄를 1㎛ 이내로 증착한다.

절연막(114) 위에 금속 실리사이드 백플레이트(130)를 형성하는 단계(S8)에서는 도 2의 (h)에 도시된 바와 같이, 금속 실리사이드 백플레이트(130)를 형성하는데, 백플레이트막(130)은 주로 poly-Si이 사용되며 CVD 장비를 이용하여 증착한다. 본 발명의 실시예에서는 금속 실리사이드를 이용하여 백플레이트를 형성한다. 백플레이트를 형성하는 공정 순서는 PECVD로 비정질 실리콘(a-Si)을 0.5~1.5㎛ 정도로 증착한 후 니켈(Ni) 등의 메탈을 0.1㎛ 이내로 증착하고, 대략 400℃ 아래에서 실리사이드 형성을 위해 RTP(Rapid Thermal Processing)를 이용하여 어닐링(annealing)한다. 이후 비정질 실리콘막 위에 감광액(Photoresist)을 도포한 후 소정 형상의 백플레이트 마스크를 씌우고, 노광 후 리소그래피 방식으로 에칭을 통해 소정 형상의 백플레이트(130)를 형성한다. 백플레이트(130)에는 백플레이트(130)와 멤브레인(120) 사이의 공간(Air gap)에서 반별력을 줄이기 위해 다수의 관통홀(132)이 형성되어 있다.

실리콘 식각 및 희생층 제거하는 단계(S9)에서는 도 2의 (i)에 도시된 바와 같이, DRIE 장비를 이용하여 실리콘 식각을 수행하고, 희생층 에칭은 HF Vapor 장비를 이용하여 수행한다. 도 2의 (i)를 참조하면, 실리콘 식각에 의해 백챔버(160)가 형성되고, 희생층 에칭을 통해 백플레이트(130)와 멤브레인(120) 사이에 에어갭이 형성된 것을 알 수 있다.

도 4는 본 발명의 실시예에 따라 제조된 MEMS 마이크로폰 칩의 도면으로서, (a)는 평면도이고, (b)는 측단면도이며, 측단면도의 일부 확대도가 도시되어 있다.

본 발명에 따른 MEMS 마이크로폰(100)은 도 4에 도시된 바와 같이, 실리콘 식각에 의해 백챔버(160)가 형성된 실리콘 기판(102)과, 기판(102) 위에 폴리 실리콘을 증착한 후 금속층을 증착하고 어닐링을 통해 금속 실리사이드로 형성된 멤브레인(120)과, 기판(102) 위에서 백플레이트(130)와 멤브레인(120) 사이에 에어 갭을 형성하는 절연부재(106)와, 멤브레인과 소정간격을 두고 멤브레인의 상측 주변부에 배치되어 멤브레인의 과도한 움직임을 제한하는 지지대(150)와, 절연부재(106)에 의해 멤브레인(120)과 간격을 두고 대향하면서 관통홀(132)이 형성되어 있고, 절연재질의 딤플(134)이 형성된 백플레이트(130)와, 전극(142,144)으로 구성된다.

도 4를 참조하면, 실리콘 기판(102)에는 DIRE 식각에 의해 백챔버 역할을 하는 캐비티(160)가 형성되어 있고, 멤브레인(120)은 대략 1㎛ 내외 두께의 TEOS (Tetraethylorthosilicate)로 된 절연막(111)에 의해 기판(102)과 전기적으로 격리되면서 기판(102)에 지지되어 있다. 멤브레인(120)은 절연막(111) 위에 폴리 실리콘(poly-Si)을 대략 0.3~1㎛ 정도로 증착한 후 니켈(Ni) 등의 메탈을 0.1㎛ 이내로 증착하고, 400℃ 아래에서 실리사이드 형성을 위해 RTP(Rapid Thermal Processing)를 이용하여 어닐링(annealing)하여 형성된 것이다.

백플레이트(130)는 PECVD로 비정질 실리콘(a-Si)을 0.5~1.5㎛ 정도로 증착한 후 니켈(Ni) 등의 메탈을 0.1㎛ 이내로 증착하고, 대략 400℃ 아래에서 실리사이드 형성을 위해 RTP(Rapid Thermal Processing)를 이용하여 어닐링(annealing)하여 형성된 것이다. 또한 백플레이트(130)의 멤브레인 대향면에는 절연막(114)에 의해 딤플(134)이 형성되어 습기나 과도한 읍압에 의해 멤브레인(120)과 백플레이트(130)가 접촉되는 것을 방지할 수 있도록 되어 있다. 본 발명의 실시예에서 제1 희생층(112)과 제2 희생층(113)은 HF vapor(A/min)가 1300(A/min)이고 BOE 6:1(A/min)이 2056(A/min)인 TEOS로 이루어진다.

이와 같은 본 발명의 MEMS 마이크로폰 칩은 판독집적회로(ROIC)로부터 전극에 구동 전압이 인가되면 외부에서 유입된 읍압에 의해 멤브레인이 진동하면서 백플레이트와 멤브레인 사이의 거리가 가변되어 정전용량이 변화되고, 이러한 변화는 판독집적회로(ROIC)로 전달되어 마이크신호로서 검출된다.

이상에서 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

102: 실리콘 기판 111,114: 절연막
112,113: 희생층 106: 절연부재
108: 보호막 120: 멤브레인
130: 백플레이트 132: 관통홀
134: 딤플 142,144: 전극
150: 지지대 152: 홀
160: 백챔버

Claims

실리콘 기판의 상부를 식각하는 제 1 단계;
상기 실리콘 기판 위 식각 면 위에 절연막을 증착하는 제 2 단계;
상기 절연막 위에 금속 실리사이드 멤브레인을 형성하는 제 3 단계;
상기 멤브레인 위에 제 1 희생층을 형성하는 제 4 단계;
상기 제 1 희생층 위에 지지대를 형성하는 제 5 단계;
상기 지지대 형성 후 제 2 희생층을 형성하는 제 6 단계;
상기 제 2 희생층에 딤플용 패턴을 형성한 후 딤플용 절연막을 증착하는 제 7 단계;
상기 딤플용 절연막 위에 금속 실리사이드 백플레이트를 형성하는 제 8 단계; 및
실리콘 식각에 의해 백챔버를 형성하고 희생층을 제거하여 에어 갭을 형성하는 제 9 단계를 포함하는 정전용량형 멤스 마이크로폰 제조방법.
제1항에 있어서, 상기 제 3 단계는
절연막 위에 폴리 실리콘(poly-Si)을 0.3~1㎛ 정도로 증착한 후 니켈(Ni)과 같은 메탈을 0.1㎛ 이내로 증착하고, 400℃ 아래에서 어닐링(annealing)하여 실리사이드를 형성하는 것을 특징으로 하는 정전용량형 멤스 마이크로폰 제조방법.
제1항에 있어서, 상기 제 8 단계는
절연막 위에 비정질 실리콘(a-Si)을 0.5~1.5㎛ 정도로 증착한 후 니켈(Ni)과 같은 메탈을 0.1㎛ 이내로 증착하고, 400℃ 아래에서 어닐링(annealing)하여 실리사이드를 형성하는 것을 특징으로 하는 정전용량형 멤스 마이크로폰 제조방법.
제1항에 있어서, 상기 제 5 단계는
PECVD로 Si₃N₄를 0.2~0.7㎛ 정도로 증착하고, 지지대 중간 중간에 공기 유동을 위해 지름 10㎛ 내외의 홀을 형성하는 것을 특징으로 하는 정전용량형 멤스 마이크로폰 제조방법.
실리콘 식각에 의해 백챔버가 형성된 실리콘 기판;
상기 실리콘 기판 위에 폴리 실리콘을 증착한 후 금속층을 증착하고 어닐링을 통해 금속 실리사이드로 형성된 멤브레인;
상기 실리콘 기판 위에서 백플레이트와 멤브레인을 소정 간격을 두고 지지하여 에어 갭을 형성하는 절연부재;
상기 멤브레인과 소정 간격을 두고 상기 멤브레인의 상측 주변부에 배치되어 멤브레인의 과도한 움직임을 제한하는 지지대; 및
상기 멤브레인과 간격을 두고 대향하면서 관통홀이 형성되어 있고, 절연재질의 딤플이 형성된 백플레이트를 포함하는 정전용량형 멤스 마이크로폰.
제5항에 있어서, 상기 멤브레인은
절연막 위에 폴리 실리콘(poly-Si)이 0.3~1㎛ 정도로 증착된 후 니켈(Ni)과 같은 메탈이 0.1㎛ 이내로 증착되고, 400℃ 아래에서 어닐링(annealing)하여 실리사이드로 형성된 것을 특징으로 하는 정전용량형 멤스 마이크로폰.
제5항에 있어서, 상기 백플레이트는
절연막 위에 비정질 실리콘(a-Si)이 0.5~1.5㎛ 정도로 증착된 후 니켈(Ni)과 같은 메탈이 0.1㎛ 이내로 증착되고, 400℃ 아래에서 어닐링(annealing)하여 실리사이드로 형성된 것을 특징으로 하는 정전용량형 멤스 마이크로폰.
제5항에 있어서, 상기 지지대는
PECVD로 Si₃N₄가 0.2~0.7㎛ 정도로 증착되고, 지지대 중간 중간에 공기 유동을 위해 지름 10㎛ 내외의 홀이 형성된 것을 특징으로 하는 정전용량형 멤스 마이크로폰.