JP2007317725A - 外部電極形成方法 - Google Patents

外部電極形成方法 Download PDF

Info

Publication number
JP2007317725A
JP2007317725A JP2006142989A JP2006142989A JP2007317725A JP 2007317725 A JP2007317725 A JP 2007317725A JP 2006142989 A JP2006142989 A JP 2006142989A JP 2006142989 A JP2006142989 A JP 2006142989A JP 2007317725 A JP2007317725 A JP 2007317725A
Authority
JP
Japan
Prior art keywords
external electrode
wall surface
conductor paste
chip
holding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006142989A
Other languages
English (en)
Other versions
JP4458068B2 (ja
Inventor
Akira Onodera
晃 小野寺
Satoru Kurimoto
哲 栗本
Yoji Tozawa
洋司 戸沢
Hiroshi Kamimura
上村  博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006142989A priority Critical patent/JP4458068B2/ja
Publication of JP2007317725A publication Critical patent/JP2007317725A/ja
Application granted granted Critical
Publication of JP4458068B2 publication Critical patent/JP4458068B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】一つの製造工程で、素子の互いに対向する両端面に外部電極を同時に形成する外部電極形成方法を提供する。
【解決手段】この外部電極形成方法は、塗布ベッド20の溝部22内に導体ペースト28を充填する工程と、充填した導体ペースト28を溝部22の壁面22a,22bに沿って残留させ、残余を取り除く導体ペースト28除去工程と、保持部材30の突起部34の先端に設けられた粘着層36にチップ10を保持する工程と、チップ10を溝部22内に挿入した後に、第1壁面22aと第2壁面22bとの対向方向に保持部材30と塗布ベッド20とを相対的に左右スライドさせ、チップ10の両端面に導体ペースト28を付着させる工程と、付着した導体ペースト28を乾燥させる乾燥工程と、を備える。
【選択図】 図3

Description

本発明は、電子部品の外部電極形成方法に関する。
電子部品の外部電極を形成する方法として、例えば下記特許文献1に記載の方法がある。この方法は、電子部品となる素子であるチップの端面及びその端面と隣り合う側面に外部電極を形成するものである。より具体的には、チップの側面に対向する位置に櫛状プレートのフィンガーと呼ばれる連続突起部分を配置し、そのフィンガーの先端には外部電極を形成するための導体ペーストを塗布する。続いて、フィンガーをチップに当接させると共に、フィンガーをチップの伸びる方向と交わる方向に摺動させ、導体ペーストをチップにこすり付けることで外部電極を形成する。
米国特許第5,753,299号公報
しかしながら、特許文献1に記載された外部電極形成方法は、チップの端面毎に外部電極を形成するものであるので、チップの両端面に外部電極を形成しようとする場合には、端面毎にチップを持ち替えて処理する必要があり、製造工程が多くなるという問題があった。
本発明は、上記の問題点を解消する為になされたものであり、一つの製造工程で、素子の互いに対向する両端面に外部電極を同時に形成する外部電極形成方法を提供することを目的とする。
本発明に係る外部電極形成方法は、電子部品を構成する素子の互いに対向する第1端面及び第2端面に外部電極を形成する外部電極形成方法であって、素子が挿入可能な溝部を有する治具を準備し、溝部の空間を形成する壁面のうち互いに対向する第1壁面及び第2壁面に導体ペーストを塗布する導体ペースト塗布工程と、基部と当該基部から突出する突起部とを有する保持部材を用い、素子の第1端面及び第2端面を露出させるように突起部で素子を保持する素子保持工程と、素子を溝部内に挿入し、溝部の第1壁面と第2壁面との対向方向に保持部材と治具とを相対的に左右スライドさせ、素子を第1壁面及び第2壁面にそれぞれ当接させることにより、素子の第1端面及び第2端面にそれぞれ導体ペーストを付着させる導体ペースト付着工程と、第1端面及び第2端面に付着した導体ペーストを乾燥させる導体ペースト乾燥工程と、を備えることを特徴とする。
本発明に係る外部電極形成方法では、素子を溝部内に挿入した後に、溝部の第1壁面と第2壁面との対向方向に保持部材と治具とを相対的に左右スライドさせるだけで、第1端面及び第2端面に導体ペーストを容易に付着させることができる。従って、端面毎に素子を持ち替えて処理する必要はなく、一つの工程で第1端面及び第2端面に同時に外部電極を形成することができ、外部電極の製造工程を削減することができる。
好ましくは、保持部材の突起部が、弾性体である。この場合には、保持部材の突起部が弾性変形することにより、素子の第1端面及び第2端面が溝部の壁面に沿った状態で壁面にそれぞれ当接することができ、これらの端面に確実に外部電極を形成することができる。
好ましくは、保持部材の突起部が、複数であって、整列されている。この場合には、素子を平行移動させると共に素子の揺動を抑制し、端面に精度良く導体ペーストが付着することができ、外部電極の形状を安定させることができる。
好ましくは、素子保持工程において、保持部材の1つの突起部で1つの素子を保持する。この場合には、素子毎に独立した状態で溝部の壁面に当接することができ、より効果的に外部電極の形状を安定させることができる。
好ましくは、溝部の深さ方向において、第1壁面及び第2壁面が、溝部の溝底側から開口側に向かう方向において外側に傾斜する。この場合には、壁面の傾斜角度を調整することにより、端面に導体ペーストの付着量を制御することができる。この結果、形成した外部電極の厚さを確保することができる。
好ましくは、素子保持工程において、保持部材の突起部の整列方向に隣接する2つの突起部で素子を保持する。この場合には、より確実に素子を平行移動させることができ、一層外部電極の形状を安定させることができる。
好ましくは、導体ペースト塗布工程が、治具の溝部内に導体ペーストを充填する導体ペースト充填工程と、充填した導体ペーストを溝部の少なくとも第1壁面及び第2壁面に沿って残留させ、残余を取り除く導体ペースト除去工程をさらに備える。この場合には、溝部の壁面に均一の導体ペーストを簡単に形成することができる。
好ましくは、保持部材において、少なくとも突起部の先端には粘着層が設けられる。このように粘着層を設けることにより、素子を容易に保持することができる。
本発明によれば、一つの製造工程で、素子の互いに対向する両端面に外部電極を同時に形成する外部電極形成方法を提供することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一又は同等の構成要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
まず、本発明の第1の実施形態である外部電極形成方法について説明する。図1は電子部品を示す斜視図である。電子部品1は、図1に示されるように、略直方体形状のチップ(素子)10と、チップ10の外表面に形成され、互いに対向すると共に電気的に絶縁された一対の第1外部電極12及び第2外部電極14と、を備える。
チップ10は、互いに対向する第1端面10aと第2端面10bと、これらの端面それぞれと隣り合う側面10cとを有している。第1外部電極12は、断面略L字状に形成され、第1端面10aの全面を覆う第1電極部分12aと、側面10c上に回りこむ第2電極部分12bとから構成されている。第2外部電極14は、断面略L字状に形成され、第2端面10bの全面を覆う第1電極部分14aと、側面10c上に回りこむ第2電極部分14bとから構成されている。なお、側面10cにおいて、第1外部電極12の第2電極部分12bと、第2外部電極14の第2外部電極14bとは、連結されていない。
図2は、第1実施形態に係る外部電極形成方法を説明するフローチャートである。図3〜6は、第1実施形態に係る外部電極形成方法を説明する工程図である。図2に示した流れに沿って、適宜図3〜6を参照しながら説明する。
初めに、チップ10が挿入可能な溝部22を有する塗布ベッド(治具)20を準備する。図3に示すように、塗布ベッド20において、複数の溝部22が同間隔で互いに平行するように形成されている。各溝部22は、互いに対向する第1壁面22aと第2壁面22bと、溝部22の溝底側に配置されると共に第1壁面22a及び第2壁面22bを結ぶ平面状の底面22cとを有している。第1壁面22a、第2壁面22b、及び底面22cは、溝部22の空間を形成する。
続いて、溝部22に導体ペースト28を満たす(図2のステップS01、図3の(A)、導体ペースト充填工程)。図3の(A)に示すように、導体ペースト28は溝部22内に満たされると共に、塗布ベッド20の主面20aよりも盛り上がる程度に充填されている。
続いて、ブレード24で溝部22内の導体ペースト28をかきだす(図2のステップS02、図3の(B)、導体ペースト除去工程)。図3の(B)に示すように、ブレード24は溝部22内に入り込むような凸形状となっており、溝部22内に入り込む部分のブレード24と溝部22との間には隙間が生じるようになっている。従って、図3の(C)に示すように、溝部22の壁面22a,22b、底面22c、及び塗布ベッド20の主面20aに沿って導体ペースト28が残留し、残余が取り除かれる。
続いて、保持部材30を用いてチップ10を保持する(図2のステップS03、図3の(C)、チップ保持工程)。保持部材30は、長尺状の基部32と、基部32に対し同方向に向けて突出する複数の突起部34と、を備える。複数の突起部34は、保持部材30の長手方向に沿って、規則正しく整列されている。突起部34の先端には、粘着層36が設けられている。
保持部材30は、チップ10の第1端面10a及び第2端面10bを露出するように、粘着層36にチップ10を粘着することにより、チップ10を保持する。本実施形態において、保持部材30における突起部34の整列方向に隣接する2つの突起部34を用いて、それぞれ第1端面10aと第2端面10bとから約1/3ずつ内側に入った領域でチップ10を保持する。
突起部34は、弾性体から形成されることが好ましく、例えばシリコンゴム等からなる。粘着層36は、例えば粘着シリコンゴムから構成され、接着などにより突起部34に固く取り付けられている。なお、粘着層36は、保持部材30の突起部34の先端に限らず、必要に応じて突起部34の全面や基部32の全面に設けられてもよい。
続いて、チップ10の第1端面10aと第2端面10bとの対向方向が、溝部22における第1壁面22aと第2壁面22bとの対向方向と平行になるように、チップ10を溝部22の上部に配置する。次に、チップ10を真直ぐ溝部22内に挿入するように保持部材30と塗布ベッド20とを相対的に接近させる(図3の(D))。この場合には、溝部22の深さ方向において、チップ10の全体が塗布ベッド20の主面20aより下の位置に配置するまでチップ10を挿入させる。
続いて、チップ10の第1端面10aが溝部22の壁面22aに近づくように保持部材30と塗布ベッド20とを相対的にスライドさせ、チップ10の第1端面10aが溝部22の壁面22aに当接させる(図2のステップS04、図4の(A)、端面に導体ペースト付着工程)。これにより、壁面22aに残った導体ペースト28がチップ10の第1端面10aに付着する。また、チップ10の全体が塗布ベッド20の主面20aより下の位置になるようにチップ10が溝部22内に挿入されたため、第1端面10aを溝部22の壁面22aに一回当接させるだけで、第1端面10aの全面に導体ペースト28が付着することができる。そして、この第1端面10aの全面に付着した導体ペースト28は、後の乾燥工程を経て第1外部電極12の第1電極部分12aを形成する。
続いて、チップ10の第2端面10bが溝部22の壁面22bに近づくように保持部材30と塗布ベッド20とを相対的にスライドさせ、チップ10の第2端面10bが溝部22の壁面22bに当接させる(図2のステップS04、図4の(B)、(C)、端面に導体ペースト付着工程)。これにより、壁面22bに残った導体ペースト28がチップ10の第2端面10bに付着する。また、チップ10の全体が塗布ベッド20の主面20aより下の位置になるようにチップ10が溝部22内に挿入されたため、第2端面10bを溝部22の壁面22bに一回当接させるだけで、第2端面10bの全面に導体ペースト28が付着することができる。そして、この第2端面10bの全面に付着した導体ペースト28は、後の乾燥工程を経て第2外部電極14の第1電極部分14aを形成する。
続いて、チップ10が溝部22の中心付近に位置するように保持部材30と塗布ベッド20とを相対的に移動させる(図4の(D))。その位置から、チップ10の側面10cが塗布ベッド20の主面20aより高い位置に配置するように保持部材30と塗布ベッド20とを相対的に離間させる。
次に、チップ10における側面10cと第1端面10aとの角部が塗布ベッド20の主面20aの上に配置するように、保持部材30と塗布ベッド20とを相対的に移動させる(図2のステップS05、図5の(A)、側面に導体ペースト付着工程)。その後に、チップ10の側面10cが塗布ベッド20の主面20aに近づくように保持部材30と塗布ベッド20とを相対的に接近させ、側面10cを主面20aに当接させる(図5の(B))。これにより、側面10cと主面20aとの当接領域には、主面20aに残った導体ペースト28が付着する。そして、この当接領域に付着した導体ペースト28は、後の乾燥工程を経て第1外部電極12の第2電極部分12bを形成する。
次に、保持部材30と塗布ベッド20とを相対的に離間させ、チップ10における側面10cと第2端面10bとの角部が塗布ベッド20の主面20aの上に位置するように、保持部材30と塗布ベッド20とを相対的に移動させる(図2のステップS05、図5の(C)、(D)、側面に導体ペースト付着工程)。その後に、チップ10の側面10cが塗布ベッド20の主面20aに近づくように保持部材30と塗布ベッド20とを相対的に接近させ、側面10cが主面20aに当接させる(図6の(A))。これにより、側面10cと主面20aとの当接領域には、主面20aに残った導体ペースト28が付着する。そして、この当接領域に付着した導体ペースト28は、後の乾燥工程を経て第2外部電極14の第2電極部分14bを形成する。
続いて、保持部材30と塗布ベッド20とを相対的に離間させ、チップ10を乾燥させる(図2のステップS06、図6(B)、導体ペースト乾燥工程)。これにより、チップ10の第1端面10a、第2端面10b、及び側面10cには、外部電極が形成される。
続いて、ブレード26で溝部22内の導体ペースト28を全部かきだす(図2のステップS07、図6の(C)、導体ペースト全除去工程)。図6の(C)に示すように、ブレード26は溝部22内に入り込むような凸形状となっている。図3の(B)に示したブレード24との相違点は、溝部22内に入り込む部分のブレード26と溝部22との間に隙間が生じないように形成されている。これにより、溝部22に残った導体ペースト28が全部除去されることとなる(図6の(D))。
本実施形態によれば、チップ10を溝部22内に挿入した後に、溝部22の第1壁面22aと第2壁面22bとの対向方向に保持部材30と塗布ベッド20とを相対的に左右スライドさせるだけで、チップ10の第1端面10a及び第2端面10bを溝部22の壁面22a,22bにそれぞれ当接させ、これらの端面に導体ペースト28を容易に付着させることができる。このため、一つの工程で第1端面10a及び第2端面10bに同時に外部電極を形成することができ、従来のように両端面に外部電極を形成する際に端面毎にチップを持ち替えて処理する工程を削減することができ、製造コスト低減の向上を図ることができる。
また、本実施形態では、保持部材30の突起部34が弾性体から形成されたので、チップ10の第1端面10a及び第2端面10bが溝部22の壁面22a,22bに当接する際に、突起部34がチップ10を保持しながらチップ10の動きに応じて弾性変形することで、第1端面10a及び第2端面10bが溝部22の壁面22a,22bに沿った状態でこれらの壁面にそれぞれ当接することができる。この結果、第1端面10a及び第2端面10bに確実に導体ペースト28を付着させることができ、これらの端面に確実に外部電極を形成することができる。
さらに、チップ保持工程において、保持部材30における突起部34の整列方向に隣接する2つの突起部34を用いて、それぞれ第1端面10aと第2端面10bとから約1/3ずつ内側に入った領域でチップ10を保持することにより、チップ10を平行移動させると共に、チップ10の端面を壁面22a,22bに当接させる際のチップ10の揺動を抑制することができ、一層外部電極の形状を安定させることができる。
次に、第1実施形態に係る外部電極形成方法の変形例について、図7を参照して説明する。この変形例は、製造に用いられる塗布ベッド及び保持部材において上記の第1実施形態と相違している。
図7は第1実施形態に係る外部電極形成方法の変形例を説明する図である。本変形例では、1つのチップ10が1つの保持部材50の突起部54により保持されている。また、塗布ベッド(治具)40の溝部42の深さ方向において、溝部42の第1壁面42a及び第2壁面42bが溝部42の溝底側から開口側に向かって外側に傾斜するように形成され、断面逆台形状を呈している。
この場合には、溝部42の第1壁面42a及び第2壁面42bの傾斜角度を調整することにより、チップ10の第1端面10a及び第2端面10bに導体ペースト28の付着量を制御することができる。この結果、形成した外部電極の厚さを確保することができる。
また、1つのチップ10が1つの保持部材50の突起部54により保持されているため、チップ10毎に独立した状態で溝部42の壁面42a,42bに当接することができ、より効果的に外部電極の形状を安定させることができる。例えば、図7の(C)に示すように、チップ10の第1端面10aが塗布ベッド40の壁面42aに当接し、チップ10が壁面42aの傾斜角度に沿って傾く場合には、保持部材30はチップ10の動きをより効果的に追従することができるので、第1端面10aに導体ペースト28を確実に付着させることにより、外部電極の形状を安定させることができる。
(第2実施形態)
図8は電子部品を示す斜視図である。電子部品2と上述した電子部品1との相違点は、チップ60の外表面に互いに対向する四対の第1外部電極62及び第2外部電極64が設けられることである。外部電極などの構成は電子部品1と同様のため、重複説明を省略する。
チップ60は、互いに対向する第1端面60aと第2端面60bと、これらの端面それぞれと隣り合う側面60cとを有している。第1外部電極62は、断面略L字状に形成され、第1端面60aの全面を覆う第1電極部分62aと、側面60c上に回りこむ第2電極部分62bとから構成されている。第2外部電極64は、断面略L字状に形成され、第2端面60bの全面を覆う第1電極部分64aと、側面60c上に回りこむ第2電極部分64bとから構成されている。なお、側面60cにおいて、第1外部電極62の第2電極部分62bと、第2外部電極64の第2外部電極64bとは、連結されていない。
以下、第2実施形態に係る外部電極形成方法について説明する。第2実施形態の外部電極形成方法はチップに複数(四対)の外部電極を同時に形成するための方法である。第1実施形態との相違点は主に使用する塗布ベッドやブレードといった治具の形態である。また、第2実施形態に係る外部電極形成方法のフローチャートは第1実施形態と同様である。図9〜11は、第2実施形態に係る外部電極形成方法を説明する工程図である。
まず、塗布ベッド70及びブレード80を準備する(図9の(A))。塗布ベッド70は、基台72と、4枚の板状部材74とから構成されている。板状部材74は同間隔をあけて互いに平行となるように基台72に取り付けられている。板状部材74それぞれには同じ位置に溝部76が形成されている。溝部76は、互いに対向する第1壁面76aと第2壁面76bと、溝部76の溝底側に配置されると共に第1壁面76a及び第2壁面76bを結ぶ平面状の底面76cとを有している。
ブレード80は、ベース82と、かきとり部84とから構成されている。かきとり部84には歯84aが形成されている。歯84aは、塗布ベッド70の板状部材74の間に入り込むことができるように形成されている。
続いて、塗布ベッド70の板状部材74それぞれの溝部76を跨って覆うように導体ペースト28を充填する(図9の(B))。従って、各板状部材74の溝部76内に導体ペースト28が満たされる(図2のステップS01、導体ペースト充填工程)。
続いて、ブレード80と塗布ベッド70とが当接するように、ブレード80と塗布ベッド70とを相対的に移動させる(図10の(A))。このように移動させると、ブレード80の歯84aそれぞれが塗布ベッド70の板状部材74それぞれの間に挿入される。歯84aの先端が塗布ベッド70の基台72に当接した状態では、板状部材74の主面74aと歯84a間の根元との間には隙間が生じるように形成されている。従って、導体ペースト28がその隙間から板状部材74の主面74a上に押し出される。
続いて、ブレード80を板状部材74に沿って移動させて、各板状部材74間に入り込んだ導体ペースト28をかきだす(図2のステップS02、図10の(B)、導体ペースト除去工程)。導体ペースト28は流動性があるので、板状部材74の溝部76に残った導体ペースト28は、板状部材74の間に流れ出す(図10の(C))。従って、導体ペースト28は、各溝部76の壁面76a,76b及び各板状部材74の主面74aに沿って残留する。なお、この場合には、上述した第1実施形態と同様に溝部76内に入り込む凸形状を有するブレードを用いて、溝部76内の導体ペースト28をかきだしてもよい。
続いて、第1実施形態と同様に保持部材30(図示せず)を用いてチップ60を保持する(図2のステップS03、チップ保持工程)。次に、保持部材30により保持されたチップ60を各板状部材74それぞれの溝部76に渡るように配置する。
続いて、チッ60の第1端面60aと第2端面60bとの対向方向が、溝部76における第1壁面76aと第2壁面76bとの対向方向と平行になるように、チップ60を溝部76の上部に配置する。次に、チップ60を真直ぐ溝部76内に挿入するように保持部材30と塗布ベッド70とを相対的に接近させる。この場合には、溝部76の深さ方向において、チップ60の全体が板状部材74の主面74aより下の位置に配置するまでチップ10を溝部76の内部に挿入させる。
続いて、チップ60の第1端面60aが溝部76の壁面76aに近づくように保持部材30と塗布ベッド70とを相対的にスライドさせ、チップ60の第1端面60aが溝部76の壁面76aに当接させる(図2のステップS04、図11の(A)、端面に導体ペースト付着工程)。これにより、第1端面60aにおける各壁面76aに対応する位置には、同時に導体ペースト28が付着することとなる。そして、この第1端面60aに付着した導体ペースト28は、後の乾燥工程を経て同間隔を有すると共に互いに平行する4つの第1外部電極62の第1電極部分62aを形成する。
続いて、チップ60の第2端面60bが各溝部76の壁面76bに近づくように保持部材30と塗布ベッド70とを相対的にスライドさせ、チップ60の第2端面60bを各溝部76の壁面76bに当接させることにより、チップ60の第2外部電極64の第1電極部分64aを同時に形成する(図2のステップS04、図11の(B)、端面に導体ペースト付着工程)。
その後、第1実施形態と同様に、側面に導体ペースト付着工程(図2のステップS05)、導体ペースト乾燥工程(図2のステップS06)、及び導体ペースト全除去工程(図2のステップS07)を実施し、外部電極の形成を完成させる。
以上のように、本実施形態によれば、上記の第1実施形態と同様の効果が得られる。すなわち、一つの工程で第1端面60a及び第2端面60bに同時、且つ容易に外部電極を形成することが可能となり、外部電極の製造工程を削減することができ、製造コスト低減の向上を図ることができる。また、弾性体から形成された突起部34を有する保持部材30を用いることで、第1端面60a及び第2端面60bに確実に導体ペースト28を付着させることができ、安定した形状の外部電極を形成することができる。
さらに、本実施形態では、4枚の板状部材74を有する塗布ベッド70を用いることにより、片面に4つの電極部分を同時に形成することができ、効率的に安定した形状を有する外部電極が得られる。
なお、本発明は上記実施形態に限定されるものではない。例えば、上記の実施形態では、チップ保持工程は、導体ペースト充填工程及び導体ペースト除去工程の後に実施したが、導体ペースト充填工程及び導体ペースト除去工程の前に実施してもよい。
電子部品を示す斜視図である。 第1実施形態に係る外部電極形成方法を説明するフローチャートである。 第1実施形態に係る外部電極形成方法を説明する工程図である。 第1実施形態に係る外部電極形成方法を説明する工程図である。 第1実施形態に係る外部電極形成方法を説明する工程図である。 第1実施形態に係る外部電極形成方法を説明する工程図である。 第1実施形態に係る外部電極形成方法の変形例を示す図である。 電子部品を示す斜視図である。 第2実施形態に係る外部電極形成方法を説明する工程図である。 第2実施形態に係る外部電極形成方法を説明する工程図である。 第2実施形態に係る外部電極形成方法を説明する工程図である。
符号の説明
1,2…電子部品、10,60…チップ(素子)、10a,60a…第1端面、10b,60b…第2端面、12,62…第1外部電極、14,64…第2外部電極、20,70…塗布ベッド(治具)、22,42,76…溝部、22a,42a,76a…第1壁面、22b,42b,76b…第2壁面、28…導体ペースト、30…保持部材、32…基部、34…突起部、36…粘着層。

Claims (8)

  1. 電子部品を構成する素子の互いに対向する第1端面及び第2端面に外部電極を形成する外部電極形成方法であって、
    前記素子が挿入可能な溝部を有する治具を準備し、前記溝部の空間を形成する壁面のうち互いに対向する第1壁面及び第2壁面に導体ペーストを塗布する導体ペースト塗布工程と、
    基部と当該基部から突出する突起部とを有する保持部材を用い、前記素子の前記第1端面及び前記第2端面を露出させるように前記突起部で前記素子を保持する素子保持工程と、
    前記素子を前記溝部内に挿入し、前記溝部の前記第1壁面と前記第2壁面との対向方向に前記保持部材と前記治具とを相対的に左右スライドさせ、前記素子を前記第1壁面及び前記第2壁面にそれぞれ当接させることにより、前記素子の前記第1端面及び前記第2端面にそれぞれ前記導体ペーストを付着させる導体ペースト付着工程と、
    前記第1端面及び前記第2端面に付着した導体ペーストを乾燥させる導体ペースト乾燥工程と、
    を備えることを特徴とする外部電極形成方法。
  2. 前記保持部材の突起部が、弾性体であることを特徴とする請求項1に記載の外部電極形成方法。
  3. 前記保持部材の突起部が、複数であって、整列されていることを特徴とする請求項1または2に記載の外部電極形成方法。
  4. 前記素子保持工程において、前記保持部材の1つの前記突起部で1つの前記素子を保持することを特徴とする請求項3に記載の外部電極形成方法。
  5. 前記溝部の深さ方向において、前記第1壁面及び前記第2壁面が、前記溝部の溝底側から開口側に向かって外側に傾斜することを特徴とする請求項1〜4のいずれかに記載の外部電極形成方法。
  6. 前記素子保持工程において、前記保持部材の前記突起部の整列方向に隣接する2つの前記突起部で前記素子を保持することを特徴とする請求項3に記載の外部電極形成方法。
  7. 前記導体ペースト塗布工程が、前記治具の前記溝部内に前記導体ペーストを充填する導体ペースト充填工程と、充填した前記導体ペーストを前記溝部の少なくとも前記第1壁面及び前記第2壁面に沿って残留させ、残余を取り除く導体ペースト除去工程をさらに備えることを特徴とする請求項1〜6のいずれかに記載の外部電極形成方法。
  8. 前記保持部材において、少なくとも前記突起部の先端には粘着層が設けられることを特徴とする請求項1〜7のいずれかに記載の外部電極形成方法。
JP2006142989A 2006-05-23 2006-05-23 外部電極形成方法 Active JP4458068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006142989A JP4458068B2 (ja) 2006-05-23 2006-05-23 外部電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142989A JP4458068B2 (ja) 2006-05-23 2006-05-23 外部電極形成方法

Publications (2)

Publication Number Publication Date
JP2007317725A true JP2007317725A (ja) 2007-12-06
JP4458068B2 JP4458068B2 (ja) 2010-04-28

Family

ID=38851362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142989A Active JP4458068B2 (ja) 2006-05-23 2006-05-23 外部電極形成方法

Country Status (1)

Country Link
JP (1) JP4458068B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153310A (ja) * 2006-12-14 2008-07-03 Shin Etsu Polymer Co Ltd 保持治具、電極形成装置及び電極形成方法
WO2010103861A1 (ja) * 2009-03-13 2010-09-16 株式会社村田製作所 電子部品の半田付け方法及び装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153310A (ja) * 2006-12-14 2008-07-03 Shin Etsu Polymer Co Ltd 保持治具、電極形成装置及び電極形成方法
JP4662285B2 (ja) * 2006-12-14 2011-03-30 信越ポリマー株式会社 保持治具、電極形成装置及び電極形成方法
WO2010103861A1 (ja) * 2009-03-13 2010-09-16 株式会社村田製作所 電子部品の半田付け方法及び装置
JP5278531B2 (ja) * 2009-03-13 2013-09-04 株式会社村田製作所 電子部品の半田付け方法及び装置

Also Published As

Publication number Publication date
JP4458068B2 (ja) 2010-04-28

Similar Documents

Publication Publication Date Title
TWI284064B (en) Method of forming external electrode
JPH1079414A (ja) ウエーハ分離装置および該装置の使用方法
JP3772954B2 (ja) チップ状部品の取扱方法
KR20070076411A (ko) 외부 전극 형성방법
JP4458068B2 (ja) 外部電極形成方法
KR101375513B1 (ko) 전자부품 제조장치 및 전자부품의 제조방법
CN102377407A (zh) 压电振动片及其制造方法
JP2009111930A (ja) 圧電振動子の製造方法
JP5423915B2 (ja) チップ回転装置及びチップの回転方法
KR100810459B1 (ko) 외부 전극 형성방법
JP2003043064A (ja) 接触子製造用金型及びその製造方法並びに接触子の製造方法
KR101208003B1 (ko) 솔더 범프 형성 방법
JPH06304875A (ja) 電子部品用保持具及び電子部品の取り扱い方法
JP2006311310A (ja) 圧電振動子
KR101900933B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
JP4433728B2 (ja) 電子部品の製造方法
JPH0883739A (ja) 側面電極付き電子部品の製造方法並びに製造用の治具
US8997649B2 (en) Cliché for electronic printing device, and electronic printing method and device using the same
TWI671456B (zh) 刮除工具結構
JPH0220046A (ja) ホウロウ基板及びその製造方法
JPWO2022220087A5 (ja)
JP4697285B2 (ja) 外部電極形成方法
JP2003115660A (ja) 配線基板の製造方法
JP2006077277A (ja) スパッタリング装置用スペーサ及びこれを用いたスパッタリング装置
JPS58116793A (ja) 基板の端面電極加工方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Ref document number: 4458068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4