JP2007294735A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007294735A5 JP2007294735A5 JP2006122114A JP2006122114A JP2007294735A5 JP 2007294735 A5 JP2007294735 A5 JP 2007294735A5 JP 2006122114 A JP2006122114 A JP 2006122114A JP 2006122114 A JP2006122114 A JP 2006122114A JP 2007294735 A5 JP2007294735 A5 JP 2007294735A5
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- solder resist
- connection pad
- exposed
- exposed area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 3
Claims (5)
- 半導体チップがフリップチップ実装される実装基板であって、
絶縁層と、
第１のソルダーレジスト層と、前記第１のソルダーレジスト層を囲むと共に、前記第１のソルダーレジスト層から分離した第２のソルダーレジスト層と、前記第１のソルダーレジスト層と前記第２のソルダーレジスト層との間に形成され、前記絶縁層を露出する開口部とを有し、前記絶縁層上に設けられたソルダーレジスト層と、
前記絶縁層上に設けられ、一方の端部が前記開口部から露出され、前記第１のソルダーレジスト層から突出すると共に、前記半導体チップがフリップチップ実装される第１の接続パッドと、
前記絶縁層上に設けられ、一方の端部が前記開口部から露出され、前記第２のソルダーレジスト層から突出すると共に、前記半導体チップがフリップチップ実装される第２の接続パッドと、を含むことを特徴とする実装基板。 - 前記第１のソルダーレジスト層は四角形を構成し、該四角形の角部近傍には前記第２の接続パッドが設置されることを特徴とする請求項１記載の実装基板。
- 前記第１の接続パッドの露出面積と前記第２の接続パッドの露出面積とが同じであることを特徴とする請求項１または２記載の実装基板。
- 前記第１のソルダーレジスト層に形成された開口部から露出された第３の接続パッドをさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の実装基板。
- 前記第３の接続パッドの露出面積は、前記第１の接続パッドの露出面積および前記第２の接続パッドの露出面積と同じであることを特徴とする請求項４記載の実装基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006122114A JP4758813B2 (ja) | 2006-04-26 | 2006-04-26 | 実装基板 |
| US11/736,916 US7598608B2 (en) | 2006-04-26 | 2007-04-18 | Mounting substrate |
| KR1020070037742A KR20070105853A (ko) | 2006-04-26 | 2007-04-18 | 실장 기판 |
| TW096114223A TW200807662A (en) | 2006-04-26 | 2007-04-23 | Mounting substrate |
| EP07008530A EP1850381A3 (en) | 2006-04-26 | 2007-04-26 | Mounting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006122114A JP4758813B2 (ja) | 2006-04-26 | 2006-04-26 | 実装基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007294735A JP2007294735A (ja) | 2007-11-08 |
| JP2007294735A5 true JP2007294735A5 (ja) | 2009-04-16 |
| JP4758813B2 JP4758813B2 (ja) | 2011-08-31 |
Family
ID=38344758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006122114A Expired - Fee Related JP4758813B2 (ja) | 2006-04-26 | 2006-04-26 | 実装基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7598608B2 (ja) |
| EP (1) | EP1850381A3 (ja) |
| JP (1) | JP4758813B2 (ja) |
| KR (1) | KR20070105853A (ja) |
| TW (1) | TW200807662A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005242B1 (ko) * | 2008-03-03 | 2011-01-04 | 삼성전기주식회사 | 방열 인쇄회로기판 및 반도체 칩 패키지 |
| WO2010021624A1 (en) | 2008-08-21 | 2010-02-25 | Agere Systems, Inc. | Mitigation of whiskers in sn-films |
| US8536718B2 (en) * | 2010-06-24 | 2013-09-17 | Stats Chippac Ltd. | Integrated circuit packaging system with trenches and method of manufacture thereof |
| US8766461B1 (en) * | 2013-01-16 | 2014-07-01 | Texas Instruments Incorporated | Substrate with bond fingers |
| JP6251828B2 (ja) * | 2017-01-30 | 2017-12-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7072644B2 (ja) * | 2018-04-26 | 2022-05-20 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061220A1 (en) * | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
| JP3420076B2 (ja) | 1998-08-31 | 2003-06-23 | 新光電気工業株式会社 | フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 |
| JP4177950B2 (ja) * | 2000-03-28 | 2008-11-05 | ローム株式会社 | 半導体装置の製造方法 |
| JP3914094B2 (ja) * | 2002-06-04 | 2007-05-16 | 松下電器産業株式会社 | 半導体装置 |
| JP2005109187A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 |
| TWI240389B (en) * | 2004-05-06 | 2005-09-21 | Advanced Semiconductor Eng | High-density layout substrate for flip-chip package |
| US7057284B2 (en) * | 2004-08-12 | 2006-06-06 | Texas Instruments Incorporated | Fine pitch low-cost flip chip substrate |
-
2006
- 2006-04-26 JP JP2006122114A patent/JP4758813B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-18 KR KR1020070037742A patent/KR20070105853A/ko not_active Application Discontinuation
- 2007-04-18 US US11/736,916 patent/US7598608B2/en not_active Expired - Fee Related
- 2007-04-23 TW TW096114223A patent/TW200807662A/zh unknown
- 2007-04-26 EP EP07008530A patent/EP1850381A3/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007525842A5 (ja) | ||
| WO2007074941A8 (ja) | 多層プリント配線板 | |
| WO2007136941A3 (en) | Flip chip mlp with folded heat sink | |
| JP2006093189A5 (ja) | ||
| JP2008166440A (ja) | 半導体装置 | |
| JP2007059916A5 (ja) | ||
| JP2007294735A5 (ja) | ||
| JP2011502352A5 (ja) | ||
| JP2009277916A5 (ja) | ||
| JP2010251537A5 (ja) | 半導体集積回路装置 | |
| JP2009532912A5 (ja) | ||
| JP2010245455A5 (ja) | 基板 | |
| JP2010028601A5 (ja) | ||
| TW200635013A (en) | Stacked semiconductor package | |
| JP2007184544A5 (ja) | ||
| TW200743199A (en) | Bonding pad structure and semiconductor chip | |
| JP4887273B2 (ja) | 電子制御装置 | |
| WO2012087072A3 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| JP2010147421A (ja) | 半導体装置 | |
| JP2007294488A5 (ja) | ||
| JP2010251625A5 (ja) | 半導体装置 | |
| JP2009004648A5 (ja) | ||
| JP2010153831A5 (ja) | 配線基板および半導体装置 | |
| WO2007048090A3 (en) | Semiconductor assembly for improved device warpage and solder ball coplanarity | |
| JP2006501652A5 (ja) |