JP2007282213A - シフトレジスタ及びその駆動方法 - Google Patents
シフトレジスタ及びその駆動方法 Download PDFInfo
- Publication number
- JP2007282213A JP2007282213A JP2007087735A JP2007087735A JP2007282213A JP 2007282213 A JP2007282213 A JP 2007282213A JP 2007087735 A JP2007087735 A JP 2007087735A JP 2007087735 A JP2007087735 A JP 2007087735A JP 2007282213 A JP2007282213 A JP 2007282213A
- Authority
- JP
- Japan
- Prior art keywords
- electrically connected
- node
- input terminal
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims abstract description 68
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims abstract description 68
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims abstract description 64
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims abstract description 64
- 230000010363 phase shift Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
Abstract
【課題】 シフトレジスタとその駆動方法を提供する。
【解決手段】 シフトレジスタは、スタートパルスを提供するスタートパルス入力線と、第1クロック信号を提供する第1信号線と、第2クロック信号を提供する第2信号線と、第3クロック信号を提供する第3信号線と、第4クロック信号を提供する第4信号線とを含む。各第1〜4クロック信号CLK1、CLK2、XCLK1、及びXCLK2は、特徴的な周波数と位相を持つ。すなわち、第1クロック信号の周波数と第3クロック信号の周波数は同一だが、第1クロック信号位相と第3クロック信号の位相が逆相であり、また、第2クロック信号の周波数と第4クロック信号の周波数が同一であり、かつ、第2クロック信号の位相と第4クロック信号の位相が逆相であるようにされている。
【選択図】 図1
Description
"Electrical Instability of Hydrogenated Amorphous Silicon Thin−Film Transistors for Active−Matrix Liquid−Crystal Dis−plays"(Jpn.Appl.Phys. Vol.37(1998)pp.4704−4710 Part1, No.9A, September 1998)
Nが連続的に駆動される。
410及びXCLK2 440の周波数は、40KHz及び37.5Hzを有し、スタートパルスSP401の周波数は75Hzで、スタートパルスSP401のパルス幅は10μsを有すると仮定されうる。シミュレート結果は、第9の段の出力信号490の電圧が9倍のスタートパルスSPのパルス幅によってスタートパルスSPからシフトされているのが明瞭に表されている。
100 シフトレジスタ
115 スタートパルス入力線
116 リファレンスライン
210、220 放電制御回路
401 スタートパルス
410 第1クロック信号
440 第4クロック信号
490 出力信号
M1〜M15 トランジスタ
Gate 1〜Gate N ゲートライン
IN1〜IN7 入力端子
S1〜SN 段
SP スタートパルス
t1、t2、t3 時間間隔
VSS 供給電圧(若しくは接地電圧)
111、112、113、114 信号線
CLK1、CLK2、XCLK1と、XCLK2 クロック信号
O1、O2 出力端子
V0(1)、V0(2)、V0(3) 出力電圧
V5(1)、V7(1)、V8(1)、V5(2)、V5(3) 節点電圧
Claims (14)
- A.スタートパルスを提供するスタートパルス入力線と、
B.第1クロック信号を提供する第1信号線と、
C.第2クロック信号を提供する第2信号線と、
D.第3クロック信号を提供する第3信号線と、
E.第4クロック信号を提供する第4信号線と、
F.複数の段{Sj}(jは自然数)と、を含むシフトレジスタであって、
第jの段Sjが、
(1)jが奇数の時には、第1信号線、第2信号線、第3信号線、及び第4信号線に電気的に接続され、第1、第2、第3、及び第4クロック信号をそれぞれ受けるようにされ、かつ、jが偶数の時には、第3、第4、第1、及び第2信号線にそれぞれ電気的に接続され、第3、第4、第1、及び第2クロック信号をそれぞれ受けるようにされた、第1〜4入力端子と、
(2)入力信号を受ける第5入力端子と、
(3)対応するゲートラインに電気的に接続され、ゲート駆動信号を、入力信号及び第1、第2、第3、及び第4クロック信号に応答するゲートに提供し、ゲート駆動信号が入力信号からシフトされるようにされた第1出力端子と、
(4)周波数及び位相が、ゲート駆動信号の周波数及び位相と略同一である出力信号を提供する第2出力端子と、を含んでおり、
(5)複数の段{Sj}が電気的に直列接続されることで、第1の段S1の第5入力端子がスタートパルス入力線に電気的に接続され、スタートパルスを受け、かつ、第iの段Si(iは2以上の自然数)の第5入力端子IN5が第(i−1)の段Si−1の第2出力端子に電気的に接続され、第2出力端子に対応する出力信号を受けることを特徴とするシフトレジスタ。 - 第1、第2、第3、及び第4クロック信号について、第1クロック信号の周波数と第3クロック信号の周波数とが略同一であり、かつ、第1クロック信号の位相と第3クロック信号の位相とが略逆相であり、かつ、第2クロック信号の周波数と第4クロック信号の周波数とが略同一であり、かつ、第2クロック信号の位相と第4クロック信号の位相とが略逆相である周波数と位相を持ち、
第1クロック信号の周波数が第2クロック信号の周波数より大きい請求項1に記載のシフトレジスタ。 - 第jの段Sj(jは自然数)は供給電圧を提供するリファレンスラインをさらに含み、前記リファレンスラインに電気的に接続され、供給電圧を受ける第6入力端子を有しており、
かつ、第jの段Sjが、
A.入力トランジスタであって、第5入力端子に電気的に接続されたゲート、節点1に電気的に接続されたソース、及び節点5に電気的に接続されたドレインを有し、節点1が第5入力端子に電気的に接続される入力トランジスタM1と、
B.第1放電トランジスタであって、節点4に電気的に接続されたゲート、第6入力端子に電気的に接続されたソース、及び節点5に電気的に接続されたドレインを有する第1放電トランジスタM5と、
C.第1放電制御回路であって、複数のトランジスタM2、M3、M4、及びM6と、を含み、
各トランジスタM2、M3、M4、及びM6が、ゲート、ソース、及びドレインをそれぞれ有し、
トランジスタM2のゲート及びドレインが、第4入力端子に電気的に接続され、かつ、トランジスタM2のソースは、節点7に電気的に接続され、
トランジスタM3のゲート、ソース、及びドレインが、節点1、第6入力端子IN6、及び節点7にそれぞれ電気的に接続され、
トランジスタM4のゲート、ソース、及びドレインが、節点14、第6入力端子IN6、及び節点6にそれぞれ電気的に接続されるとともに、節点6は、節点7、及び節点4に電気的に接続され、かつ、
トランジスタM6のゲート、ソース、及びドレインが、第2入力端子、第6入力端子、及び節点4にそれぞれ電気的に接続される第1放電制御回路と、
D.第2放電制御回路であって、複数のトランジスタM7、M8、M9、及びM11を含み、各トランジスタM7、M8、M9、及びM11は、ゲート、ソース、及びドレインをそれぞれ有し、
トランジスタM7のゲート及びドレインが、第2入力端子に電気的に接続され、かつ、トランジスタM7のソースが節点9に電気的に接続され、
トランジスタM8のゲート、ソース、及びドレインが、節点1、第6入力端子、及び節点9にそれぞれ電気的に接続され、
トランジスタM9のゲート、ソース、及びドレインが、節点14、第6入力端子IN6、及び節点8にそれぞれ電気的に接続され、節点8が節点9に電気的に接続され、
トランジスタM11のゲート、ソース、及びドレインが、第4入力端子IN4、第6入力端子、及び節点11にそれぞれ電気的に接続され、節点11が節点9に電気的に接続される第2放電制御回路と、
E.第2放電トランジスタであって、節点8に電気的に接続されたゲート、第6入力端子IN6に電気的に接続されたソース、及び節点10に電気的に接続されたドレインを有し、節点10が節点5に電気的に接続される第2放電トランジスタM10と、
F.プルアップトランジスタであって、節点10に電気的に接続されたゲート、節点15に電気的に接続されたソース、及び節点13に電気的に接続されたドレインを有し、節点15が節点14及び第1出力端子に電気的に接続され、かつ、節点13が第1入力端子に電気的に接続されるプルアップトランジスタM13と、
G.トランジスタであって、節点10に電気的に接続されたゲート、第2出力端子に電気的に接続されたソース、及び節点13に電気的に接続されたドレインを有するトランジスタM12と、
H.トランジスタであって、第3入力端子に電気的に接続されたゲート、節点15に電気的に接続されたソース、及び第6入力端子に電気的に接続されたドレインを有するトランジスタM15と、
I.第7入力端子IN7と、
J.第7入力端子に電気的に接続されたゲート、第6入力端子に電気的に接続されたソース、及び節点14に電気的に接続されたドレインを有するトランジスタM14と、を含む請求項1に記載のシフトレジスタ。 - 第iの段Si(iは2以上の自然数)の、第1の段Siの第7入力端子が、その次の段のSi+1の出力信号を受けるように用いられる請求項3に記載のシフトレジスタ。
- プルアップトランジスタM13が第1クロック信号によって制御され、かつ第1放電制御回路及び第2放電制御回路が第2クロック信号によって制御されうる請求項4に記載のシフトレジスタ。
- 複数のゲートラインを連続的に駆動する複数の信号を発生し、複数の段{Sj}(jは自然数)を含む、シフトレジスタであって、
第jの段Sjが、
A.第1、第2、第3、第4、第5、及び第6入力端子と、
B.第1出力端子及び第2出力端子と、
C.入力トランジスタであって、第5入力端子に電気的に接続されたゲート、節点1に電気的に接続されたソース、及び節点5に電気的に接続されたドレインを有し、節点1は、第5入力端子に電気的に接続される入力トランジスタM1と、
D.第1放電トランジスタであって、節点4に電気的に接続されたゲート、第6入力端子に電気的に接続されたソース、及び節点5に電気的に接続されたドレインを有する第1放電トランジスタM5と、
E.第1放電制御回路であって、複数のトランジスタM2、M3、M4、及びM6を含み、各トランジスタM2、M3、M4、及びM6が、ゲート、ソース、及びドレインをそれぞれ含み、
トランジスタM2のゲート及びドレインが、第4入力端子に電気的に接続され、かつ、トランジスタM2のソースが、節点7に電気的に接続され、
トランジスタM3のゲート、ソース、及びドレインが、節点1、第6入力端子、及び節点7にそれぞれ電気的に接続され、
トランジスタM4のゲート、ソース、及びドレインが、節点14、第6入力端子、及び節点6にそれぞれ電気的に接続され、節点6は、節点7及び節点4に電気的に接続され、
トランジスタM6のゲート、ソース、及びドレインは、第2入力端子、第6入力端子、及び節点4にそれぞれ電気的に接続される第1放電制御回路と、
F.第2放電制御回路であって、複数のトランジスタM7、M8、M9、及びM11を含み、各トランジスタM7、M8、M9、及びM11は、ゲート、ソース、及びドレインをそれぞれ含み、
トランジスタM7のゲート及びドレインは、第2入力端子に電気的に接続され、かつ、トランジスタM7のソースは、節点9に電気的に接続され、
トランジスタM8のゲート、ソース、及びドレインは、節点1、第6入力端子、及び節点9にそれぞれ電気的に接続され、
トランジスタM9のゲート、ソース、及びドレインは、節点14、第6入力端子、及び節点8にそれぞれ電気的に接続され、節点8は、節点9に電気的に接続され、かつ、
トランジスタM11のゲート、ソース、及びドレインは、第4入力端子、第6入力端子、及び節点11にそれぞれ電気的に接続され、節点11は、節点9に電気的に接続される第2放電制御回路と、
G.第2放電トランジスタであって、節点8に電気的に接続されたゲート、第6入力端子に電気的に接続されたソースと、節点10に電気的に接続されたドレインを有し、節点10は、節点5に電気的に接続される第2放電トランジスタM10と、
H.プルアップトランジスタであって、節点10に電気的に接続されたゲート、節点15に電気的に接続されたソース、及び節点13に電気的に接続されたドレインを有し、節点15は、節点14及び第1出力端子に電気的に接続され、かつ、節点13は、第1入力端子に電気的に接続されるプルアップトランジスタM13と、
I.トランジスタであって、節点10に電気的に接続されたゲート、第2出力端子に電気的に接続されたソース、及び節点13に電気的に接続されたドレインを有するトランジスタM12と、
J.トランジスタであって、第3入力端子に電気的に接続されたゲート、節点15に電気的に接続されたソース、及び第6入力端子に電気的に接続されたドレインを有するトランジスタM15と、を含んでおり、
複数の段{Sj}が、電気的に直列接続され、第1の段S1の第5入力端子が、スタートパルス入力線に電気的に接続され、スタートパルスを受け、第iの段Si(iは2以上の自然数)の第5入力端子が、第(i−1)の段Si−1の第2出力端子に電気的に接続され、及び第2出力端子に対応する出力信号を受けるシフトレジスタ。 - 第jの段Siの各第1、第2、第3、及び第4入力端子が、第1、第2、第3、及び第4クロック信号の対応信号を受けるように用いられる請求項6に記載のシフトレジスタ。
- 第1クロック信号の周波数及び第3クロック信号の周波数が略同一であり、第1クロック信号の位相と第3クロック信号の位相が略逆相であり、
第2クロック信号の周波数と第4クロック信号の周波数は略同一であり、
第2クロック信号の位相と第4クロック信号の位相は略逆相であり、
第1クロック信号の周波数が第2クロック信号の周波数より大きくされており、
第jの段SjのプルアップトランジスタM13が、第1クロック信号によって制御され、かつ、第jの段Sjの第1放電制御回路と第2放電制御回路が、第2クロック信号によって制御されうる請求項7に記載のシフトレジスタ。 - 第jの段Sjの第6入力端子が、供給電圧を受けるように用いられ、
第jの段Sjの第1出力端子が、ゲート駆動信号を第1、第2、第3、及び第4クロック信号と入力信号に応答する対応するゲートラインに提供されるように用いられ、
ゲート駆動信号が、第5入力端子が受けた入力信号からシフトされ、
第jの段Sjの第2出力端子が、周波数及び位相がゲート駆動信号の周波数と位相と略同一である出力信号を提供するように用いられており、
第jの段Sj(jは自然数)が、
a.第7入力端子IN7と、
b.第7入力端子IN7に電気的に接続されたゲート、第6入力端子に電気的に接続されたソース、及び節点14に電気的に接続されたドレインを有するトランジスタM14と、を含む請求項7に記載のシフトレジスタ。 - 第iの段Si(iは2以上の自然数)に関し、第iの段Siの第7入力端子が、その次の段Si+1の出力信号を受けるように用いられる請求項13に記載のシフトレジスタ。
- シフトレジスタ駆動方法であって、シフトレジスタが電気的に直列接続された複数の段{Sj}(jは自然数)を有し、
A.スタートパルス信号SPを複数の段{Sj}の第1の段に提供するステップと、
B.第1周波数f1を有する第1クロック信号ペアCLK1及びXCLK1を複数の段{Sj}に提供するステップと、
C.第1周波数f1と異なる第2周波数f2を有する第2クロック信号ペアCLK2とXCLK2を複数の段{Sj}に提供するステップと、
D.スタートパルス信号、第1クロック信号ペアCLK1及びXCLK1、及び第2クロック信号ペアCLK2及びXCLK2に応答する複数の信号を発生し、各複数の信号がスタートパルス信号から連続的にシフトされるステップと、を含むシフトレジスタ駆動方法。 - 第1周波数f1が第2周波数f2より大きい請求項11に記載のシフトレジスタ駆動方法。
- クロック信号CLK1の位相がクロック信号XCLK1の位相と略逆相である請求項11に記載のシフトレジスタ駆動方法。
- クロック信号CLK2の位相がクロック信号XCLK2の位相の略逆相である請求項11に記載のシフトレジスタ駆動方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/399,803 US7283603B1 (en) | 2006-04-07 | 2006-04-07 | Shift register with four phase clocks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007282213A true JP2007282213A (ja) | 2007-10-25 |
JP4660499B2 JP4660499B2 (ja) | 2011-03-30 |
Family
ID=37738012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007087735A Active JP4660499B2 (ja) | 2006-04-07 | 2007-03-29 | シフトレジスタ及びその駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7283603B1 (ja) |
JP (1) | JP4660499B2 (ja) |
CN (1) | CN100428327C (ja) |
TW (1) | TWI344628B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101272337B1 (ko) * | 2006-09-01 | 2013-06-07 | 삼성디스플레이 주식회사 | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 |
JP4968671B2 (ja) * | 2006-11-27 | 2012-07-04 | Nltテクノロジー株式会社 | 半導体回路、走査回路、及びそれを用いた表示装置 |
TWI337735B (en) * | 2007-05-18 | 2011-02-21 | Au Optronics Corp | Liquid crystal display and shift register with individual driving node |
US7831010B2 (en) * | 2007-11-12 | 2010-11-09 | Mitsubishi Electric Corporation | Shift register circuit |
WO2009104307A1 (ja) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法 |
CN101567219B (zh) * | 2008-04-25 | 2011-07-20 | 北京京东方光电科技有限公司 | 一种用于液晶显示的移位寄存器及栅极驱动电路 |
TWI366194B (en) * | 2008-06-06 | 2012-06-11 | Au Optronics Corp | Shift register |
TWI398852B (zh) * | 2008-06-06 | 2013-06-11 | Au Optronics Corp | 可降低時脈偶合效應之移位暫存器及移位暫存器單元 |
CN101369460B (zh) * | 2008-10-15 | 2012-08-22 | 友达光电股份有限公司 | 移位缓存器 |
TWI400676B (zh) * | 2008-10-28 | 2013-07-01 | Hannstar Display Corp | 顯示器及用於顯示器的閘極波型產生方法與電路 |
US7872506B2 (en) * | 2008-11-04 | 2011-01-18 | Au Optronics Corporation | Gate driver and method for making same |
WO2010067641A1 (ja) * | 2008-12-10 | 2010-06-17 | シャープ株式会社 | 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法 |
US7817771B2 (en) * | 2008-12-15 | 2010-10-19 | Au Optronics Corporation | Shift register |
TWI421872B (zh) * | 2009-03-24 | 2014-01-01 | Au Optronics Corp | 能降低耦合效應之移位暫存器 |
TWI400686B (zh) * | 2009-04-08 | 2013-07-01 | Au Optronics Corp | 液晶顯示器之移位暫存器 |
TWI421881B (zh) * | 2009-08-21 | 2014-01-01 | Au Optronics Corp | 移位暫存器 |
US8068577B2 (en) * | 2009-09-23 | 2011-11-29 | Au Optronics Corporation | Pull-down control circuit and shift register of using same |
JP2011118052A (ja) * | 2009-12-01 | 2011-06-16 | Sony Corp | 表示装置及び駆動方法 |
US8098792B2 (en) * | 2009-12-30 | 2012-01-17 | Au Optronics Corp. | Shift register circuit |
US8331524B2 (en) * | 2009-12-30 | 2012-12-11 | Au Optronics Corp. | Shift register circuit |
TWI440308B (zh) * | 2010-10-13 | 2014-06-01 | Au Optronics Corp | 閘極陣列移位暫存器 |
CN102254537B (zh) * | 2011-08-24 | 2013-07-03 | 福建华映显示科技有限公司 | 改善液晶显示装置显示质量的装置及其方法 |
US10325543B2 (en) | 2015-12-15 | 2019-06-18 | a.u. Vista Inc. | Multi-mode multi-domain vertical alignment liquid crystal display and method thereof |
CN106205538A (zh) * | 2016-08-31 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
KR102395869B1 (ko) * | 2017-07-17 | 2022-05-10 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 주사 구동부 |
TWI657430B (zh) * | 2018-03-20 | 2019-04-21 | 友達光電股份有限公司 | 電壓提供電路與控制電路 |
CN110648625B (zh) * | 2019-10-31 | 2023-04-18 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
CN115766332B (zh) * | 2023-01-03 | 2023-05-12 | 杭州视芯科技股份有限公司 | 串行通信装置、串行通信系统及串行通信方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887897A (ja) * | 1994-08-12 | 1996-04-02 | Thomson Multimedia Sa | シフト・レジスタおよびスキャン・レジスタ |
JP2002133890A (ja) * | 2000-10-24 | 2002-05-10 | Alps Electric Co Ltd | シフトレジスタ |
JP2005285168A (ja) * | 2004-03-29 | 2005-10-13 | Alps Electric Co Ltd | シフトレジスタ及びそれを用いた液晶駆動回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
US6445231B1 (en) * | 2000-06-01 | 2002-09-03 | Micron Technology, Inc. | Digital dual-loop DLL design using coarse and fine loops |
US6771103B2 (en) * | 2001-03-14 | 2004-08-03 | Denso Corporation | Time measurement apparatus, distance measurement apparatus, and clock signal generating apparatus usable therein |
TW582005B (en) * | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
JP3774678B2 (ja) * | 2002-05-10 | 2006-05-17 | アルプス電気株式会社 | シフトレジスタ装置および表示装置 |
US6845140B2 (en) * | 2002-06-15 | 2005-01-18 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
KR101057891B1 (ko) * | 2004-05-31 | 2011-08-19 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101103373B1 (ko) * | 2004-06-14 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 시프트 레지스터 및 반도체 표시장치 |
KR100711547B1 (ko) * | 2005-08-29 | 2007-04-27 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
-
2006
- 2006-04-07 US US11/399,803 patent/US7283603B1/en active Active
- 2006-08-17 TW TW095130221A patent/TWI344628B/zh active
- 2006-09-12 CN CNB2006101536172A patent/CN100428327C/zh active Active
-
2007
- 2007-03-29 JP JP2007087735A patent/JP4660499B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887897A (ja) * | 1994-08-12 | 1996-04-02 | Thomson Multimedia Sa | シフト・レジスタおよびスキャン・レジスタ |
JP2002133890A (ja) * | 2000-10-24 | 2002-05-10 | Alps Electric Co Ltd | シフトレジスタ |
JP2005285168A (ja) * | 2004-03-29 | 2005-10-13 | Alps Electric Co Ltd | シフトレジスタ及びそれを用いた液晶駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4660499B2 (ja) | 2011-03-30 |
TW200739490A (en) | 2007-10-16 |
TWI344628B (en) | 2011-07-01 |
CN100428327C (zh) | 2008-10-22 |
US7283603B1 (en) | 2007-10-16 |
US20070237285A1 (en) | 2007-10-11 |
CN1917031A (zh) | 2007-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4660499B2 (ja) | シフトレジスタ及びその駆動方法 | |
US10388241B2 (en) | Pixel charging method and circuit, LCD panel, and LCD device | |
CN108010495B (zh) | 一种goa电路 | |
JP4083581B2 (ja) | シフトレジスタ及びこれを利用した液晶表示装置 | |
KR101375863B1 (ko) | 표시장치 및 이의 구동방법 | |
KR102135432B1 (ko) | 표시 장치 | |
KR101296624B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
JP4648699B2 (ja) | シフトレジスタ、これを利用したゲート駆動回路及び表示パネル | |
KR101718272B1 (ko) | 게이트 구동기, 디스플레이 장치 및 게이트 구동 방법 | |
US7327338B2 (en) | Liquid crystal display apparatus | |
US7969402B2 (en) | Gate driving circuit and display device having the same | |
KR102005485B1 (ko) | 표시 패널 | |
US11195591B2 (en) | Shift register and display device including the same | |
JP2010061130A (ja) | ゲート駆動回路 | |
KR20100075141A (ko) | 게이트 구동회로 및 이를 구비한 표시 장치 | |
JP2008058939A (ja) | 表示装置とその駆動方法及び画面表示モードの転換方法 | |
KR20110120705A (ko) | 게이트 구동회로 및 이를 갖는 표시장치 | |
US20150154927A1 (en) | Gate driver-on-array driving circuit and driving method | |
JP4700315B2 (ja) | 表示パネル駆動装置、これを有する表示装置及びその駆動方法 | |
KR20170000885A (ko) | 게이트 구동회로와 이를 이용한 표시장치 | |
KR101394925B1 (ko) | 액정 표시장치 및 그의 구동방법 | |
KR20060091465A (ko) | 게이트 구동회로 및 이를 갖는 표시장치 | |
KR100995627B1 (ko) | 쉬프트 레지스터 회로 | |
KR100852170B1 (ko) | 액정표시패널 구동회로 및 이의 구동 방법 | |
KR20080086617A (ko) | 액정표시장치 및 이의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4660499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |