KR100852170B1 - 액정표시패널 구동회로 및 이의 구동 방법 - Google Patents

Abstract

잔상현상을 제거할 수 있는 액정표시패널 구동회로 및 이의 구동 방법이 개시된다. 액정표시패널 구동회로는 제1 전원 전압을 입력받아 외부 전원 공급이 차단된 후 제1 시간까지 하이 레벨 상태로 유지하는 제2 전원 전압을 게이트 구동 회로에 제공하는 전압 유지부와, 제3 전원 전압을 입력받아 외부 전원 공급이 차단된 후 제1 시간 이전에 제2 전원 전압을 접지 레벨로 다운시켜 게이트 구동 회로에 제공함으로써, 외부 전원 공급 차단 시 액정 커패시터에 충전된 전하를 게이트 구동회로를 통해 방전시키기 위한 방전부를 포함하는 파워오프 방전회로를 구비한다. 따라서, 외부 전원이 차단된 후에도 액정 커패시터에 충전된 전하가 방전되지 못하여, 액정 커패시터가 소정의 시간동안 충전된 상태를 유지하는 현상을 방지할 수 있다.

Description

액정표시패널 구동회로 및 이의 구동 방법{CIRCUIT FOR DRIVING LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR DRIVING THEREOF}

도 1은 종래의 액정표시장치를 개략적으로 나타낸 도면이다.

도 2는 도 1에 도시된 액정표시장치에 공급되는 전원이 차단될 때의 각 전압 파형을 나타낸 도면이다.

도 3은 본 발명의 바람직한 일 실시예에 따른 액정표시장치를 구체적으로 나타낸 분해 사시도이다.

도 4는 도 3에 도시된 액정표시패널에 본 발명의 바람직한 일 실시예에 따른 파워오프 방전회로가 적용된 구조를 구체적으로 나타낸 도면이다.

도 5는 도 4에 도시된 게이트 구동회로를 구성하는 쉬프트 레지스터를 나타낸 블럭도이다.

도 6은 도 5에 도시된 쉬프트 레지스터의 각 스테이지의 내부 회로를 나타낸 회로도이다.

도 7은 도 5에 도시된 각 스테이지의 파형도이다.

도 8은 도 4에 도시된 파워 오프 방전회로의 내부 구성을 구체적으로 나타낸 회로도이다.

도 9는 도 8에 도시된 트랜지스터의 VBE 전위를 나타낸 파형도이다.

도 10은 도 8에 도시된 각 전압 파형을 나타낸 도면이다.

도 11은 도 8에 도시된 제3 전원 전압과 제2 전원 전압이 방전되는 시간 관계를 나타낸 그래프이다.

본 발명은 액정표시패널의 구동회로 및 이의 구동 방법에 관한 것으로, 더욱 상세하게는 액정표시패널에 공급되는 전원이 차단된 후에도 화면이 지워지지 않는 잔상 현상을 방지할 수 있는 액정표시패널의 구동회로 및 이의 구동 방법에 관한 것이다.

최근 들어 정보처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 따라서, 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 사용자와 정보처리 장치와의 사이에서 인터페이스 역할을 수행하는 디스플레이 장치를 필요로 한다.

최근에는 액정표시장치가 CRT 방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

일반적으로, 액정표시장치는 영상을 표시하기 위한 디스플레이 유닛 및 상기 디스플레이 유닛에 광을 제공하기 위한 백라이트 유닛으로 이루어진다.

도 1은 종래의 액정표시장치를 개략적으로 나타낸 도면이다.

도 1을 참조하면, 디스플레이 유닛은 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(11) 및 상기 TFT(11)와 연결된 액정 커패시터(12)로 이루어진 다수의 화소가 매트릭스 형태로 형성된 액정표시패널(10) 및 상기 액정표시패널(10)을 구동하기 위한 구동부(20, 30)로 구성된다.

상기 액정표시패널(10)에는 로우(low) 방향으로 연장된 다수의 게이트 라인(G1~Gn)과, 칼럼(column)방향으로 연장된 다수의 데이터 라인(D1~Dm)이 형성되어 있다. 상기 TFT(11)의 게이트 전극(11a)은 로우방향으로 상기 게이트 라인(G1~Gn)에 공통적으로 연결되고, 소오스 전극(11b)은 칼럼방향으로 상기 데이터 라인(D1~Dm)에 공통적으로 연결된다. 상기 TFT(11)의 드레인 전극(11c)은 상기 액정 커패시터(12)와 연결된다.

한편, 상기 액정표시패널(10)의 주위에는 게이트 구동회로(20) 및 소오스 구동회로(30)로 이루어진 구동부가 장착된다. 구체적으로, 상기 게이트 구동회로(20)는 상기 다수의 게이트 라인(G1~Gn)의 일단과 연결되어 상기 다수의 게이트 라인(G1~Gn)에 순차적으로 게이트 구동신호를 인가한다. 또한, 상기 소오스 구동회로(30)는 상기 다수의 데이터 라인(D1~Dm)의 일단과 연결되어 상기 다수의 데이터 라인(D1~Dm)에 순차적으로 데이터 구동신호를 인가한다.

상기 타이밍 제어회로(40)는 영상 데이터 신호(RGB), 수직 및 수평 동기신호(HSYNC, VSYNC) 및 클럭신호(CLK)를 입력받아 제1 제어신호(41) 및 제2 제어신호(42)를 발생한다.

여기서, 상기 타이밍 제어회로(40)로부터 출력된 상기 제1 제어신호(41)는 게이트 구동 전압 발생기(50)로 제공되고, 상기 제2 제어신호(42)는 상기 소오스 구동회로(30)로 제공된다.

상기 게이트 구동 전압 발생기(50)는 상기 제1 제어신호(41)를 제공받아 제1 및 제2 클럭신호(CK, CKB)로 이루어진 클럭신호 및 개시신호(ST)를 발생하여 상기 게이트 구동회로(20)에 제공한다. 여기서, 상기 게이트 구동 전압 발생기(50)는 외부로부터 외부 전원(VDD)을 인가 받아 제1 및 제2 전원전압(VON, VOFF)을 발생하는 DC/DC 컨버터(60)와 연결되어 제1 및 제2 전원전압(VON, VOFF)을 제공받음으로써 구동된다.

따라서, 상기 게이트 구동회로(20)는 상기 게이트 구동 전압 발생기(50)로부터 클럭신호(CK, CKB) 및 개시신호(ST)를 제공받고, 상기 DC/DC 컨버터(60)로부터 제1 전원전압(VON) 및 제2 전원전압(VOFF)을 각각 제공받아 상기 게이트 구동신호를 출력하여 적절한 시기에 상기 게이트 라인(G1~Gn)에 인가한다.

이때, 상기 게이트 라인(G1~Gn)이 순차적으로 구동되면, 상기 소오스 구동회로(30)는 상기 타이밍 제어회로(40)로부터의 상기 제2 제어신호(42)에 따라 데이터 구동신호 즉, 영상 데이터 신호(RGB)를 적절한 시기에 상기 데이터 라인(D1~Dm)으로 제공한다. 이와 같이 액정표시장치가 구동됨으로써 영상이 표시된다.

그러나, 상기 액정표시장치가 영상을 표시하고 있는 중에 사용자가 고의적으로 전원을 차단하거나 또는 정전 등의 이유로 전원이 차단된 경우에 상기 액정표시장치의 화면에 소정의 기간동안 잔상이 나타나는 잔상 현상이 발생한다. 이러한 잔 상 현상은 전원이 차단된 후에도 상기 액정 커패시터(12)에 충전된 전하가 바로 방전되지 못하고, 소정의 시간동안 충전된 상태를 유지함으로써 발생된다.

도 2는 도 1에 도시된 액정표시장치에 공급되는 전원이 차단될 때의 각 전압 파형을 나타낸 도면이다.

도 2를 참조하면, 상기 액정표시장치로 제공되는 상기 외부 전원(VDD)이 제1 시간(T1)에서 차단되면, 상기 제1 전원전압(VON)은 상기 제1 시간(T1)이 얼마 경과되지 않는 제2 시간(T2)에서 접지레벨로 다운된다. 그러나, 상기 제2 전원전압(VOFF)은 상기 제1 전원전압(VON)이 접지레벨로 다운된 후로부터 소정의 시간이 경과한 제3 시간(T3)에서 접지레벨로 회복된다.

종래와 같은 구조에서는 상기 외부 전원(VDD)이 차단된 후에도 상기 게이트 구동회로로부터 출력되는 게이트 구동전압이 접지상태로 회복도지 못하게 되므로 상기 액정 커패시터(12)가 충전된 상태로 유지된다. 따라서, 상기 액정표시장치에 공급되는 전원(VDD)이 차단되어도, 상기 액정표시장치의 화면이 장시간 유지되는 잔상 현상이 발생한다.

따라서, 본 발명의 목적은 액정표시패널에 제공되는 외부 전원이 차단된 후에도 소정 시간 동안 화면이 지워지지 않는 잔상 현상을 방지할 수 있는 액정표시패널의 구동회로를 제공하는 것이다.

본 발명의 다른 목적은 외부 전원공급이 차단된 후에도 소정 시간 동안 화면이 지워지지 않는 잔상 현상을 방지할 수 있는 액정표시장치용 파워오프 방전회로 를 제공하는 것이다.

본 발명의 또 다른 목적은 외부 전원 공급이 차단된 후에도 소정 시간 동안 화면이 지워지지 않는 잔상 현상을 방지할 수 있는 상기 액정표시패널의 구동회로를 구비하는 액정표시장치를 제공하는 것이다.

본 발명의 또 다른 목적은 전원이 차단된 후에도 소정 시간 동안 화면이 지워지지 않는 잔상 현상을 방지할 수 있는 액정표시장치의 구동방법을 제공하는 것이다.

상술한 본 발명의 목적을 달성하기 위한 액정표시패널 구동회로는, 게이트 라인과 데이터 라인에 결합된 스위칭 소자 및 상기 스위칭 소자에 결합된 액정 커패시터를 포함하고 영상을 표시하기 위한 액정표시패널에 결합된다.

여기서, 상기 액정표시패널의 구동회로는 외부 전원을 공급받아 제1 및 제2 전원 전압을 각각 발생시키기 위한 전압 변환부, 상기 전압 변환부로부터 상기 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간 동안 상기 제1 전원 전압을 하이 레벨 상태로 유지하는 제3 전원 전압을 출력하는 전압 유지부와, 상기 전압 변환부로부터 상기 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 전에 접지 레벨로 되는 제2 전원 전압을 출력하는 방전부를 포함하는 파워 오프 방전부 및 게이트 구동전압을 발생시켜 상기 게이트 라인에 인가함으로써 상기 스위칭 소자를 구동시키고, 상기 파워 오프 방전부로부터 상기 제2 전원 전압 및 상기 제3 전원 전압을 제공받아 상기 외부 전원 공급 차단시 상 기 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 방전시키는 게이트 구동부를 포함한다.

본 발명의 다른 목적을 달성하기 위한 액정표시장치용 파워오프 방전회로는, 액정표시패널에 형성된 스위칭 소자를 구동하기 위한 게이트 구동회로에 결합되어 상기 게이트 구동회로에 인가되는 외부 전원 공급이 차단될 때 상기 스위칭 소자와 결합된 액정 커패시터를 방전시킨다.

여기서, 상기 파워오프 방전회로는 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간 동안 상기 제1 전원 전압을 하이 레벨 상태로 유지한 제3 전원 전압을 상기 게이트 구동 회로에 제공하는 전압 유지부 및 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 이전에 상기 제2 전원 전압이 접지 레벨로 다운되는 제2 전원 전압을 상기 게이트 구동 회로에 제공함으로써, 상기 외부 전원 공급 차단 시 상기 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 상기 게이트 구동회로를 통해 방전시키기 위한 방전부를 포함한다.

본 발명의 또 다른 목적을 달성하기 위한 액정표시장치는, 스위칭 소자, 상기 스위칭 소자에 결합된 액정 커패시터 및 상기 스위칭 소자와 결합된 게이트 라인 및 데이터 라인을 포함하고, 영상을 표시하기 위한 액정표시패널, 외부 전원을 공급받아 제1 및 제2 전원전압을 각각 발생시키기 위한 전압 변환부, 상기 전압 변환부로부터 상기 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지 하이 레벨 상태를 유지하는 제3 전원 전압을 출력하는 전압 유지부와, 상 기 전압 변환부로부터 상기 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 전에 접지 레벨로 되는 제2 전원 전압을 출력하는 방전부를 포함하는 파워 오프 방전부 및 게이트 구동전압을 발생시켜 상기 게이트 라인에 인가함으로써 상기 스위칭 소자를 구동시키고, 상기 파워 오프 방전부로부터 상기 제2 전원 전압 및 상기 제3 전원 전압을 제공받아 상기 외부 전원 공급 차단시 상기 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 방전시키는 게이트 구동부를 포함한다.

본 발명의 또 다른 목적을 달성하기 위한 전원 차단 시 액정표시장치의 구동방법은, 외부 전원 공급이 차단될 때 액정표시패널에 형성된 스위칭 소자와 결합된 액정 커패시터를 방전시키기 위해서, 외부 전원을 공급받아 제1 및 제2 전원 전압을 각각 발생시키는 단계, 상기 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간 동안 상기 제1 전원 전압을 하이 레벨 상태로 유지하고 상기 제1 시간 후에는 방전되는 제3 전원 전압을 발생시키는 단계, 상기 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 이전에 접지 레벨로 다운되는 제2 전원 전압을 발생시키는 단계 및 상기 제2 전원 전압 및 상기 제3 전원 전압을 제공받아 상기 외부 전원 공급 차단되어 상기 제3 전원 전압이 하이 레벨 상태이고 상기 제2 전원 전압이 로우 레벨 상태인 경우에, 상기 액정 표시 패널의 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 방전시키는 단계를 포함한다.

상술한 바와 같이, 상술한 액정표시장치에 이용되는 파워오프 방전회로는, 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지 하이 레벨 상태로 유지하는 제2 전원 전압을 상기 게이트 구동 회로에 제공하는 전압 유지부와, 제3 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 이전에 상기 제2 전원 전압을 접지 레벨로 다운시켜 상기 게이트 구동 회로에 제공함으로써, 상기 외부 전원 공급 차단 시 액정 커패시터에 충전된 전하를 상기 게이트 구동회로를 통해 방전시키기 위한 방전부를 포함한다.

따라서, 상기 액정표시장치는 상기 파워오프 방전회로를 구비함으로써 전원이 차단된 후에도 상기 액정 커패시터가 소정의 시간내에 방전하게 되어 액정표시패널의 잔상 현상을 방지할 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예에 따른 파워 오프 방전회로를 구비하는 액정표시장치를 보다 상세하게 설명하고자 한다.

단, 본 발명의 일 실시예로 액정표시패널 상에 게이트 구동회로 및 소오스 구동회로가 TFT 공정에 의해 집적되어 있는 a-si 액정표시장치의 구조를 설명한다. 그러나, 본 발명은 Poly-si 액정표시장치와 같은 다른 구조에서도 충분히 적용할 수 있음을 밝혀둔다.

도 3은 본 발명의 일 실시예에 따른 액정표시장치를 구체적으로 나타낸 분해 사시도이다.

도 3을 참조하면, 액정표시장치(500)는 크게 디스플레이 유닛(100), 백라이트 유닛(200), 샤시(300) 및 커버(400)를 포함한다.

상기 디스플레이 유닛(100)은 액정표시패널(110), 연성 인쇄회로기판(Flexible Printed Circuit; 이하, FPC)(190) 및 구동칩(195)을 포함한다.

상기 액정표시패널(110)은 하부 기판인 TFT 기판(120), 상부 기판인 컬러필터기판(130) 및 그 사이에 제공되는 액정층(미도시)을 포함한다. 상기 TFT 기판(120)에는 a-Si 박막 공정에 의해 게이트 구동회로(미도시) 및 소오스 구동회로(미도시)가 형성된다. 또한, 상기 TFT 기판(120) 상에는 구동칩(195)이 부착된다. 상기 구동칩(195)은 상기 FPC(190)에 의해 외부 회로기판(미도시)과 전기적으로 연결된다.

한편, 상기 컬러필터기판(130)은 RGB 화소 및 투명공통전극들이 형성된 기판이다.

상기 백라이트 어셈블리(200)는 램프 어셈블리(220), 도광판(240), 광학시트들(260), 반사판(280), 수납 용기(290)를 포함한다.

도 4는 도 3에 도시된 액정표시장치에 본 발명의 바람직한 일 실시예에 따른파워 오프 방전회로가 적용된 구조를 구체적으로 나타낸 도면이다.

도 4를 참조하면, 상기 디스플레이 유닛(100)은 TFT(111) 및 상기 TFT(111)와 연결된 액정 커패시터(112)로 이루어진 다수의 화소가 매트릭스 형태로 형성된 액정표시패널(110) 및 상기 액정표시패널(110)을 구동하기 위한 구동부(140, 150)로 구성된다. 구체적으로, 상기 액정표시패널(110)에는 로우방향으로 연장된 다수의 게이트 라인(G1~Gn)이 형성되고, 칼럼방향으로 연장된 다수의 데이터 라인(D1~Dm)이 형성되어 있다.

이때, 상기 TFT(111)의 게이트 전극(111a)은 로우방향으로 상기 게이트 라인(G1~Gn)에 공통적으로 연결되고, 소오스 전극(111b)은 칼럼방향으로 상기 데이터 라인(D1~Dm)에 공통적으로 연결된다. 상기 TFT(111)의 드레인 전극(111c)은 상기 액정 커패시터(112)와 연결된다.

한편, 상기 액정표시패널(110)의 주위에는 게이트 구동회로(140) 및 소오스 구동회로(150)로 이루어진 구동부가 장착된다. 구체적으로, 상기 게이트 구동회로(140)는 상기 다수의 게이트 라인(G1~Gn)의 일단과 연결되어 상기 다수의 게이트 라인(G1~Gn)에 순차적으로 게이트 구동신호를 인가한다. 또한, 상기 소오스 구동회로(150)는 상기 다수의 데이터 라인(D1~Dm)의 일단과 연결되어 상기 다수의 데이터 라인(D1~Dm)에 순차적으로 데이터 구동신호를 인가한다.

상기 타이밍 제어회로(160)는 영상 데이터 신호(RGB), 수직 및 수평 동기신호(HSYNC, VSYNC) 및 클럭신호(CLK)를 입력받아 제1 제어신호(161) 및 제2 제어신호(162)를 발생한다.

여기서, 상기 타이밍 제어회로(160)로부터 출력된 상기 제1 제어신호(161)는 게이트 구동 전압 발생기(170)로 제공되고, 상기 제2 제어신호(162)는 상기 소오스 구동회로(150)로 제공된다.

상기 게이트 구동전압 발생기(170)는 상기 제1 제어신호(161)를 제공받아 제1 및 제2 클럭신호(CK, CKB)로 이루어진 클럭신호 및 개시신호(ST)를 발생하여 상기 게이트 구동회로(140)에 제공한다. 여기서, 상기 게이트 구동 전압 발생기(170)는 외부로부터 외부 전원(VDD)을 인가 받아 제1 및 제2 전원전압(VON, VOFF)을 발생하는 DC/DC 컨버터(180)와 연결되어 상기 DC/DC 컨버터(180)로부터 제1 및 제2 전원전압(VON, VOFF)을 제공받음으로써 구동된다.

본 발명에서, 상기 타이밍 제어회로(160)와 게이트 구동전압 발생기(170)가 분리된 구조를 제시하여 설명하였다. 그러나, Poly-si 액정표시장치에서는 상기 타이밍 제어회로(160)와 게이트 구동전압 발생기(170)가 통합된 통합형 타이밍 컨트롤러를 사용한다. 따라서, Poly-si 액정표시장치에서는 상기 게이트 구동회로(140)를 구동하기 위한 제1 및 제2 클럭신호(CK, CKB)를 포함하는 클럭신호 및 개시신호(ST)가 통합형 타이밍 컨트롤러로부터 발생되어 상기 게이트 구동회로(140)로 제공된다.

한편, 상기 DC/DC 컨버터(180)는 파워 오프 방전회로(175)와 연결된다. 구체적으로, 상기 DC/DC 컨버터(180)로부터 출력된 제1 및 제2 전원전압(VON, VOFF)은 상기 파워 오프 방전회로(175)로 제공되고, 상기 파워 오프 방전회로(175)를 거치면서 각각 제3 및 제2 전원전압(VONA, VOFF)으로 되어 상기 게이트 구동회로(140) 제공된다.

이후, 상기 액정표시장치에 제공되는 외부 전원(VDD)이 차단되면, 상기 파워 오프 방전회로(175)는 상기 제1 전원전압이 방전되더라도, 소정의 시간동안 하이 레벨 상태를 유지하는 상기 제3 전원전압(VONA)을 발생하여 상기 게이트 구동회로(140)에 제공한다. 더불어 상기 파워 오프 방전회로(175)는 상기 DC/DC 컨버터(180)로부터 제공된 상기 제2 전원전압(VOFF)을 빠르게 방전시킨다. 상기 파워 오프 방전회로(175)의 내부 구성 및 구체적인 동작에 대해서는 후술한다.

상술한 바와 같이, 상기 게이트 구동회로(140)는 상기 게이트 구동 전압 발생기(170)로부터 제공되는 클럭신호(CK, CKB), 개시신호(ST), 제3 전원전압(VONA) 및 제2 전원전압(VOFF)을 제공받아 상기 게이트 구동신호를 출력하여 적절한 시기에 상기 게이트 라인(G1~Gn)에 인가한다.

이때, 상기 게이트 라인(G1~Gn)이 순차적으로 구동되면, 상기 소오스 구동회로(150)는 상기 타이밍 제어회로(160)로부터 제공되는 상기 제2 제어신호(162)에 따라 데이터 구동신호 즉, 영상 데이터 신호(RGB)를 적절한 시기에 상기 데이터 라인(D1~Dm)으로 제공한다. 상기 액정표시장치가 이와 같이 구현됨으로써 영상을 표시할 수 있다.

도 5는 도 4에 도시된 게이트 구동회로를 구성하는 쉬프트 레지스터를 나타낸 블럭도이다. 도 6은 도 5에 도시된 쉬프트 레지스터의 각 스테이지의 내부 회로를 나타낸 회로도이고, 도 7은 도 5의 각 스테이지의 출력 파형도이다.

도 5를 참조하면, 상기 게이트 구동회로(140)는 복수의 스테이지(SRC1~SRCn)가 종속 연결된 하나의 쉬프트 레지스터(141)로 구성된다. 상기 쉬프트 레지스터(141)는 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결됨으로써, 각 스테이지가 종속적으로 연결된 상태로 구성된다. 또한, 상기 쉬프트 레지스터(141)는 다수의 게이트 라인(G1~ Gn)에 대응하는 N개의 스테이지들(SRC1~SRCn) 이외에 N번째 스테이지(SRCn)의 다음 단에 연결된 하나의 더미 스테이지(SRCn+1)를 더 포함한다.

여기서, 각 스테이지(SRC1~SRCn+1)는 입력단자(IN), 출력단자(OUT), 제어단 자(CT), 클럭신호 입력단자(CK, CKB), 제3 전원 전압 입력단자(VONA) 및 제2 전원전압 입력단자(VOFF)를 갖는다.

첫 번째 스테이지(SRC1)의 입력단자(IN)에는 개시신호(ST)가 입력된다. 여기서, 상기 개시신호(ST)는 도 4에 도시된 타이밍 제어회로(160)로부터의 상기 수직동기신호(VSYNC)에 동기된 펄스신호이다.

각 스테이지의 출력신호(OUT1~OUTn)는 대응되는 각 게이트 라인(G1~Gn)에 연결된다. 홀수번째 스테이지들(SRC1, SRC3)에는 제1 클럭신호(CK)가 제공되고, 짝수번째 스테이지들(SRC2, SRC4)에는 제2 클럭신호(CKB)가 제공된다. 이때, 제1 클럭신호(CK)와 제2 클럭신호(CKB)는 서로 반대되는 위상을 갖는다.

각 스테이지(예를 들어, SRC1, SRC2, SRC3)의 각 제어단자(CT)에는 다음 스테이지(예를 들어, SRC2, SRC3, SRC4)의 출력신호(OUT2, OUT3, OUT4)가 제어신호로 입력된다. 즉, 제어단자(CT)에 입력되는 제어신호는 이전 스테이지의 출력신호를 로우 레벨로 다운시키기 위해 사용된다.

따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이 상태)을 가짐으로써, 각 출력신호의 액티브 구간에서 대응되는 게이트 라인이 순차적으로 선택된다.

도 6을 참조하면, 상기 쉬프트 레지스터(141)의 각 스테이지는 풀업부(142), 풀다운부(144), 풀업구동부(146) 및 풀다운구동부(148)로 이루어진다.

상기 풀업부(142)는 클럭신호 입력단자(CK)에 드레인이 연결되고, 제1 노드(N1)와 게이트가 연결되고, 출력단자(OUT)에 소오스가 연결된 제1 NMOS 트랜지 스터(NT1)로 구성된다.

상기 풀다운부(144)는 출력단자(OUT)에 드레인이 연결되고, 제2 노드(N2)에 게이트가 연결되고, 소오스가 제2 전원전압(VOFF)에 연결된 제2 NMOS 트랜지스터(NT2)로 구성된다.

상기 풀업구동부(146)는 제1 캐패시터(C1)와, 제3 내지 제5 NMOS 트랜지스터(NT3~NT5)로 구성된다. 상기 제1 캐패시터(C1)는 제1 노드(N1)와 출력단자(OUT) 사이에 연결된다. 상기 제3 NMOS 트랜지스터(NT3)는 제3 전원전압(VONA)에 드레인이 연결되고, 입력단자(IN)에 게이트가 연결되고, 상기 제1 노드(N1)에 소오스가 연결된다. 상기 제4 NMOS 트랜지스터(NT4)는 상기 제1 노드(N1)에 드레인이 연결되고, 제어단자(CT)에 게이트가 연결되고, 소오스가 제2 전원전압(VOFF)에 연결된다. 또한, 상기 제5 NMOS 트랜지스터(NT5)는 상기 제1 노드(N1)에 드레인이 연결되고, 제2 노드(N2)에 게이트가 연결되고, 소오스가 제2 전원전압(VOFF)에 연결된다.

여기서, 상기 제3 NMOS 트랜지스터(NT3)의 사이즈는 상기 제5 NMOS 트랜지스터(NT5)의 사이즈보다 약 2배정도 크게 형성된다.

상기 풀다운구동부(148)는 제6 및 제7 NMOS 트랜지스터들(NT6, NT7)로 구성된다. 상기 제6 NMOS 트랜지스터(NT6)는 제3 전원전압(VONA)에 드레인과 게이트가 공통으로 결합되고, 상기 제2 노드(N2)에 소오스가 연결된다. 상기 제7 NMOS 트랜지스터(NT7)는 상기 제2 노드(N2)에 드레인이 연결되고, 상기 제1 노드(N1)에 게이트가 연결되고, 소오스가 제2 전원전압(VOFF)에 결합된다.

여기서, 상기 제6 NMOS 트랜지스터(NT6)의 사이즈는 상기 제7 NMOS 트랜지스터(NT7)의 사이즈보다 약 16배정도 크게 형성된다.

도 7에 도시한 바와 같이, 제1 및 제2 클럭신호(CK, CKB)와 개시신호(ST)가 상기 쉬프트 레지스터(141)에 공급되면, 첫 번째 스테이지(SRC1)에서는 상기 개시신호(ST)의 선단에 응답하여 상기 제1 클럭신호(CK)의 하이레벨구간이 출력단자(OUT)에 제1 출력신호(OUT1)로 발생된다. 이후, 두 번째 스테이지(SRC2)에서는 상기 첫 번째 스테이지(SRC1)의 제1 출력신호(OUT2)에 응답하여 상기 제2 클럭신호(CKB)의 하이 레벨 구간이 출력단자(OUT)에 제2 출력신호(OUT2)로 발생된다. 이와 같이, 각 스테이지의 출력단자(OUT)에는 제1 내지 제n 출력신호(OUT1~OUTn)가 순차적으로 하이 상태를 갖고 발생된다.

이하, 상기 액정표시장치에 제공되는 상기 외부 전원(VDD)이 차단될 때, 상술한 게이트 구동회로(140)에 제공되는 상기 제3 및 제2 전원전압(VONA, VOFF)을 방전시키기 위한 상기 파워 오프 방전회로(175)의 내부 회로 구성을 구체적으로 설명한다.

도 8은 도 4에 도시된 파워 오프 방전회로(175)의 내부 회로 구성을 구체적으로 나타낸 도면이고, 도 9는 도 8에 도시된 트랜지스터의 VBE 전위를 나타낸 파형도이다. 단, 도 9를 설명하는데 있어서, X축은 시간(us)을 나타내며, Y축은 전압(V)을 나타낸다.

도 8을 참조하면, 상기 파워 오프 방전회로(175)는 외부 전원(VDD)이 차단될 경우 상기 DC/DC 컨버터(180)로부터 제공되는 제2 전원전압(VOFF)을 방전시키기 위 한 방전 경로를 제공하는 방전부(176) 및 상기 외부 전원(VDD)이 차단된 후에도 소정의 시간동안 하이 상태를 유지하고 있는 제3 전원전압(VONA)을 발생하는 전압 유지부(177)로 이루어진다.

구체적으로, 상기 방전부(176)는 에미터단이 접지되고, 콜렉터단이 상기 DC/DC 컨버터(180)의 제2 전원 전압 단자(VOFF)에 연결되며, 베이스단이 저항(R)을 통하여 상기 에미터단과 연결됨과 동시에 제2 커패시터(C2)를 통하여 상기 외부 전원단자(VDD)에 연결된다. 여기서, 상기 트랜지스터(TR)에는 바이폴라 트랜지스터(BJT)가 사용될 수 있다.

도 8 및 도 9에 도시된 바와 같이, 상기 방전부(176)는 상기 외부 전원단자(VDD)로 제공되는 외부 전원 공급이 차단되면, 상기 제2 커패시터(C2)가 충전되면서 상기 트랜지스터(TR)의 에미터단과 베이스단과의 사이의 저항(R)에 전압(VBE)이 걸린다. 이때, 상기 전압(VBE)이 상기 제1 트랜지스터(TR)의 제1 문턱전압 이상으로 됨으로써, 상기 트랜지스터(TR)가 턴-온(Turn-on)되어, 상기 제2 전원전압(VOFF)이 접지레벨로 다운된다.

이때, 접지레벨로 다운된 상기 제2 전원전압(VOFF)은 제2 전원전압단자(VOFF)를 통해 상기 게이트 구동회로(140)로 제공된다.

따라서, 상기 파워 오프 방전회로(175)의 방전부(176)는 상기 외부 전원(VDD)이 차단되면, 상기 DC/DC 컨버터(180)의 상기 제2 전원전압(VOFF)을 빠르게 방전시킴으로써, 상기 제2 전원전압(VOFF)의 전압레벨을 접지레벨로 다운시킨다.

상기 전압 유지부(177)는 애노드가 상기 DC/DC 컨버터(180)의 제1 전원전압단자(VON)에 연결되고, 캐소드가 제3 전원전압단자(VONA)에 연결된 다이오드(D) 및 일단은 상기 다이오드(D)의 캐소드와 연결되고 타단은 접지 되는 커패시터(C3)를 포함한다. 상기 커패시터(C3)는 상기 외부 전원(VDD)이 차단되어도 상기 제3 전원전압단자(VONA)에 인가되는 제3 전원전압(VONA)을 소정의 시간동안 하이 상태로 유지시킨다.

구체적으로, 상기 전압 유지부(177)는 상기 DC/DC 컨버터(180)로부터 상기 제1 전원전압(VON)을 제공받아, 상기 다이오드(D)에 걸리는 전압이 상기 다이오드(D)의 제2 문턱전압 이상으로 상승되면, 상기 다이오드(D)에 순 바이어스가 걸리게 되어 상기 다이오드(D)는 턴-온 상태가 된다.

상기 다이오드(D)가 턴-온 상태가 되면, 상기 커패시터(C3)는 상기 제1 전원전압(VON)에 의해 충전된다. 이후, 외부 전원(VDD) 공급이 차단되어 상기 제1 전원전압(VON)이 방전되는 경우, 상기 다이오드(D)에는 역 바이어스가 걸리게 되어 상기 다이오드(D)가 턴-오프됨으로써 상기 커패시터(C3)는 소정의 시간동안 충전된 상태를 유지한다. 따라서, 상기 제3 전원전압단자(VONA)에는 소정의 시간동안 하이 상태를 계속 유지하고 있는 제3 전원전압(VONA)이 출력된다.

도 6 및 도 8을 참조하여 상기 게이트 구동 회로(140)를 구성하는 쉬프트 레지스터(141)와 관련하여 외부 전원(VDD) 공급 차단 시의 방전 과정을 설명하면 다음과 같다.

상기 파워 오프 방전 회로(175)를 사용하지 않는 종래에는 외부 전원(VDD) 공급이 차단될 경우 제1 전원 전압(VON)이 방전되어 그대로 제2 NMOS 트랜지스터(NT2)의 게이트 입력으로 제공되고, 그 결과 제2 NMOS 트랜지스터(NT2)가 하이 임피던스 상태가 되어 제2 NMOS 트랜지스터(NT2)의 소오스 단에 인가되는 제2 전원 전압(VOFF)이 접지 레벨로 변하더라도 접지 레벨의 제2 전원 전압(VOFF)이 상기 쉬프트 레지스터의 출력 전압(VOUT)에 영향을 주지 못하였다.

따라서, 상기 쉬프트 레지스터의 출력 전압(VOUT)을 게이트 입력으로 하는 액정표시패널의 각각의 TFT들이 턴-오프 상태가 되어 각각의 액정 커패시터에 충전되어 있던 전하들이 방출되지 못하였다.

본 발명에서는, 외부 전원(VDD) 공급이 차단되는 경우, 소정의 시간동안 하이 레벨을 유지하는 제3 전원 전압(VONA)이 상기 쉬프트 레지스터(141)의 제6 NMOS 트랜지스터(NT6)를 경유하여 제2 NMOS 트랜지스터(NT2)의 게이트에 인가되어 상기 제2 NMOS 트랜지스터(NT2)가 턴-온 상태를 유지하게 한다. 상기 제2 NMOS 트랜지스터(NT2)가 턴-온 상태를 유지하므로 접지 레벨의 제2 전원 전압(VOFF)이 상기 쉬프트 레지스터의 출력 전압(VOUT)으로 전달되어 액정표시패널의 각각의 TFT들이 턴-온 상태가 되어 각각의 액정 커패시터에 충전되어 있던 전하들이 상기 쉬프트 레지스터(141) 및 상기 방전부(176)를 경유하여 방출되게 된다. 그 결과, 잔상 현상이 방지 될 수 있다.

즉, 본 발명은 외부 전원(VDD) 공급이 차단되더라도 제3 전원 전압(VONA)을 소정 시간 동안 유지시킬 수 있는 전압 유지부(177)와 상기 외부 전원(VDD) 공급이 차단될 때 제2 전원 전압(VOFF)를 신속히 접지 레벨로 만들어 주는 방전부(176)를 구비함에 주된 특징이 있다.

도 8 및 도 9를 참조하여, 본 발명에 따른 파워 오프 방전회로(175)의 내부 회로 구성을 구체적으로 살펴보았다. 그러나, 상기 파워 오프 방전회로(175)의 방전부(176)는 상기 도 8에 도시된 트랜지스터를 이용한 회로에만 한정되는 것은 아니다. 즉, 상기 전압 유지부(177)로부터 출력되는 상기 제3 전원전압(VONA)이 하이 상태를 유지하고 있는 동안에만 상기 제2 전원전압(VOFF)을 방전시킬 수 있는 구조이면 트랜지스터 이외의 다른 회로를 구성하여 구현할 수도 있음은 물론이다.

도 10은 도 8에 도시된 각 전압 파형을 나타낸 도면이고, 도 11은 도 8에 도시된 제3 전원전압과 제2 전원전압이 방전되는 시간 관계를 나타낸 그래프이다. 단, 도 10 및 도 11을 설명하는데 있어서, X축은 시간(us)을 나타내며, Y축은 전압(V)을 나타낸다.

도 6 및 도 10을 참조하면, 외부 전원(VDD)이 인가된 상태에서 액정표시패널의 마지막, 즉 N 번째 게이트 라인에 인가되는 게이트 구동전압(VOUTn)이 하이구간을 갖고 발생된다. 이후, 상기 액정표시장치에 인가되는 상기 외부 전원(VDD)이 차단되면, 상기 제2 전원전압(VOFF)은 신속히 접지 레벨로 회복된다. 한편, 상기 외부 전원(VDD)이 차단될 때 상기 제1 전원접압(VON)은 접지 레벨로 다운되지만 상기 제3 전원전압(VONA)은 하이 상태를 유지하고 있다.

도 11을 참조하면, 상기 제2 전원전압(VOFF)은 제1 시간(T1)에서 접지 레벨(GND)로 다운되고, 상기 제3 전원전압(VONA)은 상기 제1 시간(T1)보다 나중인 제2 시간(T2) 이후에 방전된다. 즉, 상기 제2 전원전압(VOFF)이 방전되는 제1 시간(T1)과 상기 제3 전원전압(VONA)이 방전되는 제2 시간(T2) 사이에는 T2 > T1인 관계가 성립한다.

도 11 및 도 6에 도시된 바와 같이, 외부 전원(VDD) 공급이 차단되어도 상기 제3 전원 전압(VONA)이 소정이 시간동안 하이 상태를 유지하고 있기 때문에, 상기 제2 NMOS 트랜지스터(NT2)가 턴-온 상태로 있게된다. 이때, 상기 제2 전원전압(VOFF)이 접지 레벨로 회복됨에 따라, 접지 레벨로 다운된 상기 제2 전원전압(VOFF)은 턴-온 상태에 있는 상기 제2 NMOS 트랜지스터(NT2)를 통해 상기 게이트 구동전압(VOUTn)을 접지 레벨로 회복시킨다.

이로써, 상기 액정표시장치에 제공되는 상기 전원(VDD)이 차단되더라도 화면이 소정의 시간동안 지워지지 않는 잔상 현상을 방지할 수 있다.

상술한 액정표시장치에 이용되는 파워오프 방전회로는, 제1 전원 전압(VON)을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지 하이 레벨 상태로 유지하는 제3 전원 전압을 상기 게이트 구동 회로에 제공하는 전압 유지부와, 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 이전에 상기 제2 전원 전압을 접지 레벨로 다운시켜 상기 게이트 구동 회로에 제공함으로써, 상기 외부 전원 공급 차단 시 액정 커패시터에 충전된 전하를 상기 게이트 구동회로를 통해 방전시키기 위한 방전부를 포함한다.

따라서, 상기 액정표시장치는 상기 파워오프 방전회로를 구비하여 외부 전원 공급 차단 시 액정 커패시터에 충전된 전하를 상기 게이트 구동회로를 통해 방전시 킬 수 있도록 함으로써 종래의 외부 전원 공급이 차단된 후에도 액정 커패시터에 충전된 전하가 방전되지 못하여 상기 액정 커패시터가 소정의 시간동안 충전된 상태를 유지하는 잔상 현상을 방지할 수 있다.

실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

1. 게이트 라인과 데이터 라인에 결합된 스위칭 소자 및 상기 스위칭 소자에 결합된 액정 커패시터를 포함하고 영상을 표시하기 위한 액정표시패널에 결합된 액정표시패널 구동회로에 있어서,

   외부 전원을 공급받아 접지 레벨을 기준으로 서로 다른 극성을 갖는 제1 및 제2 전원 전압을 각각 발생시키기 위한 전압 변환부;

   상기 전압 변환부로부터 상기 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지 상기 제1 전원 전압의 상태를 유지하는 제3 전원 전압을 출력하는 전압 유지부와, 상기 전압 변환부로부터 상기 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 전에 상기 접지 레벨로 되는 제2 전원 전압을 출력하는 방전부를 포함하는 파워 오프 방전부; 및

   게이트 구동전압을 발생시켜 상기 게이트 라인에 인가함으로써 상기 스위칭 소자를 구동시키고, 상기 파워 오프 방전부로부터 상기 제2 전원 전압 및 상기 제3 전원 전압을 제공받아 상기 외부 전원 공급 차단 시 상기 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 방전시키는 게이트 구동부를 포함하는 것을 특징으로 하는 액정표시패널 구동회로.
2. 제1항에 있어서, 상기 전압 유지부는,

   캐소드단을 통해 상기 제1 전원 전압을 제공받는 다이오드; 및

   일단은 상기 다이오드의 애노드단과 결합하고 타단은 접지된 제1 커패시터를 포함하되, 상기 외부 전원 공급이 차단된 후 상기 제1 시간 동안 상기 제1 커패시터에 충전된 전압을 제3 전원 전압으로 출력하는 것을 특징으로 하는 액정표시패널 구동 회로.
3. 제1항에 있어서, 상기 방전부는,

   제1 단이 접지되고 제2 단을 통해 상기 제2 전원 전압을 제공받고, 상기 제1단과 제3단간에 결합된 저항을 포함하며, 상기 외부 전원 공급이 차단될 때 턴-온 되는 트랜지스터; 및

   일단이 상기 외부 전원과 결합하고 타단이 상기 제3 단에 결합되어 상기 외부 전원 공급이 차단될 경우 상기 트랜지스터를 턴-온시키도록 동작하는 제2 커패시터를 포함하는 것을 특징으로 하는 액정표시패널 구동 회로.
4. 제3항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터(BJT)인 것을 특징으로 하는 액정표시패널 구동 회로.
5. 액정표시패널에 형성된 스위칭 소자를 구동하기 위한 게이트 구동회로에 결합되어 상기 게이트 구동회로에 인가되는 외부 전원 공급이 차단될 때 상기 스위칭 소자와 결합된 액정 커패시터를 방전시키기 위한 파워오프 방전회로에 있어서,

   제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지 상기 전원 전압의 상태를 유지하는 제3 전원 전압을 상기 게이트 구동 회로에 제공하는 전압 유지부; 및

   상기 제1 전원 전압과 접지 레벨을 기준으로 서로 다른 극성을 갖는 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 이전에 상기 제2 전원 전압을 상기 접지 레벨로 다운시켜 상기 게이트 구동 회로에 제공함으로써, 상기 외부 전원 공급 차단 시 상기 액정 커패시터에 충전된 전하를 상기 게이트 구동회로를 통해 방전시키기 위한 방전부를 포함하는 액정표시장치용 파워오프 방전회로.
6. 제5항에 있어서, 상기 전압 유지부는,

   캐소드단을 통해 상기 제1 전원 전압을 제공받는 다이오드; 및

   일단은 상기 다이오드의 애노드단과 결합하고 타단은 접지된 제1 커패시터를 포함하되, 상기 외부 전원 공급이 차단된 후 상기 제1 시간 동안 상기 제1 커패시터에 충전된 전압을 제2 전원 전압으로 출력하는 것을 특징으로 하는 액정표시장치용 파워오프 방전회로.
7. 제5항에 있어서, 상기 방전부는,

   제1 단이 접지되고 제2 단을 통해 상기 제3 전원 전압을 제공받고, 상기 제1단과 제3단간에 결합된 저항을 포함하며, 상기 외부 전원 공급이 차단되는 경우 턴-온 되는 트랜지스터; 및

   일단이 상기 외부 전원과 결합하고 타단이 상기 제3 단에 결합되어 상기 외 부 전원 공급이 차단될 경우 상기 트랜지스터를 턴-온시키도록 동작하는 제2 커패시터를 포함하는 것을 특징으로 하는 액정표시장치용 파워오프 방전회로.
8. 스위칭 소자, 상기 스위칭 소자에 결합된 액정 커패시터 및 상기 스위칭 소자와 결합된 게이트 라인 및 데이터 라인을 포함하고, 영상을 표시하기 위한 액정표시패널;

   외부 전원을 공급받아 접지 레벨을 기준으로 서로 다른 극성을 갖는 제1 및 제2 전원전압을 각각 발생시키기 위한 전압 변환부;

   상기 전압 변환부로부터 상기 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지 상기 제1 전원 전압의 상태를 유지하는 제3 전원 전압을 출력하는 전압 유지부와, 상기 전압 변환부로부터 상기 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 전에 상기 접지 레벨로 되는 제2 전원 전압을 출력하는 방전부를 포함하는 파워 오프 방전부; 및

   게이트 구동전압을 발생시켜 상기 게이트 라인에 인가함으로써 상기 스위칭 소자를 구동시키고, 상기 파워 오프 방전부로부터 상기 제2 전원 전압 및 상기 제3 전원 전압을 제공받아 상기 외부 전원 공급 차단 시 상기 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 방전시키는 게이트 구동부를 포함하는 것을 특징으로 하는 액정표시장치.
9. 외부 전원 공급이 차단될 때 액정표시패널에 형성된 스위칭 소자와 결합된 액정 커패시터를 방전시키기 위한 액정표시장치의 구동방법에 있어서,

   외부 전원을 공급받아 접지 레벨을 기준으로 서로 다른 극성을 갖는 제1 및 제2 전원 전압을 각각 발생시키는 단계;

   상기 제1 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 제1 시간까지는 상기 제1 전원 전압의 상태를 유지하고 상기 제1 시간 후에는 방전되는 제3 전원 전압을 발생시키는 단계;

   상기 제2 전원 전압을 입력받아 상기 외부 전원 공급이 차단된 후 상기 제1 시간 이전에 상기 접지 레벨로 다운되는 제2 전원 전압을 발생시키는 단계; 및

   상기 제2 전원 전압 및 상기 제3 전원 전압을 제공받아 상기 외부 전원 공급 차단되어 상기 제3 전원 전압이 하이 레벨 상태이고 상기 제2 전원 전압이 로우 레벨 상태인 경우에, 상기 액정표시패널의 스위칭 소자에 결합된 액정 커패시터에 충전된 전하를 방전시키는 단계를 포함하는 것을 특징으로 하는 전원 차단 시 액정표시장치의 구동방법.

Images