JP2007273550A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2007273550A
JP2007273550A JP2006094702A JP2006094702A JP2007273550A JP 2007273550 A JP2007273550 A JP 2007273550A JP 2006094702 A JP2006094702 A JP 2006094702A JP 2006094702 A JP2006094702 A JP 2006094702A JP 2007273550 A JP2007273550 A JP 2007273550A
Authority
JP
Japan
Prior art keywords
region
annealing
semiconductor substrate
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006094702A
Other languages
English (en)
Other versions
JP5283827B2 (ja
Inventor
Tomohiro Kubo
智裕 久保
Kenichi Okabe
堅一 岡部
Tomonari Yamamoto
知成 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006094702A priority Critical patent/JP5283827B2/ja
Priority to US11/607,927 priority patent/US7645665B2/en
Publication of JP2007273550A publication Critical patent/JP2007273550A/ja
Application granted granted Critical
Publication of JP5283827B2 publication Critical patent/JP5283827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】
ボロン（Ｂ）を浅く、高濃度にドープすることのできる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）半導体基板にボロン（Ｂ）をイオン注入する工程と、（ｂ）半導体基板にフッ素（Ｆ）または窒素（Ｎ）をイオン注入する工程と、（ｃ）工程（ａ）、（ｂ）を行った後、半導体基板のイオン注入を行った領域に加熱時間が１００ｍｓｅｃ以下であるアニールを行う工程と、（ｄ）工程（ｃ）の後、半導体基板のイオン注入を行った領域にアニールを行う工程と、を含む。
【選択図】 図２

Description

本発明は、半導体装置の製造方法と半導体装置に関し、特にボロン（Ｂ）を浅く、高濃度にドープする半導体装置の製造方法と半導体装置に関する。
トランジスタの微細化と共に、ショートチャンネル効果抑制のため、ソース／ドレイン領域の接合深さを浅くすることが必要となった。ゲート電極両側で、チャネル領域を挟んで接合深さの浅いエクステンション領域を形成し、ゲート電極から離れた位置で深いソース／ドレイン領域を形成する。ゲート電極長が短くなると、実際のゲート長より実効ゲート長が短くなリ、閾値が低下する現象も生じる。
所望の閾値を確保し、浅く低抵抗のエクステンション領域を作成するため、エクステンション領域を囲むように、逆導電型の不純物（ドーパント）をドープしたポケット（ハロ）領域を形成することも行なわれる。エクステンション領域の横方向ドーパントプロファイルも急峻にするため、ポケット領域形成のためのイオン注入は基板法線方向から例えば３０度近く傾けた複数方向から行われる。
ドーパントの添加には、イオン注入が用いられる。イオン注入されたドーパントは未だ電気的には不活性であり、イオン注入された半導体は損傷を受ける。ドーパントを活性化し、損傷を受けた半導体を回復（再結晶化）するため、ハロゲンランプを用いたラピッドサーマルアニール（ＲＴＡ）等のアニールが行なわれる。
トランジスタの微細化、高性能化のためにはソース／ドレインのエクステンション領域の寄生抵抗の低減が必須である。その為には、浅く、低抵抗で且つドーパントプロファイルの急峻なエクステンション領域の形成が要求される。ドーパントを高効率で活性化するためには高温のアニールが必要である。急峻なドーパントプロファイルを実現するには、ドーパントの拡散を抑制することが必要である。
ドーパントの高効率活性化のため到達温度が高く、拡散を抑制するため高温滞在時間が短いアニールを行なうため、最高温度滞在時間が極めて短いＲＴＡであるスパイクアニールが用いられてきた。スパイクアニールは、最高温度Ｔｍａｘ滞在時間が０秒も可能である。しかし、ピーク温度Ｔｍａｘから５０℃低い温度（Ｔｍａｘ−５０℃）以上の温度に滞在する時間が１〜２秒程度有り、ドーパントの熱拡散が生じる。
ドーパントの拡散を抑制して浅い接合を形成しようとすると、アニール温度を低くせねばならず、ドーパントの活性化率が低下してシート抵抗が高くなってしまう。活性化率を高くするためにアニール温度を高くするとドーパントの拡散が生じ、接合が深くなってしまう。このように、従来のスパイクアニールでは、微細化トランジスタが要求する、浅くかつ低抵抗の拡散層を形成することは困難であった。また、スパイクアニールでは、アニールの初期段階でイオン注入時に発生するダメージに起因する増速拡散が生じるため、接合深さを浅くすることをさらに困難にしていた。
特開２００４−２３５６０３号は、ドーパントの濃度プロファイルを急峻にするため、ポケット領域形成のドーパントイオン注入と共に、拡散抑制物質として、最も好適にはＮ，さらにはＡｒ，Ｆ，Ｃのいずれかをドープすることを提案する。ｎチャネルトランジスタには、ｐ型ポケット領域形成のためＩｎをドープする。ｐチャネルトランジスタには、ｎ型ポケット領域形成のため例えばＳｂをドープする。ポケット領域形成のためのイオン注入と併せて、拡散抑制物質Ｎをドープする。エクステンション領域、深いソース／ドレイン領域のイオン注入を行なった後、ほぼ０秒のスパイクアニールを行なう。Ｎのドーピングによりリーク電流が減少する、アニール後の拡散抑制物質のプロファイルは、表面とアモルファス（Ａ）−結晶（Ｃ）界面（Ａ／Ｃ界面）の両位置にピークを示すと報告する。
特開２００５−１３６３８２号は、ハロゲンランプによるラピッドサーマルアニール（ＲＴＡ）に代わる、Ｘｅフラッシュランプを用いたパルス光アニールを提案する。Ｘｅフラッシュランプは、約０.１ｍｓｅｃ〜数１００ｍｓｅｃの間に５Ｊ／ｃｍ２〜１００Ｊ／ｃｍ２の光エネルギを照射し、シリコン基板を９００℃〜１４００℃まで昇温することができる。４５０℃から１３００℃まで約３ｍｓｅｃで昇温でき、９００℃から１３００℃なら約１ｍｓｅｃで昇温できる。９００℃未満ではドーパントの活性化率が不十分であり、１４００℃を越えるとドーパントの拡散が顕著になると説明する。アニール時間がｍｓｅｃオーダのアニール技術をｍｓｅｃアニールと呼ぶ。
本提案では、ダミーゲートを作成し、エクステンション、深いソース／ドレイン領域を形成した後、ダミーゲートを除去し、ポケット領域と同様の機能を有するチャネルドープを行なっている。チャネルドープのＩｎを、ハロゲンランプＲＴＡでは約２０％しか活性化できなかったが、フラッシュランプを用いたｍｓｅｃアニールでは約８０％活性化できたと報告する。ドーパントの注入毎にｍｓｅｃアニールを行う他、最後のチャネルドープ後のｍｓｅｃアニールで他の領域の不純物も活性化できるので、より前のエクステンションおよびソース／ドレインのイオン注入後は５００℃〜９００℃のＲＴＡでアニールし、拡散を５ｎｍ以下に抑制し、損傷を再結晶化してもよいことも教示する。
特開２００５−１４２３４４号は、イオン注入後不純物を活性化すると共に非晶質化した非晶質層を再結晶化する必要を指摘し、不純物をイオン注入した後、不純物が拡散せず結晶欠陥が減少するフラッシュランプアニール（ＦＬＡ）と不純物を活性化させるＦＬＡとを組合わせることを教示する。例えば、第1回目のＦＬＡは予備加熱４００℃、照射エネルギ密度２４Ｊ／ｃｍ２であり、第２回目のＦＬＡは予備加熱４５０℃、照射エネルギ密度２８Ｊ／ｃｍ２である。また。第１回目のＦＬＡに代え、ハロゲンランプを用いたＲＴＡを行ってもよい旨、複数回のイオン注入を行う時は不純物を活性化するＦＬＡは最後の不純物注入後は行うが、その前の不純物注入後は省略してもよい旨も教示する。
Ｘｅフラッシュランプの代わりにレーザを用いたｍｓｅｃアニールも提案されている。米国カルフォルニア州のウルトラテック社は、連続発振（ＣＷ）レーザを用いたｍｓｅｃアニール装置ＬＳＡ１００を提供している。シリコン基板表面をレーザ光で走査することにより、マイクロ秒からミリ秒オーダの昇温、降温が行なえると説明する。
このような、フラッシュランプアニールやレーザアニールにより、１ｍｓｅｃ程度の極短持間に１２００〜１３００℃を越える温度に加熱することができるｍｓｅｃアニール技術が提供されている。加熱時間を抑制することにより、ドーパントの拡散は抑制することができ、到達温度を高くすることにより、ドーパントの活性化率を向上できる。
特開２００４−２３５６０３号公報 特開２００５−１３６３８２号公報 特開２００５−１４２３４４号公報
本発明の目的は、ボロン（Ｂ）を浅く、高濃度にドープすることのできる半導体装置の製造方法および半導体装置を提供することである。
本発明の他の目的は、イオン注入した不純物をアニールする新規な工程を含む半導体装置の製造方法を提供することである。
本発明の１観点によれば、
（ａ）半導体基板にボロン（Ｂ）をイオン注入する工程と、
（ｂ）前記半導体基板にフッ素（Ｆ）または窒素（Ｎ）をイオン注入する工程と、
（ｃ）前記工程（ａ）、（ｂ）を行った後、前記半導体基板のイオン注入を行った領域にｍｓｅｃアニールを行う工程と、
（ｄ）前記工程（ｃ）の後、前記半導体基板のイオン注入を行った領域にスパイクアニールを行う工程と、
を含む半導体装置の製造方法
が提供される。
本発明の他の観点によれば、
半導体基板と、
前記半導体基板中に形成されたｐ型領域であって、ボロン（Ｂ）とフッ素（Ｆ）または窒素（Ｎ）とを含み、Ｂ濃度が半導体基板表面から深さと共に急速に減少し、キンクを形成してなだらかな減少に転じるキンクの深さでのＢ濃度が２×１０２０ｃｍ−３以上であるｐ型領域と、
を有する半導体装置
が提供される。
本発明のさらに他の観点によれば、
（ａ）半導体基板に不純物をイオン注入する工程と、
（ｂ）前記工程（ａ）を行った後、前記半導体基板のイオン注入を行った領域にｍｓｅｃアニールを行う工程と、
（ｃ）前記工程（ｂ）の後、他のイオン注入を行う前に、前記半導体基板のイオン注入を行った領域にスパイクアニールを行う工程と、
を含む半導体装置の製造方法
が提供される。
接合面が浅く、低抵抗のｐ型領域を有する半導体装置の製造方法および半導体装置が提供される。
Ｂドープのｐ型領域を、浅く、かつ高濃度に形成できる。
新規なイオン注入領域のアニール工程を含む半導体装置の製造方法が提供される。
まず、本発明者らの行なった実験を説明する。
図１は、第１の実験のフローチャートを示す。ステップＳｔ１１でベアのｎ型（１００）Ｓｉ基板を準備する。ステップＳｔ１２でアンチモン（Ｓｂ）イオンを加速エネルギ６５ｋｅＶ、ドーズ量５×１０１３ｃｍ−２（５×１０１３を５Ｅ１３のように表記することがある）、基板法線からの傾き角度（チルト角）約３０度で（対称的な４方向から）イオン注入する。
ステップＳｔ１３で、フッ素（Ｆ）イオンを注入するサンプルと、注入しないサンプルに分ける。Ｆを注入したサンプルが、Ｆを注入しなかったサンプルに対してどの様な特性の差を生じるかを調べられる。ステップＳｔ１４でＦを注入するサンプルには、Ｆイオンを加速エネルギ７ｋｅＶ、ドーズ量５Ｅ１４ｃｍ−２、チルト角０度でイオン注入する。Ｆをイオン注入しないサンプルはこの工程はパスする。ステップＳｔ１５で、全サンプルにホウ素（Ｂ）イオンを加速エネルギ０．３ｋｅＶ、ドーズ量１Ｅ１５ｃｍ−２、チルト角０度でイオン注入する。
ステップＳｔ１６でｍｓｅｃアニールを行なうサンプルと、行なわないサンプルに分ける。Ｆ注入の有無と併せ、４種類のサンプルが作成される。ｍｓｅｃアニールは、米国カリフォルニア州のウルトラテック社製レーザアニール装置ＬＳＡ１００を用いて行った。ステップＳｔ１７で、１３００℃、１ｍｓｅｃのレーザアニールＬＳＡによるｍｓｅｃアニールを行なう。ｍｓｅｃアニールに続いて、ステップＳｔ１８でハロゲンランプを用い、１０００℃、０秒間のスパイクアニールＳＡを行なう。このようにして、４種類のサンプル、即ちＦ注入もｍｓｅｃアニールも行わなかったサンプルＳ１０，Ｆ注入は行わずｍｓｅｃアニールは行なったサンプルＳ１１，Ｆ注入は行ったがｍｓｅｃアニールは行なわなかったサンプルＳ１２，Ｆ注入、ｍｓｅｃアニール共に行なったサンプルＳ１３を得た。
これら４種類のサンプルについて、それぞれ深さ方向のＢ濃度プロファイルを２次イオン質量分析（ＳＩＭＳ）により測定した。
図２Ａは測定結果を示すグラフである。横軸は基板表面からの深さを単位ｎｍで示し、縦軸はホウ素（Ｂ）濃度を単位ｃｍ−３で示す。Ｆ注入もｍｓｅｃアニールも行わなかったサンプルＳ１０を基準として説明する。サンプルＳ１０のＢ濃度は表面から深さ５ｎｍ程度まで急激に低下する。この領域のＢは、電気的に不活性であるので、不活性領域ＮＡと呼ぶ。Ｂがクラスタ状態になっていると言われている。不活性領域ＮＡからキンクＫで折れ曲がり、深さほぼ５〜１５ｎｍの領域で穏やかに減少するプラトＰＬを示し、その後深さに伴う減少速度を速めた傾斜部ＳＬを示している。
ｍｓｅｃアニールを追加したサンプルＳ１１のＢ濃度は、プラトＰＬのＢ濃度が若干上昇し、その後の傾斜部ＳＬの濃度も上昇している。Ｂ濃度１Ｅ１８ｃｍ−２程度が接合面を形成するとすると、接合深さが深くなると言える。
Ｆ注入を追加したサンプルＳ１２のＢ濃度は、プラトＰＬ前半で濃度がさらに上昇しているが、その後減少を速め、２段構成の傾斜部を示している。傾斜部ＳＬは著しく表面に近づいている。接合深さは浅くなると言える。Ｓ１２のＢ濃度プロファイルは、Ｓ１０，Ｓ１１のＢ濃度プロファイルと大きく異なっている。
Ｆ注入を行うと共に、ｍｓｅｃアニールも行なったサンプルＳ１３のＢ濃度は、プラトＰＬの濃度がさらに上昇し、高い濃度を長く維持し、その後急激に１段構成の傾斜部ＳＬに移行し、深さ約２２ｎｍ以上ではサンプルＳ１２のプロファイルとほぼ一致している。プラトのＢ濃度が増加し、長くなるので抵抗が低くなり、傾斜部は表面に近づくので接合深さは浅くなると言える。
不活性領域ＮＡのＢは導電性に寄与しないと考えられるので、Ｂドープ領域の抵抗は主としてプラトＰＬの濃度と深さ範囲によると考えられる。プラトのＢ濃度は典型的にはキンクＫの濃度で表される。Ｂイオン注入のドーズ量を増加しても不活性領域ＮＡのＢを増加させるのみで、キンクのＢ濃度は増加しない。
図２Ｂは、図２Ａのグラフの特徴を抽出した表である。Ｂ濃度プロファイルの特徴を、濃度１Ｅ１８ｃｍ−３とした接合深さ、濃度が１Ｅ１９ｃｍ−３から１Ｅ１８ｃｍ−３に１桁減少する深さの差分で測定した不純物分布の急峻性（値が小さいほど急峻）、深さ１０ｎｍのＢ濃度、キンクにおけるＢ濃度、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さを示す。Ｂドープ領域の抵抗を支配するのは、キンクにおけるＢ濃度とプラトの深さ範囲である。しかし、プラトの深さ範囲は境界が決めにくい。そこでプラトの深さ範囲の代わりに、客観的に求めやすい、不活性領域ＮＡを含んだＢ濃度が１Ｅ２０ｃｍ−３以上の領域の深さを示した。
基準サンプルＳ１０のキンクでのＢ濃度は１．０Ｅ２０ｃｍ−３であり、Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さは７．３ｎｍである。ｍｓｅｃアニールのみを追加したサンプルＳ１１では、キンクのＢ濃度は１．２Ｅ２０ｃｍ−３，Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さは９．１ｎｍとなった。プロファイルが似ており、不活性領域ＮＡ外のＢ濃度が増加しているので、Ｂドープ領域の抵抗は減少するであろう。但し、接合深さは深くなっている。
Ｆ注入のみを追加したサンプルＳ１２では、キンクでのＢ濃度は１．５Ｅ２０ｃｍ−３とかなり上昇しているが、Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さ１１．８ｎｍは、傾斜部であり、プラト内でＢ濃度が１Ｅ２０ｃｍ−３に減少してしまうサンプルＳ１０，Ｓ１１と単純な比較はできない。接合深さが明らかに浅くなっている。
Ｆ注入とｍｓｅｃアニールを併せて追加したサンプルＳ１３では、接合深さはサンプルＳ１２と同等に浅く，不純物分布が飛びぬけて急峻となっている。抵抗を支配するキンクでのＢ濃度は２．４Ｅ２０ｃｍ−３と従来見られない高い値を示し、プラトの深さ範囲も増大している。Ｂ濃度が１Ｅ２０ｃｍ−３以上の深さは１５．０ｎｍと大きく増加している。この深さは、他のサンプルの傾斜部に入る深さであり、抵抗が飛びぬけて低くなることが期待される。サンプルＳ１３の作成方法によれば、従来見られなかった、キンクでのＢ濃度２．０Ｅ２０ｃｍ−３以上を実現することが可能となった。
図３は、上述の４種類のサンプルのシート抵抗の測定結果を示す棒グラフである。Ｆドープも、ｍｓｅｃアニールも行なわない基準サンプルＳ１０のシート抵抗に対し、Ｆドープのみを追加したサンプルＳ１２のシート抵抗は増加している。プラトの深さ範囲が短いことが影響していると考えられる。ｍｓｅｃアニールのみを追加したサンプルＳ１１のシート抵抗は、基準サンプルＳ１０のシート抵抗の約２／３に低下している。Ｆドープとｍｓｅｃアニールの両方を追加したサンプルＳ１３のシート抵抗は、基準サンプルＳ１０のシート抵抗の約１／２まで減少している。プラトのＢ濃度が高く、プラトの深さ範囲が長いことが有効に機能しているのであろう。キンクでのＢ濃度が、従来にない２．０Ｅ２０ｃｍ−３以上であることが象徴的な意味を有するとも考えられる。
図４は、第２の実験のフローチャートを示す。ステップＳｔ２１〜Ｓｔ２９は、図１のステップＳｔ１１〜Ｓｔ１９に対応し、異なるのはステップＳｔ２４で注入するのがＦの代わりに、窒素（Ｎ）である点である。従って、ステップＳｔ２３は、Ｎ注入を行うサンプルと、行なわないサンプルを分けている。Ｎ注入も、ｍｓｅｃアニールも行わないサンプルＳ２０は第１の実験のサンプルＳ１０と同じになる。ｍｓｅｃアニールを追加したサンプルＳ２１は、第１に実験のサンプルＳ１１と同じになる。Ｎ注入を追加したサンプルがＳ２２，Ｎ注入とｍｓｅｃアニールを追加したサンプルがＳ２３である。
第１の実験同様、４種類のサンプルＳ２０，Ｓ２１，Ｓ２２，Ｓ２３について、それぞれ深さ方向のＢ濃度プロファイルをＳＩＭＳにより測定した。
図５Ａは測定結果を示すグラフである。横軸は基板表面からの深さを単位ｎｍで示し、縦軸はホウ素（Ｂ）濃度を単位ｃｍ−３で示す。Ｎ注入もｍｓｅｃアニールも行わなかったサンプルＳ２０、ｍｓｅｃアニールのみを追加したサンプルＳ２１のＢ濃度は、第１の実験のＳ１０，Ｓ１１と同じプロファイルである。サンプルＳ２０のＢ濃度は、表面から深さ５ｎｍ程度まで急激に低下する不活性領域ＮＡ、不活性領域ＮＡからプラトＰＬへの遷移を示すキンクＫ、深さほぼ５〜１５ｎｍ程度の領域でＢ濃度が穏やかに減少するプラトＰＬ，プラトより深い領域でＢ濃度の傾斜が増大した傾斜部ＳＬを示している。
ｍｓｅｃアニールを追加したサンプルＳ２１のＢ濃度は、プラトＰＬのＢ濃度が若干上昇し、その後の傾斜部ＳＬの濃度も上昇している。接合深さが深くなると言える。
Ｎ注入を追加したサンプルＳ２２のＢ濃度は、プラト前半の濃度がさらに上昇し、その後減少を速め、傾斜部が著しく表面に近づいたプロファイルを示している。接合深さが浅くなると言える。
Ｎ注入を行うと共に、ｍｓｅｃアニールも行なったサンプルＳ２３のＢ濃度は、サンプルＳ２２のＢ濃度プロファイルと似たプロファイルであるが、プラトの濃度がさらに上昇し、高い濃度をある程度長く維持し、より傾斜の強い傾斜部ＳＬを形成する。深さ約２２ｎｍより深い領域ではサンプルＳ２２のプロファイルよりＢ濃度が低くなっている。１Ｅ１８ｃｍ−３の深さを接合面とすれば、接合深さはさらに浅くなる。プラトのＢ濃度が増加し、ある程度長く維持するので抵抗は低くなるであろう。
図５Ｂは、図５Ａのグラフの特徴を抽出した表である。図２Ｂ同様、Ｂ濃度プロファイルの特徴を、濃度１Ｅ１８ｃｍ−３とした接合深さ、濃度が１Ｅ１９ｃｍ−３から１Ｅ１８ｃｍ−３に１桁減少する深さの差分で測定した不純物分布の急峻性、深さ１０ｎｍのＢ濃度、キンクにおけるＢ濃度、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さを示す。
基準サンプルＳ２０、ｍｓｅｃアニールのみを追加したサンプルＳ２１の各特徴値は、図２ＢのサンプルＳ１０、Ｓ１１の特徴値と同じである。
ｍｓｅｃアニールのみ追加したサンプルＳ２１では、深さ１０ｎｍにおけるＢ濃度、キンクにおけるＢ濃度、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さは増加している。従って、接合深さは深くなっている。
Ｎ注入のみを追加したサンプルＳ２２では、不純物分布の急峻性６．７ｎｍ／ｄｅｃａｙは明らかに強くなっており、深さ１０ｎｍのＢ濃度１．２Ｅ２０ｃｍ−３、キンクにおけるＢ濃度１．５Ｅ２０ｃｍ−３、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さ１１．５ｎｍは明らかに増加している。接合深さは２５．６ｎｍと明らかに浅くなっている。
Ｎ注入とｍｓｅｃアニールを併せて追加したサンプルＳ２３では、接合深さはサンプルＳ２２よりさらに浅く２５．０ｎｍとなり，不純物分布の急峻性は５．４ｎｍ／ｄｅｃａｙはサンプルＳ２２よりさらに急峻となっている。深さ１０ｎｍにおけるＢ濃度１．７Ｅ２０ｃｍ−３、キンクにおけるＢ濃度２．０Ｅ２０ｃｍ−３、Ｂ濃度が１Ｅ２０ｃｍ−３以上の領域の深さ１３．７ｎｍは、明らかな増大を示している。Ｆ注入とｍｓｅｃアニールとを追加したサンプルＳ１３のキンクにおけるＢ濃度２．４Ｅ２０ｃｍ−３よりは低いが、やはり従来には見られない高いキンクにおけるＢ濃度２．０Ｅ２０ｃｍ−３以上を実現している。抵抗が低くなることが期待される。
第１の実験、第２の実験の結果から、背景としてＳｂをイオン注入したｎ型領域にホウ素（Ｂ）をイオン注入してｐ型領域を形成する場合、さらにＦまたはＮをイオン注入し、ｍｓｅｃアニールの後スパイクアニールを行うと、浅く抵抗率の低いｐ型領域を形成できるであろうことが判った。Ｂ，ｍｓｅｃアニール、スパイクアニールと組み合わせるイオン注入種として、ＦとＮとが優れた結果を生じることが判明した。低抵抗の観点からは、ＮよりＦが優れている可能性がある。浅い接合、ボックスライクなＢ濃度プロファイルの観点からは、ＦよりＮが優れている可能性がある。
なお、ＢとＦをそれぞれ別にイオン注入する代わりに、ＢＦ２等ＢとＦとを含む分子イオンを注入しても同様の結果が期待できよう。注入イオン種にＢＦ２を用いる場合には、例えば、加速エネルギを２．５ｋｅＶ以下、ドーズ量は同一とする。ＢとＮとをそれぞれイオン注入する代わりに、ＢとＮとを含む化合物のイオンを注入して同様の結果が得られる可能性もある。Ｓｂの代わりに他のｎ型元素、例えばＡｓやＰ、を深くイオン注入した場合も同様の結果が期待できよう。さらには、Ｂは異常拡散して接合深さを深くし易い元素であり、背景の如何にかかわらず、Ｂを浅く高濃度にイオン注入する場合、併せてＦ，Ｎの少なくとも一方をイオン注入し、ｍｓｅｃアニールに続いてスパイクアニールすることで、浅く抵抗の低いｐ型領域を作成できるであろうと考えられる。
図６Ａ〜６Ｍは、第１の実験結果に基づく第１の実施例によるＣＭＯＳトランジスタの製造方法を工程を追って示す断面図である。
図６Ａに示すように、シリコン基板１に活性領域３、４を画定する素子分離領域２を形成する。例えば、シリコン基板上に酸化膜、窒化膜を積層し、レジストパターンを用いてパターニングし、窒化シリコンパターンをマスクとして、シリコン基板をエッチングして素子分離用のシャロートレンチ（溝）を形成する。必要に応じてトレンチ表面に酸化膜、窒化膜のライナを形成し、高密度プラズマ（ＨＤＰ）化学気相堆積（ＣＶＤ）による酸化膜でトレンチ内を埋め、不要の絶縁膜を化学機械研磨（ＣＭＰ）で除去する。このようにして、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２を形成する。活性領域３にｐ型不純物を注入してｐウェル（ｎチャネル領域）３ａを形成し、活性領域４にｎ型不純物を注入してｎウェル（ｐチャネル領域）４ａを形成する。活性領域３，４表面を熱酸化し、必要に応じて窒素を導入してゲート絶縁膜５を形成する。ゲート絶縁膜５上に多結晶シリコン膜をＣＶＤで堆積し、レジストマスクを用いたエッチングでゲート電極６をパターニングする。
図６Ｂに示すように、レジストマスク７でｐチャネル用活性領域４を覆う。レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｐ型不純物であるインジウム（Ｉｎ）を、チルト角０°〜４５°の対称的な４方向から、加速エネルギ３０ｋｅＶ〜１００ｋｅＶ、ドーズ量５Ｅ１２ｃｍ−２〜２Ｅ１３ｃｍ−２でイオン注入し、ｐ型ポケット領域１１を形成する。チルト角をいう時は、上記同様に対称的な４方向からイオン注入するものとする。ドーズ量は４倍になる。
図６Ｃに示すように、続いて、エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、ここでは砒素（Ａｓ）をイオン注入し、エクステンション領域１３を形成する。Ａｓのイオン注入の条件としては、加速エネルギを１ｋｅＶ〜５ｋｅＶ（０．５ｋｅＶ〜１０ｋｅＶでもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。
図６Ｄに示すように、レジストマスク７を灰化処理等により除去した後、スパイクアニールを行う。アニール条件としては、９００℃〜１０５０℃でほぼ０秒のＲＴＡとし、窒素等の不活性雰囲気中で行う。なお、このアニール処理では、特にポケット領域１１の形成のためにイオン注入したＩｎの電気的活性を向上させることを考慮しており、以降の熱処理及び熱工程の調整により省略することが可能である。
図６Ｅに示すように、ｎチャネル用活性領域３を覆い、ｐチャネル用活性領域４を開口するレジストマスク８を形成する。ポケット領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、ここではアンチモン（Ｓｂ）をイオン注入し、ポケット領域１４を形成する。Ｓｂのイオン注入の条件としては、加速エネルギを３０ｋｅＶ〜１００ｋｅＶ、ドーズ量を５×１０１２／ｃｍ２〜２×１０１３／ｃｍ２とし、チルト角を０°〜４５°とする。
図６Ｆに示すように、ｐチャネル用活性領域４にフッ素（Ｆ）をイオン注入する。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にＦを注入し、後述するエクステンション領域１６とほぼ重なるようにＦ拡散領域１５を形成する。この注入の条件としては、加速エネルギを１ｋｅＶ〜１０ｋｅＶ、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°とする。
図６Ｇに示すように、ｐ型エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側に、ｐ型不純物、ホウ素（Ｂ）をイオン注入し、エクステンション領域１６を形成する。Ｂのイオン注入の条件としては、加速エネルギを０．５ｋｅＶ以下（１ｋｅＶ以下でもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。
図６Ｈに示すように、Ｎ２雰囲気中でミリ秒（ｍｓｅｃ）アニールを施す。ミリ秒アニールは、加熱温度１１００℃以上１４００℃以下、加熱時間０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下で行う。加熱時間は、特に０．１ｍｓｅｃ以上、１０ｍｓｅｃ以下とすることが好ましい。本例では、加熱温度１３００℃、加熱時間１ｍｓｅｃとした。ミリ秒アニール処理はウルトラテック社製ＬＳＡ１００又は大日本スクリーン製造（株）社製ＬＡ−３０００−Ｆを用いて行った。
ミリ秒アニール処理によって、不純物をほとんど拡散させずに、急速ランプ加熱（ＲＴＡ）では得られなかった高い活性化率で不純物を活性化し、イオン注入時に生じた結晶のダメージも回復できると考えられる。
図６Ｉに示すように、ＣＶＤ法等により全面にシリコン酸化膜を堆積し、このシリコン酸化膜の全面を異方性エッチング（エッチバック）することによりシリコン酸化膜を各ゲート電極６の側面にのみ残し、サイドウォール９を形成する。
図６Ｊに示すように、レジストマスクを用いて素子活性領域３，４に、それぞれ深いソース／ドレイン領域（ディープＳ／Ｄ領域）を形成する。具体的には、ｎチャネル用活性領域３のみを開口するレジストマスクを形成し、ｎチャネル用活性領域３に、ゲート電極６及びサイドウォール９をマスクとして、ゲート電極６の両側にｎ型不純物、リン（Ｐ）をイオン注入し、ディープＳ／Ｄ領域１７を形成する。Ｐのイオン注入条件としては、加速エネルギを５ｋｅＶ〜２０ｋｅＶ（１ｋｅＶ〜２０ｋｅＶでもよい）、ドーズ量を２×１０１５／ｃｍ２〜１×１０１６ｃｍ２（２×１０１５／ｃｍ２〜２×１０１６ｃｍ２でもよい）とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。次に、ｐチャネル用活性領域４のみを開口するレジストマスクを形成し、レジストマスクから露出するｐチャネル用活性領域４に、各ゲート電極６及びサイドウォール９をマスクとして、ゲート電極６の両側にｐ型不純物、Ｂをイオン注入し、ディープＳ／Ｄ領域１８を形成する。Ｂのイオン注入の条件としては、加速エネルギを２ｋｅＶ〜５ｋｅＶ、ドーズ量を２×１０１５／ｃｍ２〜１×１０１６ｃｍ２とし、チルト角を０°〜１０°とする。その後、レジストマスクは除去する。
図６Ｋに示すように、１０００℃〜１０５０℃でほぼ０秒（９００℃〜１１００℃、１０秒以下でもよい）のスパイクアニール（ＲＴＡ）処理を施し、各不純物を活性化させる。これにより、ｎチャネル用活性領域３には、ポケット領域１１、Ｎ拡散領域１２、エクステンション領域１３、及びディープＳ／Ｄ領域１７からなるｎ型不純物拡散層２１が、ｐチャネル用活性領域４には、ポケット領域１４、Ｎ拡散領域１５、エクステンション領域１６、及びディープＳ／Ｄ領域１８からなるｐ型不純物拡散層２２が、それぞれ形成される。
その後、層間絶縁膜やコンタクト孔、各種配線層等の形成工程を経て、ＣＭＯＳ半導体装置を完成させる。配線形成工程などに関しては、種々の公知技術を用いることができる。
第１の実験同様、本実施例に従ったｐチャネルＭＯＳトランジスタと種々の比較用ｐチャネルＭＯＳトランジスタを作成し、それらのトランジスタ特性を測定した。ミリ秒アニール装置としては、ウルトラテック社のＬＳＡ１００を用いた。閾値を確保できる最小ゲート長とその時の最大ドレイン電流を測定した。
図７は、測定したトランジスタ特性を示すグラフである。第１の実験同様、Ｆ注入もミリ秒アニールも行わなかったサンプルをＳ１０，ミリ秒アニールのみを追加したサンプルをＳ１１，Ｆ注入のみを追加したサンプルをＳ１２，Ｆ注入とミリ秒アニールとを追加したサンプル（本例）をＳ１３と表記する。サンプルＳ１０，Ｓ１１，Ｓ１２の特性は１本の特性ｃ０上に載っていると考えられる。本例Ｓ１３の特性ｃ１は、特性ｃ０に較べ、明らかに大きな最大ドレイン電流を示している。エクステンション領域の抵抗が減少して大きなドレイン電流を許容するのであろう。なお、大日本スクリーン製造（株）製ＬＡ−３０００−Ｆを用いてミリ秒アニールを行ったサンプルでも、同様の結果を得た。
本実施例では、ｐチャネルトランジスタのソース／ドレイン領域形成に際して、ポケット領域形成のためのイオン注入、Ｆの注入、エクステンション領域形成のためのイオン注入の順で進行する場合を例示したが、その順番は変更してもよい。但し、順番によってはアモルファス化の効果によりポケット領域又はエクステンション領域についてイオン注入直後の濃度プロファイルが影響を受ける可能性がある。
Ｂドープ領域を有する半導体装置の製造において、Ｂをドープする領域に重ねてＦまたはＮをドープし、ミリ秒アニール、スパイクアニール（ＲＴＡ）を行うと、優れたトランジスタ特性が得られると考えられる。製品としては、Ｂドープのｐ型領域にＦまたはＮが含まれるであろう。Ｂの深さ方向の分布をＳＩＭＳで測定した時、プラトの始まるキンクの位置でＢ濃度が２×１０２０ｃｍ−３以上であれば、従来は実現できなかった値であり、上述の技術により初めて可能になったものであろう。
ｎチャネルトランジスタのポケット領域はｐ型領域で形成される。このｐ型ポケット領域をＢドープとし、ミリ秒アニール、ＲＴＡによるスパイクアニールを行うことができる。
図８Ａ−８Ｈは、第２の実施例によるＣＭＯＳ半導体装置の製造方法を工程順に示す概略断面図である。
図８Ａに示すように、図６Ａ同様の工程により、素子活性領域及びゲート電極を形成する。
図８Ｂに示すように、ｐチャネル用活性領域４を覆い、ｎチャネル用活性領域３を開口するレジストマスク７を形成する。ｎチャネル用活性領域３に、先ずポケット領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｐ型不純物、ホウ素（Ｂ）をイオン注入し、ポケット領域１１を形成する。Ｂのイオン注入の条件としては、加速エネルギを３ｋｅＶ〜１０ｋｅＶ、ドーズ量を５×１０１２／ｃｍ２〜２×１０１３／ｃｍ２とし、半導体基板１の法線方向から傾斜させて、対称的な４方向からイオン注入する。傾斜角（チルト角）は、法線方向を０°として、０°〜４５°とする。
図８Ｃに示すように、ｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にＦを注入する。Ｂをイオン注入したポケット領域１１とほぼ重なるようにＦ拡散領域１５を形成する。この注入の条件としては、加速エネルギを１ｋｅＶ〜１０ｋｅＶ、ドーズ量を１×１０１３／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜４５°とし、Ｂのイオン注入とほぼ同じチルト角とする。
図８Ｄに示すように、エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク７から露出するｎチャネル用活性領域３に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、砒素（Ａｓ）をイオン注入し、エクステンション領域１３を形成する。Ａｓのイオン注入の条件としては、加速エネルギを１ｋｅＶ〜５ｋｅＶ（０．５ｋｅＶ〜１０ｋｅＶでもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。
図８Ｅに示すように、Ｎ２雰囲気中でミリ秒アニール処理を行う。ミリ秒アニール処理は、加熱温度１１００℃以上１４００℃以下、加熱時間０．０１ｍｓｅｃ以上１００ｍｓｅｃ以下で行う。加熱時間は、特に０．１ｍｓｅｃ以上、１０ｍｓｅｃ以下とすることが好ましい。本例では、加熱温度１３００℃、加熱時間１ｍｓｅｃとした。ミリ秒アニール処理はウルトラテック社製ＬＳＡ１００又は大日本スクリーン製造（株）社製ＬＡ−３０００−Ｆを用いて行った。
ミリ秒アニール処理によって、不純物をほとんど拡散させずに、急速ランプ加熱法では得られなかった高い活性化率で不純物を活性化し、イオン注入時に生じた結晶のダメージも回復できると考えられる。
図８Ｅに示すように、ｎチャネル用活性領域３を覆い、ｐチャネル用活性領域４を開口するレジストマスク８を形成する。ポケット領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にｎ型不純物、ここではアンチモン（Ｓｂ）をイオン注入し、ポケット領域１４を形成する。Ｓｂのイオン注入の条件としては、加速エネルギを３０ｋｅＶ〜１００ｋｅＶ、ドーズ量を５×１０１２／ｃｍ２〜２×１０１３／ｃｍ２とし、チルト角を０°〜４５°とする。
図８Ｆに示すように、続いて、エクステンション領域を形成するためのイオン注入を行う。具体的には、レジストマスク８から露出するｐチャネル用活性領域４に、ゲート電極６をマスクとして、ゲート電極６の両側にｐ型不純物、ここではホウ素（Ｂ）をイオン注入し、エクステンション領域１６を形成する。Ｂのイオン注入の条件としては、加速エネルギを０．５ｋｅＶ以下（１ｋｅＶ以下でもよい）、ドーズ量を１×１０１４／ｃｍ２〜２×１０１５／ｃｍ２とし、チルト角を０°〜１０°（０°〜３０°でもよい）とする。その後、レジストマスクは除去する。
図８Ｇに示すように、活性領域３，４にＲＴＡによるアニール処理を行う。アニール条件としては、加熱温度９００℃〜１０５０℃で加熱時間ほぼ０秒とし、窒素雰囲気中で行う。以後、第１の実施例同様、図６Ｉ以下のサイドウォール形成、ディープＳ／Ｄ形成用イオン注入、ＲＴＡによる活性化アニール、配線形成等の工程を行う。
実施例１同様、本実施例に従ったサンプルのｎチャネルトランジスタ、比較のためのサンプルを作成した。ミリ秒アニール処理は、大日本スクリーン製造（株）製ＬＡ−３０００−Ｆを用いて行った。これらサンプルのトランジスタ特性を測定した。
図９は、測定したトランジスタ特性を示すグラフである。横軸が最小ゲート長を示し、縦軸が最大ドレイン電流を示す。サンプルＳ３３は、本例に従いＢドープのポケット領域に重ねてＦをイオン注入し、ミリ秒アニールし、その後ＲＴＡアニールしたｎチャネルトランジスタである。Ｓ３０は、Ｆ注入も、ミリ秒アニールも行わなかった基準工程のサンプルである。Ｓ３１はミリ秒アニールのみを追加したサンプル、Ｓ３２はＦ注入のみを追加したサンプルである。
サンプルＳ３０，３１，３２の測定値は１つの特性ｃ２に載っていると考えられる。本例のサンプルＳ３３の測定値は、明らかに特性ｃ２より高いドレイン電流を示している。
比較サンプルＳ３０，Ｓ３１，Ｓ３２では、ポケット領域を形成しても閾値を維持できなくなるゲート長でも、Ｂドープ領域に重ねてＦをドープし、ミリ秒アニールをＲＴＡ前に追加した本例サンプルＳ３３では、閾値が維持され、より短いゲート長を実現できたと考えられる。
以上実施例に従って、本発明を説明したが、本発明はこれらに制限されるものではない。例えば、特開２００４−２３５６０３の実施の態様の欄に記載された種々の構成を併せて採用することもできる。ｎ型不純物、ｐ型不純物として例示のもの以外を用いることもできる。その他、種々の変更、置換、改良、組合わせ等が可能なことは、当業者に自明であろう。
図１は、第１の実験の手順を示すフローチャートである。 図２Ａ，２Ｂは、第１の実験のＳＩＭＳ測定結果によるＢ濃度プロファイルを示すグラフおよび表である。 図３は、第１の実験のＢドープ領域のシート抵抗を示すグラフである。 図４は、第２の実験の手順を示すフローチャートである。 図５Ａ，５Ｂは、第２の実験のＳＩＭＳ測定結果によるＢ濃度プロファイルを示すグラフおよび表である。 ／ ／ 図６Ａ−６Ｋは、第１の実施例によるＣＭＯＳ半導体装置の製造方法の工程を示す、概略断面図である。 図７は、第１の実施例によって作成したサンプル及び比較サンプルのトランジスタ特性を示すグラフである。 ／ 図８Ａ−８Ｇは、第２の実施例によるＣＭＯＳ半導体装置の製造方法の工程を示す、概略断面図である。 図９は、第２の実施例によって作成したサンプル及び比較サンプルのトランジスタ特性を示すグラフである。
符号の説明
１ Ｓｉ基板
２ ＳＴＩ
３、４ 活性領域
５ ゲート絶縁膜
６ ゲート電極
７，８ レジストマスク
９ サイドウォール
１１ ｐ型ポケット領域
１３ ｎ型エクステンション領域
１４ ｎ型ポケット領域
１５ Ｆドープ領域
１６ ｐ型エクステンション領域
１７ ｎ型ディープＳ／Ｄ領域
１８ ｐ型ディープＳ／Ｄ領域
Ｓ サンプル
Ｓｔ ステップ

Claims (10)

  1. （ａ）半導体基板にボロン（Ｂ）をイオン注入する工程と、
    （ｂ）前記半導体基板にフッ素（Ｆ）または窒素（Ｎ）をイオン注入する工程と、
    （ｃ）前記工程（ａ）、（ｂ）を行った後、前記半導体基板のイオン注入を行った領域に加熱時間が１００ｍｓｅｃ以下である第１のアニールを行う工程と、
    （ｄ）前記工程（ｃ）の後、前記半導体基板のイオン注入を行った領域に第２のアニールを行う工程と、
    を含む半導体装置の製造方法。
  2. （ｅ）前記工程（ａ）、（ｂ）の前に、前記半導体基板表面に絶縁ゲート構造を形成する工程、
    をさらに含む請求項１記載の半導体装置の製造方法。
  3. 前記半導体基板がｎ型活性領域を有し、前記工程（ｅ）が前記ｎ型活性領域上に前記絶縁ゲート構造を形成し、前記工程（ａ）が、前記絶縁ゲート構造両側の前記ｎ型活性領域にｐチャネルトランジスタのソース／ドレインのエクステンション領域を形成する請求項２記載の半導体装置の製造方法。
  4. （ｆ）前記工程（ｅ）の後、前記ｎ型活性領域中に前記エクステンション領域より深くｎ型ポケット領域のイオン注入を行う工程、
    をさらに含む請求項３記載の半導体装置の製造方法。
  5. 前記半導体基板がｐ型活性領域を有し、前記工程（ｅ）が前記ｐ型活性領域上に前記絶縁ゲート構造を形成し、前記工程（ａ）が、前記絶縁ゲート構造両側の前記ｐ型活性領域にｎチャネルトランジスタのｐ型ポケット領域を形成する請求項２記載の半導体装置の製造方法。
  6. 前記工程（ａ）と（ｂ）とが、ＢＦまたはＢＦ２をイオン注入することで同時に行われる請求項１〜５のいずれか１項記載の半導体装置の製造方法。
  7. 半導体基板と、
    前記半導体基板中に形成されたｐ型領域であって、ボロン（Ｂ）とフッ素（Ｆ）または窒素（Ｎ）とを含み、Ｂ濃度が半導体基板表面から深さと共に急速に減少し、キンクを形成してなだらかな減少に転じるキンクの深さでのＢ濃度が２×１０２０ｃｍ−３以上であるｐ型領域と、
    を有する半導体装置。
  8. 前記半導体基板がｎ型活性領域を有し、
    前記ｎ型活性領域表面上に形成された絶縁ゲート電極、
    をさらに有し、前記ｐ型領域が前記絶縁ゲート電極両側に形成されたソース／ドレインのエクステンション領域である請求項７記載の半導体装置。
  9. 前記エクステンション領域を包むように形成されたｎ型ポケット領域、
    をさらに含む請求項８記載の半導体装置。
  10. （ａ）半導体基板に不純物をイオン注入する工程と、
    （ｂ）前記工程（ａ）を行った後、前記半導体基板のイオン注入を行った領域に加熱時間が１００ｍｓｅｃ以下である第１のアニールを行う工程と、
    （ｃ）前記工程（ｂ）の後、他のイオン注入を行う前に、前記半導体基板のイオン注入を行った領域に前記第１のアニールの加熱時間より長い加熱時間の第２のアニールを行う工程と、
    を含む半導体装置の製造方法。
JP2006094702A 2006-03-30 2006-03-30 半導体装置の製造方法 Expired - Fee Related JP5283827B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006094702A JP5283827B2 (ja) 2006-03-30 2006-03-30 半導体装置の製造方法
US11/607,927 US7645665B2 (en) 2006-03-30 2006-12-04 Semiconductor device having shallow b-doped region and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006094702A JP5283827B2 (ja) 2006-03-30 2006-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007273550A true JP2007273550A (ja) 2007-10-18
JP5283827B2 JP5283827B2 (ja) 2013-09-04

Family

ID=38559705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006094702A Expired - Fee Related JP5283827B2 (ja) 2006-03-30 2006-03-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7645665B2 (ja)
JP (1) JP5283827B2 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783283B1 (ko) * 2006-12-05 2007-12-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
DE102007020260B4 (de) * 2007-04-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verbessern der Transistoreigenschaften von Feldeffekttransistoren durch eine späte tiefe Implantation in Verbindung mit einem diffusionsfreien Ausheizprozess
US7906405B2 (en) * 2007-12-24 2011-03-15 Texas Instruments Incorporated Polysilicon structures resistant to laser anneal lightpipe waveguide effects
JP2009182076A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置及びその製造方法
US8278197B2 (en) * 2008-05-30 2012-10-02 International Business Machines Corporation Method to tailor location of peak electric field directly underneath an extension spacer for enhanced programmability of a prompt-shift device
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
EP2360717B1 (en) * 2009-12-09 2012-03-28 ABB Technology AG Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
CN102194748B (zh) * 2010-03-15 2014-04-16 北京大学 半导体器件及其制造方法
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5527080B2 (ja) * 2010-07-22 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8884341B2 (en) * 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329864A (ja) * 2001-03-02 2002-11-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2003528462A (ja) * 2000-03-17 2003-09-24 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法
JP2003309079A (ja) * 2002-04-16 2003-10-31 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004228528A (ja) * 2003-01-27 2004-08-12 Nec Electronics Corp 半導体装置の製造方法
JP2004289125A (ja) * 2003-03-04 2004-10-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005524988A (ja) * 2002-05-09 2005-08-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
JP2006073728A (ja) * 2004-09-01 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
JP2006279013A (ja) * 2005-03-03 2006-10-12 Nec Electronics Corp 電界効果型トランジスタの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818499B2 (ja) * 2000-09-01 2011-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4236992B2 (ja) 2002-06-24 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
WO2004068588A1 (ja) * 2003-01-31 2004-08-12 Fujitsu Limited 半導体装置及びその製造方法
JP4733912B2 (ja) * 2003-04-03 2011-07-27 株式会社東芝 半導体装置の製造方法
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005136382A (ja) 2003-10-09 2005-05-26 Toshiba Corp 半導体装置の製造方法
JP2005142344A (ja) 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
JP4594664B2 (ja) * 2004-07-07 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006086467A (ja) * 2004-09-17 2006-03-30 Toshiba Corp 半導体装置及びその製造方法
US20070072382A1 (en) * 2005-09-28 2007-03-29 Fujitsu Limited Method of manufacturing semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528462A (ja) * 2000-03-17 2003-09-24 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法
JP2002329864A (ja) * 2001-03-02 2002-11-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2003309079A (ja) * 2002-04-16 2003-10-31 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2005524988A (ja) * 2002-05-09 2005-08-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP2004228528A (ja) * 2003-01-27 2004-08-12 Nec Electronics Corp 半導体装置の製造方法
JP2004289125A (ja) * 2003-03-04 2004-10-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
JP2006073728A (ja) * 2004-09-01 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
JP2006279013A (ja) * 2005-03-03 2006-10-12 Nec Electronics Corp 電界効果型トランジスタの製造方法

Also Published As

Publication number Publication date
US7645665B2 (en) 2010-01-12
JP5283827B2 (ja) 2013-09-04
US20070232039A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP5283827B2 (ja) 半導体装置の製造方法
US7682892B2 (en) MOS device and process having low resistance silicide interface using additional source/drain implant
JP2002329864A (ja) 半導体装置及びその製造方法
JP2009272423A (ja) 半導体装置及びその製造方法
US6972222B2 (en) Temporary self-aligned stop layer is applied on silicon sidewall
JP2006059843A (ja) 半導体装置とその製造方法
JP2010021525A (ja) 半導体装置の製造方法
JP5401803B2 (ja) 半導体装置の製造方法
JP5303881B2 (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
US20080286929A1 (en) Method for manufacturing semiconductor device
KR100540490B1 (ko) 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법
JP2006245338A (ja) 電界効果型トランジスタの製造方法
JPWO2004114413A1 (ja) 半導体装置及びその製造方法
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
KR100873240B1 (ko) 반도체 장치 및 그 제조 방법
JP4795759B2 (ja) 電界効果型トランジスタの製造方法
JP5338042B2 (ja) 電界効果トランジスタの製造方法
KR100549573B1 (ko) 모스형 트랜지스터의 제조방법
KR100503743B1 (ko) 반도체 소자 제조 방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR101051954B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100720405B1 (ko) 반도체 소자의 제조방법
KR100740780B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100824661B1 (ko) 반도체 소자의 제조방법
KR100477832B1 (ko) 데카보렌을 이용한 플러그 이온주입을 포함하는 피모스트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R150 Certificate of patent or registration of utility model

Ref document number: 5283827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees