JP2003528462A - レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法 - Google Patents

レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法

Info

Publication number
JP2003528462A
JP2003528462A JP2001569868A JP2001569868A JP2003528462A JP 2003528462 A JP2003528462 A JP 2003528462A JP 2001569868 A JP2001569868 A JP 2001569868A JP 2001569868 A JP2001569868 A JP 2001569868A JP 2003528462 A JP2003528462 A JP 2003528462A
Authority
JP
Japan
Prior art keywords
wafer
laser
range
irradiated
laser energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001569868A
Other languages
English (en)
Other versions
JP4942128B2 (ja
Inventor
フェルチ，スーザン・ビー
タルウォー，ソミット
ダウニー，ダニエル・エフ
ジェラトス，キャロル・エム
Original Assignee
バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
ウルトラテック・ステッパー・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド, ウルトラテック・ステッパー・インコーポレイテッド filed Critical バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Publication of JP2003528462A publication Critical patent/JP2003528462A/ja
Application granted granted Critical
Publication of JP4942128B2 publication Critical patent/JP4942128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【解決手段】ドーパント材を含む半導体ウエハを熱処理する方法が提供される。ウエハは，ウエハを融解することなく，ドーパント材を活性化するために十分なレーザーエネルギーで照射される。さらに，ウエハの熱アニーリングが結晶の損傷を修復するために，比較的低い温度で実行される。ドーパントの活性化は，測定可能な拡散なく達成される。低温の急速熱アニールは結晶の損傷を修復し，その結果デバイスは良好な移動性をもち，漏れ電流が低い。

Description

【発明の詳細な説明】
【０００１】 関連出願 本出願は，2000年3月17日に出願された米国仮出願第60/190,233号に基づくも
のであり，この仮出願は参考文献として組み込まれる。
【０００２】 発明の分野 本発明は，ドーパント材を含む半導体ウエハを熱処理する方法に関し，特に準
融解アニーリングおよび低温急速熱アニーリングの使用により半導体ウエハにお
いて極めて浅い接合を達成する方法に関する。
【０００３】 発明の背景 イオン注入は伝導率を変化させるドーパント材を半導体ウエハ内に導入するた
めの標準的な技術である。在来のイオン注入装置において，所望のドーパント材
がイオンソース内でイオン化され，該イオンは予め定められたエネルギーのイオ
ンビームを形成するために加速され，そして該イオンビームはウエハの表面に向
けられる。付勢されたビーム内のイオンは半導体材料のバルク内に侵入し，半導
体材料の結晶格子内に埋め込まれる。イオン注入に続き，半導体ウエハは，ドー
パント材を活性化し，イオン注入により生じた結晶の損傷を修復するためにアニ
ールされる。アニーリングは，所定の時間および温度プロトコルにしたがって，
半導体ウエハを熱処理することに関するものである。
【０００４】 半導体業界では，デバイスをより小さく，より高速にする傾向にある。特に，
半導体デバイスにおいて，特徴的なものの横方向の寸法および深さの両方が減少
してきている。半導体デバイスについて，1,000オングストローム以下の接合深
さが要求され，いずれ200オングストローム程度かそれ以下の接合深さが要求さ
れよう。
【０００５】 ドーパント材の注入深さは，半導体ウエハに注入されるイオンのエネルギーに
より決定される。浅い接合は低注入エネルギーで得られる。しかし，注入された
ドーパント材を活性化するために使用されるアニーリング処理により，ドーパン
ト材が，半導体ウエハの注入領域から拡散する。この拡散により，接合深さはア
ニーリングにより増加する。アニーリングにより生じる接合深さの増加の影響を
緩和するために，注入エネルギーは減少し，その結果所望の接合深さがアニーリ
ング後に得られる。このアプローチは，極めて薄い接合の場合以外は満足する結
果をもたらす。アニーリングの間に生じるドーパント材の拡散のために，注入エ
ネルギーを減少させることにより得られる接合深さが限界に達している。
【０００６】 ドーパント材の活性化を達成する一方で，ドーパント材の拡散を制限するアニ
ーリング処理を開発するためにいろいろな研究がなされている。急速熱アニーリ
ングまたはスパイクアニーリングが典型的に，最小の熱拡散が望ましいときに，
利用されている。急速熱アニーリングは典型的に，1から30秒の間，950℃から11
00℃の温度にウエハを加熱することに関するが，スパイクアニーリングは0.1秒
より短いアニーリングに関する。制御された低濃度の酸素が，PCT公報WO99/3938
1に記載されているように，熱拡散を最小にするために，窒素雰囲気に添加され
る。アニーリングのパラメータの慎重な選択にもかかわらず，急速熱アニール，
およびスパイクアニールにより，ドーパント材は，熱拡散，過渡的な強化拡散，
酸素強化拡散およびドーパント強化拡散（すなわち，ホウ素強化拡散またはリン
強化拡散）により拡散する。低濃度の酸素が窒素雰囲気に添加され，極めて低い
エネルギー注入が実施されても，熱拡散は依然として生じる。
【０００７】 他のアニーリング技術はレーザーアニーリングで，これは，たとえば，Talwar
等による1999年6月1日に発行された米国特許第5,908,607号，Talwar等による199
9年9月1日に発行された米国特許第5,956,603号に記載されている。ウエハの表面
層が非結晶化され，ドーパント材は非結晶化された表面層に注入される。非結晶
化された表面層はつぎに，非結晶化された表面層を融解するのに十分なレーザー
エネルギーで照射され，これにより，ドーパント材は融解シリコン領域にわって
分配される。従前のデバイス処理とレーザーアニーリングプロセスとの統合は，
比較的複雑である。シリコンまたはゲルマニウム前非結晶化注入はポリシリコン
ゲートの融解を避けるために必要であり，反射防止金属膜の付着もまた必要であ
る。
【０００８】 BF2 +イオン注入および一つのパルス照射のエキシマレーザーによる浅い接合形
成技術が，Tsukamoto等による，“Ultrashallow Junctions Formed by Excimer
Laser Annealing”（日本応用物学会誌，1992年，第31巻，Pt. 2， No. 6A，pp. 659-662）に記載されている。
【０００９】 Kirkpatrickにより，1979年4月24日に発行された米国特許第4,151,008号は，
半導体デバイスの選択された領域を，パルス化されたレーザーまたはフラッシュ
ランプからの，持続時間が短い光のパルスで熱処理することを開示する。開示の
処理は，光エネルギー密度が非常に低いために融解が生じないときに，高いシー
ト抵抗を生ずる。
【００１０】 半導体ウエハをアニーリングする既知の従来技術のすべては，ドーパント材の
受け入れがたいレベルの拡散，高いシート抵抗，過度の複雑さなどの欠点を一つ
以上の欠点をもつ。したがって，所望のドーパント材の分布およびシート抵抗を
達成し，結晶の損傷を修復し，拡散を最小にし，製造処理に過度な複雑性を導入
しない，半導体ウエハをアニーリングする改良された方法の必要性がある。
【００１１】 発明の要約 本発明の態様にしたがって，ドーパント材を含む半導体ウエハを熱処理する方
法が提供される。ドーパント材は，イオン注入，プラズマドーピングまたは他の
適当なデポジション技術により，ウエハに注入または付着される。本方法は，ウ
エハを融解することなくドーパント材を活性化するのに十分なレーザーエネルギ
ーでウエハを照射し，結晶の損傷を修復するために，比較的低温度でウエハを急
速熱アニーリングする工程を含む。
【００１２】 好適には，レーザーエネルギーでウエハを照射する工程は，約1100℃から1410
度の範囲の温度に，ウエハを加熱するのに十分であり，ウエハを急速熱アニーリ
ングする工程は，時間を1秒以下から60秒の範囲で，温度を約650℃から850℃の
範囲に，ウエハを加熱するのに十分である。
【００１３】 注入されたウエハは好適に，約190から1500ナノメートルの範囲の波長をもつ
レーザーエネルギーで照射される。一実施例において，注入されたウエハは308
ナノメートルの波長をもつレーザーエネルギーで照射される。他の適切なレーザ
ー波長は，532ナノメートルおよび1064ナノメートルを含む。ウエハを照射する
ために使用されるレーザーエネルギーは一つ以上のレーザーパルスを含むことが
できる。ウエハは，100から1,000個のレーザーパルスからなり，レーザーパルス
のパルス幅は10から100ナノメートルの範囲であってもよい。レーザーパルスの
数とレーザーパルスのパルス幅との積は，1から1,000マイクロ秒の範囲にあって
もよい。一実施例において，約20ナノ秒のパルス幅をそれぞれが有する多数のレ
ーザーパルスが使用される。
【００１４】 レーザーアニール工程は，窒素の中に酸素を含む雰囲気で実施されてもよく，
ここで酸素濃度は，ウエハのレーザー照射の間，1以下から1,000ppm（parts per million）の範囲に制御される。急速熱アニーリング工程は，窒素の中に酸素を
含む雰囲気で実施されてもよく，ここで酸素の濃度は，ウエハの急速アニーリン
グの間，1以下から1,000ppm（parts per million）の範囲に制御される。
【００１５】 本発明の第二の態様にしたがって，半導体ウエハにドープされた領域を形成す
る方法が提供される。本方法は，ドーパント材を半導体ウエハに注入すること，
注入されたウエハを，ウエハを融解することなくドーパント材を活性化するため
に必要なレーザーエネルギーで注入すること，さらに結晶の損傷を修復するため
に，比較的低温度で，注入されたウエハを急速熱アニーリングすることを含む。
【００１６】 本発明の方法は測定可能な拡散のない，ドーパント活性化を達成する。急速熱
アニールは，ドーパント材の注入による結晶の損傷を修復し，その結果デバイス
は良好な移動性をもち，漏れ電流が低くなる。シリコンの融解をなくすことによ
り，融解領域にわたるドーパントの分布を避けることができる。
【００１７】 本発明のよりよい理解のために，図面が添付される。
【００１８】 詳細な説明 図１において，半導体ウエハ10に非常に単純化した部分断面図が示されている
。所望の伝導性をもつ領域および接合がイオン注入により半導体ウエハ10に形成
され得る。実際の半導体デバイスが複雑な形状で，多数の注入領域をもち，図１
の半導体デバイス10が図示のためのものであることは理解されたい。ドーパント
材のイオンビーム12がウエハ10に向けられ，注入領域14が形成される。注入領域
14の深さは，イオンビーム12にイオンのエネルギーおよび質量を含む多数の因子
により決定される。注入領域14の境界は典型的に，注入マスク16により画成され
る。ウエハはつぎに，ドーパント材を活性化し，イオン注入により生じた結晶の
損傷を修復するためにアニールされる。
【００１９】 従来のアニーリング処理では，ドーパント材が，注入領域14よりも広くかつ深
い不純物領域20に拡散する。不純物領域20は接合深さXj（アニーリング後ウエハ
10に垂直な方向の不純物領域20の深さ）により特徴つけられる。極めて浅い接合
をつくる際の一つの目的が拡散を最小にし，これにより接合深さXjが制限される
。
【００２０】 アニーリング後の，不純物領域20の接合深さXjが，熱拡散が最小で，融解のな
い，極めて浅くドープされた領域を形成するために，低温の急速熱アニーリング
と組み合わされた準融解レーザーアニーリングを含む，新規な熱処理方法を利用
することにより従来技術の処理と比較して，減少することが見出された。これら
の処理は，極めて浅い，低シート抵抗接合を形成し，より深い不純物領域（イオ
ン注入後の熱拡散が望ましくない）を形成するために使用できる。
【００２１】 本発明にしたがった処理の実施例が図２のフローチャートに示されている。半
導体ウエハ，典型的にシリコンウエハに工程50において，ドーパント材が注入さ
れる。好適なドーパント材は，限定的ではないが，ホウ素，インジウム，ヒ素，
およびリンを含む。一例において，ホウ素は極めて低いエネルギー，すなわち1k
eV以下のエネルギーで注入される。ドーパント材は，在来のイオン注入システム
，プラズマドーピングシステムまたは半導体ウエハに所望の深さで，ドーパント
材を付着し，注入することのできる他のシステムを使用して，シリコンウエハに
注入される。
【００２２】 工程52において，ドーパント材を含むウエハは，レーザーアニール工程におい
て，レーザーエネルギーで照射される。レーザーエネルギーは，ウエハを融解す
ることなく，ドーパント材を活性化するのに十分である。ウエハは制御された雰
囲気をもつレーザーアニールチェンバーに配置され，所望のパラメータを含むレ
ーザーエネルギーで照射される。レーザーアニールのパラメータは，シリコンま
たは他のウエハ材を融解することなく，非常に迅速に，好適に，約1100℃から14
11℃の範囲の高ウエハ温度を達成するために選択される。シリコンは融解するこ
とがないことから，レーザーアニール工程は，“準融解”レーザーアニーリング
と定義される。レーザーアニール工程はドーパントの活性を達成する。適切なレ
ーザーアニールパラメータの例が以下で記述される。
【００２３】 レーザーアニール工程52は好適に，約190から1500ナノメートルの波長範囲の
パルス化されたレーザーエネルギーを利用する。一つの望ましいレーザーが308
ナノメートルの出力波長をもつエキシマレーザーである。他の適切な波長は，53
2ナノメートルおよび1064ナノメートルを含む。好適に，レーザーエネルギーは
，シリコンまたは他の基板材を約1マイクロメートルの深さまで加熱する。ポリ
シリコンのような構造は，誘電体によりバルクシリコンから断熱されている。レ
ーザーエネルギーがバルクシリコンの深い層にわたって吸収されると，薄いポリ
シリコン層はエネルギーをほとんど吸収しない。上記範囲のより長い波長の使用
がポリシリコンゲートの不所望な融解を防止することが分かった。
【００２４】 ウエハを照射するために使用されるレーザーエネルギーは，ウエハの表面層を
急速に，好適には約10マイクロ秒以下で，シリコンが融解しない，約1100℃から
1410℃の範囲の温度に加熱するように選択される。従来から知られているように
，シリコンは1410℃で融解する。レーザーエネルギー密度は好適に，シリコンを
融解することなく，ドープ材の活性を達成するために，20ナノ秒のパルス幅をも
ち，波長が308ナノメートルの，単位平方センチ当たり0.50から0.58ジュール（J
/cm2）の範囲である。
【００２５】 一つ以上のレーザーパルスが好適に，ウエハを照射するために使用される。パ
ルスの数は，1から10,000個の範囲でよく，パルス幅は約1から10,000ナノ秒の範
囲でよい。レーザーパルスの数とパルス幅との積は好適に，1から1,000マイクロ
秒の範囲である。さらに好適には，パルスの数は100から1,000個の範囲で，パル
ス幅は10から100ナノ秒の範囲である。適切なレーザーアニールの一例では，100
個のパルス（それぞれは20ナノ秒のパルス幅をもつ）が半導体ウエハの特定の領
域をレーザーアニールするために使用される。
【００２６】 一実施例において，レーザーアニール工程52は在来のレーザーアニーリング（
ここでは，ウエハの非結晶化された層が融解する）のために使用された装置を修
正することで達成できる。レーザーアニーリングシステムのパラメータは，上述
したように，準融解レーザーアニーリングを実行するために修正される。一つの
適切な装置は，Verdant Technologies社からの入手可能なモデルLA-100（上述し
た準融解レーザーアニーリングを達成するために修正できるもの）である。
【００２７】 断面積に依存して，ウエハを照射するために利用されるレーザービームは，ウ
全ウエハ面積またはウエハの全面積よりも小さいサブ面積に渡ることができる。
一例では，レーザービームは，ウエハ表面で，10ミリメートル×10ミリメートル
の断面積をもつ。レーザービームがウエハのサブ面積に渡るとき，ウエハは，ウ
エハの全面積に渡るために，レーザービームに関して段階的に進むように，また
は走査されてもよい。したがって，たとえば，ウエハの第一のサブ面積が100個
のレーザーパルス（それぞれは，20ナノ秒のパルス幅をもつ）で照射され，つぎ
にレーザービームに対してウエハは移動し，または段階的に進み，第二のサブ面
積が100個のレーザーパルス（それぞれは，20ナノ秒のパルス幅をもつ）で照射
される。この段階的に進む工程は，全ウエハ面積が照射されるまで，繰り返され
る。レーザービームが全ウエハ面積を覆うために十分大きいとき，一度に一連の
レーザーパルスがレーザーパルス工程を実施するために，使用できる。他のアプ
ローチでは，ウエハは一つ以上のパルス後に，僅かに段階的に進み，または連続
して走査され，その結果全ウエハ面積は，所望のレベルのレーザーエネルギーを
受ける。他のアプローチでは，ウエハが固定的に保持され，レーザービームは全
ウエハ表面を照射するために，固定したウエハに対し，偏向または移動させられ
る。
【００２８】 工程54では，ウエハは，低温の急速熱アニール工程において加熱される。ウエ
ハは，制御された雰囲気をもつ急速熱処理チェンバーに配置され，所定のパラメ
ータにしたがって加熱される。低温急速熱アニールは好適に，1秒以下から60秒
の範囲の時間，約650℃から850℃の温度範囲にある。低温急速熱アニールは，注
入による結晶の損傷を修復し，その結果半導体デバイスは良好な移動性をもち，
漏れ電流も低くなるが，ドーパント材の顕著な拡散はない。一例において，ウエ
ハは，低温急速熱アニール工程で，20秒の間，700℃に加熱される。半導体ウエ
ハ用の急速熱アニール装置が市販され，入手可能である。一つの適切な装置が，
STEAG-AST社から入手可能なモデルAST-3000である。
【００２９】 レーザーアニール52に続く低温急速熱アニール工程54は図２に示されている。
これに代えて，低温急速熱アニール工程54はレーザーアニール工程52の前に実行
されてもよい。
【００３０】 レーザーアニール工程52は制御された雰囲気，好適には，大気圧の窒素中に酸
素を含むものを有する閉鎖チェンバーにおいて実施される。好適に，レーザーア
ニールチェンバー中の酸素は，レーザーアニール工程52の間，1以下から1,000pp
mの範囲に，制御される。低温急速熱アニール工程54も制御された雰囲気，好適
には，大気圧の窒素中に酸素を含むものを有する閉鎖チェンバーにおいて実施さ
れる。好適な実施例では，熱処理チェンバー中の酸素は，低温急速熱アニール工
程54の間，1以下から1,000ppmの範囲に，制御される。
【００３１】 本発明の熱処理の利点は図３のホウ素ドーパントの特性について示されている
。図３に示されたドーパント特性は，二次イオン質量分析計（SIMS）により得ら
れた。図３において，単位立方センチ当たりのホウ素原子の濃度が，いろいろに
異なる条件に対して，ウエハ表面からの深さ（オングストローム）の関数でグラ
フ化されている。この場合，シリコンウエハが，エネルギーが1keVで，ドーズ量
が9E14/cm2（表記9E14/cm2は平方センチ当たり9×1014個の原子の注入ドーズ量
を示す）のホウ素（B+）で注入された。
【００３２】 図３において，曲線70が，上記のようにホウ素が注入されているが，アニール
はされていないシリコンウエハを示す。曲線72が上記のようにホウ素が注入され
ているが，1050℃の温度で0.2秒の時間，スパイクアニールされたシリコンウエ
ハを示す。曲線74が上記のようにホウ素が注入されているが，20秒の時間，700
℃で急速熱アニールされたシリコンウエハを示す。このウエハの測定されたシー
ト抵抗は3500オーム・パー・スクエアである。曲線76は上記のようにホウ素が注
入されているが，波長が308ナノメートルで，100個のレーザーパルスでもって，
融解の閾値より低くして，レーザーアニールされ，次に，20秒の時間，700℃で
急速熱アニールされたシリコンウエハを示す。
【００３３】 曲線76は明らかに，測定可能な拡散が生じてないが，360オームパースクエア
のシート抵抗が依然として生じたことを示す。曲線76により示された，ウエハ中
の，3E18/cm3の密度をもつ接合深さは372オングストロームである。対照的に，
曲線74により示されたウエハは非常に高いシート抵抗を呈し，ドーパント材が活
性化されていないことを示す。曲線72により示され，スパイクアニールされたウ
エハは，ドーパント材の重大な拡散を呈し，接合深さが561オングストロームに
なっている。図３において，曲線70，74および76が非常に重なり合っていること
が分かるであろう。
【００３４】 ここで記述した熱処理技術は，数秒間，ウエハを非常に高い温度に曝すことの
みにより，従来高温急速熱アニーリングを，非常に短い間またはスパイクアニー
ルの間，改良し，これにより，ドーパント材の熱拡散が最小化される。ハロー形
成の場合，このことは，インジウム（現在，低拡散のために使用されているが，
そのソース材が腐食性のものであり，イオンソースの寿命を短くする）に代え，
ホウ素が，ドーパント材として，使用される。開示のプロセスの他の応用例は，
急速熱アニーリングにより形成されたものより急激な，ソース/ドレインの拡張
部の形成である。
【００３５】 本発明はまた，シリコンの融解をなくすことにより，従来のレーザーアニーリ
ングを改良する。このことは，デバイス処理流れの中への本処理の統合をより容
易にし，融解した領域にわたってドーパントの再分配を防止する。
【００３６】 本発明の好適実施例が開示され，説明されてきたが，当業者には，特許請求の
範囲により画成される本発明の範囲から逸脱することなく種々の変更，修正がな
し得ることは明らかである。
【図面の簡単な説明】
【図１】 図１は，半導体ウエハの簡単化された部分断面図である。
【図２】 図２は，本発明の処理の実施例を示す流れ図である。
【図３】 図３は，本発明の処理の実施例を含む，種々の処理に対し，オングストローム
の深さの関数となる，一立方センチメートル中のホウ素原子の濃度のグラフであ
る。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年４月２６日（２００２．４．２６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＣＮ，Ｉ Ｌ，ＪＰ，ＫＲ (72)発明者 フェルチ，スーザン・ビー アメリカ合衆国カリフォルニア州94022， ロス・アルトス・ヒルズ，ローブル・アル ト・アヴェニュー27975 (72)発明者 タルウォー，ソミット アメリカ合衆国カリフォルニア州94306， パロ・アルト，アラストラデロ・ロード・ ナンバー102，724 (72)発明者 ダウニー，ダニエル・エフ アメリカ合衆国マサチューセッツ州01930， マグノリア，ライアン・ロード８ (72)発明者 ジェラトス，キャロル・エム アメリカ合衆国カリフォルニア州94062， レッドウッド・シティ，イートン・アヴェ ニュー2651

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】ドーパント材を含む半導体ウエハの熱処理の方法であって， ウエハを融解することなく，ドーパント材を活性化するのに十分なレーザーエ
    ネルギーで，ウエハを照射する工程と， 結晶の損傷を修復するために，比較的低い温度でウエハを急速熱アニーリング
    する工程と， を含む方法。
  2. 【請求項２】レーザーエネルギーでウエハを照射する工程は，約1100℃から
    1410℃の範囲の温度で，ウエハを加熱するのに十分である，請求項１に記載の方
    法。
  3. 【請求項３】ウエハの急速熱アニーリング工程は，1以下から60秒の範囲の
    時間で，約650℃から850℃の範囲の温度に，ウエハを加熱するのに十分である，
    請求項１に記載の方法。
  4. 【請求項４】ウエハは，308ナノメートルの波長をもつエキシマレーザーか
    らのレーザーエネルギーで照射される，請求項１に記載の方法。
  5. 【請求項５】ウエハは，532ナノメートルの波長をもつレーザーエネルギー
    で照射される，請求項１に記載の方法。
  6. 【請求項６】ウエハは，1064ナノメートルの波長をもつレーザーエネルギー
    で照射される，請求項１に記載の方法。
  7. 【請求項７】ウエハは，約190から1500ナノメートルの範囲の波長をもつレ
    ーザーエネルギーで照射される，請求項１に記載の方法。
  8. 【請求項８】ウエハは，複数個のレーザーパルスを含むレーザーエネルギー
    で照射される，請求項１に記載の方法。
  9. 【請求項９】ウエハは，1から10,000個のレーザーパルスからなるレーザー
    エネルギーで照射される，請求項１に記載の方法。
  10. 【請求項１０】ウエハは，約1から10,000ナノ秒の範囲のパルス幅を有する
    レーザーパルスからなるレーザーエネルギーで照射される，請求項１に記載の方
    法。
  11. 【請求項１１】ウエハは，10から1000個のレーザーパルスからなるレーザー
    エネルギーで照射され，レーザーパルスのパルス幅は，10から100ナノ秒の範囲
    にある，請求項１に記載の方法。
  12. 【請求項１２】ウエハは，一つ以上のレーザーパルスからなるレーザーエネ
    ルギーで照射され，レーザーパルスとパルス幅との積が，1から1,000ナノ秒の範
    囲にある，請求項１に記載の方法。
  13. 【請求項１３】ウエハは，一つ以上のレーザーパルスからなるレーザーエネ
    ルギーで照射され，それぞれは，約20ナノ秒のパルス幅をもつ，請求項１に記載
    の方法。
  14. 【請求項１４】ウエハは，約0.50から0.58J/cm2の範囲のエネルギー密度，
    および308ナノメートルの波長をもつレーザーエネルギーで照射される，請求項
    １に記載の方法。
  15. 【請求項１５】ウエハの急速熱アニーリングの工程は，約20秒間の持続時間
    をもつ，請求項１５に記載の方法。
  16. 【請求項１６】ウエハの急速熱アニーリングの工程は，約700℃の温度にウ
    エハを加熱することからなる，請求項１に記載の方法。
  17. 【請求項１７】ウエハの急速熱アニーリングの工程は，ウエハをレーザーエ
    ネルギーで照射した後に，実施される，請求項１に記載の方法。
  18. 【請求項１８】ウエハの急速熱アニーリングの工程は，ウエハをレーザーエ
    ネルギーで照射した前に，実施される，請求項１に記載の方法。
  19. 【請求項１９】さらに，ウエハをレーザーエネルギーで照射する工程の間，
    1以下から1,000ppmの範囲に，酸素濃度を制御する工程を含む，請求項１に記載
    の方法。
  20. 【請求項２０】さらに，ウエハを急速熱アニーリング工程の間，1以下から1
    ,000ppmの範囲に，酸素濃度を制御する工程を含む，請求項１に記載の方法。
  21. 【請求項２１】半導体ウエハに，ドープされた領域を形成する方法であって
    ， ドーパント材を半導体ウエハに注入する工程と， ウエハを融解することなく，ドーパント材を活性化するのに十分なレーザーエ
    ネルギーで，注入されたウエハを照射する工程と， 結晶の損傷を修復するために，比較的低温で，注入されたウエハを急速熱アニ
    ーリングする工程と， を含む方法。
  22. 【請求項２２】ドーパント材を半導体ウエハに注入する工程は，1keVよりも
    小さなエネルギーで，ホウ素を注入することからなる，請求項２１に記載の方法
    。
  23. 【請求項２３】ドーパント材を半導体ウエハに注入する工程は，ホウ素，イ
    ンジウム，ヒ素，およびリンからなるグループから選択される材料を注入するこ
    とからなる，請求項２１に記載の方法。
  24. 【請求項２４】注入されたウエハをレーザーエネルギーで照射する工程は，
    約1100℃から1410℃の範囲の温度に，ウエハを加熱するのに十分である，請求項
    ２１に記載の方法。
  25. 【請求項２５】注入されたウエハを急速熱アニーリングする工程は，1以下
    から60秒の範囲の時間，約650℃から850℃の範囲の温度に，ウエハを加熱するの
    に十分である，請求項２４に記載の方法。
  26. 【請求項２６】注入されたウエハは，複数のレーザーパルスで照射される，
    請求項２１に記載の方法。
  27. 【請求項２７】注入されたウエハは，約190から1500ナノメートルの範囲の
    波長をもつレーザーエネルギーで照射される，請求項２１に記載の方法。
  28. 【請求項２８】注入されたシリコンウエハは，約0.50から0.58J/cm2の範囲
    のエネルギー密度を有し，308ナノメートルの波長をもつレーザーエネルギーで
    照射される，請求項21に記載の方法。
JP2001569868A 2000-03-17 2001-03-15 レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法 Expired - Fee Related JP4942128B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US19023300P 2000-03-17 2000-03-17
US60/190,233 2000-03-17
US63841000A 2000-08-11 2000-08-11
US09/638,410 2000-08-11
PCT/US2001/008241 WO2001071787A1 (en) 2000-03-17 2001-03-15 Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing

Publications (2)

Publication Number Publication Date
JP2003528462A true JP2003528462A (ja) 2003-09-24
JP4942128B2 JP4942128B2 (ja) 2012-05-30

Family

ID=26885893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001569868A Expired - Fee Related JP4942128B2 (ja) 2000-03-17 2001-03-15 レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法

Country Status (6)

Country Link
EP (1) EP1264335A1 (ja)
JP (1) JP4942128B2 (ja)
KR (1) KR100839259B1 (ja)
CN (1) CN1222016C (ja)
TW (1) TWI271791B (ja)
WO (1) WO2001071787A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
JP2006156784A (ja) * 2004-11-30 2006-06-15 Sumitomo Heavy Ind Ltd 半導体装置の製造方法及びレーザアニール装置
JP2006245338A (ja) * 2005-03-03 2006-09-14 Nec Electronics Corp 電界効果型トランジスタの製造方法
JP2007523491A (ja) * 2004-02-23 2007-08-16 アプライド　マテリアルズ　インコーポレイテッド 半導体製造用のゲート電極ドーパント活性化方法
US7279405B2 (en) 2003-11-06 2007-10-09 Kabushiki Kaisha Toshiba Fabrication method for semiconductor device and manufacturing apparatus for the same
JP2007273550A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2008251839A (ja) * 2007-03-30 2008-10-16 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2008277599A (ja) * 2007-05-01 2008-11-13 Ihi Corp レーザアニール方法及びレーザアニール装置
WO2009034699A1 (ja) * 2007-09-10 2009-03-19 Panasonic Corporation 半導体装置の製造方法
JP2009188378A (ja) * 2007-11-08 2009-08-20 Applied Materials Inc パルス列アニーリング方法および装置
US7618883B2 (en) 2003-02-19 2009-11-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
US7759254B2 (en) 2003-08-25 2010-07-20 Panasonic Corporation Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
JP2010212530A (ja) * 2009-03-12 2010-09-24 Fuji Electric Systems Co Ltd 半導体素子の製造方法
US7858479B2 (en) 2004-05-14 2010-12-28 Panasonic Corporation Method and apparatus of fabricating semiconductor device
JP2012009603A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2013058610A (ja) * 2011-09-08 2013-03-28 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
JP2013201448A (ja) * 2013-05-23 2013-10-03 Dainippon Screen Mfg Co Ltd 熱処理方法
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
US20030186519A1 (en) * 2002-04-01 2003-10-02 Downey Daniel F. Dopant diffusion and activation control with athermal annealing
US6878415B2 (en) * 2002-04-15 2005-04-12 Varian Semiconductor Equipment Associates, Inc. Methods for chemical formation of thin film layers using short-time thermal processes
US7135423B2 (en) 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
CN1954409B (zh) * 2004-05-18 2010-10-13 库克有限公司 注入计数掺杂质离子
DE102006053182B4 (de) * 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
WO2009100015A2 (en) * 2008-01-31 2009-08-13 President & Fellows Of Harvard College Engineering flat surfaces on materials doped via pulsed laser irradiation
JP5346484B2 (ja) 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
TW201310551A (zh) * 2011-07-29 2013-03-01 Applied Materials Inc 熱處理基材的方法
SG10201503478UA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP6587818B2 (ja) * 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
US10622268B2 (en) * 2015-12-08 2020-04-14 Infineon Technologies Ag Apparatus and method for ion implantation
CN111599670A (zh) * 2019-02-20 2020-08-28 创能动力科技有限公司 晶片加工方法及半导体装置
CN110752159B (zh) * 2019-10-28 2023-08-29 中国科学技术大学 对氧化镓材料退火的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294027A (ja) * 1989-05-09 1990-12-05 Sony Corp アニール方法およびアニール装置
JPH03154349A (ja) * 1989-11-10 1991-07-02 Sony Corp 半導体装置の製造方法
JPH0653157A (ja) * 1992-07-31 1994-02-25 Sony Corp 半導体装置の製造方法
JPH0669149A (ja) * 1992-08-13 1994-03-11 Sony Corp 半導体装置の製造方法
JP2002502124A (ja) * 1998-01-29 2002-01-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231607B1 (ko) * 1996-12-31 1999-11-15 김영환 반도체 소자의 초저접합 형성방법
US5966605A (en) * 1997-11-07 1999-10-12 Advanced Micro Devices, Inc. Reduction of poly depletion in semiconductor integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294027A (ja) * 1989-05-09 1990-12-05 Sony Corp アニール方法およびアニール装置
JPH03154349A (ja) * 1989-11-10 1991-07-02 Sony Corp 半導体装置の製造方法
JPH0653157A (ja) * 1992-07-31 1994-02-25 Sony Corp 半導体装置の製造方法
JPH0669149A (ja) * 1992-08-13 1994-03-11 Sony Corp 半導体装置の製造方法
JP2002502124A (ja) * 1998-01-29 2002-01-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618883B2 (en) 2003-02-19 2009-11-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US8222128B2 (en) 2003-02-19 2012-07-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7741199B2 (en) 2003-02-19 2010-06-22 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7709362B2 (en) 2003-02-19 2010-05-04 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7696072B2 (en) 2003-02-19 2010-04-13 Panasonic Corporation Method for introduction impurities and apparatus for introducing impurities
US7759254B2 (en) 2003-08-25 2010-07-20 Panasonic Corporation Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
JP4979234B2 (ja) * 2003-10-09 2012-07-18 パナソニック株式会社 接合の形成方法およびこれを用いて形成された被処理物
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
CN100454491C (zh) * 2003-10-09 2009-01-21 松下电器产业株式会社 制作结的方法以及采用该方法形成的已加工材料
US8211785B2 (en) 2003-11-06 2012-07-03 Kabushiki Kaisha Toshiba Fabrication method for semiconductor device including flash lamp annealing processes
US7279405B2 (en) 2003-11-06 2007-10-09 Kabushiki Kaisha Toshiba Fabrication method for semiconductor device and manufacturing apparatus for the same
JP2007523491A (ja) * 2004-02-23 2007-08-16 アプライド　マテリアルズ　インコーポレイテッド 半導体製造用のゲート電極ドーパント活性化方法
US7858479B2 (en) 2004-05-14 2010-12-28 Panasonic Corporation Method and apparatus of fabricating semiconductor device
JP2006156784A (ja) * 2004-11-30 2006-06-15 Sumitomo Heavy Ind Ltd 半導体装置の製造方法及びレーザアニール装置
JP4614747B2 (ja) * 2004-11-30 2011-01-19 住友重機械工業株式会社 半導体装置の製造方法
JP2006245338A (ja) * 2005-03-03 2006-09-14 Nec Electronics Corp 電界効果型トランジスタの製造方法
JP2007273550A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2008251839A (ja) * 2007-03-30 2008-10-16 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2008277599A (ja) * 2007-05-01 2008-11-13 Ihi Corp レーザアニール方法及びレーザアニール装置
WO2009034699A1 (ja) * 2007-09-10 2009-03-19 Panasonic Corporation 半導体装置の製造方法
JP2009188378A (ja) * 2007-11-08 2009-08-20 Applied Materials Inc パルス列アニーリング方法および装置
KR101449734B1 (ko) * 2007-11-08 2014-10-15 어플라이드 머티어리얼스, 인코포레이티드 펄스 트레인 어닐링 방법
US11040415B2 (en) 2007-11-08 2021-06-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
KR101449733B1 (ko) * 2007-11-08 2014-10-15 어플라이드 머티어리얼스, 인코포레이티드 펄스 트레인 어닐링 장치
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法
JP2010212530A (ja) * 2009-03-12 2010-09-24 Fuji Electric Systems Co Ltd 半導体素子の製造方法
JP2012009603A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
US9418852B2 (en) 2010-06-24 2016-08-16 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
JP2013058610A (ja) * 2011-09-08 2013-03-28 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
JP2013201448A (ja) * 2013-05-23 2013-10-03 Dainippon Screen Mfg Co Ltd 熱処理方法

Also Published As

Publication number Publication date
CN1419708A (zh) 2003-05-21
KR20030066318A (ko) 2003-08-09
EP1264335A1 (en) 2002-12-11
KR100839259B1 (ko) 2008-06-17
WO2001071787A1 (en) 2001-09-27
CN1222016C (zh) 2005-10-05
TWI271791B (en) 2007-01-21
JP4942128B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
JP2003528462A (ja) レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法
US8067302B2 (en) Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
US6051483A (en) Formation of ultra-shallow semiconductor junction using microwave annealing
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
KR101081130B1 (ko) 낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법
US4234358A (en) Patterned epitaxial regrowth using overlapping pulsed irradiation
US6645838B1 (en) Selective absorption process for forming an activated doped region in a semiconductor
JP2004509472A (ja) レーザ熱加工用の熱誘導位相切替
EP0097533A2 (en) A method of manufacturing a MIS type semiconductor device
JP2002198322A (ja) 熱処理方法及びその装置
US20030186519A1 (en) Dopant diffusion and activation control with athermal annealing
US7737036B2 (en) Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
JP2002502124A (ja) アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法
US20090042353A1 (en) Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
US7863193B2 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
JP2005522892A (ja) 短時間熱処理を使って薄膜層を化学的に形成する方法
Fortunato et al. Fabrication of ultra-shallow junctions with high electrical activation by excimer laser annealing
Murto et al. Activation and deactivation studies of laser thermal annealed boron, arsenic, phosphorus, and antimony ultra-shallow abrupt junctions
US8815719B2 (en) Defect-free junction formation using octadecaborane self-amorphizing implants
Felch et al. Sub-melt laser annealing followed by low-temperature RTP for minimized diffusion
Celler et al. CO2 laser annealing of ion–implanted silicon
EP1780776A1 (en) Process for manufacturing a high-scale-integration mos device
Banisaukas et al. The Effect of Implant Temperature and Pre-Annealing on Defect Formation after Laser Thermal Processing
JPH07176503A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20020912

A529 Written submission of copy of amendment under section 34 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20020912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20020924

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20030324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20030324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees