JPH07176503A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07176503A JPH07176503A JP34380693A JP34380693A JPH07176503A JP H07176503 A JPH07176503 A JP H07176503A JP 34380693 A JP34380693 A JP 34380693A JP 34380693 A JP34380693 A JP 34380693A JP H07176503 A JPH07176503 A JP H07176503A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- diffusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 シリサイド層への拡散を根本的に抑え、シリ
サイド形成時における拡散領域の表面不純物濃度の低下
を、工程等を複雑させたりせずに、防止することができ
る。 【構成】 不純物の拡散された領域(層)，すなわち拡散
領域(拡散層)１を低抵抗化するためのシリサイド層２を
形成するに先立って、拡散領域１中にトラップ層３を形
成する。より詳しくは、拡散領域１中に欠陥領域(欠陥
層)を発生させ、シリサイド層２形成のための熱処理時
に拡散領域１中の不純物原子Ｂがシリサイド層２へ拡散
するのを防ぐトラップ層３として、この欠陥層を機能さ
せる。
サイド形成時における拡散領域の表面不純物濃度の低下
を、工程等を複雑させたりせずに、防止することができ
る。 【構成】 不純物の拡散された領域(層)，すなわち拡散
領域(拡散層)１を低抵抗化するためのシリサイド層２を
形成するに先立って、拡散領域１中にトラップ層３を形
成する。より詳しくは、拡散領域１中に欠陥領域(欠陥
層)を発生させ、シリサイド層２形成のための熱処理時
に拡散領域１中の不純物原子Ｂがシリサイド層２へ拡散
するのを防ぐトラップ層３として、この欠陥層を機能さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタな
どに利用される半導体装置の製造方法に関する。
どに利用される半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの微細化に伴い、ｐ+型不純物あ
るいはｎ+型不純物が拡散される拡散領域(例えばソース
／ドレイン領域)については、その不純物分布を浅く形
成する必要があるが、分布が浅くなることにより、シー
ト抵抗が必然的に増加する。また、浅い分布を形成する
ために必要となる低温プロセス処理では拡散領域の活性
化率が低く、これも抵抗増加の要因となる。このよう
に、不純物分布を浅く形成することに伴い、拡散領域を
低抵抗化することが今後の重要な課題となる。低抵抗化
を効果的に行なうのに、図７に示すように、不純物の拡
散された拡散領域１にシリサイド層２を形成することが
考えられる。特に、ＭＯＳトランジスタのゲート及びソ
ース／ドレイン領域の低抵抗化にはサリサイド形成が極
めて有力視されている。
るいはｎ+型不純物が拡散される拡散領域(例えばソース
／ドレイン領域)については、その不純物分布を浅く形
成する必要があるが、分布が浅くなることにより、シー
ト抵抗が必然的に増加する。また、浅い分布を形成する
ために必要となる低温プロセス処理では拡散領域の活性
化率が低く、これも抵抗増加の要因となる。このよう
に、不純物分布を浅く形成することに伴い、拡散領域を
低抵抗化することが今後の重要な課題となる。低抵抗化
を効果的に行なうのに、図７に示すように、不純物の拡
散された拡散領域１にシリサイド層２を形成することが
考えられる。特に、ＭＯＳトランジスタのゲート及びソ
ース／ドレイン領域の低抵抗化にはサリサイド形成が極
めて有力視されている。
【０００３】
【発明が解決しようとする課題】しかしながら、シリサ
イド層２を形成する場合には、シリサイド層の形成時の
熱処理によって、拡散領域(拡散層)１の不純物原子Ｂが
図７に示すようにシリサイド層２へ拡散してしまうとい
う問題がある。具体的には、拡散領域１上にシリサイド
層２を形成する場合には、拡散領域上に高融点金属を堆
積し、しかる後、加熱(アニール)するが、その際に、基
板のシリコン原子と共に、不純物原子もシリサイド形成
層へ拡散してしまい、拡散領域(拡散層)１の表面不純物
濃度が低下し、これによって、コンタクト抵抗が増加す
るなどの問題がさらに生じる。なお、シリサイド層２の
形成時に、拡散領域１の表面不純物濃度が低下するとい
う事態を防止するために、シリサイド層２を形成した後
に、再び不純物イオンを注入するといった方法が考えら
れるが、この場合、不純物イオンを再注入後、活性化し
なければならず、また、不純物を２回に分けて注入する
必要があることにより、拡散不純物プロファイル制御が
複雑化するなどの問題が生じる。
イド層２を形成する場合には、シリサイド層の形成時の
熱処理によって、拡散領域(拡散層)１の不純物原子Ｂが
図７に示すようにシリサイド層２へ拡散してしまうとい
う問題がある。具体的には、拡散領域１上にシリサイド
層２を形成する場合には、拡散領域上に高融点金属を堆
積し、しかる後、加熱(アニール)するが、その際に、基
板のシリコン原子と共に、不純物原子もシリサイド形成
層へ拡散してしまい、拡散領域(拡散層)１の表面不純物
濃度が低下し、これによって、コンタクト抵抗が増加す
るなどの問題がさらに生じる。なお、シリサイド層２の
形成時に、拡散領域１の表面不純物濃度が低下するとい
う事態を防止するために、シリサイド層２を形成した後
に、再び不純物イオンを注入するといった方法が考えら
れるが、この場合、不純物イオンを再注入後、活性化し
なければならず、また、不純物を２回に分けて注入する
必要があることにより、拡散不純物プロファイル制御が
複雑化するなどの問題が生じる。
【０００４】本発明は、シリサイド層への拡散を根本的
に抑え、シリサイド形成時における拡散領域の表面不純
物濃度の低下を、工程等を複雑させたりせずに、防止す
ることの可能な半導体装置の製造方法を提供することを
目的としている。
に抑え、シリサイド形成時における拡散領域の表面不純
物濃度の低下を、工程等を複雑させたりせずに、防止す
ることの可能な半導体装置の製造方法を提供することを
目的としている。
【０００５】
【課題を解決するための手段および作用】上記目的を達
成するために、本発明は、図１に示すように、不純物の
拡散された領域(層)，すなわち拡散領域(拡散層)１を低
抵抗化するためのシリサイド層２を形成するに先立っ
て、拡散領域１中にトラップ層３を形成することを特徴
としている。より詳しくは、拡散領域１中に欠陥領域
(欠陥層)を発生させ、シリサイド層２形成のための熱処
理時に拡散領域１中の不純物原子Ｂがシリサイド層２へ
拡散するのを防ぐトラップ層３として、この欠陥層を機
能させることを特徴としている。
成するために、本発明は、図１に示すように、不純物の
拡散された領域(層)，すなわち拡散領域(拡散層)１を低
抵抗化するためのシリサイド層２を形成するに先立っ
て、拡散領域１中にトラップ層３を形成することを特徴
としている。より詳しくは、拡散領域１中に欠陥領域
(欠陥層)を発生させ、シリサイド層２形成のための熱処
理時に拡散領域１中の不純物原子Ｂがシリサイド層２へ
拡散するのを防ぐトラップ層３として、この欠陥層を機
能させることを特徴としている。
【０００６】ここで、拡散領域１内の不純物濃度のピー
ク位置と基板表面１０との間に欠陥層３を形成すれば、
拡散領域１において基板表面１０側に拡散する不純物原
子Ｂは、大部分が欠陥層３にトラップされ、シリサイド
層２側に抜ける原子数は激減する。これにより、シリサ
イド層２への拡散による拡散層表面不純物濃度低下を補
償する措置を取らずに済み、プロセス設計が容易にな
る。
ク位置と基板表面１０との間に欠陥層３を形成すれば、
拡散領域１において基板表面１０側に拡散する不純物原
子Ｂは、大部分が欠陥層３にトラップされ、シリサイド
層２側に抜ける原子数は激減する。これにより、シリサ
イド層２への拡散による拡散層表面不純物濃度低下を補
償する措置を取らずに済み、プロセス設計が容易にな
る。
【０００７】トラップ層３となる欠陥層を発生させる手
段としては、イオン注入，電子線照射，エキシマレーザ
照射による表面溶融などが考えられる。但し、拡散時の
不純物濃度プロファイル制御の点から、点欠陥を多数発
生させることは避けねばならない(増速拡散誘発の防
止)。
段としては、イオン注入，電子線照射，エキシマレーザ
照射による表面溶融などが考えられる。但し、拡散時の
不純物濃度プロファイル制御の点から、点欠陥を多数発
生させることは避けねばならない(増速拡散誘発の防
止)。
【０００８】また、欠陥層３を発生させる手段として、
図２(ａ)に示すように、不純物イオン注入前に基板にア
モルファス層５を形成し、基板表面１０から単結晶層
４，アモルファス層５の二層構造のものにし、該二層構
造をもつ基板に注入飛程が半結晶層４とアモルファス層
５との界面７よりも深くなるような注入エネルギーで
(すなわち、注入飛程Ｒｐが深さｄ以上の深さとなるよ
うな注入エネルギーで)、不純物イオンＢを注入して拡
散層(拡散領域)を形成し、しかる後に活性化(熱処理)を
加えて、図２(ｂ)に示すように、単結晶層４とアモルフ
ァス層(活性化後は単結晶層)５との層界面７に二次欠陥
を欠陥層(トラップ層)３として発生させることもでき
る。
図２(ａ)に示すように、不純物イオン注入前に基板にア
モルファス層５を形成し、基板表面１０から単結晶層
４，アモルファス層５の二層構造のものにし、該二層構
造をもつ基板に注入飛程が半結晶層４とアモルファス層
５との界面７よりも深くなるような注入エネルギーで
(すなわち、注入飛程Ｒｐが深さｄ以上の深さとなるよ
うな注入エネルギーで)、不純物イオンＢを注入して拡
散層(拡散領域)を形成し、しかる後に活性化(熱処理)を
加えて、図２(ｂ)に示すように、単結晶層４とアモルフ
ァス層(活性化後は単結晶層)５との層界面７に二次欠陥
を欠陥層(トラップ層)３として発生させることもでき
る。
【０００９】ここで、イオン注入により導入する不純物
の注入飛程Ｒｐを、アモルファス層５と単結晶層４との
界面７よりも深い位置(深さｄ以上の位置)となるよう設
定するのは、シリサイド層形成のための熱処理時に拡散
領域１中の不純物原子Ｂを、欠陥層３にトラップさせ、
シリサイド層２には拡散させないためである。すなわ
ち、不純物の注入飛程Ｒｐが上記界面７よりも浅い位置
である場合には、シリサイド層形成のための熱処理時
に、トラップ効果が働かずにシリサイド層２へ散逸して
しまうためである。
の注入飛程Ｒｐを、アモルファス層５と単結晶層４との
界面７よりも深い位置(深さｄ以上の位置)となるよう設
定するのは、シリサイド層形成のための熱処理時に拡散
領域１中の不純物原子Ｂを、欠陥層３にトラップさせ、
シリサイド層２には拡散させないためである。すなわ
ち、不純物の注入飛程Ｒｐが上記界面７よりも浅い位置
である場合には、シリサイド層形成のための熱処理時
に、トラップ効果が働かずにシリサイド層２へ散逸して
しまうためである。
【００１０】また、不純物が注入されることによって基
板の結晶性に影響が及ぶことを避けるため、不純物のド
ーズ量はアモルファス化臨界ドーズ量以下に設定する必
要がある(例えば、ボロンイオンＢ+注入の場合、１×１
０16ｃｍ-2以下、ＢＦ2 +イオン注入の場合、３×１０14
ｃｍ-2以下)。なお、ドーズ量の低下による拡散層シー
ト抵抗の増加は、シリサイド層を形成する場合には問題
にならない。また、スループット向上、浅い接合化の意
味からも低ドーズ化は有利である。
板の結晶性に影響が及ぶことを避けるため、不純物のド
ーズ量はアモルファス化臨界ドーズ量以下に設定する必
要がある(例えば、ボロンイオンＢ+注入の場合、１×１
０16ｃｍ-2以下、ＢＦ2 +イオン注入の場合、３×１０14
ｃｍ-2以下)。なお、ドーズ量の低下による拡散層シー
ト抵抗の増加は、シリサイド層を形成する場合には問題
にならない。また、スループット向上、浅い接合化の意
味からも低ドーズ化は有利である。
【００１１】図３には、ＳＩＭＳによる分析例が示され
ている。図３の例では、不純物ＢＦ2 +を注入エネルギー
２０ｋｅＶで、それぞれ、ドーズ量５×１０14，１×１
０15，３×１０15ｃｍ-2注入し、各場合について、活性
化温度８５０℃，活性化時間３０分で活性化したときの
基板表面１０からの不純物注入飛程Ｒｐの位置および欠
陥位置を示している。図３から、欠陥位置において、不
純物Ｂの濃度のピークが生じることがわかるが、特に、
ドーズ量が低い場合、相対的にトラップされる原子量が
多くなり、欠陥位置における不純物濃度は注入飛程Ｒｐ
位置の濃度よりも高くなる。
ている。図３の例では、不純物ＢＦ2 +を注入エネルギー
２０ｋｅＶで、それぞれ、ドーズ量５×１０14，１×１
０15，３×１０15ｃｍ-2注入し、各場合について、活性
化温度８５０℃，活性化時間３０分で活性化したときの
基板表面１０からの不純物注入飛程Ｒｐの位置および欠
陥位置を示している。図３から、欠陥位置において、不
純物Ｂの濃度のピークが生じることがわかるが、特に、
ドーズ量が低い場合、相対的にトラップされる原子量が
多くなり、欠陥位置における不純物濃度は注入飛程Ｒｐ
位置の濃度よりも高くなる。
【００１２】また、上記アモルファス層５の形成には、
シリコンイオンＳｉ+等の中性原子イオンの注入を用い
ることができる。Ｓｉ+等のイオン注入によってアモル
ファス層を形成する場合には、前述のように、基板の最
表面に単結晶領域４が残るようにアモルファス化するこ
とが重要である。これは、アモルファス層５直下の単結
晶領域６には、イオン注入時に図２(ａ)に示すように点
欠陥ＤＦが多く発生している可能性が高く、この付近に
不純物濃度プロファイルのピークがくると、アニール時
に増速拡散が発生してしまうためである。すなわち、基
板の表面から一様にアモルファス化し、このアモルファ
ス層と基板の単結晶層との界面に発生する二次欠陥をト
ラップ領域にするとした場合、不純物注入時の注入飛程
Ｒｐをこの欠陥位置よりもさらに深くに設定するが、そ
の位置には格子間Ｓｉ(点欠陥)が多数存在しており、こ
れが熱処理時に増速拡散を招く。これに対し、図２(ａ)
に示すように、基板の最表面に単結晶領域４が残るよう
にアモルファス化がなされる場合には、基板の最表面の
単結晶領域４とアモルファス層５との界面の直下にはそ
のような格子間Ｓｉ(点欠陥)は発生せず、増速拡散を招
く恐れはない。
シリコンイオンＳｉ+等の中性原子イオンの注入を用い
ることができる。Ｓｉ+等のイオン注入によってアモル
ファス層を形成する場合には、前述のように、基板の最
表面に単結晶領域４が残るようにアモルファス化するこ
とが重要である。これは、アモルファス層５直下の単結
晶領域６には、イオン注入時に図２(ａ)に示すように点
欠陥ＤＦが多く発生している可能性が高く、この付近に
不純物濃度プロファイルのピークがくると、アニール時
に増速拡散が発生してしまうためである。すなわち、基
板の表面から一様にアモルファス化し、このアモルファ
ス層と基板の単結晶層との界面に発生する二次欠陥をト
ラップ領域にするとした場合、不純物注入時の注入飛程
Ｒｐをこの欠陥位置よりもさらに深くに設定するが、そ
の位置には格子間Ｓｉ(点欠陥)が多数存在しており、こ
れが熱処理時に増速拡散を招く。これに対し、図２(ａ)
に示すように、基板の最表面に単結晶領域４が残るよう
にアモルファス化がなされる場合には、基板の最表面の
単結晶領域４とアモルファス層５との界面の直下にはそ
のような格子間Ｓｉ(点欠陥)は発生せず、増速拡散を招
く恐れはない。
【００１３】また、活性化(熱処理)には、急加熱アニー
ル(ラピッドサーマルアニール)を用いるのが良い。すな
わち、急加熱アニールは高温処理を行なっても欠陥が残
りやすいという欠点を、本発明では逆に利用し、欠陥層
３を形成することができる。
ル(ラピッドサーマルアニール)を用いるのが良い。すな
わち、急加熱アニールは高温処理を行なっても欠陥が残
りやすいという欠点を、本発明では逆に利用し、欠陥層
３を形成することができる。
【００１４】このように、不純物イオン注入前に基板を
アモルファス化することによって、以後の活性化(熱処
理)で、欠陥層３を発生させることができ、さらには、
不純物注入時のチャネリングを抑えることができる。こ
れにより、拡散層の不純物分布を浅く形成することがで
き、かつ、拡散層の表面不純物濃度をも高くすることが
できる。
アモルファス化することによって、以後の活性化(熱処
理)で、欠陥層３を発生させることができ、さらには、
不純物注入時のチャネリングを抑えることができる。こ
れにより、拡散層の不純物分布を浅く形成することがで
き、かつ、拡散層の表面不純物濃度をも高くすることが
できる。
【００１５】なお、上述の例では、中性原子イオンの注
入によってアモルファス層を形成したが、イオン注入で
はなく、堆積によってアモルファス層を形成することも
できる。アモルファス層を堆積により形成する場合に
は、基板の表面領域だけをアモルファス化することがで
きる。また、この場合には、イオン注入によりアモルフ
ァス層を形成する場合に生ずる点欠陥を発生させること
もない。
入によってアモルファス層を形成したが、イオン注入で
はなく、堆積によってアモルファス層を形成することも
できる。アモルファス層を堆積により形成する場合に
は、基板の表面領域だけをアモルファス化することがで
きる。また、この場合には、イオン注入によりアモルフ
ァス層を形成する場合に生ずる点欠陥を発生させること
もない。
【００１６】但し、中性原子イオンの注入によってアモ
ルファス層を形成する場合に比べて、堆積によってアモ
ルファス層を形成する場合には、表面アモルファス層が
極めて薄くなるために、不純物注入時にチャネリングを
抑えて浅い分布を得るという効果は差程期待できない。
ルファス層を形成する場合に比べて、堆積によってアモ
ルファス層を形成する場合には、表面アモルファス層が
極めて薄くなるために、不純物注入時にチャネリングを
抑えて浅い分布を得るという効果は差程期待できない。
【００１７】なお、拡散層に欠陥が発生すると、リーク
電流が問題になることが多いが、本発明では、欠陥の発
生位置が基板の極く表面に限られるため、リーク電流が
問題になることは少ない。但し、拡散層を極めて浅く形
成する場合等には、リーク電流の影響が無視できない場
合も考えられる。そのときには、シリサイド層形成後
に、欠陥層３を消滅させる必要がある。欠陥層３を消滅
させるために、本発明では、さらに、シリサイド層形成
後に、基板にシリコンＳｉを注入して、基板を再び表面
から一様にアモルファス化し、これを固相成長によって
結晶性を回復させるようにしている。これによって、基
板表面付近の欠陥層３を消滅させることができる。な
お、固相成長によって結晶性を回復させる際、不純物原
子の再拡散を防ぐために、低温処理で再結晶化を行な
う。具体的に、熱処理を６００℃程度以下の温度で行な
う必要がある。
電流が問題になることが多いが、本発明では、欠陥の発
生位置が基板の極く表面に限られるため、リーク電流が
問題になることは少ない。但し、拡散層を極めて浅く形
成する場合等には、リーク電流の影響が無視できない場
合も考えられる。そのときには、シリサイド層形成後
に、欠陥層３を消滅させる必要がある。欠陥層３を消滅
させるために、本発明では、さらに、シリサイド層形成
後に、基板にシリコンＳｉを注入して、基板を再び表面
から一様にアモルファス化し、これを固相成長によって
結晶性を回復させるようにしている。これによって、基
板表面付近の欠陥層３を消滅させることができる。な
お、固相成長によって結晶性を回復させる際、不純物原
子の再拡散を防ぐために、低温処理で再結晶化を行な
う。具体的に、熱処理を６００℃程度以下の温度で行な
う必要がある。
【００１８】このように、本発明は、拡散層(例えば、
ｐ+層，ｎ+層)を浅く形成することが必要な場合に適し
ており、特に、素子の微細化に伴ない浅い接合が必要と
なる電界効果型デバイスのソース／ドレイン領域の形成
に適している。
ｐ+層，ｎ+層)を浅く形成することが必要な場合に適し
ており、特に、素子の微細化に伴ない浅い接合が必要と
なる電界効果型デバイスのソース／ドレイン領域の形成
に適している。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図４(ａ)乃至(ｆ)は本発明に係る半導体装置の製
造方法の一実施例を示す図である。この実施例では、先
ず、工程(３−１)として、シリコン単結晶基板２０にシ
リコンイオンＳｉ+を注入エネルギー１００ｋｅＶ、ド
ーズ量１×１０15cm-2で注入し、図４(ａ)に示すよう
に、基板２０の表面３０から深さ１０ｎｍ〜２００ｎｍ
の領域にかけてアモルファス層２５を形成する。なお、
この時、基板２０の最表面には単結晶領域２４が残存し
ている。
する。図４(ａ)乃至(ｆ)は本発明に係る半導体装置の製
造方法の一実施例を示す図である。この実施例では、先
ず、工程(３−１)として、シリコン単結晶基板２０にシ
リコンイオンＳｉ+を注入エネルギー１００ｋｅＶ、ド
ーズ量１×１０15cm-2で注入し、図４(ａ)に示すよう
に、基板２０の表面３０から深さ１０ｎｍ〜２００ｎｍ
の領域にかけてアモルファス層２５を形成する。なお、
この時、基板２０の最表面には単結晶領域２４が残存し
ている。
【００２０】次いで、工程(３−２)として、ｐ+型不純
物イオンＢＦ2 +を注入エネルギー３０ｋｅＶ、ドーズ量
１×１０14cm-2で注入する。この時、不純物イオンの注
入飛程Ｒｐは１７ｎｍとなり、不純物イオンは、基板２
０内のアモルファス層２５中に注入される。しかる後、
工程(３−３)として、９５０℃程度の温度で約２０秒間
の急加熱アニール処理を加える。これによって、図４
(ｂ)に示すように、アモルファス層２５は、固相成長に
より単結晶領域２５’となり、領域２０，２４とともに
活性化される。また、急加熱アニールによって、領域２
４と領域２５’との界面、および、領域２５’と領域２
０との界面には、残留欠陥領域２３，２８が発生する。
物イオンＢＦ2 +を注入エネルギー３０ｋｅＶ、ドーズ量
１×１０14cm-2で注入する。この時、不純物イオンの注
入飛程Ｒｐは１７ｎｍとなり、不純物イオンは、基板２
０内のアモルファス層２５中に注入される。しかる後、
工程(３−３)として、９５０℃程度の温度で約２０秒間
の急加熱アニール処理を加える。これによって、図４
(ｂ)に示すように、アモルファス層２５は、固相成長に
より単結晶領域２５’となり、領域２０，２４とともに
活性化される。また、急加熱アニールによって、領域２
４と領域２５’との界面、および、領域２５’と領域２
０との界面には、残留欠陥領域２３，２８が発生する。
【００２１】次いで、工程(３−４)として、図４(ｃ)に
示すように、高融点金属(Ｔｉ)をスパッタにより基板２
０の表面３０上に３００Å程度の厚さに堆積し、領域２
９を形成する。
示すように、高融点金属(Ｔｉ)をスパッタにより基板２
０の表面３０上に３００Å程度の厚さに堆積し、領域２
９を形成する。
【００２２】しかる後、工程(３−５)として、図４(ｄ)
に示すように、７００℃程度の温度で約３０秒間の急加
熱アニール処理を加えて、シリサイド化を行なう(すな
わち、シリサイド層(ＴｉＳｉ層)３２を形成する)。次
いで、工程(３−６)として、図４(ｅ)に示すように、残
された高融点金属膜(Ｔｉ膜)２９を除去し、８５０℃程
度の温度で約２０秒間の急加熱アニール処理を加え、図
４(ｆ)に示すように、シリサイド層３２を安定させる
(すなわち、ＴｉＳｉ層３２をＴｉＳｉ2層３２’に安定
化させる)。
に示すように、７００℃程度の温度で約３０秒間の急加
熱アニール処理を加えて、シリサイド化を行なう(すな
わち、シリサイド層(ＴｉＳｉ層)３２を形成する)。次
いで、工程(３−６)として、図４(ｅ)に示すように、残
された高融点金属膜(Ｔｉ膜)２９を除去し、８５０℃程
度の温度で約２０秒間の急加熱アニール処理を加え、図
４(ｆ)に示すように、シリサイド層３２を安定させる
(すなわち、ＴｉＳｉ層３２をＴｉＳｉ2層３２’に安定
化させる)。
【００２３】以上の工程でシリサイド層３２，３２’を
形成するとき、ｐ型不純物，すなわちボロンＢの領域３
２，３２’への拡散は領域２４中に存在する原子につい
てのみ発生し、領域２５’からの拡散は、欠陥領域２３
でトラップされ、シリサイド層３２，３２’へは拡散し
ない。これによって、領域(すなわち拡散領域)２５’の
表面不純物濃度の低下を防止することができる。
形成するとき、ｐ型不純物，すなわちボロンＢの領域３
２，３２’への拡散は領域２４中に存在する原子につい
てのみ発生し、領域２５’からの拡散は、欠陥領域２３
でトラップされ、シリサイド層３２，３２’へは拡散し
ない。これによって、領域(すなわち拡散領域)２５’の
表面不純物濃度の低下を防止することができる。
【００２４】図４(ａ)に示した工程(３−１)のかわり
に、工程(３−１')として、図５に示すように、Ｓｉ単
結晶基板２０の表面に、例えばアモルファスシリコンを
ＣＶＤ法により１０ｎｍ程度の厚さに堆積してアモルフ
ァス領域４０を形成し、しかる後、前述の工程(３−２)
〜(３−７)と同様の工程を行なって、シリサイド化する
こともできる。
に、工程(３−１')として、図５に示すように、Ｓｉ単
結晶基板２０の表面に、例えばアモルファスシリコンを
ＣＶＤ法により１０ｎｍ程度の厚さに堆積してアモルフ
ァス領域４０を形成し、しかる後、前述の工程(３−２)
〜(３−７)と同様の工程を行なって、シリサイド化する
こともできる。
【００２５】さらに、上述した工程(３−１)(または(３
−１'))〜(３−７)を行なった後、工程(３−３)で発生
した欠陥領域２３を最終的に消滅させるため、基板２０
にシリコンを注入して、基板２０を表面から再びアモル
ファス化し、これを固相成長によって再結晶化すること
もできる。具体的には、工程(３−７)を行なった後、Ｓ
ｉ+を注入エネルギー１５０ｋｅＶ、ドーズ量５×１０
15cm-2で基板２０の表面に注入する。これによって、図
６(ａ)に示すように、基板２０の表面から３００ｎｍ程
度の深さまでアモルファス領域４１が形成される。しか
る後、６００℃程度の温度で約３０分間、熱処理を加え
る。これにより、図６(ｂ)に示すように、アモルファス
領域４１は単結晶領域４１’となり、図４(ｆ)に示され
ている表面の欠陥領域２３を消滅させることができる。
なお、このときに、領域４３に二次欠陥が発生するが、
領域４３の欠陥は、基板２０表面から十分深い位置にあ
り、デバイスの特性には影響を及ぼさない。
−１'))〜(３−７)を行なった後、工程(３−３)で発生
した欠陥領域２３を最終的に消滅させるため、基板２０
にシリコンを注入して、基板２０を表面から再びアモル
ファス化し、これを固相成長によって再結晶化すること
もできる。具体的には、工程(３−７)を行なった後、Ｓ
ｉ+を注入エネルギー１５０ｋｅＶ、ドーズ量５×１０
15cm-2で基板２０の表面に注入する。これによって、図
６(ａ)に示すように、基板２０の表面から３００ｎｍ程
度の深さまでアモルファス領域４１が形成される。しか
る後、６００℃程度の温度で約３０分間、熱処理を加え
る。これにより、図６(ｂ)に示すように、アモルファス
領域４１は単結晶領域４１’となり、図４(ｆ)に示され
ている表面の欠陥領域２３を消滅させることができる。
なお、このときに、領域４３に二次欠陥が発生するが、
領域４３の欠陥は、基板２０表面から十分深い位置にあ
り、デバイスの特性には影響を及ぼさない。
【００２６】
【発明の効果】以上に説明したように、請求項１乃至請
求項７記載の発明によれば、拡散層上に高融点金属を堆
積し熱処理を施して、拡散層上にシリサイド層を形成す
るに際し、熱処理時に拡散層中の不純物原子がシリサイ
ド層へ拡散するのを防止するために、拡散層の表面に不
純物原子をトラップするためのトラップ層を予め形成す
るので、シリサイド形成時における拡散層の表面不純物
濃度の低下を、工程等を複雑化させずに抑えることがで
きる。
求項７記載の発明によれば、拡散層上に高融点金属を堆
積し熱処理を施して、拡散層上にシリサイド層を形成す
るに際し、熱処理時に拡散層中の不純物原子がシリサイ
ド層へ拡散するのを防止するために、拡散層の表面に不
純物原子をトラップするためのトラップ層を予め形成す
るので、シリサイド形成時における拡散層の表面不純物
濃度の低下を、工程等を複雑化させずに抑えることがで
きる。
【００２７】特に、請求項７記載の発明によれば、シリ
サイド層を形成した後に、中性原子イオン注入を行なっ
て拡散層を表面から一様にアモルファス化し、しかる後
に低温処理を加えて固相成長を行ない、基板を単結晶化
させてトラップ層(欠陥層)を消滅させることにより、拡
散層を極めて浅く形成する場合においても、リーク電流
の発生を防止することができる。
サイド層を形成した後に、中性原子イオン注入を行なっ
て拡散層を表面から一様にアモルファス化し、しかる後
に低温処理を加えて固相成長を行ない、基板を単結晶化
させてトラップ層(欠陥層)を消滅させることにより、拡
散層を極めて浅く形成する場合においても、リーク電流
の発生を防止することができる。
【００２８】また、請求項８記載の発明によれば、上記
のような製造方法を用いて、電界効果型デバイスのソー
ス／ドレインを形成するので、ソース／ドレイン領域を
浅くかつ低抵抗に形成することができ、デバイスの微細
化を良好に図ることができる。
のような製造方法を用いて、電界効果型デバイスのソー
ス／ドレインを形成するので、ソース／ドレイン領域を
浅くかつ低抵抗に形成することができ、デバイスの微細
化を良好に図ることができる。
【図１】本発明に係る半導体装置の製造方法を説明する
ための図である。
ための図である。
【図２】(ａ)，(ｂ)は欠陥層を発生させる方法を示す図
である。
である。
【図３】ドーズ量を変えたときの不純物濃度分布を示す
図である。
図である。
【図４】(ａ)乃至(ｆ)は本発明に係る半導体装置の製造
方法の一実施例を示す図である。
方法の一実施例を示す図である。
【図５】本発明に係る半導体装置の製造方法の他の実施
例を示す図である。
例を示す図である。
【図６】(ａ)，(ｂ)は欠陥層を消滅させる方法を示す図
である。
である。
【図７】拡散領域にシリサイド層を形成する従来の方法
を説明するための図である。
を説明するための図である。
１ 拡散領域(拡散層) ２、３２，３２’ シリサイド層 ３，２３，２８ 欠陥領域(欠陥層) ４，２４ 単結晶層 ５，２５ アモルファス層 ６ 半結晶領域 ７ 層界面 ２０ 基板 ２９ 高融点金属 ４０，４１ アモルファス層
Claims (8)
- 【請求項１】 拡散層上に高融点金属を堆積し熱処理を
施して、拡散層上にシリサイド層を形成するに際し、熱
処理時に拡散層中の不純物原子がシリサイド層へ拡散す
るのを防止するために、拡散層の表面に不純物原子をト
ラップするためのトラップ層を予め形成することを特徴
とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、基板を表面から単結晶層，アモルファス層の二
層構造のものにし、該二層構造をもつ基板に注入飛程が
二層構造の層界面よりも深くなるような注入エネルギー
で不純物イオンを注入して拡散層を形成し、しかる後に
活性化を加えて、単結晶層とアモルファス層との層界面
に欠陥領域を発生させ、該欠陥領域をトラップ層として
形成することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、前記アモルファス層は、中性原子イオンを注入
することによって、基板表面に単結晶層が残るように形
成されることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、単結晶基板の表面にアモルファス層を堆積し、
次いで、注入飛程がアモルファス層の厚さよりも深くな
るような注入エネルギーで不純物イオンを注入して拡散
層を形成し、しかる後に活性化を加えて、アモルファス
層と単結晶基板との界面に欠陥領域を発生させ、該欠陥
領域をトラップ層として形成することを特徴とする半導
体装置の製造方法。 - 【請求項５】 請求項２または請求項４記載の半導体装
置の製造方法において、前記不純物イオンは、アモルフ
ァス化臨界量以下のドーズ量で注入されることを特徴と
する半導体装置の製造方法。 - 【請求項６】 請求項２または請求項４記載の半導体装
置の製造方法において、前記活性化は、急加熱アニール
によって行なうことを特徴とする半導体装置の製造方
法。 - 【請求項７】 請求項１記載の半導体装置の製造方法に
おいて、さらに、シリサイド層を形成した後に、中性原
子イオンの注入を行なって拡散領域を表面から一様にア
モルファス化し、しかる後に低温処理を加えて固相成長
を行ない、基板を単結晶化させて前記トラップ層を消滅
させることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項１記載の半導体装置の製造方法を
用いて、電界効果型デバイスのソース／ドレインを形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34380693A JPH07176503A (ja) | 1993-12-18 | 1993-12-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34380693A JPH07176503A (ja) | 1993-12-18 | 1993-12-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176503A true JPH07176503A (ja) | 1995-07-14 |
Family
ID=18364381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34380693A Pending JPH07176503A (ja) | 1993-12-18 | 1993-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176503A (ja) |
-
1993
- 1993-12-18 JP JP34380693A patent/JPH07176503A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100511765B1 (ko) | 소형 집적회로의 제조방법 | |
| US6936505B2 (en) | Method of forming a shallow junction | |
| US5399506A (en) | Semiconductor fabricating process | |
| US6380044B1 (en) | High-speed semiconductor transistor and selective absorption process forming same | |
| US7157340B2 (en) | Method of fabrication of semiconductor device | |
| US6331468B1 (en) | Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers | |
| US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| US6645838B1 (en) | Selective absorption process for forming an activated doped region in a semiconductor | |
| KR100305623B1 (ko) | 이온주입을이용한반도체장치의제조방법 | |
| US6008099A (en) | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion | |
| US7887634B2 (en) | Method of producing a semiconductor element and semiconductor element | |
| JP2002510861A (ja) | 横方向の拡散を強化するためにサブアモルファスのティルト角の大きい注入を用いる、チャネル長が減じられたライトリー・ドープト・ドレイン・トランジスタ | |
| JPH08203842A (ja) | 半導体装置の製造方法 | |
| US7833886B2 (en) | Method of producing a semiconductor element in a substrate | |
| US6013566A (en) | Method of forming a doped region in a semiconductor substrate | |
| JP2001516969A (ja) | 半導体ウェーハに浅い接合を形成する方法 | |
| US8357995B2 (en) | Semiconductor element | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| US6117719A (en) | Oxide spacers as solid sources for gallium dopant introduction | |
| JPH07176503A (ja) | 半導体装置の製造方法 | |
| JPH10242079A (ja) | 半導体装置の製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH08148677A (ja) | 半導体装置の製造方法 | |
| Fortunato et al. | Fabrication of ultra-shallow junctions with high electrical activation by excimer laser annealing |