KR101081130B1 - 낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법 - Google Patents

낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법 Download PDF

Info

Publication number
KR101081130B1
KR101081130B1 KR1020047018084A KR20047018084A KR101081130B1 KR 101081130 B1 KR101081130 B1 KR 101081130B1 KR 1020047018084 A KR1020047018084 A KR 1020047018084A KR 20047018084 A KR20047018084 A KR 20047018084A KR 101081130 B1 KR101081130 B1 KR 101081130B1
Authority
KR
South Korea
Prior art keywords
surface layer
dopant material
semiconductor wafer
charge carrier
temperature
Prior art date
Application number
KR1020047018084A
Other languages
English (en)
Other versions
KR20040105254A (ko
Inventor
다니엘 에프. 다우니
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20040105254A publication Critical patent/KR20040105254A/ko
Application granted granted Critical
Publication of KR101081130B1 publication Critical patent/KR101081130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

반도체 웨이퍼에 극히 얕은(ultrashallow) 접합을 형성하기 위한 방법은, 반도체 웨이퍼의 얕은 표면층으로, 착물당 적어도 2개의 전하 운반체를 생성하는 전하 운반체 착물을 형성하도록 선택된 도펀트 물질을 도입하는 단계, 및 전하 운반체 착물을 형성하기 위해 상기 도핑된 표면층을 단시간 열처리하는 단계를 포함한다. 단시간의 열처리 단계는 도핑된 표면층의 플래시 급속 열처리, 도핑된 표면층의 서브-용융 레이저 처리, 또는 도핑된 표면층의 RF 또는 마이크로웨이브 어닐링으로써 구현될 수 있다.
반도체 웨이퍼, 극히 얕은 접합, 착물, 도펀트 물질, 단시간 열처리

Description

낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법{METHODS FOR FORMING LOW RESISTIVITY, ULTRASHALLOW JUNCTIONS WITH LOW DAMAGE}
본 발명은 반도체 웨이퍼 내에 극히 얕은(ultrashallow) 접합을 형성하는 방법에 관한 것으로, 보다 구체적으로, 반도체 웨이퍼의 얕은 표면층 내에 전하 운반체 착물 형성 및 안정화 처리에 의해 낮은 면 저항 및 적은 손상을 갖는 극히 얕은 접합을 형성하는 방법에 관한 것이다.
반도체 산업에 있어서 잘 알려진 경향은 보다 작고, 보다 고속인 디바이스를 달성하는 것이다. 특히, 반도체 디바이스에서의 피쳐들(features)의 측면 크기(lateral dimensions) 및 깊이 둘 다 감소하고 있다. 현 기술의 반도체 디바이스들은 1000Å보다 작은 접합 깊이를 필요로 하고, 결국, 대략 200Å 정도 이하의 접합 깊이를 필요로 할 수 있다.
이온 주입(implantation)은 반도체 웨이퍼에 도전성-변경(conductivity-altering) 도펀트 물질을 도입하기 위한 표준 기술이다. 빔라인 이온 주입기와 같이 공지된 종래의 이온 주입 시스템에 있어서, 바람직한 도펀트 물질은 이온 소스로 이온화되고, 이온은 규정된 에너지의 이온빔을 형성하도록 가속화되며, 이온빔은 웨이퍼의 표면을 지향한다. 빔 내의 에너지를 갖는 이온들은 반도체 물질로 이루어진 벌크를 관통하고, 반도체 물질로 이루어진 결정 격자에 매립된다.
플라즈마 도핑 시스템은 반도체 웨이퍼에서 얕은 접합을 형성하는데 사용될 수 있다. 플라즈마 도핑 시스템에서, 반도체 웨이퍼는 캐소드로서 기능을 하는 도전성 플레이튼(platen) 상에 위치한다. 바람직한 도펀트 물질을 포함하는 이온화가능 가스가 챔버 내로 도입되고, 플레이튼과 애노드 혹은 챔버 벽들 사이에 전압 펄스가 인가되어, 웨이퍼의 표면에 플라즈마 외피(sheath)를 갖는 플라즈마의 형성을 일으킨다. 인가된 전압은 플라즈마 내의 이온들이 플라즈마 외피를 가로질러 웨이퍼로 주입되도록 한다. 주입 깊이는 웨이퍼와 애노드 사이에 인가된 전압과 관련된다.
적어도 부분적으로, 반도체 웨이퍼로 주입된 이온들의 에너지에 의해, 도펀트 물질의 주입 깊이가 결정된다. 낮은 주입 에너지를 이용하여 얕은 접합이 얻어진다. 그러나, 주입된 도펀트 물질의 활성화를 위해 사용되는 어닐링 프로세스는 도펀트 물질이 반도체 웨이퍼의 주입 영역으로부터 확산되도록 한다. 그러한 확산의 결과, 어닐링에 의해 접합 깊이가 증가된다. 어닐링에 의해 생성된 접합 깊이에 있어서의 증가에 반하여, 주입 에너지는 감소되고, 그 결과, 어닐링 이후에 바람직한 접합 깊이가 얻어진다. 이러한 접근법은 극히 얕은 접합의 경우 이외에는, 만족스러운 결과를 제공한다. 어닐링동안 발생하는 도펀트 물질의 확산으로 인해, 주입 에너지가 감소함으로써, 얻어질 수 있는 접합 깊이에 있어서 한계에 도달한다. 또한, 종래의 이온 주입기는 통상적으로 매우 낮은 주입 에너지에서는 비효율적으로 동작한다.
얕은 접합 깊이외에도, 주입된 영역은 반도체 웨이퍼 상에 제작되는 디바이스의 적절한 동작을 위해 낮은 면 저항을 가질 필요가 있다. 면 저항은 활성화 프로세스의 효과(effectiveness)에 부분적으로 의존한다.
또한, 주입된 영역은 반도체 웨이퍼 상에서 낮은 누설 전류 디바이스를 달성하기 위해, 적은 손상을 필요로 한다. 통상적으로, 손상은 어닐링 프로세스동안 제거된다. 그러나, 전술한 바와 같이, 어닐링 프로세스에 의해 그 외의 문제들이 생성된다. 이러한 요인들은, 낮은 면 저항 및 적은 손상을 갖는 극히 얕은 접합을 달성하는데 있어 어려움들을 제공한다.
따라서, 반도체 웨이퍼 내에 낮은 면 저항과 적은 손상을 갖는 극히 얕은 접합을 제작하는 방법이 필요로 된다.
본 발명의 일 양상은 도펀트 및/또는 그 외의 불순물이 속박된 전자-홀 쌍인, 속박된 엑시톤 착물(exciton complexes)과 같은, 전하 운반체 착물의 형성 및 안정화 처리를 수반한다. 이러한 엑시톤 착물은 화학적으로 결합될 수 있는 두 가지 도펀트 종의 도입에 의해, 혹은 호스트 물질과 화학적으로 결합될 수 있거나 호스트 물질 내의 불순물들/결함들과 화학적으로 결합될 수 있는 한 가지 도펀트 종의 도입에 의해 형성될 수 있다. 도펀트 물질들은 통상적으로 500Å 이하인, 얕은 표면층에 포함되고, 이 물질들은 엑시톤이 형성할 수 있는 착물을 형성하기 위해 함께 화학적으로 결합된다. 얕은 층의 쿨롱 힘이 크고, 이는 속박된 전자-홀 쌍(엑시톤들)의 생성을 돕기 때문에, 엑시톤들이 생성된다. 속박된 엑시톤 착물들은 일반적으로 침입형(interstitial)이고, 따라서, 치환 공간(substitutional site)으로의 통합으로부터 생기는 전기적 용해 한계에 의해 부과되는 한정 사항들에 종속되지 않는다. 따라서, 도즈량에 있어서의 증가에 의해 낮은 면 저항이 얻어질 수 있다. 착물에 대한 엑시톤의 해리는 도전성의 제어를 위해 자유 운반체를 제공하는 메커니즘이다.
본 발명의 제1 양상에 따르면, 반도체 웨이퍼 내에 극히 얕은 접합을 형성하는 방법이 제공된다. 이 방법은 착물당 적어도 2가지 전하 운반체를 생성하는 전하 운반체 착물을 형성하기 위해 선택되는 도펀트 물질을 반도체 웨이퍼의 얕은 표면층에 도입하는 단계, 및 전하 운반체 착물을 형성하기 위해 도핑된 표면층을 단시간 열처리하는 단계를 포함한다.
단시간 열처리 하는 단계는 도핑된 표면층에 대한 플래시 급속 열처리를 포함할 수 있다. 플래시 급속 열처리 단계는 기판을 중간 온도까지 급속 가열하는 단계, 및 도핑된 표면층을 중간 온도보다 더 높은 최종 온도까지 플래시 가열하는 단계를 포함할 수 있다. 다른 실시예에 있어서, 단시간 열처리 단계는 도핑된 표면층의 서브-용융 레이저 프로세싱을 포함할 수 있다. 또 다른 실시예에서, 단시간 열처리 단계는 도핑된 표면층의 RF 또는 마이크로웨이브 어닐링을 포함할 수 있다. 단시간 열처리 단계는 도핑된 표면층을 약 100 밀리초 이하의 시간 동안 소망하는 온도까지 가열하는 것을 포함하고, 바람직하게는, 도핑된 표면층을 약 10 밀리초 이하의 시간 동안 소망하는 온도까지 가열하는 것을 포함한다.
도펀트 물질은 전하 운반체 착물을 형성하기 위해 선택된 2가지 종들을 포함하거나, 또는 전하 운반체 착물을 형성하기 위해 선택된 2가지 종들을 포함하는 화합물을 포함할 수 있다. 다른 실시예에서, 도펀트 물질은 전하 운반체 착물을 형성하기 위해 반도체 웨이퍼의 원자들과 화학적으로 결합하도록 선택된다.
임의의 실시예에서, 도펀트 물질은 이온 주입에 의해 얕은 표면층에 도입될 수 있다. 다른 실시예에서, 도펀트 물질은 플라즈마 도핑에 의해 얕은 표면층에 도입될 수 있다.
본 발명의 보다 나은 이해를 위해, 본 명세서에서 참조로서 포함되는 첨부 도면을 참조하도록 한다.
도 1은 플라즈마 도핑 시스템의 개략적인 도면.
도 2는 플래시 급속 열처리 시스템의 개략적인 도면.
도 3은 서브-용융 레이저 프로세싱 시스템의 개략적인 도면.
도 4는 본 발명의 실시예에 따라 극히 얕은 접합을 형성하기 위한 프로세스에 대한 흐름도.
도 5는 본 발명의 프로세스의 결과 및 종래 기술의 결과를 도시하는, 나노미터 단위의 접합 깊이의 함수로서의 면적당 옴의 면 저항의 그래프.
도 6은 본 발명에 따른 예시의 파라미터를 도시하는 표.
본 발명의 양상에 따르면, 반도에 웨이퍼에 극히 얕은 접합을 형성하는 방법이 제공된다. 이 방법은 착물당 적어도 2가지 전하 운반체를 생성하는 전하 운반체 착물의 형성을 수반한다. 각 전하 운반체 착물은 서로 화학적으로 결합되는 2개 이상의 원자들을 포함한다. 예는 실리콘에 결합된 붕소, 게르마늄에 결합된 붕소, 및 불소에 결합된 붕소를 포함한다. 전하 운반체 착물은 화학적으로 결합된 원자에 속박된 전자-홀 쌍을 포함할 수 있다. 실온에서, 전자-홀 쌍은 착물로부터 해리되고(dissociated), 전기적 전도에 참여하도록 이용 가능하다. 전하 운반체 착물의 일례로서, 예를 들어, R. Knox(1963)에 의한, New York, Academic Press, Theory of Excitons에 기술된 엑시톤 착물이 있다.
전하 운반체 착물은, 호스트 물질과 화학적으로 결합하거나 호스트 물질 내의 불순물들/결함들과 화학적으로 결합할 수 있는 한 가지 도펀트 종, 혹은 화학적으로 결합할 수 있는 두 가지 도펀트 종을, 반도체 웨이퍼의 얕은 표면층에 도입함으로써 형성될 수 있다. 도펀트 종의 원자들은 속박된 엑시톤 착물과 같은, 전하 운반체 착물을 형성하기 위해 함께 화학적으로 결합된다. 엑시톤 착물은 통상적으로 침입형이고, 치환 공간으로의 통합으로부터 얻어지는 전기적 용해 한계에 의해 부과되는 제한 사항들에 종속되지 않는다. 착물로부터 엑시톤의 해리는 자유 전하 운반체를 제공하고, 그 결과 낮은 면 저항을 얻는다.
활성화에 이어, 각 전하 운반체 착물은 전자-홀 쌍에 대응하는 2개의 전하 운반체를 제공한다. 반대로, 통상적인 이온 주입 프로세스는 도펀트 원자당 하나의 전하 운반체를 제공한다. 사실상, 반도체 웨이퍼는 전하 운반체 착물 및 종래의 치환 도펀트 원자 둘다를 포함할 수 있다. 실질적인 효과는, 전하 운반체 착물의 결과로서 보다 많은 전하 운반체가 도전성을 위해 이용가능하고, 면 저항은 종 래의 도전성 메커니즘에 비해 감소된다는 것이다.
전술한 바와 같이, 전하 운반체 착물은, 화학적으로 결합할 수 있는 두 가지 도펀트 종을 반도체 웨이퍼로 도입함으로써 형성되거나, 혹은, 호스트 물질과 화학적으로 결합할 수 있거나 호스트 물질 내의 불순물들/결함들과 화학적으로 결합할 수 있는 한 가지 도펀트 종을 반도체 웨이퍼에 도입함으로써 형성할 수 있다. 실리콘 내에 전하 운반체 착물을 형성하기 위해 결합할 수 있는 도펀트 물질의 일례로서, 이에 한정되는 것은 아니지만, B-F(boron-fluorine), B-Ge(boron-germanium), B-Si(boron-silicon), P-F(phosphorus-fluorine), P-Ge(phosphorus-germanium), P-Si(phosphorus-silicon), As-F(arsenic-fluorine), As-Ge(arsenic-germanium), 및 As-Si(arsenic-silicon)이 있다. 따라서, 예를 들어, B-F 전하 운반체 착물은 붕소 이온 및 불소 이온의 도입 혹은 BF2의 도입으로 형성될 수 있다. 마찬가지로, B-Ge 전하 운반체 착물은 붕소 이온 및 게르마늄 이온의 도입으로 형성될 수 있다. 도펀트 종들의 최적의 화학적 결합을 위해, 두 가지 도펀트 종의 원자의 수는 대략 동일해야 한다.
일 실시예에서, 도펀트 물질은 극히 낮은 에너지에서 동작하는 빔라인 이온 주입기를 사용하여 반도체 웨이퍼에 도입될 수 있다. 다른 실시예에서, 도펀트 물질은 플라즈마 도핑 시스템을 사용하여 반도체 웨이퍼에 도입될 수 있다. 각 경우에, 이온 에너지가 조정되어, 통상적으로 500Å 이하의 깊이를 갖는, 반도체 웨이퍼의 얕은 표면층으로 도펀트 물질을 주입한다. 다른 실시예에서, 도펀트 물질은 가스 상(gas phase) 도핑에 의해 반도체 웨이퍼에 도입될 수 있다. 또 다른 실시예에서, 도펀트 물질은 에피택셜 증착 또는 화학적 기상 증착 단계의 일부로서 반도체 웨이퍼에 도입될 수 있다. 또 다른 실시예에 있어서, 도펀트 물질은, 붕소와 실리콘, 붕소와 게르마늄, 또는 붕소, 실리콘과 게르마늄과 같은, 도펀트 물질 및 호스트 물질이 교번하는(alternating) 모노층 혹은 원자층을 형성함으로써, 반도체 웨이퍼에 도입될 수 있다. 교호의 층들은 상술한 피착 또는 주입 기술 중 임의의 것에 의해 형성될 수 있다. 도펀트 물질을 반도체 웨이퍼에 도입하는 이러한 기술들은 오직 예시로서 제공되는 것이며, 본 발명의 범위에 대해 한정하는 것이 아니다.
반도체 웨이퍼의 표면층에 도펀트 물질을 도입하기에 적합한 플라즈마 도핑 시스템의 일례가 도 1에 개략적으로 도시된다. 플라즈마 도핑 챔버(110)는 밀폐된 부피(enclosed volume; 112)를 정의한다. 챔버(110) 내에 위치하는 플레이튼(114)은 반도체 웨이퍼(120)와 같은, 제작품(workpiece)을 보유하기 위한 표면을 제공한다. 웨이퍼는 통상적으로 정전기적 클램핑(clamping)에 의해, 플레이튼(114)의 평평한 면에 클램프된다. 애노드(124)는 챔버(110) 내에서 플레이튼(114)에 대해 이격되어 위치된다. 애노드는 통상적으로 챔버(110)의 전기적 도전벽들에 접속되고, 이들 둘다 그라운드에 접속될 수 있다. 다른 실시예에서, 플레이튼(114)은 그라운드에 접속되고, 애노드(124)는 펄스를 낸다.
웨이퍼(120)(플레이튼(114)을 통해) 및 애노드(124)는 펄스 소스(130)에 접속되어, 웨이퍼(120)는 캐소드로서 기능한다. 펄스 소스(130)는, 통상적으로 약 100 ~ 5000 볼트인 진폭의 범위 내, 약 1 ~ 50 밀리초인 지속 기간의 범위 내, 및 약 100Hz ~ 2kHz인 펄스 반복율의 범위 내에서 펄스를 제공한다. 이러한 파라미터 값들은 단지 예로서 제공되는 것으로 다른 값들도 이용될 수 있다.
제어된 가스 소스(136)는 챔버(110)에 연결된다. 가스 소스(136)는, 제작품으로의 주입을 위한 바람직한 도펀트 물질을 포함하는 이온화 가능 프로세스 가스를 제공한다. 이온화 가능 프로세스 가스의 일례로서, BF3, N2, Ar, PH3, AsH3, 및 B2H6을 포함한다. 제어 시스템은 일정한 가스 유속 및 일정한 압력에서 프로세스 가스의 연속적인 흐름을 제공한다. 플라즈마 도핑 시스템의 구조 및 동작에 관한 추가적인 정보는, 본 명세서에서 참조로서 포함된, Liebert 등에 의해 2000년 2월 1일자로 등록된 미국 특허등록 제6,020,592; Goeckner 등에 의해 2001년 2월 6일자로 등록된 미국 특허등록 제6,182,604; 및 Goeckner 등에 의해 2002년 1월 1일자로 등록된 미국 특허등록 제6,335,536에 개시되어 있다.
동작에 있어서, 웨이퍼(120)는 플레이튼(114) 상에 위치한다. 제어된 가스 소스(136)는 챔버(110) 내에서 원하는 압력 및 가스 유속을 생성한다. 펄스 소스(130)는 웨이퍼(120)에 일련의 펄스를 인가하여, 웨이퍼(120)와 애노드(124) 사이의 플라즈마 방전 영역(148) 내에 플라즈마(140)의 형성을 야기한다. 이 분야에서 공지된 바와 같이, 플라즈마(140)는 가스 소스(136)로부터의 이온화 가능한 가스인 양 이온들을 포함하고, 웨이퍼(120)의 주변, 통상적으로는 표면에 플라즈마 외피를 포함한다. 펄스 동안 애노드(124)와 플레이튼(114) 사이에 나타나는 전기장은 플라즈마(140)로부터 플라즈마 외피를 가로질러 플레이튼(114)을 향하여 양 이온들을 가속시킨다. 가속화된 이온들은 웨이퍼(120)에 주입되어, 도펀트 물질의 영역을 형성한다. 펄스 전압이 선택되어, 양 이온을 원하는 깊이로 주입한다. 펄스 수 및 펄스 지속 기간이 선택되어, 웨이퍼(120) 내에 원하는 도즈의 도펀트 물질을 제공한다.
도펀트 물질의 도입에 후속한 단시간 열처리 단계에 의해, 전하 운반체 착물을 형성하는 화학적 결합이 야기된다. 단시간 열처리의 파라미터들이 선택되어, 전하 운반체 착물을 형성하는 한편, 착물들을 해리할 수 있는 시간 초과 또는 온도 초과를 피하게 된다. 종(species), 도우즈, 에너지, 어닐링 시간, 및 어닐링 온도의 개별적인 조합은 그들을 해리하지 않은 채 전하 운반체 착물들의 형성을 높이고, 동시에, 낮은 누설 전류 디바이스를 생산하는 무-손상 혹은 저 손상층을 제공한다. 본 명세서에서 사용되는 바와 같이, "단시간 열처리"는, 도핑된 표면층이 약 100 밀리초(ms) 이하의 시간동안, 바람직하게는 약 10 밀리초 이하의 시간동안 원하는 온도로 가열되는 프로세스를 말한다.
하나의 접근법에 있어서, 단시간 열처리는 플래시 RTP 프로세스로서 구현된다. 플래시 RTP 프로세스는: (1) 중간 온도로 기판을 급속 가열하는 단계, 및 (2) 기판이 중간 온도로 가열되는 동안, 도핑된 표면층을 최종 온도까지 매우 급속으로 가열하는 단계를 수반한다. 최종 온도는 중간 온도보다 더 높고, 제2 단계의 시간 지속 기간은 제1 단계의 시간 지속 기간보다 짧다. 예로서, 플래시 RTP 프로세스의 제1 단계는 약 500℃ ~ 800℃ 범위의 중간 온도까지 약 0.1 ~ 10초 범위의 시간 동안 기판을 가열하는 것을 수반한다. 제2 단계는 약 1000℃ ~ 1410℃ 범위, 바람직하게는, 약 1050℃ ~ 1350℃ 범위의 최종 온도로 약 0.1 ~ 100 밀리초 범위, 바람직하게는, 약 0.1 ~ 10 밀리초 범위의 시간동안 도핑된 표면층을 가열하는 것을 수반한다.
플래시 RTP를 수행하는 장치의 일례는 도 2에 개략적으로 도시된다. 웨이퍼(120)는 기판(200) 및 얕은 표면층(210)을 포함한다(일정한 비율로 도시되지는 않음). 텅스텐 할로겐 램프(220)는 표면층(210)으로부터 반대편의 웨이퍼(120)의 측면 부근에 위치한다. 크세논 플래시 램프(222) 및 반사기(224)는 표면층(210)과 동일한 측면 상의 웨이퍼(120) 부근에 위치한다. 플래시 RTP 프로세스의 제1 단계 동안, 램프(220)에 전압을 가하고, 기판(200)은 램프(220)에 의해 중간 온도까지 가열된다. 그 다음, 기판(200)이 중간 온도에 있는 경우, 플래시 램프(222)에 전압이 가해지고, 강렬한 펄스의 빛이 표면층(210)에 인가되어, 최종 온도로의 급속 증가를 야기한다. 플래시 램프(222)의 동작은 대략 수 밀리초의 크기일 수 있다. 표면층(210)의 최종 온도는 상술한 바와 같은 전하 운반체 착물을 형성하기에 충분하지만, 최종 온도에서의 지속 기간은 전하 운반체 착물의 해리를 피하기에 충분히 짧다. 플래시 RTP 프로세스는 예를 들어, T. Ito 등에 의한, 2001년 도쿄, 2001 고체-상태 디바이스 및 물질에 대한 국제 회의 발표 논문인, "Flash Lamp Anneal Technology for Effectively Activating Ion Implanted Si" 182 ~ 183 페이지에 설명되어 있다.
다른 실시예에서, 단시간 열처리는 "서브-용융 레이저 프로세싱"으로 불리는 프로세스에서 도핑된 표면층에 레이저 에너지를 방사함으로써 구현되고, 여기서, 레이저 에너지 파라미터가 선택되어 표면층 혹은 기판이 용융되지 않고, 도핑된 표면층 내에 전하 운반체 착물을 형성한다. 웨이퍼에 방사하기 위해 사용되는 레이저의 에너지 밀도는, 실리콘을 용융하지 않는 온도로 웨이퍼의 얕은 표면층을 빠르게, 예를 들어, 약 10 밀리초보다 짧은 시간동안 가열하도록 선택된다. 표면층은 약 1000℃ ~ 1410℃ 범위, 바람직하게는, 약 1050℃ ~ 1350℃ 범위의 온도에서 가열될 수 있다. 레이저 에너지 밀도는 308 나노미터의 파장 및 20나노초의 펄스폭에서 제곱 센티미터당 약 0.5 ~ 0.58 줄(joules) 범위 내일 수 있다. 서브-용융 레이저 프로세싱에 관한 추가의 상세한 설명은, 2001년 9월 27일자로 공개되고 여기 참고로서 포함된 국제 공개 No. WO 01/71787에 개시되어 있다.
서브-용융 레이저 프로세싱 장치의 간략화된 개략도는 도 3에 도시되어 있다. 레이저(300)는 레이저 빔을 웨이퍼(120)의 표면층(210)으로 향한다. 웨이퍼(120)의 기계적 이동에 의해, 또는 빔 주사 및 웨이퍼 이동의 조합에 의해 레이저 빔(310)을 주사함으로써 레이저 빔(310)이 웨이퍼(120)의 표면 상방에 분포될 수 있다. 일 실시예에 있어서, 레이저 빔(310)은 308 나노미터의 파장을 갖는다. 서브-용융 레이저 어닐링을 수행하기 위한 하나의 적절한 시스템은 모델 LA-100이며, 이 모델은 Verdant Technologies사로부터 이용가능하며 여기에 기술되는 서브-용융 레이저 프로세싱을 수행하도록 변경될 수 있다.
다른 실시예에 있어서, 도핑된 표면층의 RF(radio frequency) 또는 마이크로웨이브 어닐링을 수행함으로써 단시간 열처리가 구현된다. RF 또는 마이크로웨이브 어닐링 프로세스는, (1) 기판을 중간 온도로 급속 가열하는 것, 및 (2) 기판이 중간 온도까지 가열되는 동안에, 도핑된 표면층을 RF 또는 마이크로웨이브 에너지를 가지고 최종 온도로 매우 급속하게 가열하는 것을 포함한다. 예로서, RF 또는 마이크로웨이브 어닐링 프로세스의 제1 단계는 약 0.1 내지 10 초 범위의 시간 동안 약 500℃ 내지 800℃ 범위의 중간 온도로 기판을 램프 가열하는 것을 포함할 수 있다. 제2 단계는 도핑된 표면층을 RF 또는 마이크로웨이브 에너지를 가지고 약 1000℃ 내지 1410℃ 범위 및 바람직하게는 약 1050℃ 내지 1350℃ 범위의 최종 온도로, 약 0.1 내지 100 밀리초 범위 및 바람직하게는 약 0.1 내지 10 밀리초 범위의 시간 동안 가열하는 것을 포함할 수 있다.
본 발명의 실시예에 따른 프로세스는 도 4의 흐름도로 요약되어진다. 단계 400에서, 전하 운반체 착물을 형성하기 위해 선택된 도펀트 물질을 반도체 웨이퍼의 얕은 표면층으로 도입한다. 전술한 바와 같이, 도펀트 물질은 빔라인 이온 주입기(beamline ion implanter), 플라즈마 도핑 시스템 또는 다양한 그외의 피착 시스템들을 사용하여 얕은 표면층으로 도입될 수 있다. 일 실시예에서, 전하 운반체 착물을 형성하기 위해 화학적으로 결합할 수 있는 2개의 도펀트 종들을 얕은 표면층으로 도입한다. 다른 실시예에서, 호스트 물질, 또는 도펀트 물질 내의 불순물/손상들과 화학 결합할 수 있는 하나의 도펀트 종들이 얕은 표면층으로 도입된다.
단계 402에서, 도핑된 표면층의 단시간 열처리가 수행된다. 단시간 열처리의 예시들은 전술한 바와 같은 플래시 RTP 및 서브-용융 레이저 프로세싱을 포함한다. 단시간 열처리의 파라미터들은 도펀트 물질을 활성화하도록 선택되어 자유 전하 운반체들을 제공하는 한편 전하 운반체 착물들의 분리를 피한다.
낮은 고유저항, 극히 얕은 무손상 층을 생성하기 위한 주입 종, 에너지, 어닐링 시간 및 온도의 적절한 조합의 존재를 증명하기 위하여, 실험이 수행되었다. 도 6의 표에 도시된 파라미터들에 따라 일련의 웨이퍼들이 도핑된다. 도 6에서는, 제1 컬럼은 웨이퍼 참조 번호를 말하며, "주입(implant)"이라고 표시된 컬럼은 주입 조건을 나타낸다. 마지막 (AG270)을 제외한 모든 웨이퍼들은 표시된 종, 에너지 및 이온 밀도를 가지고 빔라인 임플란터를 사용하여 도핑된다. 마지막 웨이퍼(AG270)는 상술한 바와 같이 플라즈마 도핑 시스템에서 도핑된다. "PAI"라고 표시된 컬럼은 게르마늄 무정형화(preamorphization) 주입이 수행되었는지의 여부를 나타낸다. "어닐"이라고 표시된 컬럼은 어닐링 조건을 나타낸다. 표시된 바와 같이, 표의 첫번째 웨이퍼(AE102)는 550℃에서 30분 동안 SPE(solid-phase epitaxy)에 의해 처리된다. 전술한 바와 같이, 나머지 웨이퍼들은 1250℃의 온도에서 약 1밀리초 동안 플래시 RTP에 의해 어닐링되었다. "Rs"로 표시된 컬럼은 측정된 면 저항(sheet resistivity)을 스퀘어당 옴으로 나타낸다. "도즈(dose)"로 표시된 컬럼은 세제곱 센티미터당 원자들의 보유 이온 주입량을 나타낸다. "Xj"로 표시된 컬럼은 세제곱 센티미터당 1E18원자들의 도즈에서 측정된 접합 깊이를 나타낸다. "손상 TEM"으로 표시된 3개의 컬럼은 TEM(transmission electron microscopy)에 의해 측정된 웨이퍼 손상을 나타낸다. 면 저항 및 접합 깊이의 측정된 값들은 도 5의 그래프에 도시되어 있다. 도 5에서, 포인트(500)는 도 6의 웨이퍼 AE097에 대응하며, 포인트(502)는 웨이퍼 AE238에 대응하며, 포인트(504)는 웨이퍼 AE633에 대응하며, 포인트(506)은 웨이퍼 AE048에 대응하며, 포인트(508)은 웨이퍼 AE270에 대응한다.
웨이퍼는 SIMS(secondary ion mass spectroscopy)에 의해 면 저항 Rs 및 접합 깊이 Xj에 대해서, TEM에 의해 손상에 대해서, 및 홀 효과(Hall effect)에 의해 운반체들의 밀도에 대해서 분석되었다. 도 5 및 도 6의 결과들은 2.2keV BF2 웨이퍼(AE048)에 대한 면 저항값이 도 5의 그래프 상에서 가장 바람직하며, 붕소 단독으로는 가장 나쁘고, 게르마늄과 붕소는 두번째로 좋다는 것을 보여준다. 면 저항 Rs 및 접합 깊이 Xj 둘다 낮은 값을 갖는 웨이퍼에 높은 등급이 주어진다. 최상의 면 저항 및 접합 깊이 값을 갖는 것 외에도, BF2 웨이퍼는 TEM에 의해 결정된 것처럼 결합이 없었다. 플라즈마 도핑된 웨이퍼(AG270) 및 500eV BF2 웨이퍼(AE633) 또한 손상이 없었다. 붕소 주입된 웨이퍼 및 붕소와 함께 게르마늄 주입된 웨이퍼는 비교적 작은 손상이 남아 있었다. 그러나, 붕소를 갖는 게르마늄 웨이퍼는 동일한 주입 조건의 표준의 RTP 또는 SPE 어닐에 비교하여 매우 개선되었다. 이 결과들을 종래 기술과 비교하기 위하여, 종래 기술의 결과들을 도 5에 도시하였다. 도 5에서, 곡선(510)은 종래 기술의 Sematech RTP 한계를 나타내고, 곡선(512)은 종래 기술의 BF2 RTP 결과를 나타내며, 곡선(514)는 종래 기술의 PLAD SPE 결과를 나타내고, 곡선(516)은 종래 기술의 레이저 용융 결과를 나타내며, 포인트(518)는 T.Ito 등에 의한 상기 참조된 논문에 인용된 결과를 나타낸다. PLAD SPE 경우에 있어서, 도핑층들은 손상이 있다. 레이저 용융의 경우는 프로세스 집적의 관점에서 볼때 바람직하지 않은 것으로 여겨진다. 레이저 용융 기술외에도 , 2.2 keV BF2 웨이퍼는 면 저항 및 접합 깊이에 대해서 가장 바람직하며, 손상이 없다. 또한, 모든 플래시 어닐 웨이퍼들은 주입한 그대로의(as-implanted) 프로파일로부터의 확산을 나타내지 않았으며, 그 결과 측면 급준성(lateral abruptness)을 유지한다.
본 발명의 적어도 하나의 예시적인 실시예를 설명하는 것에 의해, 다양한 변경 및 개선들이 당업자들에게 용이하게 발생할 수 있을 것이며 본 발명의 범위 내에 포함되는 것을 의도한다. 따라서, 전술한 설명은 오직 예시이고 제한하는 것을 의도하는 것은 아니다. 본 발명은 이하의 청구항들 및 그의 등가물에서 정의된 대로 한정될 것이다.

Claims (25)

  1. 반도체 웨이퍼에 접합을 형성하기 위한 방법에 있어서,
    반도체 웨이퍼의 표면층으로, 착물(complex) 당 적어도 2개의 전하 운반체들을 발생시키는 전하 운반체 착물들을 형성하기 위해 선택된 도펀트(dopant) 물질을 도입하는 단계; 및
    상기 전하 운반체 착물들의 해리를 방지하면서 속박된 엑시톤 착물들(bound exciton complexes)을 포함하는 상기 전하 운반체 착물들을 형성하도록, 상기 표면층 반대편의 상기 반도체 웨이퍼의 측면 근처의 제1 열원에 의해 상기 반도체 웨이퍼의 기판을 제1 온도까지 급속 가열하고, 상기 표면층과 같은 측면의 상기 반도체 웨이퍼 근처에 위치하는 제2 열원에 의해 상기 도핑된 표면층을 상기 제1 온도보다 높은 제2 온도까지 플래시 가열함으로써, 화학적 결합을 야기하기 위해, 미리 정해진 파라미터들을 사용하여 상기 도핑된 표면층을 열처리하는 단계
    를 포함하고,
    상기 열처리하는 단계는, 상기 기판을 500℃ 내지 800℃ 범위의 상기 제1 온도까지 0.1 내지 10초 범위의 제1 선정 시간 동안 급속 가열하는 단계 및 상기 도핑된 표면층을 1050℃ 내지 1350℃ 범위의 상기 제2 온도까지 0.1 내지 10 밀리초 범위의 제2 선정 시간 동안 플래시 가열하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 열처리하는 단계는 상기 도핑된 표면층을 플래시 급속(flash rapid) 열처리하는 단계를 포함하는 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 열처리하는 단계는 상기 도핑된 표면층의 서브-용융(sub-melt) 레이저 처리를 포함하는 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 도펀트 물질은, 상기 전하 운반체 착물들을 형성하기 위해 선택된 2개의 종들을 포함하는 방법.
  10. 제1항에 있어서,
    상기 도펀트 물질은, 상기 전하 운반체 착물들을 형성하기 위해 선택된 2개의 종들을 함유하는 화합물을 포함하는 방법.
  11. 제1항에 있어서,
    상기 제1 열원은 텅스텐 할로겐 램프(tungsten halogen lamps)를 포함하고, 상기 제2 열원은 크세논 플래시 램프(xenon flash lamps) 및 반사기(reflector)를 포함하는 방법.
  12. 제1항에 있어서,
    상기 도펀트 물질은, 상기 전하 운반체 착물들을 형성하기 위해 상기 반도체 웨이퍼의 원자들과 화학 결합하도록 선택되는 방법.
  13. 제1항에 있어서,
    상기 도펀트 물질은, B-F, B-Ge, B-Si, P-F, P-Ge, P-Si, As-F, As-Ge 및 As-Si로 구성되는 그룹으로부터 선택되는 방법.
  14. 제1항에 있어서,
    상기 도펀트 물질을 표면층으로 도입하는 단계는 상기 도펀트 물질의 이온 주입(implantation)을 포함하는 방법.
  15. 제1항에 있어서,
    상기 도펀트 물질을 표면층으로 도입하는 단계는 상기 도펀트 물질의 플라즈마 도핑을 포함하는 방법.
  16. 제1항에 있어서,
    상기 도펀트 물질은 붕소, 붕소와 게르마늄, BF2 및 BF3으로 구성되는 그룹으로부터 선택되는 방법.
  17. 제1항에 있어서,
    상기 열처리하는 단계는 상기 도핑된 표면층의 RF 또는 마이크로웨이브 어닐링을 포함하는 방법.
  18. 반도체 웨이퍼에 접합을 형성하기 위한 방법에 있어서,
    반도체 웨이퍼의 표면층으로, 붕소, 붕소와 게르마늄, BF2 및 BF3으로 구성되는 그룹으로부터 선택된 도펀트 물질을 도입하는 단계; 및
    상기 표면층 반대편의 상기 반도체 웨이퍼의 측면 근처의 제1 열원에 의해 상기 반도체 웨이퍼의 기판을 제1 온도까지 제1 선정 시간 동안 급속 가열하고, 상기 표면층과 같은 측면의 상기 반도체 웨이퍼 근처에 위치하는 제2 열원에 의해 상기 도핑된 표면층을 상기 제1 온도보다 높은 제2 온도까지 플래시 가열함으로써, 착물당 적어도 2개의 전하 운반체를 발생시키는 전하 운반체 착물들을, 상기 전하 운반체 착물들의 해리를 방지하며 형성하도록, 화학적 결합을 야기하기 위해, 미리 정해진 파라미터들을 사용하여 상기 도핑된 표면층을 열처리하는 단계
    를 포함하고,
    상기 열처리하는 단계는, 상기 기판을 500℃ 내지 800℃ 범위의 상기 제1 온도까지 0.1 내지 10초 범위의 상기 제1 선정 시간 동안 급속 가열하는 단계 및 상기 도핑된 표면층을 1050℃ 내지 1350℃ 범위의 상기 제2 온도까지 0.1 내지 10 밀리초 범위의 제2 소정 시간 동안 플래시 가열하는 단계를 포함하는, 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제18항에 있어서,
    상기 제1 열원은 텅스텐 할로겐 램프를 포함하고, 상기 제2 열원은 크세논 플래시 램프를 포함하는 방법.
  24. 제18항에 있어서,
    상기 도펀트 물질을 도입하는 단계는 상기 도펀트 물질의 이온 주입을 포함하는 방법.
  25. 제18항에 있어서,
    상기 도펀트 물질을 도입하는 단계는 상기 도펀트 물질의 플라즈마 도핑을 포함하는 방법.
KR1020047018084A 2002-05-09 2003-05-08 낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법 KR101081130B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/142,313 US7135423B2 (en) 2002-05-09 2002-05-09 Methods for forming low resistivity, ultrashallow junctions with low damage
US10/142,313 2002-05-09
PCT/US2003/014353 WO2003096386A2 (en) 2002-05-09 2003-05-08 Methods for forming low resistivity, ultrashallow junctions with low damage

Publications (2)

Publication Number Publication Date
KR20040105254A KR20040105254A (ko) 2004-12-14
KR101081130B1 true KR101081130B1 (ko) 2011-11-07

Family

ID=29399862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018084A KR101081130B1 (ko) 2002-05-09 2003-05-08 낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법

Country Status (6)

Country Link
US (1) US7135423B2 (ko)
EP (1) EP1502294A2 (ko)
JP (1) JP2005524988A (ko)
KR (1) KR101081130B1 (ko)
TW (1) TWI271775B (ko)
WO (1) WO2003096386A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003228925A1 (en) * 2002-05-10 2003-11-11 Varian Semiconductor Equipment Associates, Inc. Methods and systems for dopant profiling
KR100739837B1 (ko) 2003-02-19 2007-07-13 마쯔시다덴기산교 가부시키가이샤 불순물 도입 방법 및 불순물 도입 장치
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
WO2005020306A1 (ja) * 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
US20050112830A1 (en) * 2003-11-25 2005-05-26 Amitabh Jain Ultra shallow junction formation
CN1965391A (zh) * 2004-05-14 2007-05-16 松下电器产业株式会社 制造半导体器件的方法和设备
JPWO2005119745A1 (ja) * 2004-06-04 2008-04-03 松下電器産業株式会社 不純物導入方法
KR101123788B1 (ko) * 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070281105A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US20070281082A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Flash Heating in Atomic Layer Deposition
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US20070277735A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US7927954B2 (en) * 2007-02-26 2011-04-19 United Microelectronics Corp. Method for fabricating strained-silicon metal-oxide semiconductor transistors
US7795119B2 (en) * 2007-07-17 2010-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Flash anneal for a PAI, NiSi process
US20100015788A1 (en) * 2007-09-10 2010-01-21 Yuichiro Sasaki Method for manufacturing semiconductor device
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
JP2011035371A (ja) * 2009-07-07 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP5297323B2 (ja) * 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法
US8503497B2 (en) 2010-12-30 2013-08-06 Applied Materials, Inc. Protection device for solid state laser
US8679863B2 (en) 2012-03-15 2014-03-25 International Business Machines Corporation Fine tuning highly resistive substrate resistivity and structures thereof
JP2013251361A (ja) * 2012-05-31 2013-12-12 Tokyo Electron Ltd 半導体装置の製造方法およびアニール方法
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US9490128B2 (en) 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
US8940602B2 (en) * 2013-04-11 2015-01-27 International Business Machines Corporation Self-aligned structure for bulk FinFET
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN108461373B (zh) * 2017-02-21 2019-09-13 北京大学 一种等离子体激活掺杂装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037640A (en) 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6069062A (en) 1997-09-16 2000-05-30 Varian Semiconductor Equipment Associates, Inc. Methods for forming shallow junctions in semiconductor wafers
US6180476B1 (en) 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013485A (en) 1976-04-29 1977-03-22 International Business Machines Corporation Process for eliminating undesirable charge centers in MIS devices
JPS5750427A (en) 1980-09-12 1982-03-24 Ushio Inc Annealing device and annealing method
JPH02191341A (ja) 1989-01-19 1990-07-27 Oki Electric Ind Co Ltd Ｍｏｓ形電界効果トランジスタの製造方法
US5266510A (en) 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
JPH0689870A (ja) 1991-01-10 1994-03-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5504016A (en) 1991-03-29 1996-04-02 National Semiconductor Corporation Method of manufacturing semiconductor device structures utilizing predictive dopant-dopant interactions
US5225357A (en) 1992-01-02 1993-07-06 Chartered Semiconductor Manufacturing Low P+ contact resistance formation by double implant
JPH06151348A (ja) 1992-11-02 1994-05-31 Ricoh Co Ltd 半導体装置の製造方法
KR0135166B1 (ko) 1993-07-20 1998-04-25 문정환 반도체장치의 게이트 형성방법
US5395780A (en) 1993-10-12 1995-03-07 Goldstar Electron Co., Ltd. Process for fabricating MOS transistor
DE69514495T2 (de) 1994-08-11 2000-08-10 Koninklijke Philips Electronics N.V., Eindhoven Festkörper-bildverstärker und röntgenuntersuchungsgerät mit einem festkörper-bildverstärker
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
JPH1079506A (ja) 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6001715A (en) 1996-06-26 1999-12-14 The United States Of America As Represented By The Secretary Of The Navy Non-thermal process for annealing crystalline materials
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW388087B (en) 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
JPH11168069A (ja) 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
JP3054123B2 (ja) 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
US6020592A (en) 1998-08-03 2000-02-01 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
US5956603A (en) 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6182604B1 (en) 1999-10-27 2001-02-06 Varian Semiconductor Equipment Associates, Inc. Hollow cathode for plasma doping system
US6335536B1 (en) 1999-10-27 2002-01-01 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for low voltage plasma doping using dual pulses
WO2001071787A1 (en) 2000-03-17 2001-09-27 Varian Semiconductor Equipment Associates, Inc. Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing
JP2001345447A (ja) * 2000-05-31 2001-12-14 Mitsubishi Electric Corp 薄膜トランジスタ、液晶表示装置および半導体装置ならびにそれらの製造方法
US6361874B1 (en) * 2000-06-20 2002-03-26 Advanced Micro Devices, Inc. Dual amorphization process optimized to reduce gate line over-melt
US6410430B1 (en) 2000-07-12 2002-06-25 International Business Machines Corporation Enhanced ultra-shallow junctions in CMOS using high temperature silicide process
TW460946B (en) 2000-12-08 2001-10-21 Macronix Int Co Ltd Method for forming ultra-shallow junction by BF2+ plasma doping
US20020187614A1 (en) * 2001-04-16 2002-12-12 Downey Daniel F. Methods for forming ultrashallow junctions with low sheet resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069062A (en) 1997-09-16 2000-05-30 Varian Semiconductor Equipment Associates, Inc. Methods for forming shallow junctions in semiconductor wafers
US6037640A (en) 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6180476B1 (en) 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions

Also Published As

Publication number Publication date
TW200407943A (en) 2004-05-16
WO2003096386A3 (en) 2004-02-26
EP1502294A2 (en) 2005-02-02
KR20040105254A (ko) 2004-12-14
US20030211670A1 (en) 2003-11-13
US7135423B2 (en) 2006-11-14
TWI271775B (en) 2007-01-21
JP2005524988A (ja) 2005-08-18
WO2003096386A2 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
KR101081130B1 (ko) 낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법
US8067302B2 (en) Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
KR100301273B1 (ko) 얕은접합형성방법,반도체구조체및전계효과트랜지스터
KR100839259B1 (ko) 레이저 어닐링 및 급속 열적 어닐링에 의한 울트라샬로우접합 형성 방법
JP2010541210A (ja) イオン注入によって活性化されるウェハ接合
JPWO2004075274A1 (ja) 不純物導入方法
EP0111085B1 (en) Ion implantation process for compound semiconductor
TW399269B (en) Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
US20020187614A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
TW201017731A (en) USJ techniques with helium-treated substrates
TWI474382B (zh) 用於缺陷工程的簇離子植入
US6878415B2 (en) Methods for chemical formation of thin film layers using short-time thermal processes
TW201029043A (en) Method to reduce surface damage and defects
US6835626B2 (en) Method to overcome instability of ultra-shallow semiconductor junctions
US8815719B2 (en) Defect-free junction formation using octadecaborane self-amorphizing implants
JPH0334418A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee