TWI474382B - 用於缺陷工程的簇離子植入 - Google Patents

用於缺陷工程的簇離子植入 Download PDF

Info

Publication number
TWI474382B
TWI474382B TW097113371A TW97113371A TWI474382B TW I474382 B TWI474382 B TW I474382B TW 097113371 A TW097113371 A TW 097113371A TW 97113371 A TW97113371 A TW 97113371A TW I474382 B TWI474382 B TW I474382B
Authority
TW
Taiwan
Prior art keywords
implantation
ion
dopant
carbon
boron
Prior art date
Application number
TW097113371A
Other languages
English (en)
Other versions
TW200849346A (en
Inventor
賀斯基 湯馬士Ｎ
傑寇森 達爾Ｃ
克魯 華德Ａ
塞卡 卡魯潘安
Original Assignee
山米奎普公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 山米奎普公司 filed Critical 山米奎普公司
Publication of TW200849346A publication Critical patent/TW200849346A/zh
Application granted granted Critical
Publication of TWI474382B publication Critical patent/TWI474382B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/006—Details of gas supplies, e.g. in an ion source, to a beam line, to a specimen or to a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

用於缺陷工程的簇離子植入
本發明係關於一種半導體製造方法，其中藉由由離子化分子形成之離子束的植入完成摻雜，更特定言之，係關於一種採用及不採用非摻雜物簇離子(例如一碳簇離子)之一共同植入將分子及簇摻雜物離子植入一基板的方法，其中將該摻雜物離子植入藉由該共同植入建立之非晶系層，以便減少該結晶結構內之缺陷，從而減小洩漏電流並改善該等半導體接面之效能，該等摻雜物離子具有形式An Hx ＋ 或An Rz Hx ＋ ，其中n、x及z係整數且n大於4，並且x及z大於或等於0，以及A係碳、硼、銦、砷、磷、或銻，R係非摻雜物分子、自由基或配位基，其係由對植入及摻雜程序或對裝置效能無害之原子組成，例如Si、Ge、F、H或C。本發明利用簇之自動非晶化特性，以便改善透過退火排除由先前技術Ge預先非晶化植入引起的摻雜物損壞之問題。該等物種單獨或組合地提供n及p型無缺陷USJ之形成。
 離子植入程序
半導體裝置之製造部分地包含將指定雜質引入於半導體基板中以形成摻雜區域。雜質元素係選擇成與半導體材料適當接合，以便建立電性載子。此引入會改變"摻雜"區域內的半導體材料之導電率。如此引入的摻雜物雜質濃度決定最終區域之導電率。電性載子可為電子(由N型摻雜物產生)或電洞(由P型摻雜物產生)。必須建立許多此類N及P型 雜質區域，以形成電晶體結構、隔離結構及其他此類電子結構，其共同作為半導體裝置。
將摻雜物引入於一半導體基板中之習知方法係離子植入。在離子植入中，將含有所需元素的饋送材料導入一離子來源，且供應能量以離子化饋送之材料，產生含有摻雜元素的離子。例如在矽中，元素As、P、及Sb係施體或N型摻雜物，而B與In係受體或P型摻雜物。
提供加速電場以擷取及加速離子，從而建立離子束。通常，離子包含正電荷。然而，特定情形中，可使用帶負電離子。質量分析用於選擇欲植入之實際物種。經質量分析之離子束可隨後穿過離子光學元件，離子光學元件在其被引導至半導體基板或工件前改變其最終速率或改變其空間分佈。該等加速離子擁有一明確定義之動能，其使離子可穿過目標至預定深度。離子能量及質量均決定其穿入目標之深度。較高能量及/或較低質量之離子因為具有較高速率允許更深地穿入目標。
離子植入系統經構造用以仔細地控制在植入程序中之關鍵變數，關鍵變數包括離子加速度、離子質量、離子束電流(每單位時間的電荷)，及在目標處的離子劑量(穿入目標之每單位面積離子的總數)。亦必須控制該束之發散角(離子撞擊基板時之角度變異)與該束的空間均勻性與範圍，以維持半導體裝置良率。
離子植入始終接著加熱或退火步驟。此步驟具有雙重目的。第一，活化已植入半導體之摻雜物。活化係藉由晶體 內之摻雜物原子取代Si原子之程序。改變材料導電率需要此步驟。第二，修正由離子植入程序造成的晶體損壞。
晶體損壞係由兩種能量損失機制造成，其減小離子能量(速率)。首先，存在電子能量損失，此處能量從離子轉移至材料內之電子。此可造成晶體內的點缺陷。該等缺陷可藉由攝氏數百度之熱處理容易地復原。其次，存在核能量損失，其發生於離子與晶格原子具有衝突時。此導致能量轉移至晶格原子，並可實際上將其擊出位置，以及為其提供一速率，使其嘗試撞擊另一原子而造成該原子移動。移位原子之此串聯可導致延伸之缺陷。該等缺陷更難以復原，並且需要更高溫度之處理。
電子能量轉移之機率在高能量下比在低能量下高出甚多，相反，核衝突事件之機率在高能量下較低，而在低能量下較高。因此，在離子束能量較高之表面附近，大多數缺陷係點缺陷，但在能量已減小之材料更深處，缺陷主要係由於核衝突，且更難以透過退火排除。位於離子路徑末端之缺陷稱為範圍末端缺陷，尤其難以退火。移除該等曲線需要幾乎到達熔點之溫度。已知此類高溫退火不利於裝置結構，因為其造成較長擴散長度，從而導致比期望者更深的摻雜物量變曲線。
如何消除減低裝置效能之損壞同時不使摻雜物較深地擴散至矽基板內的此難題已被長期研究。由於固態裝置之發明，已發展出許多退火方案。該等方案包括低溫長時間退火至高溫極端持續時間退火，例如次熔化雷射退火或液相 退火，例如採用熔化極近表面之閃光燈及雷射。甚至已嘗試使用微波及衝擊波來將已植入之矽退火。目的始終係高度活化、摻雜物之淺分佈、以及殘餘結晶損壞之移除。
退火後殘餘損壞必須係設計成確保適當的裝置效能。退火期間，植入狀況、退火狀況與環境狀況間存在較強交互作用。植入期間，物種、能量、劑量、劑量率、溫度、晶圓相對於離子束之方向、以及離子束之角度均勻性全部對矽晶體內之損壞量變曲線有影響。退火溫度、斜坡率、熱平線區之時間及溫度、平線區間之斜坡率、平線區與最大溫度間之斜坡率、最大溫度、最大溫度下之時間、以及熄滅率全部對損壞結構及量變曲線有影響。退火期間之化學環境以及退火能量之波長全部影響損壞之最終狀態。關於該等變數及其彼此間之交互作用的此研究及控制稱為缺陷工程。其目的係以將損害用於正面結果(例如在吸氣中)或者最小化電晶體接面內殘餘損壞的方式處理材料，其中殘餘損壞可產生外來電性路徑，其導致相鄰電晶體間之洩漏或串擾。
半導體製造的一關鍵程序係在半導體基板中產生P－N接面。此需要P型與N型摻雜之鄰近區的形成。形成此一接面的重要範例係植入P或N型摻雜物至已含有一摻雜物類型之均勻分佈的半導體區域內。該等情形中，一重要參數係接面深度。接面深度係定義為：自P型及N型摻雜物具有相等濃度之半導體表面的深度。此接面深度是植入摻雜物質量、能量與劑量的一函數。
現代半導體技術的一重要方面係向更小型與更快速裝置的持續演進。此程序稱為縮放。縮放係藉由在微影蝕刻製程方法上持續地進步所驅使，允許在含有積體電路的半導體基板中愈來愈小之特徵界定。一大體上可接受的縮放理論已被發展出，以導引晶片製造商同時在所有半導體裝置設計方面適當地重新訂定大小：即在各技術或縮放節點上。對離子植入程序的最大縮放影響係接面深度之縮放。此需要隨裝置尺寸減小而減小接面深度，因此隨積體電路技術縮放而需要較淺接面。可將其轉換為以下要求：在各縮放步驟均須減少離子植入能量。現代之次100奈米(nm)裝置需求的極端淺的接面係稱為"超淺接面"或USJ。
低能量束傳輸之物理限制
由於CMOS處理內接面深度的急劇縮放，許多關鍵植入所需之離子能量已降低至傳統離子植入系統無法維持期望晶圓產量的點。低束能量下之傳統離子植入系統之限制在離子源之離子激發以及其穿過植入器之束線的隨後傳輸中最為明顯。離子激發由Child－Langmuir關係式控制，其聲明激發束電流密度與升高至3/2功率的激發電壓(即激發時束能量)成正比。類似約束影響激發後低能量束之傳輸。較低能量離子束以較小速率行進，因此對於給定值的束電流，離子彼此更接近，即離子密度增加。此可從關係式J ＝ηeV 看出，其中J 係離子束電流密度，單位mA/cm2 ，η係離子密度，單位離子/cm－3 ，e 係電荷(＝6.02×10－19 庫侖(Coulombs))，v 係平均離子速率，單位cm/s。此外，由於 離子間靜電力與其間距離之平房成反比，靜電排斥在低能量下更強，其導致離子束之分散增加。此現象稱為"束爆開"，並且係低能量傳輸內束損失的主要原因。存在於植入器束線內的低能量電子傾向於由帶正電離子束捕獲，其補償傳輸期間的空間電荷爆開。然而爆開仍會發生，並且在存在靜電聚焦透鏡時最為顯著，其傾向於從束剝離鬆弛接合、高度行動補償電子。特定言之，對於較輕離子存在嚴重擷取及傳輸困難，例如N型摻雜物磷及砷。由於比砷更輕，磷原子比許多其他原子，包括砷，更深地穿入基板。因此磷所需之植入能量低於砷。事實上，特定前緣USJ程序需要低至1 keV之極低植入能量。
較重物種，明確而言係簇分子，不僅提供增加之束電流，而且許多情形中傾向於自動非晶化結晶矽晶格。此類型之自動非晶化已顯示有利於P型摻雜物之活化，例如硼，並且對於N型摻雜物會提供相似優點。另外，自動非晶化減小離子通道化，其提供比結晶矽內之可能者更淺的接面。事實上，用於許多USJ邏輯製造商之記錄程序由Ge或Si之預先非晶化植入組成，其係在實行導電摻雜植入之前，以便減輕通道化效應。使用Ge或Si預先非晶化植入已顯示建立範圍末端缺陷，其在製造之裝置中造成增加之洩漏電流。較大簇或分子植入最近已顯示對於減少或消除範圍末端損壞形式摻雜植入大有可為。可藉由修改簇或分子大小以及用於摻雜晶體中之組成物控制晶體內之缺陷種類及其位置。含碳分子離子亦可用於以類似Si、Ge及摻雜簇 所行方式預先非晶化半導體基板，如共同持有、共同待審之美國專利申請案第11/634,565號中所揭示，2006年12月6日申請，標題為"System and Method for the Manufacture of Semiconductor Devices by the Implantation of Carbon Clusters"，Wade A.Krull與Thomas N.Horsky著。此外，已知碳在退火程序期間抑制硼之擴散。
分子離子植入
克服由上述Child－Langmuir關係式強加之限制的技術係藉由離子化含有關注之摻雜物的分子增加傳輸能量，而非使用單一摻雜物原子。雖然在傳輸時分子之動能較高，在進入基板後，分子分裂為其構成原子，在個別原子間之依據質量上之分佈共享分子能量，因此摻雜物原子之植入能量遠低於分子離子的最初傳輸動能。考慮摻雜物原子"X"接合至一自由基"Y"(為討論之目的，暫不管"Y"是否會影響裝置形成程序之問題)。如果替代X＋植入離子XY＋ ，則XY＋ 必須以一高能量擷取與傳輸。增加之倍數等於XY的質量除以X的質量。此確保X之速率在任一情形中均相同。因為由上述之Child－Langmuir關係式所描述之空間電荷效應係與離子能量成超線性，最大可傳輸離子電流會增加。由經驗得知，使用多原子之分子以改善低能量植入問題在此項技術係熟知的。一普通實例為將BF2 ＋ 分子離子用於植入低能量硼替代B＋ 。此程序將BF3 饋送氣體分離成用於植入之BF2 十 離子。依此方式，離子質量從11 AMU增加到49 AMU。此將擷取與傳輸能量增加至高於單一硼原子4倍以 上(即，49/11)。然而，在植入時，硼能量被減少相同的(49/11)倍。值得注意的是此方法不須減少在束中的電流密度，因為在該束中每單位電荷只有一硼原子。此程序之缺點係將氟原子連同硼植入半導體基板中。因為已知氟對半導體裝置呈現負面效果，其是此技術中不符合需求的特徵。
簇植入
增加劑量率之更有效方式係植入摻雜物原子之簇。意即，Xn Ym ＋ 形式之分子離子，其中n與m是整數且n大於1。近來，使用硼簇作為一用於離子植入之饋送材料已成為具發展性的工作。植入微粒是硼簇分子B18 H22 的一正離子，其含有18個硼原子且因此係硼原子之一"簇"。此技術不僅增加離子質量且因此增加傳輸離子能量，但對於一特定離子電流，其實質上增加植入劑量率，因為硼簇離子B18 Hx ＋ 具有十八個硼原子。重要的是，藉由明顯地減少在離子束中載送之電流(在硼簇離子情形下為10之倍數)，不僅是束之空間電荷效應減少及增束傳輸，而且晶圓充電效應也減少。因為正離子轟擊已知會經由晶圓充電而減少裝置良率，特別是會損壞敏感閘極絕緣，此透過使用簇離子束的電流減少就USJ裝置製造而言很有吸引力。USJ製造必須逐漸地容納更薄的閘極氧化物與特別低的閘極臨限電壓。因此，在面對今日半導體製造工業的兩個不同問題時，有一關鍵點待解決：在低能量離子植入時之晶圓充電與低生產力。
過去數代之每一代中形成較淺接面之主要方式係透過減少退火時間(浸泡、尖峰、毫秒退火)及總體熱預算。雖然次方法產生具有良好活化之較淺接面，其使得恢復植入損壞變得更困難。特定言之，由廣泛使用之預先非晶化(PAI)植入建立的範圍末端(EOR)缺陷通常在低熱預算處理後保留下來，其造成較高接面洩漏。由於範圍末端缺陷之建立已證明對極低洩漏USJ裝置之製造係明顯阻障，具有改良洩漏特徵之電晶體的製造因此係必需的，以致使能夠進行行動裝置之未來產生。如下文所述，具有硼及碳簇之離子植入提供所有缺陷之消除，並可實現用於45 nm、32 nm、及更小技術節點之目標USJ。
簇離子植入或分子植入最近作為USJ形成之生產替代方案顯現出來。使用簇物種大幅增加用於USJ形成[1]所需的超低能量植入之晶圓產量。簇技術現在可用於B(B18 Hx ＋ )、C(C16 Hx ＋ 或C7 Hx ＋ )、As(As4 ＋ )及P(P4 ＋ )之植入。此外，現在顯然該等植入之自動非晶化特徵允許消除Ge PAI步驟，例如，如John Borland、Masayasu Tanjo、Dale Jacobson、及Takayuki Aoyama在2005年6月5日至8日於美國佛羅里達州Daytona Beach舉行的第八屆半導體內超淺摻雜量變曲線之製造、特徵化及模型化國際研討會的論文集中所論述："Fabrication,Characterization,and Modeling of Ultra－Shallow Doping Profiles in Semiconductors"，第201至208頁，其以提及方式併入本文。
最近以下文獻中：John Borland等人所著，2006年5月15 至16日於中國上海舉行的第六屆接面技術國際研討會之IEEE擴展摘要第4至9頁，John Borland等人所著，2006年6月11至16日於法國馬賽舉行的第16屆離子植入技術國際會議之IEEE論文集，其以提及方式併入本文，已報告當使用低熱預算SPE及雷射退火時，B18 Hx ＋ 植入接面產生遠低於B、BF2 或Ge預先非晶化樣本中任一者的光致發光(PL)及洩漏信號。藉由植入之樣本的仔細TEM分析跟尖峰、SPE、雷射、及閃光技術之退火循環，已決定採用充分劑量之硼或碳簇植入晶圓以非晶化矽產生無可觀察EOR缺陷之清淨退火接面。雖然此效應之理論基礎仍在出現，顯然較輕原子之簇的植入基本上不同於單體離子之植入。
在由B18 H22 形成之離子的植入情形中，已設定採用植入劑量之適當計算(將測量劑量乘以18)以及用於硼或BF2 植入的植入能量之調整(對於硼，將擷取之離子能量除以20，對於BF2 係除以4.3)，此物種之簡單替換不僅可匹配植入量變曲線，而且顯著消除由於植入此簇之自動非晶化特性引起的通道化，例如，如Y.Kawasaki、T.Kuroi、K Horita、Y.Ohno及M.Yoneda、Tom Horsky、Dale Jacobson、與Wade Krull在"Nucl.Inst.Meth.Phys.Res.B 237(2005)中第25至29頁所揭示，其以提及方式併入本文。此替換之一令人驚奇的側面優點係藉由此方法產生之退火接面內觀察到缺陷之存在。
半導體效能之一度量係橫跨接面之洩漏電流的數量。洩漏電流源自基板之結晶結構內的缺陷，其係由摻雜物之植 入造成。儘管已致力於減少缺陷從而減少半導體接面內之洩漏電流，可用半導體內之洩漏電流仍處於不可接受位準下。因此，需要藉由進一步減少洩漏電流增強半導體接面之效能。
簡言之，本發明係關於一種半導體製造方法，其中藉由由離子化分子形成之離子束的植入完成摻雜，更特定言之，係關於一種採用及不採用非摻雜物簇離子，例如一碳簇離子之一共同植入將分子及簇摻雜物離子植入一基板的方法，其中將摻雜物離子植入藉由該共同植入建立非晶系層，以便減少結晶結構內之缺陷，從而減小洩漏電流並改善半導體接面之效能。使用An Hx ＋ 及An Rz Hx ＋ 形式之摻雜物離子化合物，以便最小化因離子植入造成之晶體缺陷。該等化合物包括碳簇與單體或簇摻雜物之植入的共同植入，或者僅包括植入簇摻雜物。特定言之，本文所述的本發明由植入半導體晶圓之一方法組成，其採用碳簇植入半導體晶圓，其後接著硼、磷、或砷之植入，或者接著硼、磷、或砷之摻雜物簇的植入。該等分子簇離子具有化學式An Hx ＋ 或An Rz Hx ＋ ，其中A指定摻雜物或碳原子，n及x係整數且n大於或等於4，以及x大於或等於0，R係一分子，其包含植入時對該植入程序無害的原子(例如Si、Ge、F、H或C)。該等離子係從Ab Lz Hm 形式之化學化合物產生，其中該化學式Lz 包含R，b可係不同於n之一整數，m可係不同於x之一整數，z係大於或等於零之一整數。
含有As或P原子之某些該等植入摻雜物已在Manning等人之共同待審美國臨時專利申請案第60/856,994中揭示，2006年11月6日申請，標題為"An Ion Implantation Device and a Method of Semiconductor Manufacturing by the Implantation of Molecular Ions Containing Phosphorus and Arsenic"，其以提及方式併入本文：七磷化氫P7 H3 ；環戊磷化氫P5 H5 ；P7 H3 ；As5 H5 ；As7 H3 ；肆－叁丁基六磷化氫；戊甲基七磷化氫；聚磷化物：Ba3 P14 ，Sr3 P14 ，單體磷化物：Li3 P7 、Na3 P7 、K3 P7 、Rb3 P7 、Cs3 P7 ；至Me3 SiPH2 ；(Me3 SiP)4 ；化合物P11 (SiMe3 )3 及As7 (SiMe3 )3 ；P11 (SiMe3 )3 及As3 (SiMe3 )3 ；As7 (SiH3 )3 及As5 (SiH3 )5 ；以及P7 (SiMe3 )3 。
此外，可用於PMOS植入的承載硼之簇材料係B10 H14 、B18 H22 、B2 H6 、B5 H9 、B20 Hx ，以及，例如C2 B10 H12 。
本發明亦係關於製造能夠在預先非晶化區域內形成N及P型導電率之超淺雜質摻雜區域的半導體裝置之方法，其係藉由Cn Hx ＋ 或Cn Rz Hx ＋ 形式之碳簇形成，其中C係碳，H係氫，n及x係整數且n1，x0，R係分子、自由基或配位基，其含有對植入程序或半導體裝置效能無害的原子，後跟摻雜物植入，例如P、As或B，從而限制通道化、摻雜物擴散並且在與適當退火耦合時消除範圍末端缺陷，另外以較高生產率從事於此。必須根據特定分子選擇預先非晶化植入之能量，以形成厚度等於摻雜物植入之突出範圍至摻雜物植入之範圍之五倍的非晶系層。必須根據特定性質及分子或簇的組成物選擇預先非晶化植入的劑量，以完全 非晶化前述表面層。為有效地控制擴散，碳峰值濃度必須在1E17至1E19碳/cm3 的範圍內。另外，預先非晶化植入必須始終在摻雜植入開始前完成。
半導體晶片開發的最近發展已產生一理念，即可藉由Sb4離子之植入證明源極－汲極延伸的較佳活化‘如段落[0022]中所述，美國申請案第60/856,994號，現在係美國申請案第11/934,873號，砷及磷分子離子可用於離子植入，特定言之係申請者之離子植入來源。銻屬於週期表族V相同行，因此與砷及磷具有相同外殼電子結構。熟知的係As及P均昇華以分別形成As4及P4。因此期望Sb將昇華至Sb4分子。另外，如B.Stegemann、B.Kaiser及K.Rademann在New Journal of Physics 4(2002)89中所報告，Sb4係一穩定分子簇，可藉由蒸發固體銻容易地獲得穩定分子簇。此外，其係具有少量二聚物(Sb2)及三聚物(Sb3)之Sb蒸汽之主要成分，參見Mark L.Polak等人之J.Chem.Phys.97(12)，1992年12月15日。最後，Sb之蒸汽壓力在500 C下係大約1X10(－5)托，參見R.E.Honig及D.A.Kramer之"RCA Review"，30,(1969)285，其使合理的候選者在典型離子源熱爐中從固體蒸發。因此，摻雜物、分子銻之離子植入，特定言之係四聚物Sb4可用於半導體製造。
較佳具體實施例中，碳簇植入係選擇成其建立之非晶系層至少與隨後摻雜物植入之範圍末端同樣厚，因此實際上與摻雜物植入相關聯之所有缺陷係建立於非晶系材料中。 此確保在隨後活化步驟期間透過退火排除該等缺陷。
本發明之一替代具體實施例係提供製造一半導體裝置之方法，此方法能夠在預先非晶化區域內形成N及P型導電率之超淺雜質摻雜區域，其係由Cn Hx ＋ 或Cn Rz Hx ＋ 形式之碳簇形成，其中C係碳，H係氫，n、x及z係整數且n1以及x及z0，R係含有對植入程序或半導體裝置效能無害之原子的分子、自由基或配位基，其使用An Hx ＋ 、An Rz Hx ＋ 、An Cm Hx ＋ 或An Cm Rz Hx ＋ 形式之離子化簇，其中A係摻雜物原子，例如B、P、或As，n、x及z係整數且4n，0m以及x及z0，C係碳原子，R係含有對植入程序或半導體裝置效能無害之原子的分子、自由基或配位基，從而在與適當退火耦合時消除範圍末端缺陷，並且進一步以較高生產率從事於此。必須根據特定分子選擇預先非晶化植入之能量，以形成厚度等於摻雜物植入之突出範圍至摻雜物植入之範圍之五倍的非晶系層。必須根據特定性質及分子或簇的組成物選擇預先非晶化植入的劑量，以完全非晶化前述表面層。為有效控制擴散，碳峰值濃度必須在1E17至1E19碳/cm3 之範圍內。另外，預先非晶化植入必須始終在摻雜植入開始前完成。預先非晶化植入必須始終在摻雜植入開始前完成。
本發明之另一替代具體實施例係提供製造半導體裝置之方法，此方法能夠在自動非晶化區域內形成N及P型導電率之超淺雜質摻雜區域，其使用An Cm Hx ＋ 或An Cm Rz Hx ＋ 形式之離子化簇，其中A係摻雜物原子，例如B、P或As，n、x及 z係整數且1n，0m，以及x及z0，R係含有對植入程序或半導體裝置效能無害之原子的分子、自由基或配位基，從而限制摻雜物擴散並消除具有單一植入之範圍末端缺陷，以及進一步以較高生產率從事於此。此較佳具體實施例中，碳簇植入係選擇成其建立之非晶系層至少與隨後摻雜物植入之範圍末端同樣厚，因此實際上與摻雜物植入相關聯之所有缺陷係建立於非晶系材料中。此確保在隨後活化步驟期間透過退火排除該等缺陷。為有效控制擴散，碳峰值濃度必須在1E17至1E19碳/cm3 之範圍內。
本發明增加N型簇植入之優點，例如藉由使用顯著較大摻雜物簇，例如具有3個以上摻雜物原子之磷或砷簇。碳簇離子(Cx Hy ＋ )可用於遞送低能量高劑量碳離子束至半導體表面，以預先非晶化矽來消除通道化，同時將C原子定位於表面下方，以實質上減少緊隨C植入的B植入內之B擴散。此外，碳簇呈現與摻雜簇相同之電荷減少優點。
根據本發明之範圍末端無缺陷植入的形成有數種機制。該等機制包括：．簇植入處於此一低等效能量下(小於1 keV)，即缺陷接近表面，使得表面當作缺陷槽，並且其全部遷移至表面並蒸發。
．已證明極高束電流，例如高至50 mA之硼等價電子，其與B18 H22 所有40個微粒附近耦合，導致損壞串聯之實質重疊，從而形成埋入液體層，其將範圍末端損壞溶解。 材料保持非晶系，因為液體－固體介面以極高速率移 動。從雷射退火熟知，若液體－固體介面超過臨限速率，固體將為非晶系而非結晶。若此發生於雷射退火，其中重新結晶化之時間在毫秒等級上，非常確定其將發生於串聯處，其中時間在10－12 秒等級上。例如，參見Phys.Rev.Lett.50，896至899(1983)[第12期，1983年3月]，"Silicon Melt,Regrowth,and Amorphization Velocities During Pulsed Laser Irradiation"，O.Thompson 及J.W.Mayer(紐約州Ithaca康奈爾大學材料科學部14853)、A.G.Cullis、H.C.Webber、及N.G.Chew(Royal Signals and Radar Establishment,Malvern,Worcestershire WR143PS,United Kingdom)，J.M.Poate及D.C.JacobsonBell實驗室，新澤西州Murray Hill 07974。
．連同摻雜物原子或碳原子植入的大量氫原子在產生無缺陷區域或以某種方式鈍化缺陷中起特定作用，以便使範圍末端缺陷可得以退火。
 簇離子技術
本發明係關於一種半導體製造方法，其中藉由由離子化分子形成之離子束的植入完成摻雜，更特定言之，係關於一種採用及不採用非摻雜物簇離子，例如一碳簇離子之一共同植入將分子及簇摻雜物離子植入一基板的方法，其中將摻雜物離子植入於藉由該共同植入建立非晶系層，以便減少結晶結構內之缺陷，從而減小洩漏電流並改善半導體 接面之效能。特定言之，已發展一新植入技術，作為低能量硼植入之替代方案。此技術之概念係使用分子離子，其包含許多硼原子以避免低能量硼之傳統離子植入的基本問題。一新化學物(十八硼烷B18 H22 )可用作此分子、硼簇之來源，並且已發展一新離子源以供其利用，例如，如2005年9月14日申請共同持有共同待審之美國專利申請第10/519,699號中標題為"Ion Implantation Device and a Method of Semiconductor Manufacturing by the Implantation of Boron Hydride Cluster Ions"所揭示，該案以提及方式併入本文。經發現硼簇之植入在自我非晶化及晶體缺陷之消除上具有額外優點。另外，已證明具有類似特性之額外物種，尤其係用於遞送碳之兩種分子。
引言
縮放半導體技術之挑戰之一係需要隨縮放真實特徵而持續減小接面深度。尤其具有挑戰性的係縮放p型接面深度，因為整個產業中使用的離子植入設備基本上無法在產生期望接面所需的參數域內運作。最新技術節點內已藉由發展退火技術避免此問題，使得植入能量之減少得以延遲。隨著毫秒退火技術之出現，無任何進一步推進退火之機會，且必須減小植入能量。此論文中，提供新植入技術，其直接解決基本植入問題，並提供值得生產之技術，其能夠滿足可預見未來的縮放需要。
簇或分子植入
此新技術之基本概念係使用分子離子物種，其含有一個 以上摻雜物原子。傳統植入技術一直利用離子物種，其每離子僅含有一個摻雜物原子。藉由使用每電荷具有"n"個摻雜物原子之物種，植入設備在高n倍之擷取電壓下運作，從而避免在低擷取電壓下形成離子束之基本物理限制。當此離子物種進入矽晶圓時，分子分離且各原子實際作為以傳統方式植入之原子，其原子能量將等於總離子能量之質量分率。應注意，全部原子實際上得到離子能量之相同分率，因此與藉由單一原子離子執行之植入相比，植入程序結果中無變更。依此方式，可在較高生產率下在傳統離子植入器上執行低能量硼植入程序。
硼簇
已發展出一新化學物，作為分子來源，其含有許多硼原子。該化學物係硼簇，其成分係B18 H22 。此化學物用於產生物種B18 Hx ＋ 之離子束，其被發現對於65 nm及更小情形下技術節點所需的低能量硼植入之範圍非常有用。例如，使用B18 Hx ＋ 採用10 keV之擷取電壓執行500 eV等價硼植入，其係操作任何植入系統之非常舒適之範圍。此材料在室溫下係固體，其對於緩和此氫化物材料之毒性很有利，但需要發展新汽化器技術，以便將B18 H22 提供至離子源。幸運的係，材料在90至100℃範圍內蒸發，從而提供具有高準確度及可靠性之工程解決方案。另一端，材料在200℃以上分解。另外，工程解決方案能夠採用高強固性及適度成本容易地在此溫度範圍內運作，因為硬體可由鋁製造。
硼簇來源
為形成硼簇之離子束，發展一新離子源，例如如第16屆國際離子植入技術會議T.N.Horsky論文集第159頁(2006)所揭示，其以提及方式併入本文。傳統離子源之基本概念係分裂分子以隔離所需的單一原子，從而使其在高溫、高密度電漿下作為基本離子激發運作。相比之下，硼簇來源係設計成保存較大分子，從而採用"軟離子化"在低溫下運作。用於離子化之激發係低能量電子束(~300 eV電子之~50 mA)，其係遠離程序蒸汽產生並傳輸至離子化區域。依此方式，建立平行於且鄰近激發槽來離子化蒸汽之圓柱，從而允許B18 Hx ＋ 離子之高效率激發。此軟離子化系統已證明在離子化硼簇蒸汽時很有效，並且已實現高至B18 Hx ＋ 離子之3 mA的電流。產生之離子束的質量頻譜如圖1所示，其中可看出產生之主要離子係B18 Hx ＋ 離子。唯一其他束成分係少量雙倍帶電(B18 ＋＋ )及極少量B＋ 及H＋ 。特定言之，圖1係B18 H22 之質量頻譜，其使用具有20 keV激發之硼簇來源。
程序特徵
雖然最初係作為生產率解決方案發展，經發現硼簇植入具有數種唯一及可能有利的特徵。當然，已實現低能量生產率，其在3 keV下具有50 mA之束電流能力，如T.N.Horsky、G.F.R.Gilchrist、R.W.Milgate在第16屆國際離子植入技術會議論文集第198頁(2006)所證明，其以提及方式併入本文。此能力轉換為用於極低能量植入之高生產 率，其亦具有低至500 eV之機械限制能力以及低至100 eV之生產價值能力。此低能量能力係從傳統離子植入器提供，僅具有輕微修改以利用B18 H22 物種。硼簇植入始終在漂移模式中執行，從而避免任何能量污染。能量污染係使用減速模式之結果，所有傳統植入系統使用其來增加用於低能量植入之生產率。雖然減速束內之污染數量一般較低(<1%)，其可隨調諧及植入器狀況變化，並且隨技術縮放而具有較低容忍度。極低能量下生產價值能力與無能量污染之組合使B18 H22 對於45 nm及更高者下之技術節點SDE植入非常有吸引力。
自我非晶化
植入此一較大硼原子簇後，期望建立之損壞量變曲線不同於傳統單體硼植入。現在對於產生之損壞已有許多研究，其產生自我非晶化之概念，該概念始於Borland等人之工作(第16屆國際離子植入技術會議J.O.Borland論文集第6頁(2004)，其以提及方式併入本文)。研究顯示，B18 Hx ＋ 植入本身在較低劑量下建立非晶系層，並且此非晶系層使B18 Hx ＋ 植入可避免多數通道化，而不使用額外PAI植入。研究顯示，相對於等效參數之單體植入，簇對矽晶格之影響賦予其動力，較佳的係在表面附近。此增強表面處的矽損壞，同時最小化深度損壞。因此，以較低劑量在表面形成淺非晶系層，其足以消除隨後簇植入之通道化。對於B18 Hx ＋ ，非晶化臨限在1E14/cm2 劑量附近，因此典型SDE植入將係90%未通道化。藉由B18 Hx ＋ 植入獲得的SIMS 量變曲線的一範例顯示於圖2中，其中顯示量變曲線具有及不具有PAI，並顯示單體硼具有及不具有PAI。特定言之，圖2說明採用及不採用Ge PAI程序之B18 Hx ＋ 及單體B＋ 植入的SIMS量變曲線。對於唯B18 Hx ＋ 植入，觀察到輕微通道化。可看出已避免大多數通道化，儘管仍保留某些通道化效應。以下更詳細地論述自我非晶化程序。
碳簇分子，例如C16 H10 及C7 H7 ，提供研究具有相同化學損壞建立機制之方式，並提供有趣結果，例如，如K.Sekar、W.A.Krull、T.Horsky、D.C.Jacobson、K.Jones、D.Henke在國際半導體自造、度量衡及模型化認識會議論文集中所報告，5月6日至9日，美國Napa(2007)，其以提及方式併入本文。顯然，可看出採用較小硼簇實現非晶化需要更高劑量，因此表面處的損壞沉積很大程度上與質量相依。
EOR損壞之消除
採用硼簇植入之不同損壞沉積程序的另一結果係關於範圍末端(EOR)損壞及其退火特性。採用任何非晶化植入，一主要問題隨完全退火總結構及消除所有矽晶體缺陷以實現低洩漏接面之要求顯現。由於非晶系區域係藉由高度損壞之定義，預期非晶系層下方之矽結晶區域亦係嚴重損壞，此通常係稱為EOR損壞。應注意，使用Ge＋ 植入之傳統程序產生EOR損壞，其對完全退火(尤其係採用先進、低熱預算退火技術)具有挑戰性。相比之下，發現由簇植入建立之EOR損壞麻煩較少，且許多研究現在報告已實現 無缺陷接面，甚至係採用最現代低熱預算退火技術。圖3顯示J.O.Borland之工作的某些結果，第16屆國際離子植入技術會議論文集第6頁(2004)，其以提及方式併入本文，其中顯示在非常先進之退火狀況(閃光、雷射及SPE)下B18 Hx ＋ 植入無缺陷。特定言之，圖3代表已植入且採用雷射、閃光及SPE退火之B18 Hx ＋ 植入的XTEM影像。任何退火結構中未見晶體缺陷。
此工作亦產生圖4及5所示之結果。特定言之，圖4顯示用於B、BF2 及B18 Hx ＋ 植入之光致發光(PL)信號，其採用及不採用PAI並用於各種退火技術。PL信號指示晶體損壞之存器，因此較低數字更佳。可看出對於任何退火技術，唯B18 Hx ＋ 情形一致地產生偵測位準結果。其他USJ形成方法產生同樣一致的低PL數字。如圖4內所示，唯B18 Hx ＋ 情形係顯示為產生極低PL數字，無論選擇哪種退火狀況。
圖5顯示用於接面洩漏之對應資料，其係藉由佛蘭提方法獲得。顯然圖式之結構與圖4一致，其顯示晶體損壞與接面洩漏間之關聯。另外，唯B18 Hx ＋ 情形產生最一致之低洩漏，並且採用任何先進退火狀況實現偵測位準洩漏。圖5說明藉由接面光電壓測量決定的接面洩漏，其與植入程序及退火狀況成函數關係。B18 Hx ＋ 係顯示為產生極低位準之接面洩漏，無論選擇哪一退火狀況。
碳簇共同植入
隨著瞭解簇植入對半導體應用具有基本優點，碳簇物種已擴展選項。碳氫分子係選擇以具有極類似於硼簇材料之 物理特性，並且發現可與相同硼簇系統很好地合作。已發展兩種碳物種來解決不同程序能量範圍，即C16 H10 及C7 H7 。C7 H7 物種提供具有高至每碳原子10 keV之碳能量的植入程序，使碳簇溶液可用於整個範圍之有用碳植入。
擴散控制
現代CMOS處理中的最先進程序碳應用係用於硼擴散控制。許多組織在45 nm技術節點中使用碳來完成此任務。碳的作用眾所周知：減小硼擴散，改善硼量變曲線之陡峭度，以及增加硼固體可溶性。該等特徵亦可全部採用碳簇實現。傳統程序通常係Ge/C/B，因為需要碳起作用的作用體積在退火前係非晶系。圖6說明碳簇植入之TEM，其顯示其具有對擴散控制程序關鍵的自我非晶化特徵。更特定言之，圖6係已植入之結構的碳簇之XTEM影像，其顯示14 nm厚度之自我非晶化層。植入狀況係每碳原子3 keV以及1E15/cm2 碳之劑量。箭頭指示表面位置。圖7說明作用類似於傳統混合植入程序的碳簇/序列。特定言之，圖7係SIMS量變曲線，其顯示碳簇在控制硼(B18 Hx ＋ )植入之擴散中的優點。植入時，顯示未採用碳及採用碳之量變曲線。另外，經發現簇序列亦具有消除EOR缺陷之前述優點。圖8係退火後碳簇/碳簇植入序列程序之TEM影像，並說明無剩餘晶體缺陷。更特定言之，圖8係顯示對於(CB/CC)[B18 Hx ＋ 每碳原子500 eV＋C16 每碳原子3 keV]兩者均處於1e15原子/cm2 ，1025℃下5秒退火後無EOR損壞之XTEM影像。
應力工程
用於先進技術節點之CMOS解決方案的最新發展已主要集中於將應力併入通道以改善遷移率。此在改善PMOS電晶體效能中已獲得巨大成功，其併入SiGe源極及汲極結構以將PMOS通道放置於壓應力下。NMOS之應力工程不甚成功，但許多工作目前在進行中，以使用氮化物結構來實現NMOS通道之張應力。實現NMOS之改良的另一可能方法係在源極及汲極內使用SiC合金，以在通道上建立適當張應力。該等發展中之磊晶沉積方法較有挑戰性。本發明提供一新替代方案：使用碳簇植入以採用簡單及直接之程序建立SiC合金材料。特定言之，本發明提供一程序配方，其已顯示在毯式層內產生高度應力，如藉由圖9所示的拉曼(Raman)光譜所測量。特定言之，圖9係顯示藉由碳簇植入產生之應力的拉曼光譜結果。經發現碳簇植入之自我非晶化特徵對此程序之工程極為有利：非晶系層之重新結晶化直接促使將碳放置於替代站點內，其係實現適當應力所需的。圖19說明已採用高至800 MPa之應力值實現的應力結果。更特定言之，圖10說明用於各種碳簇植入狀況及退火狀況的應力資料。C16 Hx ＋ 及C7 Hx ＋ 兩者植入均係顯示為產生類似應力位準。資料來自紫外線拉曼光譜。
優點總結
根據本發明之簇離子技術提供用於較大分子之植入的生產解決方案，其含有期望物種之許多原子，而非一次植入一個原子之傳統方法。已顯示此技術為低能量植入提供極 高生產率，同時亦產生程序優點。該等程序特徵包括無能量污染、自我非晶化及EOR損壞之容易消除、產生具有低接面洩漏之無缺陷結構。硼簇及碳簇物種直接應用於低能量硼及碳植入的傳統使用。此外，已對碳簇植入說明用於NMOS應力工程之新應用。
實驗結果
所使用之晶圓係200 mm、n型(100)矽基板。使用饋送至簇離子源內的硼簇及碳簇材料，採用不同簇物種在各種能量及劑量下植入晶圓，並產生B18 Hx ＋ 、C16 Hx ＋ 、及C7 Hx ＋ 離子束。此離子源技術透過軟離子化程序保存該等較大分子。植入係在具有離子源之Axcelis GSD高電流植入器翻新上執行，例如共同待審共同持有之美國專利申請案第10/519,699號中所揭示，2005年9月14日申請，標題為"Ion Implantation Device and a Method of Semiconductor Manufacturing by the Implantation of Boron Hydride Cluster Ions"，其以提及方式併入本文。
圖11A及11B說明採用簇植入之非晶化優點。與500 eV硼植入及3 keV碳植入相關聯的植入深度係適用於組合使用，以減小USJ形成中的擴散。圖12顯示SIMS量變曲線，其將每硼300 eV之B18 Hx ＋ 植入後的植入硼量變曲線與已針對擴散控制採用氟或碳簇植入之退火樣本比較。碳簇＋硼簇植入產生比單獨B18 Hx ＋ 或B18 Hx ＋ ＋F更淺及更陡峭之接面。
圖13A至13C說明B18 Hx ＋ 植入及退火樣本之斷面傳輸電子 顯微圖(X－TEM)，其證明SPE、雷射及閃光退火之無缺陷。SPE係在650C下於Mattson RTP系統上執行。毫秒閃光退火係在1300C下於以Mattson燈為主之系統上執行。雷射退火係實行200 nsec次熔，如John Borland等人在第16屆國際離子植入技術會議IEEE論文集第96至100頁中所教導，2006年6月11至16日於法國馬賽舉行，其以提及方式併入本文。圖14A顯示(a)650C SPE；(b)720C SPE；(c)1075C尖峰退火後的每硼500 eV、1 e15 B18 Hx ＋ 植入樣本之平面圖TEM。退火係在ASM LevitorTM 系統上執行，例如，如Klaus Funk在Einladung zum RTP及lonenimplantations－Nutzergruppen－Treffen中所揭示，2006年9月25日至26日在奧地利Villach舉行，其以提及方式併入本文。圖15顯示在Axcelis SummitTM RTP系統上(a)退火前；(b)5s、950C退火後，用於Ge預先非晶化、B18 Hx ＋ 植入樣本的X－TEM。EOR缺陷係清楚地顯示為12 nm，並且在退火後仍較明顯。圖16顯示首先採用1e15、每硼3 kV之C16 Hx ＋ 離子植入、然後採用適用於65 nm SDE的1e15、每硼500 eV之B18 Hx ＋ 植入的樣本之退火X－TEM影像。退火係在Axcelis SummitTM RTP系統上執行的5s、950C尖峰退火。
低洩漏接面之建立係致能用於下一代行動裝置。接面洩漏之一明顯促成因素係EOR缺陷之建立及保留。Ge PAI產生EOR缺陷，其無法藉由低熱預算退火排除，如圖15所說明及John Borland等人在2006年6月11至16日在法國馬賽舉行第16屆國際離子植入技術會議IEEE論文集第96至100頁 中所論述，其以提及方式併入本文。圖3及4說明在製造用於PMOS之SDE時藉由以B18 Hx ＋ 替代BF2 ＋ 或B＋ ，可消除EOR缺陷。此外，圖11A證明在適用於建立SDE之劑量下植入B18 Hx ＋ 會建立幾乎消除通道化之非晶化層，如Y.Kawasaki、T.Kuroi、K Horita、Y.Ohno及M.Yoneda、Tom Horsky、Dale Jacobson、及Wade Krull在Nucl.Inst.Meth.Phys.Res.B 237(2005)第25至29頁所報告，其以提及方式併入本文。
使用碳共同植入最近常用於限制硼瞬變增強擴散以及產生較淺、更陡峭接面。不幸的是，C植入亦可引入EOR缺陷，從而為減小接面深度而導致洩漏增加。如圖6所證明，碳簇植入與硼簇植入之組合產生無缺陷接面。吾人繼續實行碳簇實驗，以較佳地瞭解此效應之機制。洞察如此之原因以及為何使用碳簇對USJ製造之持續發展非常重要的圖像顯現出來。
如圖11B所示，C16 Hx ＋ 本身產生非晶系層。因此，C16 Hx ＋ 之植入可用作非晶化植入。當以適當深度及劑量植入時，其亦完成有效擴散控制，如圖12所示。因此，無論何時需要擴散控制，其可用於代替C植入。
已設立碳在硼擴散控制中之作用係空隙缺陷之吸氣。TED期間，硼視為與空隙配對，並且此機制負責透過晶體晶格之迅速硼移動。可能的係，結合空隙吸氣之碳非晶化效應係結合摻雜物植入使用碳簇造成退火後無EOR缺陷的原因。此推理源自以下假定：若範圍末端發生於非晶系矽 內，最終缺陷在範圍末端發生於結晶材料內時更容易透過退火排除。很可能碳簇用作非晶化植入在減小NMOS電晶體內之EOR缺陷時亦很有效。使用碳簇作為在適用於SDE之As能量下與As4 ＋ 植入之共同植入的初步工作結果已產生極低缺陷接面。
針對各種植入及退火狀況，損壞量變曲線與接面洩漏間的關係由圖17及18說明。如圖所說明，採用及不採用Ge PAI且針對尖峰、閃光、雷射及SPE退火執行B＋ 、BF2 ＋ 、及B18 Hx ＋ 植入。圖17顯示藉由Accent PL方法獲得之光致發光資料，如John Borland等人在2006年6月11至16日於法國馬賽舉行第16屆國際離子植入技術會議IEEE論文集第96頁至100頁所教導，其以提及方式併入本文，而在圖8中，顯示藉由佛蘭提(Frontier)半導體非接觸接面光電壓(JPV)方法測量的接面洩漏。不採用Ge PAI之唯B18 Hx ＋ 植入顯示對於所有退火序列之低損害及洩漏。特定言之，使用B18 Hx ＋ 的雷射退火後之接面洩漏比B＋ 或BF2 ＋ 低20。此外，使用Ge PAI造成用於所有植入物種之顯著較高洩漏。
採用簇植入之自我非晶化機制的分析
預先非晶化植入(PAI)步驟通常用於避免晶體通道化，從而實現較淺接面·硼簇(B18 H22 )致能極低能量硼植入程序，其用於形成極淺p型接面，以及有效地非晶化矽，從而消除PAL之需要。此工作之目的係提供自我非晶化機制之分析，以及關於自我非晶化比較各種簇離子物種。提供與植入劑量成一函數關係的SIMS量變曲線。該等資料提 供通道化隨植入進行及矽變為非晶系而消除的強力證據。藉由使用隨後通道化敏感200 keV P＋ 植入提供額外確認，以顯示通道化避免之臨限。XTEM亦用於顯示材料之物理結構，其與植入劑量成函數關係並與通道化特性關聯。
引言
穿過Si晶格之有力離子通路啟動移位事件之序列，其導致缺陷產生。在足夠高劑量下，結晶矽經歷結晶非晶系(c －a)轉換。Si內，當損壞結晶相位之自由能量高於非晶系相位時，非晶化發生於離子照射下。需要後植入熱處理以透過退火排除損壞並電性活化引入之摻雜物。形成非晶系相位亦抑制離子通道化，從而消除通常在摻雜物量變曲線內觀察到之通道化末尾。非晶系程序取決於各種因素，例如離子植入物種、植入劑量及基板溫度。例如，參見T.Mootoka、O.W.Holland在Appl.Phys.Lett.61,3005(1992)中；T.Mootoka、O.W.Holland在Appl.Phys.Lett.58,2360(1991)中；以及T.Mootoka、F.Kobayashi、P.Fons、T.Tokuya mA、T.Suzuki、N.Natsuaki在Jap.J.Appl.Phys.30,3617(1991)中所述，其以提及方式併入本文。
藉由較輕離子及較重離子或重簇離子物種建立之損壞程度有差異。藉由重離子損壞建立之非晶系層可在矽內容易地重新生長，造成較有效之摻雜物活化。在較輕離子情形中，低於特定劑量則難以產生非晶系層，並且在此類情形中形成的缺陷較穩定；因此會影響摻雜物活化。例如，植 入預先非晶化Si之B在重新生長期間於低退火溫度下可實現較高活化位準，如E.Landi、A.Armigliato、S.Solmi、R.Kghler、及E.Wieser在Appl.Phys.A A47,359(1988)中所教導。針對高度損壞結晶Si內預先非晶化Si及B內B之退火期間的不同特徵之同時觀察可在K.S.Jones、R.G.Elliman、M.M.Petravic、及P.Kringhoj之Appl.Phys.Lett.68,3111(1996)中清楚地看出，其以提及方式併入本文。
此外，當基板為非晶系時，低溫退火，例如SPE，提供修理損害並有效活化摻雜物的良好機會。空隙及空缺重新組合，過度空隙在800℃附近形成{311}缺陷之簇。離子植入矽內常常觀察到杆狀311缺陷，咸信其藉由在退火程序期間提供空隙在硼瞬變增強擴散(TED)中起重要作用。在特定損壞臨限以下，該等{311}缺陷在適當退火溫度下容易地分解。在不同損壞臨限以上，該等缺陷可形成難以移除之錯位迴路。使用預先非晶化植入(PAI)產生具有低熱預算以及具有最小擴散之較高活化位準，例如，如E.Landi、A.Armigliato、S.Solmi、R.Kghler、及E.Wieser在Appl.Phys.A A47,359(1988)中以及(7)S.Solmi、E.Landi、及F.Baruffaldi在J.Appl.Phys.68,3250(1990)中所揭示。O.W.Holland、J.Narayan、D.Fathy、及S.R.Wilson在J.Appl.Phys.59,905(1986)中已報告，其以提及方式併入本文中，在非晶系層之重新生長期間，B原子係併入替代位置，從而變為電性活性，其至少在濃度上低於 1020 原子/cm3 。同時，延伸至表面的非晶系層內存在之原子的過多或缺乏係清除至表面，並且在此處被消除。重新生長後僅剩餘超過非晶系/結晶接面之損壞，其發展成Si空隙簇{311}：相對於晶格、缺陷及錯位迴路之結晶圖形佈局的方向名稱。因此，可處於簡化目的假定在重新生長後，非晶系區域內之所有B原子位於替代位置，並且從該區域移除缺陷，而在結晶區域內，B原子與藉由PAI產生之Si空隙交互作用。
最近，D.R.Tieger、W.Divergilio、E.C.Eisner、M.Harris、T.J.Hsieh、J.Miranda、W.P.Reynolds在T,Horsky,IIT,(2006)中報告，其以提及方式併入本文，使用分子或"簇"植入已致使摻雜物載送分子(例如B18 H22 )及碳載送分子(C16 Hx 、C14 Hx )增加產量並降低用於特定USJ PMOS應用之植入深度。本發明係相對於當前技術之顯著改良，並且包括透過碳簇植入在包含隨後摻雜物植入之EOR的深度下建立非晶系層。根據本發明，隨後摻雜物植入可為簇，但亦可為單體植入，BF2 、As2 等等。根據本發明之重要方面，摻雜物植入s，其通常對基板結晶結構造成損壞，即除簇離子摻雜物外之摻雜物，例如單體及分子摻雜物，係完全包含於藉由碳簇共同植入建立的非晶系區域內。同樣，不存在延伸缺陷。摻雜物植入造成之任何缺陷係採用(例如)msec退火排除。
對獲得此類較淺接面至關重要的重要參數係硼簇及碳簇植入兩者之自我非晶化性質。類似於碳簇及硼簇組合植 入，根據本發明，具有砷簇(例如As4 )之碳簇或碳簇及磷簇(例如P4 )對n型摻雜物之擴散產生相似效應。由於硼及碳簇植入變為主流製造程序，因此重要的係特徵化B18 H22 及C16 H10 之自我非晶化效應，並查看消除標準PAI植入以避免通道化效應及EOR損壞的可能性，從而產生低損害高品質接面。
本發明說明各種簇物種之非晶化特性，並使用XTEM測量評估非晶系層深度。吾人使用通道化敏感植入(P＋ ，200 keV，1e14原子/cm2 )以探測各種劑量下B18 H22 植入(500 eV及每硼原子5 keV)造成之損壞程度，並且將結果與XTEM測量關聯。此研究將順便便討論摻雜物活化中之非晶化對於USJ及應力工程應用之作用。
實驗
此研究中所使用之晶圓係200 mm、n型(100)矽基板。晶圓係使用來自Clusterlon來源之B18 Hx ＋ 、C16 Hx ＋ 、C7 Hx ＋ 離子採用各種簇物種在不同能量及劑量下植入。執行SIMS及XTEM測量前，在植入之晶圓上執行TW測量。使用軸上多束成像狀況將樣本成像於JEOL 2010 FEG TEM上。
結果及分析
硼簇 圖19A、B及C分別顯示劑量5e13、1e14及1e15原子/cm2 下每硼原子500 eV的B18 H22 植入之XTEM影像。對於5e13劑量XTEM影像(圖19A)，無存在非晶系層之證據。對於1e14劑量，吾人可清楚地看見深3 nm之非晶系封裝穴。在 1e15劑量下，清楚地存在厚度大約為6.2 nm之非晶系層。此非晶系層深度大約為用於500 eV下硼之突出範圍(Rp )及散亂(△Rp )之和(Rp ＋△Rp )。圖19顯示A 5e13原子/cm2 (無非晶系層)B 1e14原子/cm2 (3 nm深之非晶系封裝穴)C 1e15原子/cm2 (6.2 nm厚之非晶系層)下每硼原子500 eV之植入。箭頭指示表面位置。
為評估用於非晶化之臨限劑量，在從1e13至1e15原子/cm2 的各種劑量下以0.5 keV及5 keV(每硼原子)植入B18 H22 ，並在0∘傾斜及0∘扭曲下於該等晶圓上執行通道化敏感P＋ 、200 keV、1e14植入，以決定藉由硼簇植入建立之損壞程度。預期P將更深地穿入結晶Si，且在非晶系Si內較淺。執行SIMS測量以決定P量變曲線，從量變曲線決定用於非晶化臨限之關鍵劑量。圖2A及2B顯示採用各種劑量下每硼原子0.5 keV及5.0 keV硼簇植入之樣本上的PSIMS量變曲線。
圖20係在0∘傾斜及0∘扭曲下用於P＋ 、200 keV、1e14之SIMS量變曲線。從圖20A看出對於採用1e13及1e15劑量之硼簇植入，P量變曲線不同。關於1e13劑量在1e17原子/cm3 之P濃度下的深度大約為0.9 μm，關於1e15係0.7 μm。用於1e13之更深量變曲線可能係由於結晶Si內P原子的導引。由於此一低植入劑量不產生任何明顯損壞，P植入經歷通道化並更深地行進至晶體內。1e15劑量下，顯示硼簇建立6.2 nm之非晶系層深度(圖19C)。結晶Si頂部上存在非晶系層去通道化衝擊P原子，從而將其導引至通道外。與 採用結晶者的情形相比，該等導引離開之原子與Si原子經歷多個隨機碰撞，並在停留於較淺深度前丟失能量。在5e13劑量下，在1e17原子/cm3 下之P量變曲線的深度已經接近0.8 μm。與完全非晶系情形相比，此大約為深度減小量之一般。即使在5e13之硼簇劑量下，Si內存在明顯程度之結晶損壞。若吾人觀察圖19A內5e13劑量下之XTEM影像，無任何非晶系層存在之清晰證據。1e14劑量下(圖1B)，XTEM顯示間斷的3 nm深非晶系封裝穴層。XTEM不夠敏感，以部分拾取非晶化Si或不充分重新結晶化相位。Yoshimoto等人(12)已報告關於閃光退火硼樣本上之XTEM及拉曼測量，其中主張XTEM無法拾取不充分重新結晶化相位，而拉曼測量清楚地顯示不充分重新結晶化相位。該等結果指示為避免此能量範圍下之通道化效應，吾人不需要高於5e14原子/cm2 之硼簇劑量。
圖21係在各種劑量之0.5 keV植入下用於B18 H22 之差異硼SIMS量變曲線。特定言之，圖21顯示用於每硼原子0.5 keV之硼簇植入的硼差異量變曲線。所有硼量變曲線係藉由執行5點平均化來平滑並相對於1e13量變曲線標準化。差異SIMS量變曲線係藉由減去量變曲線來完成。例如，標題為"2e13至1e13"之量變曲線係藉由從來自2e13劑量之量變曲線減去來自1e13劑量之SIMS量變曲線而獲得。圖21顯示用於各種劑量之遞增硼濃度。顯然，吾人可觀察到高至5e13劑量之通道化末尾。超過5e13則低於1e17原子/cm3 之濃度下硼量變曲線內實務中不存在差異。此指示用於 0.5 keV硼簇植入下之非晶化的臨限劑量大約為5e13原子/cm2 。圖22顯示用於5 keV硼簇植入之P量變曲線。雖然用於非晶化之臨限仍大約為5e13原子/cm2 ，其不像每硼原子0.5 keV植入情形中一樣明顯。
碳簇
碳簇化學物C16 H10 在室溫係係固體，在與硼簇相同之溫度範圍內蒸發。針對硼簇發展之軟離子化系統亦可與碳簇蒸汽合作，由於碳簇之較窄AMU頻譜其產生稍高之電束電流。此外，碳簇離子處於與硼簇相同之AMU範圍內(~200 AMU)，因此植入系統剩餘部分與硼簇一樣工作。圖中顯示碳簇抑制退火程序間之硼擴散，其與使用單體碳之其他發展一致。另外，碳簇、硼簇及傳統尖峰退火技術之組合係顯示為產生適用於45 nm SDE之超淺接面。吾人亦具有另一碳簇材料(C14 Hx )，其可提供C7 Hy 分子。採用較低AMU，可將碳等價能量推向更高，以致能更深之碳簇植入。根據該等結果，需要特徵化該等碳簇物種之自我非晶化特性。此處吾人報告在極小植入能量及劑量下藉由該等物種建立的非晶系層深度之XTEM結果。
已顯示劑量大約在1e15原子/cm2 的每碳原子2至3 keV適合用作採用低能量(0.5 keV)硼植入之擴散控制植入。因此相關的係顯示在該等能量及劑量下藉由碳簇物種建立之非晶系層深度的結果。圖22顯示在(A)每碳原子3 keV及(B)每碳原子2 keV下按1e15原子/cm2 植入的C16 Hx 之XTEM影像。3及2 keV下之非晶系層深度分別係14 nm及12 nm。箭 頭指示表面位置。特定言之，圖22A及22B顯示在1e15原子/cm2 之劑量下每碳原子3 keV及2 keV之C16 Hx 植入的XTEM影像。3 keV及2 keV下之非晶系層厚度在1e15原子/cm2 之劑量下分別大約分為14 nm及12 nm。建立之非晶系層深度恰好高於0.5 keV硼等價植入能量之Rp (Rp ＝3.4 nm，△Rp ＝2.9 nm)，並且整個硼量變曲線恰好在藉由碳簇植入建立之非晶系層內。
採用每硼原子10 keV下之C7 Hx 物種的碳簇植入在3e14劑量下顯示無非晶系層。圖5顯示在A 3e14原子/cm2 及B 2e15原子/cm2 下按每碳原子10 keV植入的C7 Hx 之XTEM影像。箭頭指示表面位置。特定言之，圖23A顯示3e14劑量下之XTEM影像。類似於B18 H22 植入，其中通道化敏感P＋ 、200 keV植入甚至在大約5e13劑量下顯示某種程度之晶體損壞，咸信對於3e14劑量下之碳簇植入，存在XTEM未偵測到的某種程度之晶體損壞。在2e15劑量下，圖23B中可看出非常清潔之非晶系層(~26 nm)。此非晶系層深度在實現摻雜物時至關重要，即將碳原子放置於替代站點內。此類活化係在Si晶格內產生應力之關鍵因素。
圖24顯示用於C7 Hx 及C16 Hx 之各種能量及劑量的非晶系層深度對碳劑量(來自XTEM)。特定言之，圖6顯示對於C16 Hx 及C7 Hx 物種之極少能量，各種劑量下之非晶系層厚度。
比較在相同等價碳能量下藉由C16 Hx 及C7 Hx 物種產生之非晶系層深度，顯然與C7 Hx 比較時產生C16 Hx 產生更大非 晶系深度。此差異基本上來自較重質量之碳簇。比較相同劑量但不同能量下之C7 Hx ，可看出用於較高能量之更大非晶系層深度。此係從較深突出範圍及較高橫向散亂得出。
結論
硼簇及碳簇物種顯示消除PAI植入需要的自我非晶化特性。使用通道化敏感200 keV P＋ 植入，經發現即使在5e13原子/cm2 之硼劑量下，存在減小通道化效應之充分晶體損壞。在5e14原子/cm2 之劑量下，損壞程度足以避免通道化。藉由C16 Hx 產生之非晶系層深度大於藉由C7 Hx 物種(屬於比前者更重質量之物種)產生之深度。針對各種能量及用於碳簇離子之劑量(C16 Hx ＋ 、C7 Hx ＋ )決定的非晶系層將證明對於需要非晶化及活化之應用有用。
低洩漏接面之建立係致能用於下一代行動裝置。接面洩漏之一明顯促成因素係EOR缺陷之建立及保留。Ge PAI產生EOR缺陷，其無法藉由低熱預算退火排除，如圖5及先前工作[5]所說明。圖3及4說明在製造用於PMOS之SDE時藉由以B18 Hx ＋ 替代BF2 ＋ 或B＋ ，可消除EOR缺陷。此外，圖1A證明在適用於建立SDE之劑量下植入B18 Hx ＋ 建立幾乎消除通道化之非晶系層，如先前所報告[7]。
B18 Hx ＋ 植入為何產生無缺陷接面？雖然在關於此效應之機制上尚無定論，合理的係假定其係簇植入之非晶化特徵的結果[2]。當植入分子簇時，其打斷表面的分子鍵結，釋放個別原子，其具有與在相同速率下植入之原子物種具有相同植入量變曲線，如藉由其範圍RP 及散亂△Rp 所特徵 化。對於由至少十個類似原子組成之簇，例如，相鄰原子之損壞串聯傾向於嚴重重疊，從而在矽局部體積內釋放較高能量密度。此能量釋放可引起矽局部熔化，其隨串聯進入矽，導致無EOR缺陷之非晶系矽，或者至少藉由隨後活化步驟透過退火容易地排除之缺陷。
使用碳共同植入已證明在限制硼瞬變增強擴散以及產生較淺、更陡峭接面時非常有利。不幸的是，C植入亦可引入EOR缺陷，從而為減小接面深度而導致洩漏增加。如圖6所證明，碳簇植入與硼簇植入之組合產生無缺陷接面。此方法之效用從針對B18 Hx ＋ 植入說明的相同機制延伸。例如，圖11B顯示1e15、每碳3 keV之C16 Hx ＋ 植入，其產生14 nm非晶系層。因此，C16 Hx ＋ 之植入可用作非晶化植入。若在實行C16 Hx ＋ 植入後，導電摻雜物植入(例如As、P、Sb、In、B、或BF2 、或者簇As2 、As4 、P2 、P4 、C2 B10 H12 、B10 H14 、B18 H22 、或任何摻雜物承載分子)係在一能量下執行，使得其範圍末端(EOR)在非晶系層範圍內，則來自該摻雜物植入之EOR缺陷不會在隨後活化程序後保留下來。圖16內所使用之植入狀況組代表此一程序序列，其對於碳簇植入產生14 nm厚之非晶系層，並且500 eV B18 Hx ＋ EOR(藉由RP ＋2△Rp 計算)大約深9 nm，從而容易地在藉由C16 Hx ＋ 植入產生之非晶系層內。另外如圖12所示，此組植入狀況對於擴散控制有效。因此，無論何時需要硼擴散控制，其可用於代替單體C植入。
所以，建議之程序序列的較佳具體實施例如下： a)在足夠大劑量及能量下植入碳簇，以產生非晶系層，其深至足以包括隨後n或p型摻雜物植入之EOR；b)執行該摻雜物植入，較佳的係產生較淺接面，例如NMOS或PMOS源極/汲極延伸；c)採用低熱預算退火活化摻雜物，例如閃光、雷射或SPE退火，或者採用尖峰退火。
已設定成碳在硼擴散控制中之作用係空隙缺陷之吸氣。TED期間，硼與空隙配對，並且此機制負責透過晶體晶格之迅速硼移動。除上述非晶化優點外，該等吸氣效應亦可進一步有利於退火後觀察到的EOR缺陷之缺乏。
針對各種植入及退火狀況，損壞量變曲線與接面洩漏間的關係由圖17及18說明。如圖所說明，採用及不採用Ge PAI且針對尖峰、閃光、雷射及SPE退火執行B＋ 、BF2 ＋ 、及B18 Hx ＋ 植入。圖17顯示藉由上述Accent PL方法獲得之光致發光資料，而圖18中，顯示藉由佛蘭提半導體非接觸接面光電壓(JPV)方法測量的接面洩漏。不採用Ge PAI之唯B18 Hx ＋ 植入顯示用於所有退火序列之低損害及洩漏。特定言之，使用B18 Hx ＋ 的雷射退火後之接面洩漏比B＋ 或BF2 ＋ 低2。此外，使用Ge PAI造成用於所有植入物種之顯著較高洩漏。
在上面的說明中顯而易見的係本發明可以作許多修改及變更。因此，應明白，在所附專利申請範圍內，可不按上述具體說明實施本發明。
本發明的此等與其他優點可參考以上說明書與附圖而易於瞭解，其中：圖1係B18 H22 之離子質量頻譜，其使用具有20 kV激發電壓之硼簇來源。
圖2代表B18 Hx ＋ 及單體B＋ 植入之SIMS量變曲線，其採用及不採用Ge PAI程序。對於唯B18 Hx ＋ 植入觀察到輕微通道化。
圖3代表植入並採用雷射、閃光及SPE退火之B18 Hx 十 植入的XTEM影像。任何退火結構中未見晶體缺陷。
圖4說明用於B＋ 、BF2 ＋ 、及B18 Hx ＋ 植入樣本之光致發光資料，各種退火步驟採用及不採用Ge PAI。
圖5顯示藉由佛蘭提半導體方法決定之接面洩漏，其與植入程序及退火狀況成函數關係。B18 Hx ＋ 係顯示為產生極低接面洩漏位準，不論選擇哪種退火狀況。
圖6係植入之結構的碳簇之XTEM影像，其顯示14 nm厚度之自動非晶化。植入狀況係每一碳原子3 keV及1 E15/cm2 碳之劑量。箭頭指示表面位置。
圖7係SIMS量變曲線，其顯示碳簇在控制硼(B18 Hx ＋ )植入之擴散中的優點。植入時，顯示未採用碳及採用碳之量變曲線。
圖8係顯示對於B18 Hx ＋ 在1025℃下5秒後無EOR損壞之XTEM影像，其係繼每碳原子3 keV C16 Hx ＋ 植入後在每碳原子500 eV下植入，兩者均處於1e15原子/cm2 。
圖9說明拉曼光譜結果，其顯示退火後藉由碳簇植入產 生之應力。
圖10說明用於各種碳簇植入狀況及退火狀況的應力資料。C16 Hx ＋ 及C7 Hx ＋ 兩者植入均係顯示為產生類似應力位準。資料來自UV拉曼光譜。
圖11A顯示向矽晶圓內的1e15、每硼500 eV之B18 Hx ＋ 植入後之傳輸TEM。植入產生6.2 nm非晶系層。
圖11B顯示1 E15、每碳3 keV之C16 Hx ＋ 植入，其產生14 nm非晶系層。
圖12顯示SIMS量變曲線，其將每硼300 eV之B18 Hx ＋ 植入後的植入硼量變曲線與已針對擴散控制採用氟或碳簇植入之退火樣本比較。
圖13A顯示B18 Hx ＋ 植入及退火樣本之斷面傳輸電子顯微圖(X－TEM)，其證明SPE退火之無缺陷。
圖13B類似於圖13A，但係用於雷射。
圖13C類似於圖13A，但係用於閃光退火。
圖14A顯示650C SPE退火後的每硼500 eV、1e15B18 Hx ＋ 植入樣本之平面圖TEM。
圖14B類似於圖14A，但是係720C SPE退火後。
圖14C類似於圖14A，但是係1075C尖峰退火後。
圖15A顯示退火前用於Ge預先非晶化、B18 Hx ＋ 植入樣本之X－TEM。
圖15B類似於圖15A，但是係在Axcelis SummitTM RTP系統上之5s、950C退火後。
圖16A顯示首先採用1e15、每硼3 kV之C16 Hx ＋ 離子植 入、然後在20 nm規模上採用適用於65 nm SDE的1e15、每硼500 eV之B18 Hx ＋ 植入的樣本之退火X－TEM影像。
圖16B類似於圖16A，但是係在5 nm規模上。
圖17係說明圖，其說明藉由已知光致發光技術測量的矽晶體晶格損壞。
圖18係說明圖，其藉由JPV佛蘭提方法說明接面洩漏電流。
圖19A顯示5e13原子/cm2 下之每硼500 eV原子植入(無非晶系層)。
圖19B類似於圖19A，但是硼植入係1e14原子/cm2 (3 nm深非晶系封裝穴)。
圖19C類似於圖19A，但是硼植入係1e15原子/cm2 (6.2 nm厚非晶系層)。箭頭指示表面位置。
圖20A係在0∘傾斜及0∘扭曲下用於P＋ 、200 keV之SIMS量變曲線。
圖20B類似於圖20A，但是係在1e14下。
圖21係在各種劑量之0.5 keV植入下用於B18 H22 之差異硼SIMS量變曲線。
圖22A顯示在每碳原子3 keV下按1e15原子/cm2 植入的C16 Hx 之XTEM影像。3及2 keV下之非晶系層深度分別係14 nm及12 nm。箭頭指示表面位置。
圖22B類似，但是係在每碳原子2 keV下。
圖23A說明在3e14原子/cm2 下按每碳原子10 keV植入的C7 Hx 之XTEM影像。箭頭指示表面位置。
圖23B類似於圖23A，但是係在2e15原子/cm2 下。
圖24顯示對於C16 Hx 及C7 Hx 物種之極少能量，各種劑量下之非晶系層厚度。
(無元件符號說明)

Claims (19)

  1. 一種用於半導體製造之植入方法，其包含以下步驟：a.建立一Cn Hm 蒸汽或氣體流，其中n及m係整數，使得n>1且m0；b.將該蒸汽或氣體引入於一離子植入器之離子源中；c.將該蒸汽或氣體離子化以形成Cn Hx + 之離子，其中x係一正整數或零；d.將該等離子加速至一n或p型矽基板內之一深度RP ；e.將An Rz Hx + 形式之一摻雜物離子植入至一矽深度R'p <RP ，其定義一摻雜矽基板，其中A係一矽內n或p型摻雜物，其選自As、P、B、In或Sb之群組，且其中R表示一分子，其原子成分對矽電晶體形成程序無害，例如Si、Ge、F或C，並且n、x及z係大於或等於零之正整數；f.採用一熱處理活化該摻雜矽基板，以補正由該摻雜物離子之植入所導致的缺陷。
  2. 如請求項1之方法，其中Cn Hx + 係C16 Hx + 或C7 Hx + 。
  3. 如請求項1之方法，其中An Rz Hx + 係B18 Hx + 。
  4. 如請求項1之方法，其中An Rz Hx + 係碳硼烷。
  5. 如請求項4之方法，其中An Rz Hx + 係C2 B10 Hx + 。
  6. 如請求項1之方法，其中An Rz Hx + 係BF2 + 。
  7. 如請求項1之方法，其中An Rz Hx + 係B。
  8. 如請求項1之方法，其中An Rz Hx + 係B10 Hx + 。
  9. 如請求項1之方法，其中An Rz Hx + 係B20 Hx + 。
  10. 如請求項1之方法，其中An Rz Hx + 係B2 Hx + 。
  11. 如請求項1之方法，其中An Rz Hx + 係B5 Hx + 。
  12. 如請求項1之方法，其中An Rz Hx + 係P7 Hx + 。
  13. 如請求項1之方法，其中An Rz Hx + 係As7 Hx + 。
  14. 如請求項1之方法，其中An Rz Hx + 係(CH3 )5 P7 + 。
  15. 如請求項1之方法，其中An Rz Hx + 係P7 (SiMe3 )3 + 。
  16. 如請求項1之方法，其中An Rz Hx + 係As7 (SiH3 )3 + 。
  17. 一種用於半導體製造之植入方法，其包含以下步驟：a.建立一An Rz Hx 蒸汽或氣體流，其定義一摻雜物蒸汽或氣體，且其中A係一矽內n或p型摻雜物，其選自As、P、B、In或Sb之群組，且R表示一分子，其原子成分對矽電晶體形成程序無害，例如Si、Ge、或C，並且n、x及z係大於或等於零之正整數；b.將該摻雜物蒸汽或氣體引入於一離子植入器之離子源中；c.將該蒸汽或氣體離子化以形成Ab Lz Hx + 之含摻雜物離子，其中b係n之一正整數，x係正整數或零，Lz 包含Rz 之該等成分的一或多者，其中z係大於或等於零之一正整數；d.將包含摻雜物之該等離子加速至一n或p型矽基板內之一深度Rp '；e.建立一Ck Hf 蒸汽或氣體流，其定義一碳基蒸汽或氣體其中k及f係整數，使得k>1且f0；f.將該碳基蒸汽或氣體引入於一離子植入器之離子源 中；g.將該碳基蒸汽或氣體離子化以形成含碳之Ck Hx + 之離子，其中x係一正整數或零；h.將該等含碳之離子加速至該矽基板上達一深度Rp >Rp '；i.採用一熱處理活化該(等)摻雜物，以補正由包含摻雜物之該等離子之植入所導致的缺陷。
  18. 一種用於半導體製造之植入方法，其包含以下步驟：a.建立一Sb4 蒸汽或氣體流；b.將該蒸汽或氣體引入於一離子植入器之離子源中；c.形成Cn Hx + 之離子；d.將該等離子加速至一矽基板內之一深度RP ；e.植入Sb4 + 之摻雜物離子；及f.採用一熱處理活化該等摻雜物離子。
  19. 一種用於半導體製造之植入方法，其包含以下步驟：a.建立一An Rz Hx 蒸汽或氣體流，且其中A係一矽內n或p型摻雜物，例如As、P、B、In或Sb，且R表示一分子，其原子成分對矽電晶體形成程序無害，例如Si、Ge、或C，並且n、x及z係大於或等於零之正整數；b.將該蒸汽或氣體引入於一離子植入器之離子源中；c.形成Sb4 + 摻雜物離子；d.將該等離子加速至一矽基板上內之一深度RP '；e.建立一Ck Hf + 蒸汽或氣體流，其中C為碳且H為氫，且其中k及f係整數，使得k>1且f0； f.將該蒸汽或氣體引入於一離子植入器之離子源中；g.形成Ck Hx + 之離子，其中x係一正整數或零；h.將該等離子加速至該矽基板上達一深度RP >RP '；i.採用一熱處理活化該(等)摻雜物，以形成p-n接面。
TW097113371A 2007-04-11 2008-04-11 用於缺陷工程的簇離子植入 TWI474382B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US92282607P 2007-04-11 2007-04-11

Publications (2)

Publication Number Publication Date
TW200849346A TW200849346A (en) 2008-12-16
TWI474382B true TWI474382B (zh) 2015-02-21

Family

ID=39864626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097113371A TWI474382B (zh) 2007-04-11 2008-04-11 用於缺陷工程的簇離子植入

Country Status (2)

Country Link
TW (1) TWI474382B (zh)
WO (1) WO2008128039A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11649938B2 (en) 2017-06-22 2023-05-16 DMF, Inc. Thin profile surface mount lighting apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919402B2 (en) 2006-12-06 2011-04-05 Semequip, Inc. Cluster ion implantation for defect engineering
WO2012073583A1 (en) * 2010-12-03 2012-06-07 Kabushiki Kaisha Toshiba Method of forming an inpurity implantation layer
LT5895B (lt) 2011-05-18 2013-01-25 Lietuvos Energetikos Institutas Vandenilio gavybos iš vandens būdas
TWI733275B (zh) 2018-12-15 2021-07-11 美商恩特葛瑞斯股份有限公司 氟離子植入方法及系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107538A (en) * 1991-06-06 1992-04-21 At&T Bell Laboratories Optical waveguide system comprising a rare-earth Si-based optical device
US20020139975A1 (en) * 2000-07-12 2002-10-03 Lewis Nathan S. Electrical passivation of silicon-containing surfaces using organic layers
US20040002202A1 (en) * 2002-06-26 2004-01-01 Horsky Thomas Neil Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions
US20040164341A1 (en) * 1997-07-29 2004-08-26 Micron Technology, Inc. Operating a memory device
US20040235280A1 (en) * 2003-05-20 2004-11-25 Keys Patrick H. Method of forming a shallow junction
US20060097193A1 (en) * 2002-06-26 2006-05-11 Horsky Thomas N Ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2469584A1 (en) * 2005-12-09 2012-06-27 Semequip, Inc. Method of implanting ions
WO2007146888A2 (en) * 2006-06-12 2007-12-21 Semequip, Inc. Vapor delivery to devices under vacuum

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107538A (en) * 1991-06-06 1992-04-21 At&T Bell Laboratories Optical waveguide system comprising a rare-earth Si-based optical device
US20040164341A1 (en) * 1997-07-29 2004-08-26 Micron Technology, Inc. Operating a memory device
US20020139975A1 (en) * 2000-07-12 2002-10-03 Lewis Nathan S. Electrical passivation of silicon-containing surfaces using organic layers
US20040002202A1 (en) * 2002-06-26 2004-01-01 Horsky Thomas Neil Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions
US20060097193A1 (en) * 2002-06-26 2006-05-11 Horsky Thomas N Ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions
US20040235280A1 (en) * 2003-05-20 2004-11-25 Keys Patrick H. Method of forming a shallow junction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11649938B2 (en) 2017-06-22 2023-05-16 DMF, Inc. Thin profile surface mount lighting apparatus

Also Published As

Publication number Publication date
WO2008128039A2 (en) 2008-10-23
WO2008128039A3 (en) 2009-12-30
TW200849346A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
US7919402B2 (en) Cluster ion implantation for defect engineering
JP5911528B2 (ja) 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
KR100301273B1 (ko) 얕은접합형성방법,반도체구조체및전계효과트랜지스터
US8067302B2 (en) Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
US7135423B2 (en) Methods for forming low resistivity, ultrashallow junctions with low damage
KR20100015939A (ko) 얕은 접합을 형성하기 위한 기술
TWI474382B (zh) 用於缺陷工程的簇離子植入
US20020187614A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
US7105427B1 (en) Method for shallow dopant distribution
US20110034014A1 (en) Cold implant for optimized silicide formation
US20100112788A1 (en) Method to reduce surface damage and defects
CN113454756B (zh) 半导体外延晶片及其制造方法
US8815719B2 (en) Defect-free junction formation using octadecaborane self-amorphizing implants
Hautala et al. Infusion processing solutions for USJ and localized strained-Si using gas cluster ion beams
Kim et al. Formation of 5 nm Ultra Shallow Junction on 3D Devices Structures by Ion Energy Decoupled Plasma Doping
Kim et al. Ultra shallow junction (USJ) formation using plasma assisted doping on 3D devices structures
Current et al. Shallow and High-Dose Implants for IC and PV Devices
Horsky et al. Elimination of Defects in USJ Formation by Beam Line Cluster Implantation Doping
Jones et al. Ultra-shallow P+/N junctions formed by SiF4 preamorphization and BF3 implantation using plasma immersion ion implantation
Mizuno et al. Plasma doping (PD) for ultra-shallow junction

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees