JP2007233922A

JP2007233922A - 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法

Info

Publication number: JP2007233922A
Application number: JP2006057670A
Authority: JP
Inventors: Kozo Ito; 弘造伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-03-03
Filing date: 2006-03-03
Publication date: 2007-09-13
Anticipated expiration: 2026-03-03
Also published as: US8581657B2; WO2007099980A1; KR100925856B1; CN101322088A; KR20080009099A; JP4740771B2; CN101322088B; US20090295462A1

Abstract

【課題】トリミング後も合成抵抗値が変化させることなく、調整抵抗とヒューズの個数を削減することができる分圧回路、その分圧回路を使用した定電圧回路、その分圧回路を使用した電圧検出回路及び分圧回路のトリミング方法を得る。
【解決手段】調整抵抗Ｒａ１〜Ｒａｎと調整抵抗Ｒｂ１〜Ｒｂｎはそれぞれ２進コードの重み付けがされ、第１抵抗回路２の各ヒューズＦａ１〜Ｆａｎの切断状態を示した２進数のデータに対して、第２抵抗回路３の各ヒューズＦｂ１〜Ｆｂｎの切断状態を示した２進数のデータが「１」の補数になるように、第２抵抗回路３の各ヒューズＦｂ１〜Ｆｂｎに対してそれぞれトリミングを行うようにした。
【選択図】図１

Description

本発明は、半導体装置における分圧回路、その分圧回路を使用した出力電圧可変の定電圧回路、その分圧回路を使用した検出電圧可変の電圧検出回路及び分圧回路のトリミング方法に関する。

半導体集積回路上に形成される様々な回路素子には製造工程のバラツキ等のため、回路素子の特性にもバラツキが生じ、該バラツキによって、回路全体の特性にもバラツキが生じていた。回路特性が仕様を満たさない場合には、調整回路を設けて調整する必要があり、該調整には抵抗のトリミングが一般に使用されている。
図５は、定電圧回路の出力電圧Ｖｏｕｔをトリミングによって調整する回路の従来例を示した図である。
図５の定電圧回路では、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１０１、誤差増幅回路１０２、出力トランジスタＭ１０１、出力電圧検出用の抵抗Ｒ１０１、Ｒ１０２を備え、更に、出力電圧調整用の調整抵抗Ｒｔ１〜Ｒｔ４及びヒューズＦ１０１〜Ｆ１０５を備えている。

誤差増幅回路１０２は、出力電圧Ｖｏｕｔを抵抗Ｒ１０１，Ｒｔ１〜Ｒｔ４，Ｒ１０２で分圧した分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆと等しくなるように出力トランジスタＭ１０１のゲート電圧を制御する。
ヒューズＦ１０１〜Ｆ１０５のトリミングを行う前の出力電圧ＶｏｕｔはＶｒｅｆ×（Ｒ１+Ｒ２）／Ｒ２で表される。半導体装置内では、抵抗比のバラツキ幅は小さいが、基準電圧Ｖｒｅｆは、回路構成にもよるが、数％から数十％の範囲でばらつく。出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆに比例するため、出力電圧Ｖｏｕｔもばらつくことになる。

そこで、図５では、トリミングする前の出力電圧Ｖｏｕｔを測定し、目標出力電圧と測定した出力電圧Ｖｏｕｔとの差分から、ヒューズＦ１０１〜Ｆ１０５の内、カットせずに残すヒューズを１つ選択し、他のヒューズをカットすることで、トリミング後の出力電圧Ｖｏｕｔを目標出力電圧に近づけることができる。トリミング後の、抵抗Ｒ１０１と抵抗Ｒ１０２との間に接続された抵抗値は、調整抵抗Ｒｔ１〜Ｒｔ４の各抵抗値の和となり、トリミング状態に関わらず一定である。
図５で示した調整回路に使用されている調整抵抗Ｒｔ１〜Ｒｔ４は、一般に同一抵抗値のものが使用されており、出力電圧調整用の抵抗の数は、出力電圧Ｖｏｕｔの調整範囲及び最小調整値の大きさに応じて増減する。このため、調整範囲が広くかつ細かな調整が必要な場合は、多くの抵抗とヒューズが必要であった。このことから、ヒューズの個数を少なくするための方法も開発されていた（例えば、特許文献１参照。）。

図６は、従来の定電圧回路の他の例を示した回路図である。なお、図６では、図５と同じもの又は同様のものは同じ符号で示している。
図６における図５との相違点は、ヒューズＦ１０１〜Ｆ１０４が調整抵抗Ｒｔ１〜Ｒｔ４に並列に接続されている点である。調整抵抗Ｒｔ１とＲｔ２、及び調整抵抗Ｒｔ３とＲｔ４の抵抗値に重み付けを行うことで、調整抵抗とトリミングヒューズの個数を減らすことができ、このような方法を使用した基準電圧発生回路があった（例えば、特許文献２参照。）。
更に、調整抵抗とトリミングヒューズを直列に接続した直列回路をＨ字型に配置して、調整抵抗とトリミングヒューズの数を少なくする回路があった（例えば、特許文献３参照。）。

一方、定電圧回路には、図７で示すように、出力電圧検出抵抗の一部に可変抵抗回路１１２を備えたものがあった（例えば、特許文献４参照。）。
図７では、可変抵抗回路１１２は、直列に接続された複数の抵抗Ｒｓ１〜Ｒｓ４と、該各抵抗に並列に接続されたスイッチＳＷ１〜ＳＷ４と、外部から入力された電圧設定信号Ｓａに応じて、スイッチＳＷ１〜ＳＷ４をオン／オフ制御するセレクタ１１３で構成され、可変抵抗回路１１２の抵抗値を変化させることで、出力電圧Ｖｏｕｔを変えていた。抵抗Ｒｓ１〜Ｒｓ４の各抵抗値に２進数の重み付けを行うことで、図７では１６通りの出力電圧を設定することができる。
特開平３−１７２９０６号公報特許第２６３９３２８号公報特開２００１−７７３１０号公報特開２００４−２７３１０３号公報

しかし、図５で示した調整回路は、調整単位を細かくすると、調整抵抗とヒューズの数が増えてしまうという問題があった。例えば、調整範囲を２５６階調の精度で設定しようとすると、調整抵抗２５５個とヒューズ２５６個が必要になる。ヒューズの個数を少なくするための方法を用いると、ヒューズの数は８個に減らせるが、調整抵抗の数は減らすことができず、ヒューズを減らす代わりに、従来のヒューズと同じ個数（２５６個）のスイッチング素子と、該各スイッチング素子を切断／導通を制御するデコーダが必要になるため、回路規模が極めて大きくなるという問題があった。

一方、図６で示した調整回路は、調整抵抗の抵抗値に重み付けを行うことで抵抗とヒューズの個数を大幅に減らすことができる。図５の場合と同様、調整範囲を２５６階調の精度で設定する場合の調整抵抗とヒューズの数は、それぞれ、分圧電圧Ｖｆｂを出力する接続部を境に上下７個ずつ合計１４個で達成することができる。しかし、このようにした場合は、トリミング内容に応じて、調整回路の合成抵抗値が変化してしまうという問題があった。

また、図７の定電圧回路に図６で示したような、トリミング内容に応じて調整回路の合成抵抗値が変化する調整回路を付加して出力電圧Ｖｏｕｔの調整を行うと、トリミング後に出力電圧検出用の抵抗に流れる電流値は、トリミング結果に応じて変化してしまう。すなわち、出力電圧変更用の抵抗Ｒｓ１〜Ｒｓ４の各抵抗における電圧降下が変動するため、同じ電圧設定信号を入力しても、トリミング結果によって出力電圧Ｖｏｕｔが同じにならないという問題があった。
出力電圧Ｖｏｕｔの調整方法としては、出力電圧検出用の抵抗のトリミングをやめて、基準電圧Ｖｒｅｆを調整する方法もあるが、このようにすると、基準電圧Ｖｒｅｆ自体を図５や図６で示した回路と同様の調整回路付きの定電圧回路にしなければならず、回路規模が大きくなり、消費電流も増加する。また、回路規模を抑えるため、基準電圧Ｖｒｅｆ内の誤差増幅回路の増幅段を少なくするとＡＣ特性が悪化したり、リプルが増加するという問題があった。

図７の定電圧回路に図５で示した調整回路を使用すると、トリミングを行っても出力電圧検出用の抵抗の合成抵抗値は変わらないが、前記したように調整回路自体の回路規模が大きいため、やはり回路規模は大きくなるという問題があった。
また、調整抵抗とトリミングヒューズを直列に接続した直列回路をＨ字型に配置して、調整抵抗とトリミングヒューズの数を少なくする回路においても、トリミング後の抵抗値が変化することから図６の場合と同じ問題が発生する。同様の問題は、入力電圧を抵抗分圧して基準電圧と比較する電圧検出回路でも発生していた。

本発明は、上記のような問題を解決するためになされたものであり、トリミング後も合成抵抗値が変化させることなく、調整抵抗とヒューズの個数を削減することができる分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法を得ることを目的とする。

この発明に係る分圧回路は、入力された電圧を所定の分圧比で分圧した分圧電圧を生成し出力する分圧回路において、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
前記第１抵抗回路と第２抵抗回路との接続部から前記分圧電圧を出力し、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるようにトリミングされるものである。

具体的には、前記第１抵抗回路及び第２抵抗回路は、同一の回路をなし、前記第１抵抗回路の各抵抗及び前記第２抵抗回路の各抵抗は、それぞれ２進コードに従って抵抗値が重み付けされて形成されるようにした。

この場合、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、該ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされるようにした。

また、この発明に係る定電圧回路は、出力電圧を検出するために該出力電圧を所定の分圧比で分圧した分圧電圧を生成して出力する分圧回路を有した出力電圧可変の定電圧回路において、
前記分圧回路は、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
前記第１抵抗回路と第２抵抗回路との接続部から前記分圧電圧を出力し、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるようにトリミングされるようにした。

また、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、該ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされるようにした。

また、前記分圧回路に直列に接続され、外部から入力された信号に応じて抵抗値が可変する、出力電圧の設定を行うための可変抵抗回路を有するようにした。

また、この発明に係る電圧検出回路は、入力電圧の電圧検出を行うために該入力電圧を所定の分圧比で分圧した分圧電圧を生成し出力する分圧回路を有し、該分圧電圧が所定の電圧になったか否かの検出を行う検出電圧可変の電圧検出回路において、
前記分圧回路は、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
前記第１抵抗回路と第２抵抗回路との接続部から前記分圧電圧を出力し、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるようにトリミングされるようにした。

また、前記分圧回路に直列に接続され、外部から入力された信号に応じて抵抗値が可変する、検出電圧の設定を行うための可変抵抗回路を有するようにした。

また、この発明に係る分圧回路のトリミング方法は、それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
入力された電圧を、前記第１抵抗回路と第２抵抗回路によって分圧して出力する分圧回路のトリミング方法において、
前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるように、前記第１抵抗回路及び第２抵抗回路の各ヒューズをトリミングするようにした。

具体的には、前記第１抵抗回路及び第２抵抗回路は、同一の回路をなし、前記第１抵抗回路の各抵抗及び前記第２抵抗回路の各抵抗は、それぞれ２進コードに従って重み付けされた抵抗値をなすようにした。

この場合、前記第１抵抗回路及び第２抵抗回路の各ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされるようにした。

本発明の分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法によれば、トリミング後の第１抵抗回路と第２抵抗回路の合成抵抗値を常に一定にすることができると共に、必要とする抵抗の数とヒューズの数を従来よりも大幅に削減させることができる。
また、抵抗を可変して電圧設定を行う回路においては、該抵抗による電圧降下が変化しないことから、外部から入力される電圧設定信号が同じであれば、どのＩＣの定電圧回路又は電圧検出回路においても、同じ電圧に設定することができる。また、基準電圧を生成する際の電圧調整やトリミングが不要になるため、基準電圧を生成する回路に簡単な回路構成のものを使用することができ、回路規模が小さく、消費電流の少ない、リプルやＡＣ特性の優れた出力電圧可変型の定電圧回路や検出電圧可変型の電圧検出回路を得ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における分圧回路の構成例を示した図である。
図１において、分圧回路１は、電圧Ｖ１と電圧Ｖ２との間に直列に接続された第１抵抗回路２と第２抵抗回路３で構成され、第１抵抗回路２と第２抵抗回路３との接続部から電圧Ｖ３を出力する。
また、第１抵抗回路２は、調整抵抗Ｒａ１〜Ｒａｎ（ｎは、ｎ＞１の整数）及びヒューズＦａ１〜Ｆａｎで構成され、第２抵抗回路３は、調整抵抗Ｒｂ１〜Ｒｂｎ及びヒューズＦｂ１〜Ｆｂｎで構成されている。第１抵抗回路２と第２抵抗回路３は、同じ回路構成をなしている。

第１抵抗回路２において、電圧Ｖ１と電圧Ｖ３との間に調整抵抗Ｒａ１〜Ｒａｎが直列に接続され、該各調整抵抗Ｒａ１〜Ｒａｎには、ヒューズＦａ１〜Ｆａｎが対応してそれぞれ並列に接続されている。第２抵抗回路３において、電圧Ｖ３と電圧Ｖ２との間に調整抵抗Ｒｂ１〜Ｒｂｎが直列に接続され、該各調整抵抗Ｒｂ１〜Ｒｂｎには、ヒューズＦｂ１〜Ｆｂｎが対応してそれぞれ並列に接続されている。
このような構成において、調整抵抗Ｒａ１〜Ｒａｎと調整抵抗Ｒｂ１〜Ｒｂｎは抵抗値にそれぞれ２進コードの重み付けがされており、例えば、調整抵抗Ｒａ１の抵抗値をＫとすると、任意の調整抵抗Ｒａｉ（ｉ＝１〜ｎ）の抵抗値はＫ×２^ｉ−１になる。同様に、調整抵抗Ｒｂ１の抵抗値は調整抵抗Ｒａ１と同じＫであり、任意の調整抵抗Ｒｂｉ（ｉ＝１〜ｎ）の抵抗値はＫ×２^ｉ−１になる。ｎは、必要な調整精度を得るためのビット数を示している。

トリミングによって第１抵抗回路２及び第２抵抗回路３の各ヒューズの切断を行うか否かを２進数で示した、例えば切断しない場合を「０」とし切断する場合を「１」とした場合、第１抵抗回路２の各ヒューズＦａ１〜Ｆａｎの切断状態を示した２進数のデータに対して、第２抵抗回路３の各ヒューズＦｂ１〜Ｆｂｎの切断状態を示した２進数のデータが「１」の補数になり、第１抵抗回路２と第２抵抗回路３との合成抵抗値がＫ×（２^ｎ−１）になるように、第２抵抗回路３の各ヒューズＦｂ１〜Ｆｂｎに対してそれぞれトリミングを行うようにすればよい。

図２は、ｎ＝３における、各ヒューズの切断方法と第１抵抗回路２の抵抗値ＲＡと第２抵抗回路３の抵抗値ＲＢとの組み合わせを示した図である。なお、図２では、ヒューズをカットすることをＯＦＦと示し、ヒューズをカットしないことをＯＮと示している。図２を参照しながら、ｎ＝３、すなわち３ビット構成の場合を例にした各ヒューズのトリミング方法について説明する。
調整抵抗Ｒａ１〜Ｒａ３の各抵抗値、及び調整抵抗Ｒｂ１〜Ｒｂ３の各抵抗値は、それぞれ２進コードの重み付けがされており、調整抵抗Ｒａ１及びＲｂ１の抵抗値をそれぞれＫとすると、調整抵抗Ｒａ２及びＲｂ２の各抵抗値はそれぞれＫ×２に、調整抵抗Ｒａ３及びＲｂ３の各抵抗値はそれぞれＫ×４になるように形成されている。

第１抵抗回路２と第２抵抗回路３との合成抵抗がＫ×（２^３−１）＝Ｋ×７になるように、各ヒューズＦａ１〜Ｆａ３，Ｆｂ１〜Ｆｂ３のトリミングを行う。例えば、第１抵抗回路２のすべてのヒューズをカットしない場合は、第２抵抗回路３のすべてのヒューズをカットする。このようにすると、第１抵抗回路２の合成抵抗値は０であるが、第２抵抗回路３の合成抵抗値はＫ×７となる。また、第１抵抗回路２のヒューズＦａ２のみをカットする場合は、第２抵抗回路３のヒューズＦｂ１及びＦｂ３をそれぞれカットする。このようにすると、第１抵抗回路２の合成抵抗値はＫ×２であり、第２抵抗回路３の合成抵抗値はＫ×５となる。いずれの場合も、第１抵抗回路２と第３抵抗回路３との合成抵抗はＫ×７になり、図２で示しているように、第１抵抗回路２と第２抵抗回路３におけるカットするヒューズの組み合わせは２^３の８通りになる。

このようにすることにより、トリミング後の第１抵抗回路２と第２抵抗回路３の合成抵抗値を常に一定にすることができる。また、ｎ≧３となる３ビット以上の構成では、従来の図５の場合と比較して、調整抵抗の数を少なくすることができ、該ビット数が増えるほどこの効果は大きくなる。例えば、８ビットの場合、従来の図５では２５６個の調整抵抗と２５７個のヒューズが必要となるのに対して、本第１の実施の形態の分圧回路では１６個の調整抵抗と１６個のヒューズを使用するだけでよい。このように、本第１の実施の形態の分圧回路は、トリミング後の合成抵抗値を変化させることなく、必要とする調整抵抗の数とヒューズの数を従来よりも大幅に削減させることができる。

次に、図３は、図１の分圧回路１を使用した定電圧回路の例を示した図であり、図３では、シリーズレギュレータに使用した場合を例にして示している。
図１において、定電圧回路１０は、入力電圧として入力された電源電圧Ｖｄｄを所定の電圧に変換して出力端子ＯＵＴから出力する。
定電圧回路１０は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１１と、誤差増幅回路１２と、ＰＭＯＳトランジスタからなる出力トランジスタＭ１と、外部から入力された電圧設定信号Ｓａに応じて抵抗値が変わる可変抵抗回路１３と、分圧回路１とを備えている。可変抵抗回路１３は、抵抗Ｒｓ１〜Ｒｓ４、スイッチＳＷ１〜ＳＷ４及びセレクタ２１で構成されている。

入力電圧である電源電圧Ｖｄｄと出力端子ＯＵＴとの間に出力トランジスタＭ１が接続され、出力端子ＯＵＴと接地電圧との間には可変抵抗回路１３及び分圧回路１が直列に接続されている。第１抵抗回路２と第２抵抗回路３との接続部の電圧Ｖ３をなす分圧電圧Ｖｆｂは、誤差増幅回路１２の非反転入力端に入力され、誤差増幅回路１２の反転入力端には基準電圧Ｖｒｅｆが入力されている。誤差増幅回路１２の出力端は出力トランジスタＭ１のゲートに接続され、誤差増幅回路１２は、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１の動作制御を行って、出力トランジスタＭ１から出力される電流の制御を行う。

出力トランジスタＭ１のドレインと分圧回路１との間には、抵抗Ｒｓ１〜Ｒｓ４が直列に接続され、抵抗Ｒｓ１〜Ｒｓ４にはスイッチＳＷ１〜ＳＷ４が対応して並列に接続されている。セレクタ２１は、入力された電圧設定信号Ｓａに応じてスイッチＳＷ１〜ＳＷ４のスイッチング制御を行う。抵抗Ｒｓ１〜Ｒｓ２は、２進コードによる重み付けがされており、可変抵抗回路１３は、電圧設定信号Ｓａに応じて１６通りの抵抗値に設定される。なお、分圧回路１の構成は図１と同様である。

このような構成において、電圧設定信号Ｓａにより、スイッチＳＷ１〜ＳＷ４をそれぞれオフにして遮断状態にし、このときの出力電圧Ｖｏｕｔの電圧測定を行う。該測定電圧と、スイッチＳＷ１〜ＳＷ４をすべてオフさせたときの目標電圧との差分から、第１抵抗回路２と第２抵抗回路３の各合成抵抗の比を算出し、第１抵抗回路２と第２抵抗回路３における切断すべきヒューズを求める。なお、トリミング後の分圧回路１の抵抗値はＫ×（２^ｎ−１）（但し、Ｋは、抵抗Ｒａ１とＲｂ１の抵抗値）になるようにすることから、第１抵抗回路２と第２抵抗回路３の抵抗比がどのような場合でも、トリミング後の分圧回路１の抵抗値は一定であり、トリミングの内容に関わらず可変抵抗回路１３における電圧降下は常に一定になるため、可変抵抗回路１３の１ビットあたりの電圧変化量は一定になる。すなわち、電圧設定信号Ｓａが同じである限り、定電圧回路１０は同じ電圧を出力することができる。

次に、図４は、図１の分圧回路１を使用した電圧検出回路の例を示した図である。なお、図４では、図３と同じもの又は同様のものは同じ符号で示している。
図４において、電圧検出回路３０は、入力電圧Ｖｉｎが所定の電圧以上か未満かを判定する回路であり、具体的には、入力電圧Ｖｉｎを分圧して得られた分圧電圧Ｖｓと所定の基準電圧Ｖｒｅｆとの電圧比較を行い、該比較結果を示す２値の信号Ｓｏｕｔを出力する。
電圧検出回路３０は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１１、コンパレータ３１、可変抵抗回路１３及び分圧回路１で構成されている。
入力電圧Ｖｉｎと接地電圧との間には、可変抵抗回路１３と分圧回路１が直列に接続されており、第１抵抗回路２と第２抵抗回路３との接続部の電圧Ｖ３をなす分圧電圧Ｖｓは、コンパレータ３１の反転入力端に入力されている。コンパレータ３１の非反転入力端には基準電圧Ｖｒｅｆが入力され、コンパレータ３１の出力端から２値の信号Ｓｏｕｔが出力される。

可変抵抗回路１３は、図３のものと同じものであり、電圧設定信号Ｓａに応じてセレクタ２１により切断又は導通のスイッチング制御されるスイッチＳＷ１〜ＳＷ４の状態に応じて抵抗値が変化する。該抵抗値の変化が分圧電圧Ｖｓを変化させることによって、検出電圧のレベルを変えることができる。
図４の回路においても、基準電圧Ｖｒｅｆがばらつくと検出電圧が狂ってしまうことから、分圧回路１を設けて、基準電圧Ｖｒｅｆのばらつきの補正を行う。
図１の分圧回路１を使用することによって、可変抵抗回路１３の電圧降下はトリミング後も変化しないことから、電圧設定信号Ｓａが同じである限り、電圧検出回路３０を同じ検出電圧に設定することができる。

このように、本第１の実施の形態における分圧回路は、トリミング後の合成抵抗値が常に一定であるため、抵抗を可変して電圧設定を行う回路においては、該抵抗による電圧降下が変化しないことから、外部から入力される電圧設定信号が同じであれば、どのＩＣの定電圧回路又は電圧検出回路においても、同じ電圧に設定することができる。
また、基準電圧Ｖｒｅｆを生成する際の電圧調整やトリミングが不要になるため、基準電圧を生成する回路に簡単な回路構成のものを使用することができ、回路規模が小さく、消費電流の少ない、リプルやＡＣ特性の優れた出力電圧可変型の定電圧回路や検出電圧可変型の電圧検出回路を得ることができる。

本発明の第１の実施の形態における分圧回路の構成例を示した図である。各ヒューズの切断方法と第１抵抗回路２の抵抗値ＲＡと第２抵抗回路３の抵抗値ＲＢとの組み合わせを示した図である。図１の分圧回路１を使用した定電圧回路の例を示した図である。図１の分圧回路１を使用した電圧検出回路の例を示した図である。従来の定電圧回路の例を示した回路図である。従来の定電圧回路の他の例を示した回路図である。従来の定電圧回路の他の例を示した回路図である。

符号の説明

１分圧回路
２第１抵抗回路
３第２抵抗回路
１０定電圧回路
１１基準電圧発生回路
１２誤差増幅回路
１３可変抵抗回路
２１セレクタ
３０電圧検出回路
３１コンパレータ
Ｒａ１〜Ｒａｎ，Ｒｂ１〜Ｒｂｎ調整抵抗
Ｆａ１〜Ｆａｎ，Ｆｂ１〜Ｆｂｎヒューズ
Ｍ１出力トランジスタ
Ｒｓ１〜Ｒｓ４抵抗
ＳＷ１〜ＳＷ４スイッチ

Claims

入力された電圧を所定の分圧比で分圧した分圧電圧を生成し出力する分圧回路において、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
前記第１抵抗回路と第２抵抗回路との接続部から前記分圧電圧を出力し、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるようにトリミングされることを特徴とする分圧回路。
前記第１抵抗回路及び第２抵抗回路は、同一の回路をなし、前記第１抵抗回路の各抵抗及び前記第２抵抗回路の各抵抗は、それぞれ２進コードに従って抵抗値が重み付けされて形成されることを特徴とする請求項１記載の分圧回路。
前記第１抵抗回路及び第２抵抗回路の各ヒューズは、該ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされることを特徴とする請求項２記載の分圧回路。
出力電圧を検出するために該出力電圧を所定の分圧比で分圧した分圧電圧を生成して出力する分圧回路を有した出力電圧可変の定電圧回路において、
前記分圧回路は、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
前記第１抵抗回路と第２抵抗回路との接続部から前記分圧電圧を出力し、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるようにトリミングされることを特徴とする定電圧回路。
前記第１抵抗回路及び第２抵抗回路は、同一の回路をなし、前記第１抵抗回路の各抵抗及び前記第２抵抗回路の各抵抗は、それぞれ２進コードに従って抵抗値が重み付けされて形成されることを特徴とする請求項４記載の定電圧回路。
前記第１抵抗回路及び第２抵抗回路の各ヒューズは、該ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされることを特徴とする請求項５記載の定電圧回路。
前記分圧回路に直列に接続され、外部から入力された信号に応じて抵抗値が可変する、出力電圧の設定を行うための可変抵抗回路を有することを特徴とする請求項４、５又は６記載の定電圧回路。
入力電圧の電圧検出を行うために該入力電圧を所定の分圧比で分圧した分圧電圧を生成し出力する分圧回路を有し、該分圧電圧が所定の電圧になったか否かの検出を行う検出電圧可変の電圧検出回路において、
前記分圧回路は、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
前記第１抵抗回路と第２抵抗回路との接続部から前記分圧電圧を出力し、前記第１抵抗回路及び第２抵抗回路の各ヒューズは、前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるようにトリミングされることを特徴とする電圧検出回路。
前記第１抵抗回路及び第２抵抗回路は、同一の回路をなし、前記第１抵抗回路の各抵抗及び前記第２抵抗回路の各抵抗は、それぞれ２進コードに従って抵抗値が重み付けされて形成されることを特徴とする請求項８記載の電圧検出回路。
前記第１抵抗回路及び第２抵抗回路の各ヒューズは、該ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされることを特徴とする請求項９記載の電圧検出回路。
前記分圧回路に直列に接続され、外部から入力された信号に応じて抵抗値が可変する、検出電圧の設定を行うための可変抵抗回路を有することを特徴とする請求項８、９又は１０記載の電圧検出回路。
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなる第１抵抗回路と、
それぞれ並列にヒューズが接続された複数の抵抗を直列に接続してなり、前記第１抵抗回路に直列に接続された第２抵抗回路と、
を備え、
入力された電圧を、前記第１抵抗回路と第２抵抗回路によって分圧して出力する分圧回路のトリミング方法において、
前記第１抵抗回路と第２抵抗回路との合成抵抗が一定になるように、前記第１抵抗回路及び第２抵抗回路の各ヒューズをトリミングすることを特徴とする分圧回路のトリミング方法。
前記第１抵抗回路及び第２抵抗回路は、同一の回路をなし、前記第１抵抗回路の各抵抗及び前記第２抵抗回路の各抵抗は、それぞれ２進コードに従って重み付けされた抵抗値をなすことを特徴とする請求項１２記載の分圧回路のトリミング方法。
前記第１抵抗回路及び第２抵抗回路の各ヒューズのトリミングによる切断の有無を２値のデータで示して得られた２進数のデータが、互いに補数をなすようにそれぞれトリミングされることを特徴とする請求項１３記載の分圧回路のトリミング方法。