CN101322088B - 分压器、使用分压器的恒压电路及分压器电路中的调整方法 - Google Patents

分压器、使用分压器的恒压电路及分压器电路中的调整方法 Download PDF

Info

Publication number
CN101322088B
CN101322088B CN2007800005272A CN200780000527A CN101322088B CN 101322088 B CN101322088 B CN 101322088B CN 2007800005272 A CN2007800005272 A CN 2007800005272A CN 200780000527 A CN200780000527 A CN 200780000527A CN 101322088 B CN101322088 B CN 101322088B
Authority
CN
China
Prior art keywords
circuit
resistor
resistor circuit
fuse
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800005272A
Other languages
English (en)
Other versions
CN101322088A (zh
Inventor
伊藤弘造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN101322088A publication Critical patent/CN101322088A/zh
Application granted granted Critical
Publication of CN101322088B publication Critical patent/CN101322088B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

公开了一种分压器电路，其通过以预定的分压比将输入电压分压来产生分压，并输出所述分压。所述分压器电路包括：第一电阻器电路，包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与所述第一电阻器电路串联连接。从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且所述第一电阻器电路和第二电阻器电路的保险丝经过调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。

Description

分压器、使用分压器的恒压电路及分压器电路中的调整方法
技术领域
本发明涉及半导体器件中的分压器电路、使用该分压器电路并且能够改变输出电压的恒压电路、使用该分压器电路并且能够改变被检测电压的电压检测器电路、以及在该分压器电路中的调整(trim)方法。
背景技术
由于制造工艺的变化，形成于半导体集成电路上的各种电路元件的特性存在着变化。电路元件的特性的变化引起整个电路特性的变化。如果电路特性不满足规格，则必须通过提供调节器电路来调节电路特性，对于调节器电路，通常采用调节电阻器调整的方法。
图1是示出通过调整的方法来调节恒压电路的输出电压Vout的电路的图。
图1的恒压电路包括：产生并输出预定的参考电压Vref的参考电压产生器电路101、误差放大器电路102、输出晶体管M101、和用于检测输出电压的电阻器R101和R102。该恒压电路还包括用于调节输出电压的调节电阻器Rt1到Rt4以及保险丝F101到F105。
误差放大器电路102控制输出晶体管M101的栅极电压，以使得通过利用电阻器R101、Rt1到Rt4、和R102将输出电压Vout分压所产生的分压Vfb等于参考电压Vref。
在调整保险丝F101到F105之前的输出电压Vout表示为Vref×(R101+R102)/R102。在半导体器件中，电阻比的变化很小。但是，参考电压Vref依据电路结构而在百分之几到百分之几十的范围内变化。由于输出电压Vout与参考电压Vref成比例，因此输出电压Vout也发生变化。
因此，在图1的恒压电路中，测量调整之前的输出电压Vout，以便于基于所测量的输出电压Vout和目标输出电压之间的差来选择保险丝F101到F105中的不被切断且被保留的一个保险丝，而切断其它保险丝。因而，能够使调整后的输出电压Vout接近于目标输出电压。在电阻器R101和电阻器R102之间连接的电阻是调节电阻器Rt1到Rt4的电阻的总和，并且不管调整情况如何都是恒定的。
用于图1所示的调节电路中的调节电阻器Rt1到Rt4一般具有相同的电阻，并且用于调节输出电压的电阻器的数量依据调节的范围和输出电压Vout的最小调节值而增加或减少。因此，如果调节范围很宽而且需要精细调节，则需要很多电阻器和保险丝。因此，开发了用于减少保险丝的数量的方法。(例如，参见日本公开专利申请第3-172906号。)
图2是示出另一种传统恒压电路的电路图。在图2中，与图1的元件相同或相似的元件用相同的参考数字指代。
图2的恒压电路与图1的恒压电路的不同之处在于保险丝F101到F104与调节电阻器Rt1到Rt4并联连接。通过加权调节电阻器Rt1与Rt2的电阻以及调节电阻器Rt3与Rt4的电阻，能够减少调节电阻器和调整保险丝的数量。存在一种使用这种方法的参考电压产生器电路。(例如，参见日本专利第2639328号。)
此外，存在一种通过将一个电阻器和多个串联电路成H形放置来减少调节电阻器和调整保险丝的数量的电路，其中所述串联电路的每一个由一个调节电阻器与一个调整保险丝组成。(例如，参见日本专利申请公开第2001-77310号。)
另一方面，一些恒压电路具有构成输出电压检测电阻器一部分的可变电阻器电路112，如图3所示。(例如，参见日本公开专利申请第2004-273103号。)
参照图3，可变电阻器电路112包括串联连接的多个电阻器Rs1到Rs4、分别与电阻器Rs1到Rs4并联连接的开关SW1到SW4、以及根据外部输入的电压设置信号Sa来对开关SW1到SW4执行开关控制的选择器113。在图3的恒压电路中，通过改变可变电阻器电路112的电阻来改变输出电压Vout。在图3的恒压电路中，通过对电阻器Rs1到Rs4执行二进制数加权可以设置16种输出电压。
但是，图1所示的调节电路的问题在于，更精细的调节单位导致调节电阻器和保险丝的数量的增加。例如，为了设置具有256级精度的调节范围，需要255个调节电阻器和256个保险丝。通过采用减少保险丝的数量的方法可以将保险丝的数量减少到8个。但是，调节电阻器的数量不能减少，并且作为保险丝数量减少的后果，需要与传统保险丝一样多(256)的开关元件和用于对每个开关元件执行开关控制的解码器，这样引起了一个问题：电路的尺寸非常大。
另一方面，在图2所示的调节电路中，通过加权调节电阻器的电阻可以大大减少电阻器和保险丝的数量。就与图1相同的设置具有256级精度的调节范围的情况，所需的调节电阻器和保险丝的总数是14，即，在输出分压Vfb的连接部分的上方和下方各7个。但是，这引起了一个问题：调节电路的组合电阻根据调整量而变化。
此外，在通过增加如图2所示的组合电阻根据调节量变化的调节电路来调节图3的恒压电路的输出电压Vout的情况下，在调整后流过用于检测输出电压的电阻器的电流值根据该调整结果而变化。即，由于在用于改变输出电压的电阻器Rs1到Rs4的每一个上的压降发生了变化，因此存在一个问题：根据调整结果，输入相同的电压设置信号不能产生相同的输出电压Vout。
可以通过调节参考电压Vref代替对用于检测输出电压的电阻器执行调整来调节输出电压Vout。但是，这需要参考电压产生器电路本身是具有与图1或2所示相同的调节电路的恒压电路，因而引起了电路尺寸的增加以及电流消耗的增加。此外，为了抑制电路尺寸的增加而通过在参考电压产生器电路中的误差放大器电路来减少放大的级数引起了诸如AC特性的退化和纹波的增加之类的问题。
在图3的恒压电路中使用图1所示的调节电路的情况下，即使在执行了调整之后，用于检测输出电压的电阻器的组合电阻也保持相同。但是，如上所述，调节电路的电路尺寸本身很大。因而，仍然存在电路尺寸增加的问题。
此外，在通过将一个电阻器和多个串联电路(每一个串联电路由一个调节电阻器与一个调整保险丝组成)成H形放置来减少调节电阻器和调整保险丝的数量的电路中的电阻在调整后也发生变化，从而发生了与图2的情况相同的问题。相同的问题也发生在电压检测器电路中，该电压检测器电路利用电阻器将输入电压分压，并将该分压与参考电压作比较。
发明内容
本发明的实施例可以解决或减少上述问题中的一个或多个。
根据本发明的一个实施例，提供了一种分压器电路，其中，可以解决或减少上述问题中的一个或多个。
根据本发明的一个实施例，提供了一种分压器电路、使用该分压器电路的恒压电路和电压检测器电路、以及在该分压器电路中的调整方法，其中，该分压器电路能够在调整后不改变组合电阻的情况下，减少调节电阻器和保险丝的数量。
根据本发明的一个实施例，提供了一种分压器电路，其通过将输入电压以预定的分压比来分压而产生分压，并输出该分压，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
根据本发明的一个实施例，提供了一种能够改变输出电压的恒压电路，所述恒压电路包括分压器电路，所述分压器电路被配置为通过将输出电压以预定的分压比来分压而产生分压，并输出该分压以便于检测该输出电压，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
根据本发明的一个实施例，提供了一种能够改变输入电压的检测电平的电压检测器电路，所述电压检测器电路确定所述输入电压的分压是否达到预定电压，所述电压检测器电路包括分压器电路，所述分压器电路被配置为通过将输入电压以预定的分压比来分压而产生分压，并输出该分压以便于检测该输入电压，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
根据本发明的一个实施例，提供了一种在分压器电路中的调整方法，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，所述分压器电路利用所述第一电阻器电路和第二电阻器电路来对输入电压进行分压，并输出通过将所述输入电压进行分压所产生的分压，其中，对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
根据依照本发明的实施例的分压器电路、使用该分压器电路的恒压电路和电压检测器电路、以及在所述分压器电路中的调整方法，第一电阻器电路和第二电阻器电路的组合电阻在调整后能够一直恒定，并且所需的调节电阻器和保险丝的数量大大小于传统方式的数量。
此外，在通过改变电阻来设置或确定电压的电路中，通过该电阻的压降不改变。因而，只要外部输入电压设置信号相同，任何IC的恒压电路或电压检测器电路中的输出电压或检测的电压(电压的检测电平)能够相同。此外，在产生参考电压时不需要执行电压调节或调整。因此，对于产生参考电压的电路可以采用简单的电路结构。因而，能够实现电路尺寸和电流消耗减小以及纹波和AC特性良好的可变输出电压类型的恒压电路和可变检测电压类型的电压检测器电路。
附图说明
通过下面结合附图对本发明的详细描述，本发明的其它目的、特征和优点将更加显而易见，其中：
图1是示出传统的恒压电路的图；
图2是示出另一个传统的恒压电路的图；
图3是示出又一个传统的恒压电路的图；
图4是示出根据本发明的实施例的分压器电路的图；
图5是示出根据本发明的实施例的如何切断保险丝以及第一电阻器电路的电阻和第二电阻器电路3的电阻的组合的表；
图6是示出根据本发明的实施例的包括图4的分压器电路1的恒压电路的图；
图7是示出根据本发明的实施例的包括图4的分压器电路1的电压检测器电路的图。
具体实施方式
参照附图，给出了本发明的实施例的描述。
图4是示出根据本发明的实施例的分压器电路1的图。
参照图4，分压器电路1包括在电压V1和电压V2之间串联连接的第一电阻器电路2和第二电阻器电路3。分压器电路1从第一电阻器电路2和第二电阻器电路3的连接处输出电压V3。
此外，第一电阻器电路2包括调节电阻器Ra1到Ran和保险丝Fa1到Fan，第二电阻器电路3包括调节电阻器Rb1到Rbn和保险丝Fb1到Fbn，其中n是大于1的整数(n＞1)。第一电阻器电路2和第二电阻器电路3具有相同的电路结构。
在第一电阻器电路2中，调节电阻器Ra1到Ran串联连接在电压V1和电压V3之间，保险丝Fa1到Fan分别与调节电阻器Ra1到Ran并联连接。在第二电阻器电路3中，调节电阻器Rb1到Rbn串联连接在电压V3和电压V2之间，保险丝Fb1到Fbn分别与调节电阻器Rb1到Rbn并联连接。
在这种结构下，对调节电阻器Ra1到Ran和调节电阻器Rb1到Rbn的每一个的电阻进行二进制编码加权。例如，设调节电阻器Ra1的电阻是K，则调节电阻器Rai(i＝1到n)的电阻是K×2i-1。同样，调节电阻器Rb1具有与调节电阻器Ra1相同的电阻K，调节电阻器Rbi(i＝1到n)的电阻是K×2i-1。这里，n表示用于获得所需的调节精度的位数。
关于利用二进制数指示是否通过调整来切断第一电阻器电路2的保险丝Fa1到Fan和第二电阻器电路3的保险丝Fb1到Fbn中的每一个，例如，设不执行切断的情形为二进制“0”，设执行切断的情形为二进制“1”，可以对第二电阻器电路3的保险丝Fb1到Fbn中的每一个执行调整，以使得指示第二电阻器电路3的保险丝Fb1到Fbn中的每一个的切断状态的二进制数据是指示第一电阻器电路2的保险丝Fa1到Fan中的每一个的切断状态的二进制数据的补码，从而第一电阻器电路2和第二电阻器电路3的组合电阻是K×(2n-1)。
图5是示出在n＝3的情况下，保险丝Fa1到Fan和保险丝Fb1到Fbn是如何被切断以及第一电阻器电路2的电阻RA和第二电阻器电路3的电阻RB的组合的表。在图5的表中，将切断保险丝表示为OFF，不切断保险丝表示为ON。作为一个示例，参照图5给出了在n＝3的情况下(即，3位配置)，调整保险丝Fa1到Fan和保险丝Fb1到Fbn的方法的描述。
对调节电阻器Ra1到Ran的每一个的电阻和调节电阻器Rb1到Rbn的每一个的电阻进行二进制编码加权。设调节电阻器Ra1和Rb1的每一个的电阻是K，调节电阻器Ra2和Rb2的每一个的电阻是K×2，调节电阻器Ra3和Rb3的每一个的电阻是K×4。
对保险丝Fa1到Fa3和保险丝Fb1到Fb3执行调整，以使得第一电阻器电路2和第二电阻器电路3的组合电阻是K×(23-1)＝K×7。例如，在不切断第一电阻器电路2的保险丝Fa1到Fa3中的任何一个的情况下，第二电阻器电路3的保险丝Fb1到Fb3全部被切断。结果，尽管第一电阻器电路2的组合电阻是0，但是第二电阻器电路3的组合电阻是K×7。在仅切断第一电阻器电路2的保险丝Fa2的情况下，第二电阻器电路3的保险丝Fb1和Fb3被切断。结果，第一电阻器电路2的组合电阻是K×2，第二电阻器电路3的组合电阻是K×5。在每一种情况下，第一电阻器电路2和第二电阻器电路3的组合电阻是K×7。如图5所示，在第一电阻器电路2和第二电阻器电路3中存在2的三次方(即8种)被切断的保险丝的组合。
结果，第一电阻器电路2和第二电阻器电路3的组合电阻在调整之后总是恒定的。此外，在三位或更多位的配置中(n≥3)，与图1的传统情形相比，能够减少调节电阻器的数量。在位数增加时这种效果变得更大。例如，在8位的情况下，在图1的传统情形中需要256个调节电阻器和257个保险丝，而在根据本实施例的分压器电路1中则采用16个调节电阻器和16个保险丝。因此，在调整后不改变组合电阻的情况下，在本实施例的分压器电路1中所需的调节电阻器和保险丝的数量大大小于传统情形中所需调节电阻器和保险丝的数量。
因此，根据本发明的一方面，提供了一种分压器电路，其通过将输入电压以预定的分压比来分压而产生分压，并输出该分压，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
此外，根据本发明的一方面，提供了一种在分压器电路中的调整方法，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，所述分压器电路利用所述第一电阻器电路和第二电阻器电路来对输入电压进行分压，并输出通过将所述输入电压进行分压所产生的分压，其中，对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
接下来，图6是示出包括图4的分压器电路1的恒压电路10的图。图6示出了应用于串联调节器的情形。
参照图6，恒压电路10将作为输入电压输入的电源电压Vdd转换成预定电压，并从输出端OUT输出该预定电压。
恒压电路10包括：产生和输出预定参考电压Vref的参考电压产生器电路11、误差放大器电路12、由PMOS晶体管形成的输出晶体管M1、其电阻根据外部输入电压设置信号Sa变化的可变电阻器电路13、以及分压器电路1。可变电阻器电路13包括电阻器Rs1到Rs4、开关SW1到SW4、以及选择器21。
输出晶体管M1连接在作为输入电压的电源电压Vdd和输出端OUT之间。可变电阻器电路13、分压器电路1、和电阻器R1串联连接在输出端OUT和地之间。分压Vfb被输入到误差放大器电路12的同相输入端，其中该分压Vfb是在第一电阻器电路2和第二电阻器电路3的连接处的电压V3(图4)。参考电压Vref被输入到误差放大器电路12的反相输入端。误差放大器电路12的输出端连接到输出晶体管M1的栅极。误差放大器电路12控制输出晶体管M1的操作，以使得分压Vfb等于参考电压Vref，从而控制输出晶体管M1的输出电流。
电阻器Rs1到Rs4串联连接在输出晶体管M1的漏极和分压器电路1之间。开关SW1到SW4分别与电阻器Rs1到Rs4并联连接。选择器21根据输入电压设置信号Sa控制开关SW1到SW4的开关动作。根据二进制编码对电阻器Rs1到Rs4进行加权，以使得可变电阻器电路13根据电压设置信号Sa具有16种电阻。分压器电路1具有与图5所示相同的结构。
在此结构中，通过电压设置信号Sa使得开关SW1到SW4截止而开路，并测量此时的输出电压Vout。根据在切断所有开关SW1到SW4时所测量的输出电压Vout与目标电压之间的差来计算第一电阻器电路2的组合电阻与第二电阻器电路3的组合电阻的比，从而确定在第一电阻器电路2和第二电阻器电路3中要切断的保险丝。由于调整后分压器电路1的电阻是K×(2n-1)，其中K是电阻器Ra1和Rb1的每一个的电阻，所以不管第一电阻器电路2和第二电阻器电路3的电阻比如何，调整后分压器电路1的电阻都是恒定的，从而不管调整量是多少，在可变电阻器电路13上的压降总是恒定的。因此，可变电阻器电路13的每一位的电压变化是恒定的。即，只要电压设置信号Sa保持相同，恒压电路10就能够输出相同的电压。
这样，根据本发明的一方面，提供了一种能够改变输出电压的恒压电路，所述恒压电路包括分压器电路，所述分压器电路被配置为通过将输出电压以预定的分压比来分压而产生分压，并输出该分压以便于检测该输出电压，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
接下来，图7是示出包括图4的分压器电路1的电压检测器电路30的图。在图7中，与图6的元件相同或相似的元件用相同的参考数字来指代。
参照图7，电压检测器电路30确定输入电压Vin是大于、等于还是小于预定电压。详细地，电压检测器电路30将通过把输入电压Vin分压得到的分压Vs与预定参考电压Vref作比较，并输出指示比较结果的二进制信号Sout。
电压检测器电路30包括：产生和输出预定参考电压Vref的参考电压产生器电路11、比较器31、可变电阻器电路13、以及分压器电路1。
可变电阻器电路13、分压器电路1、和电阻器R1串联连接在输入电压Vin和地之间。分压Vs被输入到比较器31的反相输入端，其中该分压Vs是在第一电阻器电路2和第二电阻器电路3的连接处的电压V3(图4)。参考电压Vref被输入到比较器31的同相输入端，从比较器31的输出端输出二进制信号Sout。
可变电阻器电路13与图6所示的相同。可变电阻器电路13的电阻根据开关SW1到SW4的状态而改变，其中开关SW1到SW4由选择器21根据电压设置信号Sa来进行开关转换控制。可变电阻器电路13的电阻的变化改变分压Vs，从而使得改变检测电压的电平成为可能。
在图7的电压检测器电路30中，参考电压Vref的变化也引起检测电压发生错误。因此，提供分压器电路1以便于校正参考电压Vref的变化。
采用图4的分压器电路1使得可变电阻器电路13的压降即使在调整后也保持相同。因此，只要电压设置信号Sa相同，在电压检测器电路30中的检测电压就能够相同。
这样，根据本发明的一方面，提供了一种能够改变输入电压的检测电平的电压检测器电路，所述电压检测器电路确定所述输入电压的分压是否达到预定电压，所述电压检测器电路包括分压器电路，所述分压器电路被配置为通过将输入电压以预定的分压比来分压而产生分压，并输出该分压以便于检测该输入电压，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
因此，根据本实施例的分压器电路1，第一电阻器电路2和第二电阻器电路3的组合电阻在调整后一直恒定，并且所需的调节电阻器和保险丝的数量能够显著小于传统的数量。因而，在通过改变电阻来设置或确定电压的电路中，通过该电阻的压降不改变。因而，只要外部输入电压设置信号相同，在任何IC的恒压电路或电压检测器电路中的输出电压或检测电压就能够相同。
此外，不需要在产生参考电压Vref时执行电压调节或调整。因此，对于产生参考电压Vref的电路能够采用简单的电路结构。因而，能够实现电路尺寸和电流消耗减小以及纹波和AC特性良好的可变输出电压类型的恒压电路和可变检测电压类型的电压检测器电路。
本发明不限于这里详细公开的实施例，在不脱离本发明的范围的情况下，可以对本发明进行改变和修改。
对相关申请的交叉引用
本申请要求于2006年3月3日在日本提交的专利申请号2006-057670的优先权，其全部内容通过参照而被合并与此。

Claims (14)

1.一种分压器电路，其通过将输入电压以预定的分压比来分压而产生分压，并输出该分压，所述分压器电路包括：
第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及
第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与所述第一电阻器电路串联连接，
其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且
对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
2.如权利要求1所述的分压器电路，其中，所述第一电阻器电路和第二电阻器电路具有相同的电路结构，并且
所述第一电阻器电路的电阻器和所述第二电阻器电路的电阻器各自具有根据二进制编码加权的电阻。
3.如权利要求2所述的分压器电路，其中，对所述第一电阻器电路的保险丝和所述第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路的第一二进制数数据和所述第二电阻器电路的第二二进制数数据彼此互为补码，所述第一二进制数数据是通过利用二进制数据来表达所述第一电阻器电路的保险丝中的每一个通过调整是否被切断而得到的，所述第二二进制数数据是通过利用二进制数据来表达所述第二电阻器电路的保险丝中的每一个通过调整是否被切断而得到的。
4.一种能够改变输出电压的恒压电路，所述恒压电路包括：
分压器电路，其被配置为通过将输出电压以预定的分压比来分压而产生分压，并输出该分压以便于检测该输出电压，
所述分压器电路包括：
第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及
第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与所述第一电阻器电路串联连接，
其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且
对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
5.如权利要求4所述的恒压电路，其中，所述第一电阻器电路和第二电阻器电路具有相同的电路结构，并且
所述第一电阻器电路的电阻器和所述第二电阻器电路的电阻器各自具有根据二进制编码加权的电阻。
6.如权利要求5所述的恒压电路，其中，对所述第一电阻器电路的保险丝和所述第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路的第一二进制数数据和所述第二电阻器电路的第二二进制数数据彼此互为补码，所述第一二进制数数据是通过利用二进制数据来表达所述第一电阻器电路的保险丝中的每一个通过调整是否被切断而得到的，所述第二二进制数数据是通过利用二进制数据来表达所述第二电阻器电路的保险丝中的每一个通过调整是否被切断而得到的。
7.如权利要求4所述的恒压电路，还包括：
可变电阻器电路，用于确定所述输出电压，所述可变电阻器电路与所述分压器电路串联连接，并且能够根据外部输入信号改变其电阻。
8.一种能够改变输入电压的检测电平的电压检测器电路，所述电压检测器电路确定所述输入电压的分压是否达到预定电压，所述电压检测器电路包括：
分压器电路，其被配置为通过将输入电压以预定的分压比来分压而产生分压，并输出该分压以便于检测该输入电压，
所述分压器电路包括：
第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及
第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，
其中，从所述第一电阻器电路和第二电阻器电路的连接处输出所述分压，并且
对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
9.如权利要求8所述的电压检测器电路，其中，所述第一电阻器电路和第二电阻器电路具有相同的电路结构，并且
所述第一电阻器电路的电阻器和所述第二电阻器电路的电阻器各自具有根据二进制编码加权的电阻。
10.如权利要求9所述的电压检测器电路，其中，对所述第一电阻器电路的保险丝和所述第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路的第一二进制数数据和所述第二电阻器电路的第二二进制数数据彼此互为补码，所述第一二进制数数据是通过利用二进制数据来表达所述第一电阻器电路的保险丝中的每一个通过调整是否被切断而得到的，所述第二二进制数数据是通过利用二进制数据来表达所述第二电阻器电路的保险丝中的每一个通过调整是否被切断而得到的。
11.如权利要求8所述的电压检测器电路，还包括：
可变电阻器电路，用于确定所述输入电压的检测电平，所述可变电阻器电路与所述分压器电路串联连接，并且能够根据外部输入信号改变其电阻。
12.一种在分压器电路中的调整方法，所述分压器电路包括：第一电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接；以及第二电阻器电路，其包括串联连接的多个电阻器，所述电阻器与相应的保险丝并联连接，所述第二电阻器电路与第一电阻器电路串联连接，所述分压器电路利用所述第一电阻器电路和第二电阻器电路来对输入电压进行分压，并输出通过将所述输入电压进行分压所产生的分压，其中：
对所述第一电阻器电路和第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路和第二电阻器电路的组合电阻恒定。
13.如权利要求12所述的调整方法，其中，所述第一电阻器电路和第二电阻器电路具有相同的电路结构，并且
所述第一电阻器电路的电阻器和所述第二电阻器电路的电阻器各自具有根据二进制编码加权的电阻。
14.如权利要求13所述的调整方法，其中，对所述第一电阻器电路的保险丝和所述第二电阻器电路的保险丝进行调整，以使得所述第一电阻器电路的第一二进制数数据和所述第二电阻器电路的第二二进制数数据彼此互为补码，所述第一二进制数数据是通过利用二进制数据来表达所述第一电阻器电路的保险丝中的每一个通过调整是否被切断而得到的，所述第二二进制数数据是通过利用二进制数据来表达所述第二电阻器电路的保险丝中的每一个通过调整是否被切断而得到的。
CN2007800005272A 2006-03-03 2007-02-21 分压器、使用分压器的恒压电路及分压器电路中的调整方法 Expired - Fee Related CN101322088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006057670A JP4740771B2 (ja) 2006-03-03 2006-03-03 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
JP057670/2006 2006-03-03
PCT/JP2007/053708 WO2007099980A1 (en) 2006-03-03 2007-02-21 Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit

Publications (2)

Publication Number Publication Date
CN101322088A CN101322088A (zh) 2008-12-10
CN101322088B true CN101322088B (zh) 2010-07-21

Family

ID=38459081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800005272A Expired - Fee Related CN101322088B (zh) 2006-03-03 2007-02-21 分压器、使用分压器的恒压电路及分压器电路中的调整方法

Country Status (5)

Country Link
US (1) US8581657B2 (zh)
JP (1) JP4740771B2 (zh)
KR (1) KR100925856B1 (zh)
CN (1) CN101322088B (zh)
WO (1) WO2007099980A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088031B2 (ja) * 2007-08-01 2012-12-05 富士電機株式会社 定電流・定電圧回路
JP5433957B2 (ja) * 2008-02-26 2014-03-05 株式会社リコー 半導体装置
JP5223398B2 (ja) * 2008-03-18 2013-06-26 株式会社リコー 抵抗回路及びその抵抗回路の抵抗値調整方法
CN101644937B (zh) * 2008-08-04 2011-11-16 新德科技股份有限公司 一种利用可调式熔丝调整参考电压的电路
JP2010054605A (ja) * 2008-08-26 2010-03-11 Casio Comput Co Ltd 電流発生回路及び表示装置
KR20100125702A (ko) 2009-05-21 2010-12-01 삼성전자주식회사 전압 레귤레이터를 구비하는 반도체 장치
JP5482221B2 (ja) 2010-01-22 2014-05-07 株式会社リコー アナログ回路
JP5437871B2 (ja) * 2010-03-18 2014-03-12 セイコーインスツル株式会社 分圧回路及び半導体装置
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
US8476876B2 (en) * 2010-07-27 2013-07-02 Ta-I LIU Voltage-modulated circuit device to form electric power with stepped-down voltage
US20120026634A1 (en) * 2010-07-27 2012-02-02 Liu Ta-I Voltage detection circuit device
EP2492697B1 (en) * 2011-02-25 2013-04-03 Abb Ag Resistive voltage divider with improved phase accuracy
EP2492925B1 (en) * 2011-02-25 2013-08-07 Abb Ag Resistive voltage divider made of a resistive film material on an insulating substrate
KR101389620B1 (ko) * 2011-10-28 2014-04-29 에스케이하이닉스 주식회사 멀티 레귤레이터 회로 및 이를 구비한 집적회로
JP6259184B2 (ja) 2012-02-03 2018-01-10 ローム株式会社 チップ部品およびその製造方法
CN103390993B (zh) * 2012-05-11 2017-04-19 欧司朗股份有限公司 负载驱动电路及方法，及灯具
JP6284295B2 (ja) * 2012-09-14 2018-02-28 エイブリック株式会社 分圧回路
TWI629459B (zh) * 2013-02-06 2018-07-11 藤倉股份有限公司 Method for manufacturing pressure detecting device, pressure detecting device, pressure detecting device and electronic device
US9461539B2 (en) 2013-03-15 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-calibrated voltage regulator
KR101474158B1 (ko) * 2013-09-04 2014-12-24 삼성전기주식회사 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법
US9496007B2 (en) * 2013-10-25 2016-11-15 Texas Instruments Incorporated Method and apparatus for generating piece-wise linear regulated supply
ES2751389T3 (es) * 2014-06-05 2020-03-31 Siemens Ag Ajuste automatizado de la precisión del divisor de tensión
KR102201081B1 (ko) 2014-07-01 2021-01-11 삼성전자주식회사 이-퓨즈 테스트 장치
US9871390B2 (en) * 2014-09-02 2018-01-16 Silergy Corp. Battery protection integrated circuit applied to battery charging/discharging system and method for determining resistances of voltage divider of battery protection integrated circuit
CN105511534B (zh) 2014-09-22 2017-12-05 联合聚晶股份有限公司 多级分压电路
US10338632B2 (en) * 2014-10-20 2019-07-02 Ambiq Micro, Inc. Adaptive voltage converter
CN109032233A (zh) * 2016-08-18 2018-12-18 华为技术有限公司 一种电压产生装置及半导体芯片
TWI624839B (zh) 2017-05-04 2018-05-21 華邦電子股份有限公司 電壓產生器及其快閃記憶體
KR102324194B1 (ko) * 2017-05-22 2021-11-10 삼성전자주식회사 안티퓨즈들을 포함하는 전압 트리밍 회로, 그것의 동작 방법, 그리고 그 전압 트리밍 회로를 포함하는 집적 회로
CN108962325B (zh) * 2017-05-25 2022-01-25 华邦电子股份有限公司 电压产生器及其快闪存储器
CA3124080A1 (en) 2018-12-18 2020-06-25 Aclara Technologies Llc Very low power contaminant detection circuit
US11025229B2 (en) * 2019-02-18 2021-06-01 Texas Instruments Incorporated Compensation for binary weighted divider
WO2020206270A1 (en) * 2019-04-04 2020-10-08 The Trustees Of Princeton University System and method for modular high voltage conversion ratio power converter
DE102019114228A1 (de) * 2019-05-28 2020-12-03 Ebm-Papst Mulfingen Gmbh & Co. Kg Analogspannungsprogrammierung
CN112349468B (zh) * 2020-11-11 2022-05-03 中国电子科技集团公司第二十九研究所 用于微波组件的高精度电阻分压电路
US11914410B2 (en) 2021-06-07 2024-02-27 Texas Instruments Incorporated Accuracy trim architecture for high precision voltage reference
CN115407819A (zh) * 2022-09-28 2022-11-29 上海积塔半导体有限公司 电压调节电路及其操作方法、以及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150216A (en) * 1990-04-13 1992-09-22 Kabushiki Kaisha Toshiba Solid-state image sensing device having an optimum overflow drain voltage generation circuit
JP2639328B2 (ja) * 1993-11-12 1997-08-13 日本電気株式会社 トリミング方法及び回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03172906A (ja) 1989-12-01 1991-07-26 Hitachi Ltd トリミング回路
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
JP2001077310A (ja) 1999-09-01 2001-03-23 Mitsubishi Electric Corp 電圧設定回路
JP3894833B2 (ja) 2001-05-14 2007-03-22 株式会社リコー 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路
JP4175862B2 (ja) * 2002-10-24 2008-11-05 株式会社リコー 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路
JP4141807B2 (ja) * 2002-11-13 2008-08-27 株式会社リコー 半導体レーザ駆動装置
KR100553681B1 (ko) 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
JP4667883B2 (ja) 2005-01-26 2011-04-13 株式会社リコー 定電圧回路及びその定電圧回路を有する半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150216A (en) * 1990-04-13 1992-09-22 Kabushiki Kaisha Toshiba Solid-state image sensing device having an optimum overflow drain voltage generation circuit
JP2639328B2 (ja) * 1993-11-12 1997-08-13 日本電気株式会社 トリミング方法及び回路

Also Published As

Publication number Publication date
JP2007233922A (ja) 2007-09-13
JP4740771B2 (ja) 2011-08-03
US20090295462A1 (en) 2009-12-03
CN101322088A (zh) 2008-12-10
KR20080009099A (ko) 2008-01-24
US8581657B2 (en) 2013-11-12
KR100925856B1 (ko) 2009-11-09
WO2007099980A1 (en) 2007-09-07

Similar Documents

Publication Publication Date Title
CN101322088B (zh) 分压器、使用分压器的恒压电路及分压器电路中的调整方法
US8450986B2 (en) Voltage regulator
JP5580608B2 (ja) ボルテージレギュレータ
US9459641B2 (en) Voltage regulator
US9298200B2 (en) Constant voltage circuit with drooping and foldback overcurrent protection
US7737675B2 (en) Reference current generator adjustable by a variable current source
US20080122478A1 (en) Output slew rate control
US7532063B2 (en) Apparatus for generating reference voltage in semiconductor memory apparatus
US20100244790A1 (en) Constant current driving device having an improved accuracy
US20080116965A1 (en) Reference voltage generation circuit
JP5266800B2 (ja) トリミング回路
WO2010100683A1 (ja) 基準電流トリミング回路および基準電流トリミング回路を備えたａ／ｄ変換器
US7663470B2 (en) Trimming circuit and electronic circuit
US10505438B2 (en) Overcurrent protection circuit and voltage regulator
US20110227635A1 (en) Voltage divider circuit and semiconductor device
CN114740941B (zh) 带隙基准电路、集成电路和电子设备
KR20080069387A (ko) 기준전압 발생회로
US11455000B2 (en) Bias current generation circuit
US7427935B2 (en) Apparatus and method of generating reference voltage of semiconductor integrated circuit
JP2004096036A (ja) 抵抗装置、該抵抗装置のトリミング方法、及び電源回路
CN219328995U (zh) 一种反向比例调压电路及开关电源
TWI707221B (zh) 電流產生電路
US20220189668A1 (en) Resistance device and current detection circuit including the resistance device
CN102684477A (zh) 使用间接输出电压感测的高电压输出分路调节器
CN106033107A (zh) 熔丝的熔断电流的校准方法与电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150331

TR01 Transfer of patent right

Effective date of registration: 20150331

Address after: Osaka

Patentee after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Ricoh Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20150221

EXPY Termination of patent right or utility model