KR101474158B1 - 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법 - Google Patents

로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법 Download PDF

Info

Publication number
KR101474158B1
KR101474158B1 KR1020130106268A KR20130106268A KR101474158B1 KR 101474158 B1 KR101474158 B1 KR 101474158B1 KR 1020130106268 A KR1020130106268 A KR 1020130106268A KR 20130106268 A KR20130106268 A KR 20130106268A KR 101474158 B1 KR101474158 B1 KR 101474158B1
Authority
KR
South Korea
Prior art keywords
voltage
feedback
detection
control signal
feedback control
Prior art date
Application number
KR1020130106268A
Other languages
English (en)
Inventor
이수웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130106268A priority Critical patent/KR101474158B1/ko
Priority to US14/087,652 priority patent/US20150061623A1/en
Application granted granted Critical
Publication of KR101474158B1 publication Critical patent/KR101474158B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

본 발명은 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법에 관한 것으로, 상기 전압 레귤레이터는, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부와, 상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치와, 상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부와, 상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부와, 상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부를 포함할 수 있다.

Description

로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법{VOLTAGE REGULATOR OF LOW-DROP-OUTPUT AND OPERATION METHOD OF THE SAME}
본 발명은, 로우 드롭 출력 타입의 레귤레이터 및 그 동작 방법에 관한 것이다.
일반적으로, 이동통신의 지속적인 발전에 따라 이동통신 단말기의 RF 단에서 RF 신호의 출력을 증폭하기 위해 전력 증폭기가 사용되고 있으며, 특히 경박 단소화, 집적화에 적합한 CMOS 기술을 적용한 전력 증폭기에 관해 연구가 활발하게 진행되고 있다.
또한, 전력 증폭기의 동작을 안정적으로 제어하기 위해서 전력 증폭기에는 전압 레귤레이터가 이용될 수 있다. 특히 전압 레귤레이터중에서, 전원 전압을 하향 변환할 수 있고, 간단히 설계 가능하고 전류 소모를 줄일 수 있는 로우 드롭 아웃(Low Drop Output: LDO) 타입의 전압 레귤레이터가 이용될 수 있다.
기존 LDO 타입의 전압 레귤레이터는, 연산 증폭기, PMOS 트랜지스터 및 저항 회로부를 포함할 수 있다.
상기 연산 증폭기는, 반전 입력단을 통해 기준전압(Vref)을 입력받으면, 이 기준전압과 동일한 제1 전압이 비반전 입력단에 나타난다.
상기 PMOS 트랜지스터는 전원 전압 단에 연결된 소스, 상기 연산 증폭기의 출력단에 연결된 게이트 및 드레인을 포함하고, 상기 연산증폭기의 출력전압에 따라 동작하며, 상기 연산 증폭기의 출력전압 크기에 대응하는 전류를 제공할 수 있다.
상기 저항 회로부는, 상기 PMOS 트랜지스터의 드레인과 접지 사이에 직렬로 연결된 복수의 저항을 포함하고, 상기 연산 증폭기의 비반전 입력단에 나타나는 제1 전압을 고정 설정된 저항 비율로 증배된 출력 전압이 제공될 수 있다.
그런데, 기존 LDO 타입의 전압 레귤레이터에서는, 전원 전압이 변동되는 경우에는, 출력전압이 변동될 수 있고, 이에 따라 연산 증폭기의 비반전 입력단에 걸리는 전압이 변동될 수 있다. 이 경우에는 연산 증폭기의 반전 입력단자와 비반전 입력단간의 전압이 불일치하는 입력 오프셋(Offset)이 초래되는 문제점이 있다.
따라서, 기존 LDO 타입의 전압 레귤레이터에서, 연산 증폭기에서 오프셋이 발생되는 경우에는, 원하는 이득이나 위상 마진 등을 기대할 수 없는 등, 불안정된 동작이 초래되는 문제점이 있다.
하기 선행기술문헌에 기재된 특허문헌 1은, 레귤레이터 내장 반도체 장치에 관한 것으로, 전원 전압의 변동에 따라 발생되는 오프셋을 제거할 수 있는 기술적 사항을 개시하고 있지 않다.
일본 특허공개공보 제2000-66744호
본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 전원 전압의 변동에 따라 초래되는 오프셋을 제거할 수 있도록 함으로써, 안정적인 동작을 보장할 수 있는 로우 드롭 출력 타입의 레귤레이터 및 그 동작 방법을 제공한다.
본 발명의 제1 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부; 상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치; 상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부; 상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부; 상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부; 를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터를 제안한다.
본 발명의 제1 기술적인 측면에서, 상기 피드백 전압 조절부는, 상기 반도체 스위치와 접지 사이에 연결된 제1 저항 회로부와 제2 저항 회로부를 포함하고, 상기 제1 저항 회로부와 제2 저항 회로부와의 접속노드에서 상기 피드백 전압을 제공하고, 상기 제1 저항 회로부와 제2 저항 회로부중 적어도 하나는 상기 피드백 제어신호에 따라 저항값이 가변되도록 이루어질 수 있다.
또한, 본 발명의 제2 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부; 상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치; 상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부; 상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부; 상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부; 를 포함하고, 상기 피드백 전압 조절부는, 상기 반도체 스위치와 접지 사이에 연결된 제1 저항 회로부와 제2 저항 회로부를 포함하고, 상기 제1 저항 회로부와 제2 저항 회로부와의 접속노드에서 상기 피드백 전압을 제공하고, 상기 제1 저항 회로부는 상기 피드백 제어신호에 따라 저항값이 가변되는 로우 드롭 출력 타입의 전압 레귤레이터를 제안한다.
또한, 본 발명의 제3 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부; 상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치; 상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부; 상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부; 상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부; 를 포함하고, 상기 피드백 전압 조절부는, 상기 반도체 스위치와 접지 사이에 연결된 제1 저항 회로부와 제2 저항 회로부를 포함하고, 상기 제1 저항 회로부와 제2 저항 회로부와의 접속노드에서 상기 피드백 전압을 제공하고, 상기 제2 저항 회로부는 상기 피드백 제어신호에 따라 저항값이 가변되는 로우 드롭 출력 타입의 전압 레귤레이터를 제안한다.
본 발명의 제1 내지 제3 기술적인 측면에서, 상기 오차 증폭부는, 상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고, 상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖도록 이루어질 수 있다.
상기 반도체 스위치는, 상기 전원 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부에 연결된 드레인을 갖는 PMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하도록 이루어질 수 있다.
상기 전압 검출부는, 상기 전원 전압 단과 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고, 상기 제1 검출 저항 및 제2 검출 저항의 접속노드에서 상기 검출 전압을 제공하도록 이루어질 수 있다.
상기 피드백 제어부는, 상기 검출 전압의 크기에 따라 상태가 결정되는 복수의 제1 내지 제n 제어신호를 포함하는 피드백 제어신호를 제공하도록 이루어질 수 있다.
본 발명의 제2 및 제3 기술적인 측면에서, 상기 피드백 제어부는, 상기 검출 전압과 복수의 제1 내지 제n 기준 전압 각각을 비교하여 제1 내지 제N 비교 신호를 제공하고, 상기 제1 내지 제N 비교 신호는, 상기 검출 전압이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖는 제1 내지 제n 비교기를 포함하는 비교부; 및 상기 제1 내지 제N 비교 신호를 상기 피드백 제어신호의 제1 내지 제n 제어신호로 디코딩하여 상기 피드백 전압 조절부에 제공하는 디코더; 를 포함할 수 있다.
상기 제1 저항 회로부는, 서로 병렬로 연결되어 상기 피드백 제어신호에 따라 스위칭 동작하는 제1 내지 제N 스위치드 저항을 포함하고, 상기 제1 내지 제N 스위치드 저항 각각은 직렬로 연결된 스위치와 저항을 포함할 수 있다.
또한, 본 발명의 제4 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부와, 상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법에 있어서, 전압 검출부가, 상기 전원 전압을 검출하여 검출 전압을 제공하는 단계; 피드백 제어부가, 상기 검출 전압에 따라 피드백 제어신호를 제공하는 단계; 및 상기 반도체 스위치와 접지 사이에 연결된 피드백 전압 조절부가, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 단계; 를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법을 제안한다.
본 발명의 제4 기술적인 측면에서, 상기 오차 증폭부는, 상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고, 상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖도록 이루어질 수 있다.
상기 반도체 스위치는, 상기 전원 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부에 연결된 드레인을 갖는 PMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하도록 이루어질 수 있다.
상기 피드백 제어신호를 제공하는 단계는, 상기 피드백 제어부가, 상기 검출 전압과 복수의 제1 내지 제n 기준 전압 각각을 비교하여 제1 내지 제N 비교 신호를 제공하는 단계; 상기 제1 내지 제N 비교 신호를 상기 피드백 제어신호의 제1 내지 제n 제어신호로 디코딩하여 상기 피드백 전압 조절부에 제공하는 단계; 를 포함하고, 상기 제1 내지 제N 비교 신호는, 상기 검출 전압이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖도록 이루어질 수 있다.
본 발명에 의하면, 전원 전압의 변동에 따라 초래되는 오프셋을 제거할 수 있도록 함으로써, 낮은 전원 전압에서도 안정적인 특성을 유지할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 전압 레귤레이터의 블록도이다.
도 2는 본 발명의 실시 예에 따른 피드백 전압 조절부의 제1 개념도이다.
도 3은 본 발명의 실시 예에 따른 피드백 전압 조절부의 제2 개념도이다.
도 4는 본 발명의 실시 예에 따른 피드백 제어부의 피드백 제어신호의 예시도이다.
도 5는 본 발명의 실시 예에 따른 피드백 제어부의 구현 예시도이다.
도 6은 본 발명의 실시 예에 따른 피드백 전압 조절부의 제1 구현 예시도이다.
도 7은 본 발명의 실시 예에 따른 피드백 전압 조절부의 제2 구현 예시도이다.
도 8은 본 발명의 실시 예에 따른 피드백 제어부의 설명 예시도이다.
도 9는 본 발명의 실시 예에 따른 피드백 전압 조절부의 제1 설명 예시도이다.
도 10은 본 발명의 실시 예에 따른 전압 레귤레이터의 동작 방법을 보이는 순서도이다.
도 11은 본 발명의 실시 예에 따른 피드백 제어 신호의 제공 과정을 보이는 순서도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 전압 레귤레이터의 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 전압 레귤레이터는, 오차 증폭부(100), 반도체 스위치(200), 전압 검출부(300), 피드백 제어부(400) 및 피드백 전압 조절부(500)를 포함할 수 있다.
상기 전압 레귤레이터는, 기준 전압(Vref)을 생성하는 기준전압 생성부(50)를 더 포함할 수 있다.
상기 오차 증폭부(100)는, 사전에 설정된 기준 전압(Vref)과 피드백 전압(Vfb)과의 차 전압에 따라 게이트 신호(SG)를 생성하여 상기 반도체 스위치(200)에 제공할 수 있다.
일 구현 예로, 상기 오차 증폭부(100)는, 상기 기준전압(Vref)을 입력받는 반전 입력단과, 상기 피드백 전압(Vfb)을 입력받는 비반전 입력단과, 상기 게이트 신호(SG)를 제공하기 위해 상기 반도체 스위치(200)에 연결된 출력단을 갖는 연산 증폭기(OP1)를 포함할 수 있다.
상기 연산 증폭기(OP1)는 상기 반전 입력단을 통해 입력되는 기준 전압(Vref)과 상기 비반전 입력단을 통해 입력되는 피드백 전압(Vfb)과의 차 전압의 크기에 대응되는 레벨을 갖는 게이트 신호(SG)를 상기 반도체 스위치(200)에 제공할 수 있다.
예를 들어, 상기 연산 증폭기(OP1)는, 기준 전압(Vref)이 피드백 전압(Vfb)보다 크면 상기 반도체 스위치(200)를 스위칭 온시키기 위한 레벨을 갖는 게이트 신호(SG)를 상기 반도체 스위치(200)에 제공할 수 있고, 이와 달리, 기준 전압(Vref)이 피드백 전압(Vfb)보다 크지 않으면 상기 반도체 스위치(200)를 스위칭 오프시키기 위한 레벨을 갖는 게이트 신호(SG)를 상기 반도체 스위치(200)에 제공할 수 있다.
상기 반도체 스위치(200)는, 상기 게이트 신호(SG)에 따라 전원 전압(VDD)단과 접지간의 전류를 조절할 수 있다. 이때, 상기 반도체 스위치(200)는 트랜지스터와 같은 스위치 소자로 이루어질 수 있다. 예를 들어, 상기 반도체 스위치(200)가 스위칭 온일 경우에는 상기 전원 전압(VDD)단에서 접지까지의 전체 저항과 전원 전압(VDD)에 의해 결정되는 전류가 상기 흐른다.
상기 반도체 스위치(200)는, 상기 전원 전압(VDD) 단에 연결된 소스와, 상기 오차 증폭부(100)의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부(500)에 연결된 드레인을 갖는 PMOS 트랜지스터(PMOS1)를 포함할 수 있다.
이때, 상기 PMOS 트랜지스터(PMOS1)는, 상기 게이트 신호(SG)에 따라 소스-드레인 전류를 조절할 수 있다. 예를 들어, 상기 게이트 신호(SG)가 로우레벨의 신호일 경우에는 상기 PMOS 트랜지스터(PMOS1)가 턴온되고, 상기 게이트 신호(SG)가 하이레벨의 신호일 경우에는 상기 PMOS 트랜지스터(PMOS1)가 턴오프된다.
상기 전압 검출부(300)는, 상기 전원 전압(VDD)을 검출하여 검출 전압(Vd)을 제공할 수 있다.
일 구현 예로, 상기 전압 검출부(300)는, 상기 전원 전압(VDD) 단과 접지 사이에 연결된 적어도 2개의 제1 검출 저항(R31) 및 제2 검출 저항(R32)을 포함할 수 있다.
이때, 상기 제1 검출 저항(R31) 및 제2 검출 저항(R32)의 접속노드에서 상기 검출 전압(Vd)이 제공될 수 있다. 예를 들어, 상기 제1 검출 저항(R31) 및 제2 검출 저항(R32)의 저항비율이 5:1일 경우, 상기 전원 전압(VDD)이 6V라고 하고, 상기 기준 전압(Vref)이 2.5V라면, 상기 검출전압(Vd)은 1V가 될 수 있다.
상기 피드백 제어부(400)는, 상기 검출 전압(Vd)에 따라 피드백 제어신호(SC)를 제공할 수 있다. 이때, 상기 피드백 제어신호(SC)는 상기 검출 전압(Vd)의 크기에 따라 상기 피드백 전압 조절부(500)의 피드백 전압(Vfb)을 조절하기 위한 서로 다른 신호를 가질 수 있다.
그리고, 상기 피드백 전압 조절부(500)는, 상기 반도체 스위치(200)와 접지 사이에 연결되어, 상기 피드백 제어신호(SC)에 따라 상기 피드백 전압(Vfb)을 조절할 수 있다. 예를 들어, 상기 피드백 전압 조절부(500)는, 상기 피드백 제어신호(SC)에 따라 상기 피드백 전압(Vfb)을 결정하는 저항이 가변되는 저항 회로를 포함할 수 있다. 이 저항 회로에 의해서 상기 피드백 전압(Vfb)이 조절될 수 있다.
또한, 상기 피드백 전압 조절부(500)는, 상기 반도체 스위치(200)와 접지 사이에 연결된 저항 회로를 포함하고, 상기 저항 회로에 의해서, 상기 연산 증폭기(OP1)의 비반전 입력단에 나타나는 피드백 전압이 증배된 출력 전압(Vout)이 제공될 수 있다.
도 2는 본 발명의 실시 예에 따른 피드백 전압 조절부의 제1 개념도이고, 도 3은 본 발명의 실시 예에 따른 피드백 전압 조절부의 제2 개념도이다.
도 2 및 도 3을 참조하면, 상기 피드백 전압 조절부(500)는, 상기 반도체 스위치(200)와 접지 사이에 연결된 제1 저항 회로부(510)와 제2 저항 회로부(520)를 포함할 수 있다. 여기서, 상기 제1 저항 회로부(510)와 제2 저항 회로부(520)와의 접속노드에서 상기 피드백 전압(Vfb)이 제공될 수 있다.
상기 제1 저항 회로부(510)와 제2 저항 회로부(520)중 적어도 하나는 상기 피드백 제어신호(SC)에 따라 저항값이 가변될 수 있다.
도 2에 도시한 바와 같이, 상기 제1 저항 회로부(510)가 상기 피드백 제어신호(SC)에 따라 저항값이 가변되는 가변 저항 회로로 이루어질 수 있다.
도 3에 도시한 바와 같이, 상기 제2 저항 회로부(520)가 상기 피드백 제어신호(SC)에 따라 저항값이 가변되는 가변 저항 회로로 이루어질 수 있다.
도 4는 본 발명의 실시 예에 따른 피드백 제어부의 피드백 제어신호의 예시도이다. 도 4를 참조하면, 상기 피드백 제어부(400)는, 상기 검출 전압(Vd)의 크기에 따라 상태가 결정되는 복수의 제1 내지 제n 제어신호(SC1~SCN)를 포함하는 피드백 제어신호(SC)를 제공할 수 있다.
도 5는 본 발명의 실시 예에 따른 피드백 제어부의 구현 예시도이다.
도 5를 참조하면, 상기 피드백 제어부(400)는 비교부(410) 및 디코더(420)를 포함할 수 있다.
상기 비교부(410)는, 상기 검출 전압(Vd)과 복수의 제1 내지 제n 기준 전압(Vref1~VrefN) 각각을 비교하여 제1 내지 제N 비교 신호(Scom1~ScomN)를 제공하는 제1 내지 제n 비교기(com1~comN)를 포함할 수 있다.
상기 제1 내지 제n 비교기(com1~comN) 각각은, 상기 검출 전압(Vd)이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖는 제1 내지 제N 비교 신호(Scom1~ScomN)를 제공할 수 있다.
그리고, 상기 디코더(420)는, 상기 제1 내지 제N 비교 신호(Scom1~ScomN)를 상기 피드백 제어신호(SC)의 제1 내지 제n 제어신호(SC1~SCN)로 디코딩하여 상기 피드백 전압 조절부(500)에 제공할 수 있다.
한편, 전술한 바와 같이, 상기 제1 저항 회로부(510)와 제2 저항 회로부(520)중 적어도 하나는 상기 피드백 제어신호(SC)에 따라 저항값을 가변할 수 있는 가변 저항 회로로 이루어질 수 있으며, 이에 대한 구현 예를 도 6 및 도 7을 참조하면 설명한다.
도 6은 본 발명의 실시 예에 따른 피드백 전압 조절부의 제1 구현 예시도이다.
도 6을 참조하면, 상기 제1 저항 회로부(510)는, 서로 병렬로 연결되어 상기 피드백 제어신호(SC)에 따라 스위칭 동작하는 제1 내지 제N 스위치드 저항(510-1~510-N)을 포함할 수 있다.
상기 제1 내지 제N 스위치드 저항(510-1~510-N) 각각은 직렬로 연결된 스위치와 저항을 포함할 수 있다.
예를 들어, 상기 제1 스위치드 저항(510-1)은 직렬로 연결된 스위치(SW1)와 저항(R51-1)을 포함할 수 있다. 상기 제2 스위치드 저항(510-2)은 직렬로 연결된 스위치(SW2)와 저항(R51-2)을 포함할 수 있다. 그리고, 상기 제N 스위치드 저항(510-N)은 직렬로 연결된 스위치(SWN)와 저항(R51-N)을 포함할 수 있다. 여기서, 상기 제1 내지 제N 스위치드 저항(510-1~510-N) 각각은 제1 내지 제n 제어신호(SC1~SCN)에 의해 온상태 또는 오프 상태가 될 수 있다.
도 7은 본 발명의 실시 예에 따른 피드백 전압 조절부의 제2 구현 예시도이다.
도 7을 참조하면, 상기 제2 저항 회로부(520)는, 서로 병렬로 연결되어 상기 피드백 제어신호(SC)에 따라 스위칭 동작하는 제1 내지 제N 스위치드 저항(520-1~520-N)을 포함할 수 있다.
상기 제1 내지 제N 스위치드 저항(520-1~520-N) 각각은 직렬로 연결된 스위치와 저항을 포함할 수 있다.
예를 들어, 상기 제1 스위치드 저항(520-1)은 직렬로 연결된 스위치(SW1)와 저항(R52-1)을 포함할 수 있다. 상기 제2 스위치드 저항(520-2)은 직렬로 연결된 스위치(SW2)와 저항(R52-2)을 포함할 수 있다. 그리고, 상기 제N 스위치드 저항(520-N)은 직렬로 연결된 스위치(SWN)와 저항(R52-N)을 포함할 수 있다. 여기서, 상기 제1 내지 제N 스위치드 저항(520-1~520-N) 각각은 제1 내지 제n 제어신호(SC1~SCN)에 의해 온상태 또는 오프 상태가 될 수 있다.
이하, 피드백 제어부(400) 및 피드백 전압 조절부(500)에 대한 동작을 도 8 내지 도 10을 참조하여 설명한다. 여기서, 상기 도 8 내지 도 10은 각 동작 설명의 간편화를 위해서
도 8은 본 발명의 실시 예에 따른 피드백 제어부의 설명 예시도이다.
도 8을 참조하면, 상기 피드백 제어부(400)의 비교부(410)는, 상기 검출 전압(Vd)과 제1 내지 제4 기준 전압(Vref1~Vref4) 각각을 비교하여 제1 내지 제4 비교 신호(Scom1~Scom4)를 제공하는 제1 내지 제4 비교기(com1~comN)를 포함할 수 있다.
먼저, 비교부(410)에 대한 동작을 설명하면, 상기 제1 내지 제n 비교기(com1~com4) 각각은, 상기 검출 전압(Vd)이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖는 제1 내지 제4 비교 신호(Scom1~Scom4)를 제공할 수 있다.
예를 들어, 상기 검출 전압(Vd)이 제1 기준전압(Vref1)(예,1V)보다 높으면 상기 제1 내지 제4 비교기(com1~com4)가 하이레벨의 제1 내지 제4 비교 신호(Scom1~Scom4)를 출력할 수 있다.
또는, 상기 검출 전압(Vd)이 제1 기준전압(Vref1)(예,1V)보다 낮고 제2 기준전압(Vref2)(예,0.9V)보다 높으면 상기 제2 내지 제4 비교기(com2~com4) 각각은 하이레벨의 제2 내지 제4 비교 신호(Scom2~Scom4)를 출력하고, 제1 비교 신호(Scom1)는 로우레벨이 된다.
또는, 상기 검출 전압(Vd)이 제2 기준전압(Vref1)(예,0.9V)보다 낮고 제3 기준전압(Vref3)(예,0.8V)보다 높으면 상기 제3 및 제4 비교기(com3,com4) 각각은 하이레벨의 제3 및 제4 비교 신호(Scom3,Scom4)를 출력하고, 제1 및 제2 비교 신호(Scom1,Scom2)는 로우레벨이 된다.
그리고, 상기 검출 전압(Vd)이 제3 기준전압(Vref3)(예,0.8V)보다 낮고 제4 기준전압(Vref4)(예,0.72V)보다 높으면 상기 제4 비교기(com4)는 하이레벨의 제4 비교 신호(Scom4)를 출력하고, 제1 내지 제3 비교 신호(Scom1~Scom3)는 로우레벨이 된다.
다음, 상기 디코더(420)는, 상기 제1 내지 제4 비교 신호(Scom1~Scom4)를 상기 피드백 제어신호(SC)의 제1 내지 제4 제어신호(SC1~SC4)로 디코딩하여 상기 피드백 전압 조절부(500)에 제공할 수 있다.
예를 들어, 상기 제1 내지 제4 비교 신호(Scom1~Scom4)가 모두 'H(하이레벨)'일 경우에는 상기 제1 내지 제4 제어신호(SC1~SC4)중 제1 제어신호(SC1)만 스위칭온 레벨로 출력된다.
또는 상기 제1 내지 제4 비교 신호(Scom1~Scom4)가 순서대로 'L(로우레벨),H,H,H'일 경우에는 상기 제1 내지 제4 제어신호(SC1~SC4)중 제2 제어신호(SC2)만 스위칭온 레벨로 출력된다.
또는 상기 제1 내지 제4 비교 신호(Scom1~Scom4)가 순서대로 'L,L,H,H'일 경우에는 상기 제1 내지 제4 제어신호(SC1~SC4)중 제3 제어신호(SC3)만 스위칭온 레벨로 출력된다.
그리고, 상기 제1 내지 제4 비교 신호(Scom1~Scom4)가 순서대로 'L,L,L,H'일 경우에는 상기 제1 내지 제4 제어신호(SC1~SC4)중 제4 제어신호(SC4)만 스위칭온 레벨로 출력된다.
도 9는 본 발명의 실시 예에 따른 피드백 전압 조절부의 제1 설명 예시도이다.
먼저, 도9를 참조하면, 상기 제1 저항 회로부(510)는, 서로 병렬로 연결되어 상기 피드백 제어신호(SC)에 따라 스위칭 동작하는 제1 내지 제4 스위치드 저항(510-1~510-4)을 포함할 수 있다.
상기 제1 내지 제4 스위치드 저항(510-1~510-4) 각각은 직렬로 연결된 스위치와 저항을 포함할 수 있다.
예를 들어, 상기 제1 스위치드 저항(510-1)은 직렬로 연결된 스위치(SW1)와 저항(R51-1)을 포함할 수 있다. 상기 제2 스위치드 저항(510-2)은 직렬로 연결된 스위치(SW2)와 저항(R51-2)을 포함할 수 있다. 상기 제3 스위치드 저항(510-3)은 직렬로 연결된 스위치(SW3)와 저항(R51-3)을 포함할 수 있다. 그리고, 상기 제4 스위치드 저항(510-4)은 직렬로 연결된 스위치(SW4)와 저항(R51-4)을 포함할 수 있다.
여기서, 상기 제1 내지 제4 스위치드 저항(510-1~510-4) 각각은 제1 내지 제4 제어신호(SC1~SC4)에 의해 온상태 또는 오프 상태가 될 수 있다.
예를 들어, 동작 전압(VDD)이 6V일 경우, 상기 제1 내지 제4 제어신호(SC1~SC4)중 제1 제어신호(SC1)만 스위칭온 레벨일 경우에는 상기 제1 내지 제4 스위치드 저항(510-1~510-4)중 제1 스위치드 저항(510-1)만 연결된다.
이때, 상기 제1 스위치드 저항(510-1)에 포함된 저항(R51-1)과 제2 저항 회로부(520)의 저항(R52)의 저항값 비율이 1:1이라면 상기 제1 및 제2 저항 회로부(510,520)의 접속노드에서의 피드백 전압(Vfb)은 상기 기준전압(Vref)(예, 2.5V)과 동일한 2.5V가 되고, 상기 피드백 전압 조절부(500)는 피드백 전압(Vfb)이 2배 증배된 5V의 출력전압(Vout)을 제공할 수 있다.
또는 동작 전압(VDD)이 5.4V일 경우, 상기 제1 내지 제4 제어신호(SC1~SC4)중 제2 제어신호(SC2)만 스위칭온 레벨일 경우에는 상기 제1 내지 제4 스위치드 저항(510-1~510-4)중 제2 스위치드 저항(510-2)만 연결된다.
이때, 상기 제2 스위치드 저항(510-2)에 포함된 저항과 제2 저항 회로부(520)의 저항(R52)의 저항값 비율이 1:0.9이라면 상기 제1 및 제2 저항 회로부(510,520)의 접속노드에서의 피드백 전압(Vfb)은 상기 기준전압(Vref)(예, 2.5V)과 동일한 2.5V가 되고, 상기 피드백 전압 조절부(500)는 피드백 전압(Vfb)이 1.9배 증배된 4.75V의 출력전압(Vout)을 제공할 수 있다.
또는, 동작 전압(VDD)이 4.8V일 경우, 상기 제1 내지 제4 제어신호(SC1~SC4)중 제3 제어신호(SC4)만 스위칭온 레벨일 경우에는 상기 제1 내지 제4 스위치드 저항(510-1~510-4)중 제3 스위치드 저항(510-3)만 연결된다.
이때, 상기 제3 스위치드 저항(510-3)에 포함된 저항과 제2 저항 회로부(520)의 저항(R52)의 저항값 비율이 1:0.8이라면 상기 제1 및 제2 저항 회로부(510,520)의 접속노드에서의 피드백 전압(Vfb)은 상기 기준전압(Vref)(예, 2.5V)과 동일한 2.5V가 되고, 상기 피드백 전압 조절부(500)는 피드백 전압(Vfb)이 1.8배 증배된 4.5V의 출력전압(Vout)을 제공할 수 있다.
그리고, 동작 전압(VDD)이 4.32V일 경우, 상기 제1 내지 제4 제어신호(SC1~SC4)중 제4 제어신호(SC4)만 스위칭온 레벨일 경우에는 상기 제1 내지 제4 스위치드 저항(510-1~510-4)중 제4 스위치드 저항(510-4)만 연결된다.
이때, 상기 제4 스위치드 저항(510-4)에 포함된 저항과 제2 저항 회로부(520)의 저항(R52)의 저항값 비율이 1:0.7이라면 상기 제1 및 제2 저항 회로부(510,520)의 접속노드에서의 피드백 전압(Vfb)은 상기 기준전압(Vref)(예, 2.5V)과 동일한 2.5V가 되고, 상기 피드백 전압 조절부(500)는 피드백 전압(Vfb)이 1.7배 증배된 4.25V의 출력전압(Vout)을 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 전압 레귤레이터의 동작 방법을 보이는 순서도이고, 도 11은 본 발명의 실시 예에 따른 피드백 제어 신호의 제공 과정을 보이는 순서도이다.
도 1 내지 도 11을 참조하여 본 발명의 실시 예에 따른 전압 레귤레이터의 동작 방법을 설명한다.
이하, 본 발명의 실시 예에 따른 전압 레귤레이터의 동작 방법에 대한 설명에 있어서, 도 1 내지 도 9를 참조하여 이루어진 동작 설명이 그대로 적용될 수 있으며, 이에 따라 상기 전압 레귤레이터의 동작 방법에 대한 설명에서, 가능한 중복되는 세부 설명은 생략될 수 있다.
도 10을 참조하면, 전술한 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법에서, S100 단계에서는, 전압 검출부(300)가, 상기 전원 전압(VDD)을 검출하여 검출 전압(Vd)을 제공할 수 있다.
다음, S200 단계에서는, 피드백 제어부(400)가, 상기 검출 전압(Vd)에 따라 피드백 제어신호(SC)를 제공할 수 있다.
그리고, S300 단계에서는, 상기 반도체 스위치(200)와 접지 사이에 연결된 피드백 전압 조절부(500)가, 상기 피드백 제어신호(SC)에 따라 상기 피드백 전압(Vfb)을 조절할 수 있다.
도 11을 참조하여 상기 피드백 제어신호(SC)를 제공하는 단계(S200)에 대해 설명한다.
먼저, S210 단계에서는, 상기 피드백 제어부(400)가, 상기 검출 전압(Vd)과 복수의 제1 내지 제n 기준 전압(Vref1~VrefN) 각각을 비교하여 제1 내지 제N 비교 신호(Scom1~ScomN)를 제공할 수 있다.
다음, 단계 S210에서는, 상기 제1 내지 제N 비교 신호(Scom1~ScomN)를 상기 피드백 제어신호(SC)의 제1 내지 제n 제어신호(SC1~SCN)로 디코딩하여 상기 피드백 전압 조절부(500)에 제공할 수 있다.
이대, 상기 제1 내지 제N 비교 신호(Scom1~ScomN)는, 상기 검출 전압(Vd)이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 가질 수 있다.
100: 오차 증폭부
200: 반도체 스위치
300: 전압 검출부
400: 피드백 제어부
410: 비교부
420: 디코더
500: 피드백 전압 조절부
510,520: 제1 및 제2 저항 회로부
510-1~510-N: 제1 내지 제N 스위치드 저항
520-1~520-N: 제1 내지 제N 스위치드 저항
OP1: 연산 증폭기
PMOS1: PMOS 트랜지스터
R51,R52: 제1 및 제2 검출 저항
com1~comN: 제1 내지 제n 비교기
Vref: 기준 전압
Vfb: 피드백 전압
VDD: 전원 전압
SG: 게이트 신호
SC: 피드백 제어신호
SC1~SCN: 제1 내지 제n 제어신호
SC: 피드백 제어신호
Vref1~VrefN: 제1 내지 제n 기준 전압
Scom1~ScomN: 제1 내지 제N 비교 신호

Claims (24)

  1. 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부;
    상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치;
    상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부;
    상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부; 및
    상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부;
    를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
  2. 제1항에 있어서, 상기 오차 증폭부는,
    상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
    상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터.
  3. 제1항에 있어서, 상기 반도체 스위치는,
    상기 전원 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부에 연결된 드레인을 갖는 PMOS 트랜지스터를 포함하고,
    상기 PMOS 트랜지스터(PMOS1)는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터.
  4. 제1항에 있어서, 상기 전압 검출부는,
    상기 전원 전압 단과 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고,
    상기 제1 검출 저항 및 제2 검출 저항의 접속노드에서 상기 검출 전압을 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
  5. 제1항에 있어서, 상기 피드백 제어부는,
    상기 검출 전압의 크기에 따라 상태가 결정되는 복수의 제1 내지 제n 제어신호를 포함하는 피드백 제어신호를 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
  6. 제1항에 있어서, 상기 피드백 전압 조절부는,
    상기 반도체 스위치와 접지 사이에 연결된 제1 저항 회로부와 제2 저항 회로부를 포함하고,
    상기 제1 저항 회로부와 제2 저항 회로부와의 접속노드에서 상기 피드백 전압을 제공하고,
    상기 제1 저항 회로부와 제2 저항 회로부중 적어도 하나는 상기 피드백 제어신호에 따라 저항값이 가변되는 로우 드롭 출력 타입의 전압 레귤레이터.
  7. 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부;
    상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치;
    상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부;
    상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부; 및
    상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부; 를 포함하고,
    상기 피드백 전압 조절부는, 상기 반도체 스위치와 접지 사이에 연결된 제1 저항 회로부와 제2 저항 회로부를 포함하고, 상기 제1 저항 회로부와 제2 저항 회로부와의 접속노드에서 상기 피드백 전압을 제공하고, 상기 제1 저항 회로부는 상기 피드백 제어신호에 따라 저항값이 가변되는 로우 드롭 출력 타입의 전압 레귤레이터.
  8. 제7항에 있어서, 상기 오차 증폭부는,
    상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
    상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터.
  9. 제7항에 있어서, 상기 반도체 스위치는,
    상기 전원 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부에 연결된 드레인을 갖는 PMOS 트랜지스터를 포함하고,
    상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터.
  10. 제7항에 있어서, 상기 전압 검출부는,
    상기 전원 전압 단과 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고,
    상기 제1 검출 저항 및 제2 검출 저항의 접속노드에서 상기 검출 전압을 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
  11. 제7항에 있어서, 상기 피드백 제어부는,
    상기 검출 전압의 크기에 따라 상태가 결정되는 복수의 제1 내지 제n 제어신호를 포함하는 피드백 제어신호를 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
  12. 제7항에 있어서, 상기 피드백 제어부는,
    상기 검출 전압과 복수의 제1 내지 제n 기준 전압 각각을 비교하여 제1 내지 제N 비교 신호를 제공하고, 상기 제1 내지 제N 비교 신호는, 상기 검출 전압이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖는 제1 내지 제n 비교기를 포함하는 비교부; 및
    상기 제1 내지 제N 비교 신호를 상기 피드백 제어신호의 제1 내지 제n 제어신호로 디코딩하여 상기 피드백 전압 조절부에 제공하는 디코더;
    를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
  13. 제7항에 있어서, 상기 제1 저항 회로부는,
    서로 병렬로 연결되어 상기 피드백 제어신호에 따라 스위칭 동작하는 제1 내지 제N 스위치드 저항을 포함하고,
    상기 제1 내지 제N 스위치드 저항 각각은 직렬로 연결된 스위치와 저항을 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
  14. 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부;
    상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치;
    상기 전원 전압을 검출하여 검출 전압을 제공하는 전압 검출부;
    상기 검출 전압에 따라 피드백 제어신호를 제공하는 피드백 제어부; 및
    상기 반도체 스위치와 접지 사이에 연결되어, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 피드백 전압 조절부; 를 포함하고,
    상기 피드백 전압 조절부는, 상기 반도체 스위치와 접지 사이에 연결된 제1 저항 회로부와 제2 저항 회로부를 포함하고, 상기 제1 저항 회로부와 제2 저항 회로부와의 접속노드에서 상기 피드백 전압을 제공하고, 상기 제2 저항 회로부는 상기 피드백 제어신호에 따라 저항값이 가변되는 로우 드롭 출력 타입의 전압 레귤레이터.
  15. 제14항에 있어서, 상기 오차 증폭부는,
    상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
    상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터.
  16. 제14항에 있어서, 상기 반도체 스위치는,
    상기 전원 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부에 연결된 드레인을 갖는 PMOS 트랜지스터를 포함하고,
    상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터.
  17. 제14항에 있어서, 상기 전압 검출부는,
    상기 전원 전압 단과 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고,
    상기 제1 검출 저항 및 제2 검출 저항의 접속노드에서 상기 검출 전압을 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
  18. 제14항에 있어서, 상기 피드백 제어부는,
    상기 검출 전압의 크기에 따라 상태가 결정되는 복수의 제1 내지 제n 제어신호를 포함하는 피드백 제어신호를 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
  19. 제14항에 있어서, 상기 피드백 제어부는,
    상기 검출 전압과 복수의 제1 내지 제n 기준 전압 각각을 비교하여 제1 내지 제N 비교 신호를 제공하고, 상기 제1 내지 제N 비교 신호는, 상기 검출 전압이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖는 제1 내지 제n 비교기를 포함하는 비교부; 및
    상기 제1 내지 제N 비교 신호를 상기 피드백 제어신호의 제1 내지 제n 제어신호로 디코딩하여 상기 피드백 전압 조절부에 제공하는 디코더;
    를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
  20. 제14항에 있어서, 상기 제2 저항 회로부는,
    서로 병렬로 연결되어 상기 피드백 제어신호에 따라 스위칭 동작하는 제1 내지 제N 스위치드 저항을 포함하고,
    상기 제1 내지 제N 스위치드 저항 각각은 직렬로 연결된 스위치와 저항을 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
  21. 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부와, 상기 게이트 신호에 따라 전원 전압 단과 접지간의 전류를 조절하는 반도체 스위치를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법에 있어서,
    전압 검출부가, 상기 전원 전압을 검출하여 검출 전압을 제공하는 단계;
    피드백 제어부가, 상기 검출 전압에 따라 피드백 제어신호를 제공하는 단계; 및
    상기 반도체 스위치와 접지 사이에 연결된 피드백 전압 조절부가, 상기 피드백 제어신호에 따라 상기 피드백 전압을 조절하는 단계;
    를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법.
  22. 제21항에 있어서, 상기 오차 증폭부는,
    상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
    상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법.
  23. 제21항에 있어서, 상기 반도체 스위치는,
    상기 전원 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 전압 조절부에 연결된 드레인을 갖는 PMOS 트랜지스터를 포함하고,
    상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법.
  24. 제21항에 있어서, 상기 피드백 제어신호를 제공하는 단계는,
    상기 피드백 제어부가, 상기 검출 전압과 복수의 제1 내지 제n 기준 전압 각각을 비교하여 제1 내지 제N 비교 신호를 제공하는 단계;
    상기 제1 내지 제N 비교 신호를 상기 피드백 제어신호의 제1 내지 제n 제어신호로 디코딩하여 상기 피드백 전압 조절부에 제공하는 단계; 를 포함하고,
    상기 제1 내지 제N 비교 신호는, 상기 검출 전압이 해당 기준전압보다 높으면 하이레벨을 갖고, 그렇지 않으면 로우레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터의 동작 방법.

KR1020130106268A 2013-09-04 2013-09-04 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법 KR101474158B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130106268A KR101474158B1 (ko) 2013-09-04 2013-09-04 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법
US14/087,652 US20150061623A1 (en) 2013-09-04 2013-11-22 Voltage regulator of low-drop-output type and operation method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106268A KR101474158B1 (ko) 2013-09-04 2013-09-04 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR101474158B1 true KR101474158B1 (ko) 2014-12-24

Family

ID=52582292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106268A KR101474158B1 (ko) 2013-09-04 2013-09-04 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20150061623A1 (ko)
KR (1) KR101474158B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200027146A (ko) * 2018-09-04 2020-03-12 현대오트론 주식회사 전압 레귤레이터 및 그것의 오픈 로드 진단 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9600007B2 (en) * 2015-07-28 2017-03-21 National Taipei University Of Technology Low dropout regulator with wide input voltage range
US20170052552A1 (en) * 2015-08-21 2017-02-23 Qualcomm Incorporated Single ldo for multiple voltage domains
KR20180042645A (ko) * 2016-10-18 2018-04-26 에스케이하이닉스 주식회사 전압 레귤레이터 및 이를 포함하는 저항성 메모리 장치
US11625054B2 (en) * 2021-06-17 2023-04-11 Novatek Microelectronics Corp. Voltage to current converter of improved size and accuracy
KR20230014315A (ko) 2021-07-21 2023-01-30 삼성전자주식회사 저전압 강하 레귤레이터 및 모바일 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175341A (ja) * 1999-12-20 2001-06-29 Fuji Electric Co Ltd 電圧レギュレータ
US7218168B1 (en) * 2005-08-24 2007-05-15 Xilinx, Inc. Linear voltage regulator with dynamically selectable drivers
US20110069562A1 (en) * 2009-09-18 2011-03-24 Stmicroelectronics S.R.L. Low consumption voltage regulator for a high voltage charge pump, voltage regulation method, and memory device provided with the voltage regulator
KR20130003603A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 전원공급모듈, 이를 포함한 전자장치 및 그 전원공급방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004088956A (ja) * 2002-07-04 2004-03-18 Ricoh Co Ltd 電源回路
JP4740771B2 (ja) * 2006-03-03 2011-08-03 株式会社リコー 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
TWM386518U (en) * 2010-04-07 2010-08-11 Idesyn Semiconductor Corp Linear regulator
KR101680792B1 (ko) * 2010-08-18 2016-11-30 삼성전자 주식회사 전자장치 및 그 제어방법
JP5720168B2 (ja) * 2010-10-14 2015-05-20 サンケン電気株式会社 スイッチング電源装置
JP5413472B2 (ja) * 2011-06-15 2014-02-12 株式会社デンソー 半導体装置
KR101387300B1 (ko) * 2012-04-23 2014-04-18 삼성전기주식회사 위상 마진 보상 수단을 갖는 ｌｄｏ 및 그를 이용한 위상 마진 보상 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001175341A (ja) * 1999-12-20 2001-06-29 Fuji Electric Co Ltd 電圧レギュレータ
US7218168B1 (en) * 2005-08-24 2007-05-15 Xilinx, Inc. Linear voltage regulator with dynamically selectable drivers
US20110069562A1 (en) * 2009-09-18 2011-03-24 Stmicroelectronics S.R.L. Low consumption voltage regulator for a high voltage charge pump, voltage regulation method, and memory device provided with the voltage regulator
KR20130003603A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 전원공급모듈, 이를 포함한 전자장치 및 그 전원공급방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200027146A (ko) * 2018-09-04 2020-03-12 현대오트론 주식회사 전압 레귤레이터 및 그것의 오픈 로드 진단 방법
KR102163760B1 (ko) * 2018-09-04 2020-10-08 현대오트론 주식회사 전압 레귤레이터 및 그것의 오픈 로드 진단 방법

Also Published As

Publication number Publication date
US20150061623A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
KR101474158B1 (ko) 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법
EP3408724B1 (en) Low dropout voltage regulator with improved power supply rejection and corresponding method
KR100608112B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법
US10133287B2 (en) Semiconductor device having output compensation
KR101422924B1 (ko) 저전압 강하 레귤레이터
US9891643B2 (en) Circuit to improve load transient behavior of voltage regulators and load switches
KR101739290B1 (ko) 차동 증폭 회로 및 시리즈 레귤레이터
JP2019053728A (ja) レギュレータ回路
JP3889402B2 (ja) 過電流検出回路及びそれを備えたレギュレータ
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
KR102182026B1 (ko) 정전압 회로
KR20100096014A (ko) 볼티지 레귤레이터
CN109144157B (zh) 具有反馈路径的电压调节器
KR20150075803A (ko) 바이패스 모드를 갖는 전압 레귤레이터
KR20090125928A (ko) 전류원을 이용한 소프트 스타트를 갖는 레귤레이터
KR101768064B1 (ko) 네거티브 캐패시턴스의 능동 제어를 통한 ldo 레귤레이터의 공급 전원 잡음 제거율을 향상시키는 회로
KR20160026558A (ko) 로우 드롭 출력 타입의 전압 레귤레이터 및 이를 갖는 고주파 스위치 제어 장치
US20190243400A1 (en) Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit
KR20160022822A (ko) 볼티지 레귤레이터
KR101274280B1 (ko) 전압 조정기
KR20150089943A (ko) 볼티지 레귤레이터
KR20160022829A (ko) 볼티지 레귤레이터
US20160226378A1 (en) Voltage regulator
US20170110964A1 (en) Voltage regulator and operating method thereof
US20130049870A1 (en) Power amplifier system

Legal Events

Date Code Title Description
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee