JP2006048116A - 定電圧電源回路 - Google Patents
定電圧電源回路 Download PDFInfo
- Publication number
- JP2006048116A JP2006048116A JP2004223929A JP2004223929A JP2006048116A JP 2006048116 A JP2006048116 A JP 2006048116A JP 2004223929 A JP2004223929 A JP 2004223929A JP 2004223929 A JP2004223929 A JP 2004223929A JP 2006048116 A JP2006048116 A JP 2006048116A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit unit
- output
- voltage
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】 制限電流測定時には、測定装置から負荷10に、所定の定電圧V1よりも少し小さい電圧Vsが印加されると共に、該測定装置によってテスト信号S1をハイレベルにして負荷10に大きな電流を流し、入力電圧VddとNMOSトランジスタM4のドレインとの間に接続される抵抗値を、抵抗R4と抵抗R3の各抵抗値の和になるようにして、通常動作時と比較して小さい電流値で出力電流ioの電流制限がかかるようにした。
【選択図】 図1
Description
図6において、定電圧電源回路100は、入力電圧Vddを所定の定電圧に変換し出力電圧Voとして出力端子OUTから出力する定電圧回路部101と、出力端子OUTから出力される電流ioの制限を行う電流制限回路部102とで構成されている。
定電圧回路部101は、PMOSトランジスタからなる電圧制御素子Maと、出力電圧Voを分圧して出力する抵抗Ra,Rb、所定の基準電圧Vrを生成して出力する基準電圧発生回路105及び演算増幅回路AMPaで構成されている。
電流制限回路部102のPMOSトランジスタMbのゲートが電圧制御素子Maのゲートに接続され、電圧制御素子MaとPMOSトランジスタMbのソースは共に電源電圧Vddに接続されている。このことから、PMOSトランジスタMbのドレイン電流ibは電圧制御素子Maに流れる電流iaと同じか、又は比例した電流になる。通常の構成ではia≫ibになるようにしている。
PMOSトランジスタMbのドレインとNMOSトランジスタMcのドレインは接続されていることから、PMOSトランジスタMbのドレイン電流ibはNMOSトランジスタMcのドレイン電流icでもある。NMOSトランジスタMcとNMOSトランジスタMdはカレントミラー回路を構成していることから、NMOSトランジスタMdのドレイン電流idも電圧制御素子Maに流れる電流iaと同じか、又は比例した電流になる。通常の構成ではia≫idになるようにしている。
定電圧回路部101の出力電流ioが増加して、電圧制御素子Maに流れる電流iaが増加すると、該電流iaに比例して抵抗Rcに流れる電流idが増加し電圧降下が大きくなる。
しかし、従来の定電圧電源回路に対する測定装置では、大きくなった定電圧電源回路の出力電流に対応することができない状態にある。例えば、300mAまでの電流を測定することができる従来の測定装置では、出力電流ioの制限電流が500mAの定電圧電源回路の制限電流を測定することができなかった。言うまでもなく、設備を更新して500mA以上の電流を測定できる測定装置を導入すればこの問題は解決するが、このようにするためには多額の投資を必要とする。しかも従来の測定装置で十分な定電圧電源回路が多数を占めている現状では、新しい設備を直ぐに導入することは経済上の観点からも得策ではなかった。
前記電流制限回路部は、
出力電流ioに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ioが所定の第1制限電流値以下になるように前記定電圧回路部に対して出力電流ioの制限を行う制限回路部と、
を備え、
前記電流−電圧変換回路部は、前記制限電流値を測定する測定動作を行うために外部から所定のテスト信号が入力されると、前記制限電流値が第1制限電流値未満の所定の第2制限電流値以下になるように前記比例電流に対する変換電圧値を変えるものである。
前記比例電流を電圧に変換する、複数の抵抗で構成された抵抗回路と、
前記外部からのテスト信号に応じて該抵抗回路の合成抵抗値を変え、前記比例電流に対する変換電圧値を変える抵抗値制御回路と、
を備えるようにした。
前記電流制限回路部は、
出力電流ioに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ioが所定の第1制限電流値以下になるように前記定電圧回路部に対して出力電流ioの制限を行う制限回路部と、
を備え、
前記比例電流生成回路部は、外部から所定のテスト信号が入力されると、前記制限電流値が第1制限電流値未満の所定の第2制限電流値以下になるように、出力電流ioに対する比例電流値を変えるものである。
出力電流ioに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記カレントミラー回路部は、前記外部からのテスト信号に応じて、電流−電圧変換回路部への出力電流値を変えるようにした。
前記電流生成回路部からの電流が入力される入力側トランジスタと、
該入力側トランジスタに入力された電流に応じた電流をそれぞれ生成して出力する複数の出力側トランジスタと、
前記外部からのテスト信号に応じて、該各出力側トランジスタで生成されたそれぞれの電流の前記電流−電圧変換回路部への出力制御を行う出力電流制御回路と、
を備えるようにした。
前記電流生成回路からの電流がそれぞれ入力される複数の入力側トランジスタと、
該各入力側トランジスタに入力された電流に応じた電流を生成して出力する出力側トランジスタと、
前記外部からのテスト信号に応じて、前記各入力側トランジスタの動作を制御するトランジスタ制御回路と、
を備え、
前記トランジスタ制御回路は、前記テスト信号が所定の制限電流値測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも、動作させる前記入力側トランジスタの数が少なくなるように、前記各入力側トランジスタの動作を制御するようにしてもよい。
出力電流ioに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記電流生成回路部は、前記外部からのテスト信号に応じて、カレントミラー回路部への出力電流値を変えるようにしてもよい。
前記出力電流ioに比例した電流をそれぞれ生成して出力する各電流源と、
前記外部からのテスト信号に応じて、該各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行う出力制御回路と、
を備え、
前記出力制御回路は、前記テスト信号が所定の制限電流測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも前記カレントミラー回路部への出力電流値が大きくなるように、前記各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行うようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電圧電源回路の構成例を示した図である。
図1において、定電圧電源回路1は、入力端子INに入力された入力電圧Vddを、所定の定電圧V1に変換し出力電圧Voとして出力端子OUTから負荷10に出力する。
定電圧回路部2は、出力端子OUTから出力される電流値に対応したゲート電圧が印加されて出力端子OUTの電圧を所定の定電圧値となるように制御を行うPMOSトランジスタからなる電圧制御素子M1と、出力電圧Voを分圧して分圧電圧VFBを生成し出力する出力電圧検出用の抵抗R1,R2と、所定の基準電圧Vrを生成して出力する基準電圧発生回路11と、分圧電圧VFBが基準電圧Vrになるように電圧制御素子M1の動作制御を行う演算増幅回路AMP1とで構成されている。
PMOSトランジスタM2のドレインとNMOSトランジスタM3のドレインは接続されていることから、PMOSトランジスタM2のドレイン電流i2はNMOSトランジスタM3のドレイン電流i3でもある。NMOSトランジスタM3とNMOSトランジスタM4はカレントミラー回路を構成していることから、NMOSトランジスタM4のドレイン電流i4も電圧制御素子M1に流れる電流i1と同じか、又は比例した電流になる。通常の構成ではi1≫i4になるようにしている。
定電圧回路部2の出力電流ioが増加して、電圧制御素子M1に流れる電流i1が増加すると、該電流i1に比例して抵抗R3に流れる電流i4が増加し電圧降下が大きくなる。
制限電流測定時には、該測定装置から負荷10に、所定の定電圧V1よりも少し小さい電圧Vsを印加すると共に、該測定装置によってテスト信号S1がハイレベルになる。負荷10に所定の定電圧V1よりも少し小さい電圧Vsが印加されると、定電圧回路部2は、出力電圧Voを所定の電圧V1まで上昇させようとして、負荷10に大きな電流を流す。測定装置によって負荷10に印加される電圧Vsのインピーダンスが十分に小さければ、定電圧回路部2の出力電流ioは、テスト信号S1がローレベルの通常動作時には、電流制限回路が電流制限動作を開始する電流値imaxまで大きくなる。
PMOSトランジスタM5のゲート電圧は、抵抗R3と抵抗R4の抵抗値の和とNMOSトランジスタM4のドレイン電流i4の積であることから、通常動作時に比べて小さい電流値で出力電流ioの電流制限がかかる。抵抗R3と抵抗R4の抵抗値の関係が分かっていれば、制限電流測定時の制限電流値と通常動作時の制限電流値との関係も分かるので、通常動作時の制限電流値を求めることができる。
図2のimaxが通常動作時の出力電流ioの制限電流値であり、imax1が制限電流測定時の出力電流ioの制限電流値である。制限電流値imax1を測定装置の測定可能電流値以下になるようにすることで、通常動作時は測定装置の最大値を超える制限電流値imaxであっても、測定時の制限電流値が測定可能な制限電流値imax1に設定される。このため、従来の測定装置で制限電流値を測定し、その測定結果から通常動作時の制限電流値を求めることができる。なお、制限電流値imaxは第1制限電流値を、制限電流値imax1は第2制限電流値をそれぞれなす。
電流制限がかかるときのPMOSトランジスタM5のゲート電圧をVmax、抵抗R3の抵抗値をr3、抵抗R4の抵抗値をr4、通常動作時のNMOSトランジスタM4のドレイン電流をi4、制限電流測定時のNMOSトランジスタM4のドレイン電流をi4tとすると、通常動作時のVmaxは下記(1)式で示すことができる。
Vmax=r3×i4………………(1)
Vmax=(r3+r4)×i4t………………(2)
前記(1)式と(2)式のVmaxは同じ値であることから、
r3×i4=(r3+r4)×i4t………………(3)
i4t=i4×r3/(r3+r4)………………(4)
NMOSトランジスタM4のドレイン電流i4及びi4tは制限電流値imaxとimax1に比例した電流であるから、制限電流測定時の制限電流値imax1はr3/(r3+r4)倍に減少することが分かる。
前記第1の実施の形態では、制限電流測定時に電流−電圧変換抵抗を大きくすることにより、電流制限回路部3が電流制限動作を開始する出力電流ioの電流値を小さくするようにしたが、制限電流測定時に抵抗R3に流れる電流を増加させて、電流制限回路部3が電流制限動作を開始する出力電流ioの電流値を小さくするようにしてもよく、このようにしたものを本第2の実施の形態とする。
図3は、本第2の実施の形態における定電圧電源回路の例を示した回路図である。なお、図3では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図3において、定電圧電源回路1aは、定電圧回路部2と、出力端子OUTから出力される電流ioの制限を行う電流制限回路部3aとで構成されている。
例えば、NMOSトランジスタM7のドレイン電流i7がNMOSトランジスタM4のドレイン電流i4と同じ電流値になるようにNMOSトランジスタM7をNMOSトランジスタM4と同じものにすると、通常動作時と比較して、制限電流測定時の制限電流値を半分にすることができる。すなわち、最大測定電流が300mAの測定装置においても、例えば、通常動作時の制限電流が500mAの定電圧電源回路の制限電流値を測定することができ、前記第1の実施の形態と同様の効果を得ることができる。
前記第2の実施の形態では、カレントミラー回路の出力側のトランジスタ構成を変えることにより抵抗R3に流れる電流を変えるようにしたが、カレントミラー回路の入力側のトランジスタ構成を変えることにより抵抗R3に流れる電流を変えるようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
図4は、本発明の第3の実施の形態の定電圧電源回路の例を示した回路図である。なお、図4では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図4において、定電圧電源回路1bは、定電圧回路部2と、出力端子OUTから出力される電流ioの制限を行う電流制限回路部3bとで構成されている。
制限電流測定時においてテスト信号S1がハイレベルになると、NMOSトランジスタM9はオフしてNMOSトランジスタM10がオンすることから、NMOSトランジスタM3bのゲート電圧が接地電圧になり、NMOSトランジスタM3bはオフする。このため、カレントミラー回路を形成するトランジスタの構成比が変わり、通常動作時に対してNMOSトランジスタM4のドレイン電流i4は、(i3a+i3b)/i3a倍になる。このように、同じ出力電流値に対して通常動作時よりも抵抗R3には多くの電流が流れるため、通常動作時よりも小さい電流値で出力電流ioの制限をかけることができる。
前記第1の実施の形態では、制限電流測定時に電流−電圧変換抵抗を大きくすることにより、電流制限回路部3が電流制限動作を開始する出力電流ioの電流値を小さくするようにしたが、制限電流測定時にNMOSトランジスタM3に流れる電流を増加させて、電流制限回路部3が電流制限動作を開始する出力電流ioの電流値を小さくするようにしてもよく、このようにしたものを本第4の実施の形態とする。
図5は、本第4の実施の形態における定電圧電源回路の例を示した回路図である。なお、図5では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図5において、定電圧電源回路1cは、定電圧回路部2と、出力端子OUTから出力される電流ioの制限を行う電流制限回路部3cとで構成されている。
NMOSトランジスタM2及びM12の各ゲートは接続され、該接続部は電圧制御素子M1のゲートに接続されている。また、入力電圧VddとNMOSトランジスタM3のドレインとの間にはPMOSトランジスタM12及びM11が直列に接続されている。NMOSトランジスタM11のゲートには、インバータINVを介してテスト信号S1が入力されている。
例えば、PMOSトランジスタM2のドレイン電流i2とPMOSトランジスタM12のドレイン電流i12が同じ電流値になるようにPMOSトランジスタM12を形成すると、通常動作時と比較して、制限電流測定時の制限電流を半分にすることができる。すなわち、最大測定電流が300mAの測定装置においても通常動作時の制限電流が500mAの定電圧電源回路の制限電流を測定することができ、前記第1の実施の形態と同様の効果を得ることができる。
2 定電圧回路部
3 電流制限回路部
10 負荷
11 基準電圧発生回路
AMP1 演算増幅回路
M1 電圧制御素子
R1〜R4 抵抗
M2,M5,M6,M11,M12 PMOSトランジスタ
M3,M4,M7〜M10,M3a,M3b NMOSトランジスタ
INV インバータ
Claims (9)
- 入力端子INに入力された入力電圧を所定の定電圧V1に変換して出力端子OUTから出力する定電圧回路部と、該出力端子OUTから出力される電流ioを所定の制限電流値に制限する電流制限回路部とを備えた定電圧電源回路において、
前記電流制限回路部は、
出力電流ioに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ioが所定の第1制限電流値以下になるように前記定電圧回路部に対して出力電流ioの制限を行う制限回路部と、
を備え、
前記電流−電圧変換回路部は、前記制限電流値を測定する測定動作を行うために外部から所定のテスト信号が入力されると、前記制限電流値が第1制限電流値未満の所定の第2制限電流値以下になるように前記比例電流に対する変換電圧値を変えることを特徴とする定電圧電源回路。 - 前記電流−電圧変換回路部は、
前記比例電流を電圧に変換する、複数の抵抗で構成された抵抗回路と、
前記外部からのテスト信号に応じて該抵抗回路の合成抵抗値を変え、前記比例電流に対する変換電圧値を変える抵抗値制御回路と、
を備えることを特徴とする請求項1記載の定電圧電源回路。 - 入力端子INに入力された入力電圧を所定の定電圧V1に変換して出力端子OUTから出力する定電圧回路部と、該出力端子OUTから出力される電流ioを所定の制限電流値に制限する電流制限回路部とを備えた定電圧電源回路において、
前記電流制限回路部は、
出力電流ioに比例した電流を生成して出力する比例電流生成回路部と、
該比例電流生成回路部から出力された比例電流を電圧に変換する電流−電圧変換回路部と、
該電流−電圧変換回路部で変換された電圧に応じて、出力電流ioが所定の第1制限電流値以下になるように前記定電圧回路部に対して出力電流ioの制限を行う制限回路部と、
を備え、
前記比例電流生成回路部は、外部から所定のテスト信号が入力されると、前記制限電流値が第1制限電流値未満の所定の第2制限電流値以下になるように、出力電流ioに対する比例電流値を変えることを特徴とする定電圧電源回路。 - 前記比例電流生成回路部は、
出力電流ioに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記カレントミラー回路部は、前記外部からのテスト信号に応じて、電流−電圧変換回路部への出力電流値を変えることを特徴とする請求項3記載の定電圧電源回路。 - 前記カレントミラー回路部は、
前記電流生成回路部からの電流が入力される入力側トランジスタと、
該入力側トランジスタに入力された電流に応じた電流をそれぞれ生成して出力する複数の出力側トランジスタと、
前記外部からのテスト信号に応じて、該各出力側トランジスタで生成されたそれぞれの電流の前記電流−電圧変換回路部への出力制御を行う出力電流制御回路と、
を備えることを特徴とする請求項4記載の定電圧電源回路。 - 前記カレントミラー回路部は、
前記電流生成回路部からの電流がそれぞれ入力される複数の入力側トランジスタと、
該各入力側トランジスタに入力された電流に応じた電流を生成して出力する出力側トランジスタと、
前記外部からのテスト信号に応じて、前記各入力側トランジスタの動作を制御するトランジスタ制御回路と、
を備え、
前記トランジスタ制御回路は、前記テスト信号が所定の制限電流値測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも、動作させる前記入力側トランジスタの数が少なくなるように、前記各入力側トランジスタの動作を制御することを特徴とする請求項4記載の定電圧電源回路。 - 前記比例電流生成回路部は、
出力電流ioに比例した電流を生成して出力する電流生成回路部と、
該電流生成回路部から出力された電流に応じた電流を前記電流−電圧変換回路部に出力するカレントミラー回路部と、
を備え、
前記電流生成回路部は、前記外部からのテスト信号に応じて、カレントミラー回路部への出力電流値を変えることを特徴とする請求項3記載の定電圧電源回路。 - 前記電流生成回路部は、
前記出力電流ioに比例した電流をそれぞれ生成して出力する各電流源と、
前記外部からのテスト信号に応じて、該各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行う出力制御回路と、
を備え、
前記出力制御回路は、前記テスト信号が所定の制限電流測定動作を行うことを示している場合は、該テスト信号が通常動作を行うことを示している場合よりも前記カレントミラー回路部への出力電流値が大きくなるように、前記各電流源からのそれぞれの電流に対して前記カレントミラー回路部への出力制御を行うことを特徴とする請求項7記載の定電圧電源回路。 - 前記定電圧回路部は、制限電流値の測定を行う前記制限電流測定動作時に、出力端子OUTに前記定電圧V1未満の電圧が外部から印加されることを特徴とする請求項1、2、3、4、5、6、7又は8記載の定電圧電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004223929A JP4555018B2 (ja) | 2004-07-30 | 2004-07-30 | 定電圧電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004223929A JP4555018B2 (ja) | 2004-07-30 | 2004-07-30 | 定電圧電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006048116A true JP2006048116A (ja) | 2006-02-16 |
JP4555018B2 JP4555018B2 (ja) | 2010-09-29 |
Family
ID=36026636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004223929A Expired - Fee Related JP4555018B2 (ja) | 2004-07-30 | 2004-07-30 | 定電圧電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4555018B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037372A (ja) * | 2007-08-01 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 定電流・定電圧回路 |
US8044642B2 (en) | 2008-03-18 | 2011-10-25 | Ricoh Company, Ltd. | Power supply device capable of stably supplying output voltage with increased responsiveness |
US8278991B2 (en) | 2008-01-15 | 2012-10-02 | Ricoh Company, Ltd. | Power supply circuit and method for controlling the same |
JP2016134084A (ja) * | 2015-01-21 | 2016-07-25 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
CN117472138A (zh) * | 2023-12-27 | 2024-01-30 | 西安航天民芯科技有限公司 | 电压比例转换电路、方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101217U (ja) * | 1981-12-26 | 1983-07-09 | 富士通株式会社 | 安定化電源回路 |
JPH03107773A (ja) * | 1989-09-21 | 1991-05-08 | Murata Mfg Co Ltd | オフセット式ノイズ計測装置 |
JP2003186554A (ja) * | 2001-12-13 | 2003-07-04 | Ricoh Co Ltd | 過電流保護回路 |
-
2004
- 2004-07-30 JP JP2004223929A patent/JP4555018B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101217U (ja) * | 1981-12-26 | 1983-07-09 | 富士通株式会社 | 安定化電源回路 |
JPH03107773A (ja) * | 1989-09-21 | 1991-05-08 | Murata Mfg Co Ltd | オフセット式ノイズ計測装置 |
JP2003186554A (ja) * | 2001-12-13 | 2003-07-04 | Ricoh Co Ltd | 過電流保護回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037372A (ja) * | 2007-08-01 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 定電流・定電圧回路 |
US8278991B2 (en) | 2008-01-15 | 2012-10-02 | Ricoh Company, Ltd. | Power supply circuit and method for controlling the same |
US8044642B2 (en) | 2008-03-18 | 2011-10-25 | Ricoh Company, Ltd. | Power supply device capable of stably supplying output voltage with increased responsiveness |
JP2016134084A (ja) * | 2015-01-21 | 2016-07-25 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
CN117472138A (zh) * | 2023-12-27 | 2024-01-30 | 西安航天民芯科技有限公司 | 电压比例转换电路、方法及装置 |
CN117472138B (zh) * | 2023-12-27 | 2024-03-08 | 西安航天民芯科技有限公司 | 电压比例转换电路、方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4555018B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616067B2 (ja) | 定電圧電源回路 | |
JP4937865B2 (ja) | 定電圧回路 | |
KR100763328B1 (ko) | 정전압 회로 및 정전압 회로를 구비하는 반도체 장치 | |
JP3782726B2 (ja) | 過電流保護回路 | |
TWI588641B (zh) | 定電壓電路 | |
JP2005100296A (ja) | 定電圧回路 | |
JP2008206237A (ja) | 加算器及び電流モード型スイッチングレギュレータ | |
JP4217497B2 (ja) | 定電圧回路 | |
CN101093401A (zh) | 能带隙电压参考电路 | |
JP2007206847A (ja) | 定電圧回路 | |
JP2002169618A (ja) | 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 | |
JP2005063026A (ja) | 基準電圧発生回路 | |
JP4555018B2 (ja) | 定電圧電源回路 | |
JP4667914B2 (ja) | 定電圧回路 | |
CN112781752A (zh) | 温度检测电路及芯片 | |
JP4555131B2 (ja) | 定電圧電源回路 | |
JP2005261102A (ja) | スイッチングレギュレータ | |
KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
JP2006093311A (ja) | 半導体装置及びその半導体装置を使用したボルテージレギュレータ | |
JP2006350722A (ja) | 定電圧回路 | |
JP4473627B2 (ja) | 定電流源、その定電流源を使用した増幅回路及び定電圧回路 | |
JP5369749B2 (ja) | 定電圧回路 | |
JP4479309B2 (ja) | 基準電流発生回路及び基準電圧発生回路 | |
JP2008072234A (ja) | ドライバ回路 | |
JP5333514B2 (ja) | 差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |