JP2007214507A - バリスタ及び発光装置 - Google Patents

バリスタ及び発光装置 Download PDF

Info

Publication number
JP2007214507A
JP2007214507A JP2006035468A JP2006035468A JP2007214507A JP 2007214507 A JP2007214507 A JP 2007214507A JP 2006035468 A JP2006035468 A JP 2006035468A JP 2006035468 A JP2006035468 A JP 2006035468A JP 2007214507 A JP2007214507 A JP 2007214507A
Authority
JP
Japan
Prior art keywords
varistor
electrodes
internal electrodes
electrode
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006035468A
Other languages
English (en)
Other versions
JP4600309B2 (ja
Inventor
Hiroshi Saito
洋 斎藤
Hiroyuki Sato
弘幸 佐藤
Hitoshi Tanaka
田中  均
Makoto Numata
眞 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006035468A priority Critical patent/JP4600309B2/ja
Priority to TW096103391A priority patent/TW200802425A/zh
Priority to US11/702,516 priority patent/US7688177B2/en
Priority to DE102007006157A priority patent/DE102007006157A1/de
Priority to KR1020070014912A priority patent/KR100841916B1/ko
Priority to CN200910211896A priority patent/CN101737653A/zh
Priority to CN2007100791050A priority patent/CN101022049B/zh
Publication of JP2007214507A publication Critical patent/JP2007214507A/ja
Application granted granted Critical
Publication of JP4600309B2 publication Critical patent/JP4600309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/08Cooling, heating or ventilating arrangements
    • H01C1/084Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】熱を効率よく放散することが可能なバリスタ及び発光装置を提供すること。
【解決手段】バリスタ11は、バリスタ素体21と、第1及び第2の内部電極31〜35,41〜45と、第1及び第2の外部電極53,54と、電気絶縁膜62とを備える。上記第1及び第2の内部電極は、バリスタ素体21の主面22,23に端部が露出するように配されている。第1の外部電極53は、主面23に露出する第1の内部電極の端部31b〜35bの一部を覆うように主面23に配される。第2の外部電極54は、主面23に露出する第2の内部電極の端部41b〜45bの一部を覆うように主面23に配される。電気絶縁膜62は、上記第1及び第2の内部電極の第1及び第2の外部電極53,54から露出する部分31d〜35d,41d〜45dを覆うように主面23に配される。
【選択図】図1

Description

本発明は、バリスタ、及び、当該バリスタを備える発光装置に関する。
この種の電子部品として、電子素子と、当該電子素子に電気的に接続されたバリスタとを備えたものが知られている(例えば、特許文献1参照)。特許文献1に記載された発光装置では、電子素子としての半導体発光素子にバリスタが並列接続されており、半導体発光素子はバリスタによってESD(Electrostatic Discharge:静電気放電)サージから保護されている。
特開2001−15815号公報
ところで、電子素子には、半導体発光素子やFET(Field Effect Transistor:電界効果トランジスタ)等のように、その動作中に熱を発するものがある。電子素子が高温になると、素子自身の特性劣化を招き、その動作に影響が出る。このため、発生した熱を効率よく放散させる必要がある。
そこで本発明は、熱を効率よく放散することが可能なバリスタ及び発光装置を提供することを目的とする。
本発明に係るバリスタは、バリスタ素体と、互いに対向すると共に、バリスタ素体の2つの外表面に端部が露出するようにバリスタ素体内に配された第1及び第2の内部電極と、2つの外表面のうち一方の外表面に露出する第1の内部電極の端部の一部を覆うように該一方の外表面に配され、第1の内部電極に物理的且つ電気的に接続される第1の外部電極と、一方の外表面に露出する第2の内部電極の端部の一部を覆うように該一方の外表面に配され、第2の内部電極に物理的且つ電気的に接続される第2の外部電極と、第1及び第2の内部電極のそれぞれの端部における第1及び第2の外部電極から露出する部分を覆うように一方の外表面に配される電気絶縁膜と、を備えることを特徴とする。
本発明に係るバリスタでは、第1及び第2の内部電極のそれぞれの端部がバリスタ素体の2つの外表面に露出すると共に、上記それぞれの端部が第1及び第2の外部電極から露出する部分を有するので、バリスタに伝えられた熱を第1及び第2の内部電極から効率よく放散することができる。また、上記それぞれの端部が第1及び第2の外部電極から露出する部分は、電気絶縁膜により覆われることとなるので、バリスタでのショートの発生を抑制することができる。
好ましくは、第1及び第2の内部電極が、バリスタ素体内に交互に複数ずつ配されており、第1の外部電極が、複数の第1の内部電極にわたるように配されており、該複数の第1の内部電極に物理的且つ電気的に接続され、第2の外部電極が、複数の第2の内部電極にわたるように配されており、該複数の第2の内部電極に物理的且つ電気的に接続されている。
好ましくは、2つの外表面のうち他方の外表面に露出する第1の内部電極の端部の一部を覆うように該他方の外表面に配され、第1の内部電極に物理的且つ電気的に接続される第3の外部電極と、他方の外表面に露出する第2の内部電極の端部の一部を覆うように該他方の外表面に配され、第2の内部電極に物理的且つ電気的に接続される第4の外部電極と、第1及び第2の内部電極のそれぞれの端部における第3及び第4の外部電極から露出する部分を覆うように他方の外表面に配される電気絶縁膜と、を更に備える。この場合、バリスタに、他の電気回路要素や素子等を容易に実装することができると共に、他の電気回路要素や素子等を実装したバリスタを回路基板等に容易に実装することができる。また、上記それぞれの端部が第3及び第4の外部電極から露出する部分は、電気絶縁膜により覆われることとなるので、バリスタでのショートの発生を抑制することができる。
好ましくは、第1及び第2の内部電極が、バリスタ素体内に交互に複数ずつ配されており、第1及び第3の外部電極それぞれが、複数の第1の内部電極にわたるように配されており、該複数の第1の内部電極に物理的且つ電気的に接続され、第2及び第4の外部電極それぞれが、複数の第2の内部電極にわたるように配されており、該複数の第2の内部電極に物理的且つ電気的に接続されている。
好ましくは、上記2つの外表面が互いに対向している。この場合、バリスタの実装をより一層容易に行うことができる。
本発明に係る発光装置は、半導体発光素子と、バリスタとを備える発光装置であって、バリスタは、バリスタ素体と、互いに対向すると共に、バリスタ素体の2つの外表面に端部が露出するようにバリスタ素体内に配された第1及び第2の内部電極と、2つの外表面のうち一方の外表面に露出する第1の内部電極の端部の一部を覆うように該一方の外表面に配され、第1の内部電極に物理的且つ電気的に接続される第1の外部電極と、一方の外表面に露出する第2の内部電極の端部の一部を覆うように該一方の外表面に配され、第2の内部電極に物理的且つ電気的に接続される第2の外部電極と、第1及び第2の内部電極のそれぞれの端部における第1及び第2の外部電極から露出する部分を覆うように一方の外表面に配される電気絶縁膜と、を備えており、半導体発光素子が、バリスタに並列接続されるように第1及び第2の外部電極に物理的且つ電気的に接続されていることを特徴とする。
本発明の発光装置では、半導体発光素子に物理的に接続されたバリスタの第1及び第2の外部電極が第1及び第2の内部電極とそれぞれ物理的に接続されているので、半導体発光素子において発生した熱が第1及び第2の外部電極を介して第1及び第2の内部電極に伝わる。そして、第1及び第2の内部電極のそれぞれの端部がバリスタ素体の2つの外表面に露出すると共に、上記それぞれの端部が第1及び第2の外部電極から露出する部分を有するので、バリスタに伝えられた熱を第1及び第2の内部電極から効率よく放散することができる。また、上記それぞれの端部が第1及び第2の外部電極から露出する部分は、電気絶縁膜により覆われることとなるので、バリスタでのショートの発生を抑制することができる。
本発明によれば、熱を効率よく放散することが可能なバリスタ及び発光装置を提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1〜図7を参照して、本実施形態に係るバリスタ11の構成を説明する。図1は、本実施形態に係るバリスタを示す概略斜視図である。図2及び図3は、本実施形態に係るバリスタを示す概略平面図である。図4は、本実施形態に係るバリスタの断面構成を説明するための模式図である。図5は、図2におけるV−V線に沿った断面構成を示す模式図である。図6及び図7は、本実施形態に係るバリスタの断面構成を説明するための模式図である。
バリスタ11は、図1〜図3に示されるように、略直方体形状とされたバリスタ素体21と、複数(本実施形態においては、5つ)の第1の内部電極31〜35及び複数(本実施形態においては、5つ)の第2の内部電極41〜45と、第1〜第4の外部電極51〜54と、電気絶縁膜61,62と、を備えている。
バリスタ素体21は、例えば、縦が1.0mm程度に設定され、横が0.5mm程度に設定され、厚みが0.3mm程度に設定されている。バリスタ素体21は、外表面として、互いに対向する主面22及び主面23と、主面22及び主面23に垂直で互いに対向する側面24及び側面25と、主面22,23及び側面24,25に垂直で互いに対向する端面26及び端面27とを有する。
バリスタ素体21は、電圧非直線特性(以下、「バリスタ特性」と称する)を発現する材料からなる。バリスタ素体21は、例えばZnOを主成分とし、更に副成分として希土類金属元素、Co、IIIb族元素(B,Al,Ga,In)、Si、Cr、Mo、アルカリ金属元素(K,Rb,Cs)及びアルカリ土類金属元素(Mg,Ca,Sr,Ba)等の金属単体やこれらの酸化物を含んでいる。バリスタ素体21は、バリスタ特性を発現する複数のバリスタ層を積層することにより構成することができる。
第1の内部電極31〜35及び第2の内部電極41〜45は、図4及び図5にも示されるように、バリスタ素体21内に交互に配置されている。第1の内部電極31〜35及び第2の内部電極41〜45は、厚み方向から見て長方形状を呈している。なお、図4は、バリスタ11を主面22,23と平行な面にて切断した際の断面構成を示している。図6は、バリスタ11を第1の内部電極31を含む平面にて切断した際の断面構成を示している。図7は、バリスタ11を第2の内部電極41を含む平面にて切断した際の断面構成を示している。
第1の内部電極31と第2の内部電極41とが、バリスタ素体21の一部を挟んでバリスタ素体21の側面24と平行に配置されている。第2の内部電極41と第1の内部電極32とが、バリスタ素体21の一部を挟んでバリスタ素体21の側面24と平行に配置されている。同様に、第1の内部電極32〜35と第2の内部電極42〜45とが、バリスタ素体21の一部を挟んでそれぞれバリスタ素体21の側面24と平行に配置されている。
第1の内部電極31〜35は、側面24に垂直な方向から見て、全体的に重なり合うように配置されている。第2の内部電極41〜45は、側面24に垂直な方向から見て、全体的に重なり合うように配置されている。第1の内部電極31〜35と第2の内部電極41〜45とは、側面24に垂直な方向から見て互いに一部が重なり合うように、一対の端面26,27が対向する方向にずれて配置されている。
本実施形態では、第1の内部電極31〜35は端面26寄りにずれて配置され、第2の内部電極41〜45は端面27寄りにずれて配置されている。第1の内部電極31〜35の端面27側の端部は、バリスタ素体21の中央より端面27側に達している。第2の内部電極41〜45の端面26側の端部は、バリスタ素体21の中央より端面26側に達している。
第1の内部電極31〜35の端部31a〜35aと、第2の内部電極41〜45の端部41a〜45aとは、主面22に露出している。第1の内部電極31〜35の端部31b〜35bと、第2の内部電極41〜45の端部41b〜45bとは、主面23に露出している。第1の内部電極31〜35の端部31a〜35a,31b〜35bは、端面26よりに位置すると共に中央面Lより端面27側へ延びている。中央面Lとは、バリスタ素体21において端面26からの距離と端面27からの距離とが等距離の面である。第2の内部電極41〜45の端部41a〜45a,41b〜45bは、端面27寄りに位置し、中央面Lより端面26側へ延びている。すなわち、第1の内部電極31〜35及び第2の内部電極41〜45は、互いに対向すると共に端部31a〜35a,31b〜35b,41a〜45a,41b〜45bが対応する主面22,23に露出するようにバリスタ素体21内に配置されることとなる。
第1の内部電極31〜35及び第2の内部電極41〜45は導電材を含んでいる。第1の内部電極31〜35及び第2の内部電極41〜45に含まれる導電材としては、例えば、Ag−Pd合金等の金属が用いられる。金属の熱伝導率は、バリスタ素体21の主成分であるZnOの熱伝導率の数倍〜数十倍である。例えば、Agの熱伝導率は、ZnOの熱伝導率の10倍程度である。すなわち、第1の内部電極31〜35及び第2の内部電極41〜45熱伝導率は、バリスタ素体21の熱伝導率よりも高い。
第1の外部電極51と第2の外部電極52とは、図2に示されるように、バリスタ素体21の主面22にそれぞれ形成されており、主面22に垂直な方向から見て長方形状を呈している。第1の外部電極51は、その長手方向が側面24,25の対向する方向となるように形成されている。第1の外部電極51は、主面22に垂直な方向から見て、第2の内部電極41〜45の端面26側の端と端面26との間の領域に位置している。第2の外部電極52は、その長手方向が側面24,25の対向する方向となるように形成されている。第2の外部電極52は、主面22に垂直な方向から見て、第1の内部電極31〜35の端面27側の端と端面27との間の領域に位置している。
第1の外部電極51は、第1の内部電極31〜35の端部31a〜35aにおける端面26寄りの一部を覆うように形成されている。すなわち、第1の外部電極51は、第1の内部電極31〜35にわたるように配されており、第1の内部電極31〜35に電気的且つ物理的に接続されている。第1の外部電極51は、第2内部電極41〜45には接続されておらず、第2内部電極41〜45と電気的に絶縁されている。
第2の外部電極52は、第2の内部電極41〜45の端部41a〜41aにおける端面27寄りの一部を覆うように形成されている。すなわち、第2の外部電極52は、第2の内部電極41〜45にわたるように配されており、第2の内部電極41〜45に電気的且つ物理的に接続されている。第2の外部電極52は、第1の内部電極31〜35には接続されておらず、第1の内部電極31〜35と電気的に絶縁されている。
第3の外部電極53と第4の外部電極54とは、図3に示されるように、バリスタ素体21の主面23にそれぞれ形成されており、主面23に垂直な方向から見て長方形状を呈している。第3の外部電極53は、その長手方向が側面24,25の対向する方向となるように形成されている。第3の外部電極53は、主面23に垂直な方向から見て、第2の内部電極41〜45の端面26側の端と端面26との間の領域に位置している。第4の外部電極54は、その長手方向が側面24,25の対向する方向となるように形成されている。第4の外部電極54は、主面23に垂直な方向から見て、第1の内部電極31〜35の端面27側の端と端面27との間の領域に位置している。
第3の外部電極53は、第1の内部電極31〜35の端部31b〜35bにおける端面26寄りの一部を覆うように形成されている。すなわち、第3の外部電極53は、第1の内部電極31〜35にわたるように配されており、第1の内部電極31〜35に電気的且つ物理的に接続されている。第3の外部電極53は、第2内部電極41〜45には接続されておらず、第2内部電極41と電気的に絶縁されている。
第4の外部電極54は、第2の内部電極41〜45の端部41b〜45bにおける端面27寄りの一部を覆うように形成されている。すなわち、第4の外部電極54は、第2の内部電極41〜45にわたるように配されており、第2の内部電極41〜45に電気的且つ物理的に接続されている。第4の外部電極54は、第1の内部電極31〜35には接続されておらず、第1の内部電極31〜35と電気的に絶縁されている。
第1〜第4の外部電極51〜54は、印刷法あるいはめっき法により形成する。第1〜第4の外部電極51〜54は、主成分としてAu又はPtを含む。
第1の内部電極31〜35の端部31a〜35aは、図2に示されるように、第1の外部電極51に覆われない部分、すなわち第1の外部電極51から露出する部分31c〜35cを含んでいる。第1の内部電極31〜35の端部31b〜35bは、図3に示されるように、第3の外部電極53に覆われない部分、すなわち第3の外部電極53から露出する部分31d〜35dを含んでいる。なお、図2及び図3では、部分31c〜35c,部分31d〜35dにハッチングを付している。
第1の内部電極31〜35の部分31c〜35c,31d〜35dは、第1,第3の外部電極51,53から露出して中央面Lよりも端面27側へ延びている。また、第1の内部電極31〜35の部分31c〜35c,31d〜35dは、長手方向の寸法がバリスタ素体21の縦方向の寸法(端面26と端面27との間隔)の1/3以上となるように形成されている。
第2の内部電極41〜45の端部41a〜45aは、図2に示されるように、第2の外部電極52に覆われない部分、すなわち第2の外部電極52から露出する部分41c〜45cを含んでいる。第2の内部電極41〜45の端部41b〜45bは、図3に示されるように、第4の外部電極54に覆われない部分、すなわち第4の外部電極54から露出する部分41d〜45dを含んでいる。なお、図2及び図3では、部分41c〜45c,部分41d〜45dにハッチングを付している。
第2の内部電極41〜45の部分41c〜45c,41d〜45dは、第2,第4の外部電極52,54から露出して中央面Lよりも端面26側へ延びている。また、第2の内部電極41〜45の部分41c〜45c,41d〜45dは、長手方向の寸法がバリスタ素体21の縦方向の寸法(端面26と端面27との間隔)の1/3以上となるように形成されている。
電気絶縁膜61は、主面22において第1及び第2の外部電極51,52が形成された領域を除く領域を覆うように形成される。すなわち、電気絶縁膜61は、第1及び第2の内部電極31〜35,41〜45それぞれの端部31a〜35a,41a〜45aにおける第1及び第2の外部電極51,52から露出する部分31c〜35c,31d〜35dを覆っている。
電気絶縁膜62は、主面23において第3及び第4の外部電極53,54が形成された領域を除く領域を覆うように形成される。すなわち、電気絶縁膜62は、第1及び第2の内部電極31〜35,41〜45それぞれの端部31b〜35b,41b〜45bにおける第3及び第4の外部電極53,54から露出する部分41c〜45c,41d〜45dを覆っている。電気絶縁膜61,62は、例えば、SiO、ZnO、B、Al等からなるグレーズガラス等によって形成される。
第1の内部電極31と第2の内部電極41とは、上述したように、バリスタ素体21の一部を介して互いに重なり合う。第2の内部電極41と第1の内部電極32とは、バリスタ素体21の一部を介して互いに重なり合う。同様に、第1の内部電極32〜35と第2の内部電極42〜45とも、バリスタ素体21の一部を介して互いに重なり合う。したがって、バリスタ素体21における第1の内部電極31〜35と第2の内部電極41〜45とに重なる領域が、バリスタ特性を発現する領域として機能する。バリスタ素体21は、全てがバリスタ特性を発現する材料にて構成される必要なく、少なくとも第1の内部電極31〜35と第2の内部電極41〜45とに重なる領域がバリスタ特性を発現する材料にて構成されていればよい。
本実施形態においては、第1及び第2の内部電極31〜35,41〜45のそれぞれの端部31a〜35a,31b〜35b,41a〜45a,41b〜45bがバリスタ素体21の2つの主面22,23に露出する。また、それぞれの端部31a〜35a,31b〜35b,41a〜45a,41b〜45bが第1〜第4の外部電極51〜54から露出する部分31c〜35c,31d〜35d,41c〜45c,41d〜45dを有するので、バリスタ11に伝えられた熱を第1及び第2の内部電極31〜35,41〜45から効率よく放散することができる。
また、上記それぞれの端部31a〜35a,31b〜35b,41a〜45a,41b〜45bが第1及び第2の外部電極51〜54から露出する部分31c〜35c,31d〜35d,41c〜45c,41d〜45dは、電気絶縁膜61,62により覆われることとなるので、バリスタ11でのショートの発生を抑制することができる。
本実施形態においては、第1の内部電極31〜35の端部31a〜35a,31b〜35bと第2の内部電極41〜45の端部31a〜35a,31b〜35bとが、対向する2つの主面22,23に露出している。これにより、第1の内部電極31〜35の端部31a〜35a,31b〜35b及び第2の内部電極41〜45の端部41a〜45a,41b〜45bが、バリスタ素体21の主面22,23に比較的大きな面積にて露出されることとなり、より効率的に熱を放散させることができる。また、これにより、第1の内部電極31〜35と第2の内部電極41〜45とが重なる面積を大きくすることができるので、バリスタ11としてのエネルギー耐量を増大することができる。
上記のバリスタ11は、図8に示すフローチャートに従って製造することができる。図8は、本実施形態に係るバリスタを製造する手順を示すフローチャートである。図8と共に、図9,図10を参照してバリスタ11の製造方法を説明する。図9及び図10は、本実施形態に係るバリスタの製造工程を示す斜視図である。
まず、図9(a)に示すように、バリスタ素体21を構成するバリスタ層となるグリーンシート211を所定枚数だけ作製する(工程101)。具体的には、バリスタ素体21の主成分であるZnOと、副成分である金属または酸化物等の微量添加物とを所定の割合で混合して、バリスタ材料を調製する。
そして、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加え、ボールミル等を用いて所定時間だけ混合・粉砕を行って、スラリーを得る。そして、ドクターブレード法等によって、例えばポリエチレンテレフタレートからなるフィルム上にスラリーを塗布した後、このスラリーを乾燥させて、長方形形状で厚さが例えば30μm程度の膜を形成する。そして、その膜をフィルムから剥離して、グリーンシート211を得る。
続いて、図9(a)に示すように内部電極パターン300を複数のグリーンシート211の表面に形成する(工程102)。また、内部電極パターン400を複数のグリーンシート211の表面に形成する。具体的には、Pd粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストを、スクリーン印刷法等によりグリーンシートの表面に印刷して乾燥させることにより、内部電極パターン300,400を形成する。
内部電極パターン300,400は、グリーンシート211の互いに対向する一方の端面から他方の端面まで達する複数(本実施形態では5本)のライン状に形成される。内部電極パターン300,400のラインの幅は、第1,第2内部電極31〜35,41〜45におけるバリスタ素体21の端面26と垂直方向の長さに対応する。内部電極パターン300と内部電極パターン400とのグリーンシート211に対する位置が、互いにラインの長手方向に対して垂直方向に所定寸法ずれるように内部電極パターン300,400が形成される。内部電極パターン300は第1内部電極31〜35に相当し、内部電極パターン400は、第2内部電極パターンに相当することとなる。
続いて、図9(b)に示すシート積層体213を形成する(工程103)。内部電極パターン300が印刷されたグリーンシート211と内部電極パターン400が印刷されたグリーンシート211と内部電極パターン300,400が印刷されていないグリーンシート211とを所定の順序で重ねることにより、シート積層体213を形成する。このシート積層体213において内部電極パターン300,400は、シート積層体213の上下方向に積層されていると共に、シート積層体213の一側面から反対側の側面まで延びている。シート積層体213の厚みは、例えば1〜3mm程度である。
それぞれのグリーンシート211に形成された複数の内部電極パターン300は、上方向から見て互いに全体が重なり合うように配置されている。それぞれのグリーンシート211に形成された複数の内部電極パターン400は、上方向から見て互いに全体が重なり合うように配置されている。内部電極パターン300と内部電極パターン400とは、上方向から見て重なり合うと共に、内部電極パターン400は、内部電極パターン400に対してラインの長手方向と垂直な方向に所定寸法ずれて配置されている。
続いて、図9(c)に示す帯状積層ブロック体215を形成する(工程104)。シート積層体213の積層方向に平行で且つ内部電極パターン300,400のラインの長手方向に垂直な方向にシート積層体213を薄くスライス状(例えば幅0.5mm程度)に切断することにより、複数の帯状積層ブロック体215を形成する。このとき、帯状積層ブロック体215毎に内部電極パターン300,400が切り離され、各帯状積層ブロック体215の切断面には、内部電極パターン300,400が露出した状態となっている。
続いて、グリーン積層基板217を形成する(工程105)。まず、図10(a)に示すように、帯状積層ブロック体215の切断面が上下面となるように、全ての帯状積層ブロック体215を90度回転させた状態で置く。つまり、各帯状積層ブロック体215を横に倒しておく。
続いて、各帯状積層ブロック体215の側面(積層方向に垂直な面)215a同士を合わせるように、各帯状積層ブロック体215を整列させる。そして、整列状態の複数の帯状積層ブロック体215の上下方向を抑えると共に側面方向から加圧して複数の帯状積層ブロック体215を一体化させて、グリーン積層基板217を形成する。図10(b)に示すように、各帯状積層ブロック体215の側面215a同士が結合され、各帯状積層ブロック体12が一体化されたグリーン積層基板217が得られる。
その後、グリーン積層基板217に対して加熱処理を施して脱バインダを行った後、グリーン積層基板217を焼成して集合基板210を得る(工程106)。そして、集合基板210の反りを除くためにラップ研磨装置を用いて集合基板210の表面を研磨する(工程107)。
続いて、集合基板210の上下面において、後述する外部電極パターンを形成する位置を除く部分に電気絶縁膜600を形成する(工程108)。電気絶縁膜600は、グレーズガラス(例えば、SiO、ZnO、B、Al等からなるガラス等)を印刷し、所定温度にて焼き付けることにより形成することができる。
続いて、図10(c)に示すように外部電極パターン510,520を形成する(工程109)。外部電極パターン510,520が、集合基板210の上下面に複数形成される。外部電極パターン510は、集合基板210の上面又は下面に露出した内部電極パターン300の一部を覆うように形成されて、内部電極パターン300と電気的かつ物理的に接続されることとなる。すなわち、外部電極パターン510は、上記外部電極51,53に相当する。外部電極パターン520は、集合基板210の上面又は下面に露出した内部電極パターン400の一部を覆うように形成されて、内部電極パターン400と電気的かつ物理的に接続されることとなる。すなわち、外部電極パターン520は、上記外部電極52,54に相当する。
外部電極パターン510,520は、印刷法あるいはめっき法により形成する。印刷法を用いる場合は、Au粒子あるいはPt粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、当該導電性ペーストをバリスタ素体21上に印刷し、焼付あるいは焼成することにより形成する。めっき法を用いる場合は、真空めっき法(真空蒸着法、スパッタリング法、イオンプレーティング法等)により、AuあるいはPtを蒸着させることにより外部電極パターン510,520を形成する。続いて、電気絶縁膜600及び外部電極パターン510,520を焼付(工程110)、個々のチップに集合基板210を切断することによりバリスタ11を得る。
本実施形態では、内部電極パターン300,400がライン状に形成されている。よって、内部電極パターン300,400が印刷されたグリーンシート211を積層する際に内部電極パターン300,400の長手方向に積層ずれが発生した場合でも、個々のバリスタに含まれる第1及び第2の内部電極の形状に影響を与えないようにすることができる。
次に、図11及び図12を参照して、本実施形態に係る発光装置LEの構成について説明する。図11及び図12は、本実施形態に係る発光装置の断面構成を説明するための模式図である。図11は、発光装置LEを第1の内部電極31を含む平面にて切断した際の断面構成を示している。図12は、発光装置LEを第2の内部電極41を含む平面にて切断した際の断面構成を示している。
発光装置LEは、上述した構成を有するバリスタ11と、当該バリスタ11と電気的に接続された半導体発光素子71とを備えている。
半導体発光素子71は、GaN(窒化ガリウム)系半導体の発光ダイオード(LED:Light-Emitting Diode)であり、基板72と、当該基板72上に形成された層構造体LSとを備えている。GaN系の半導体LEDは、周知であり、その説明を簡略化する。基板72は、サファイアからなる光学的に透明且つ電気絶縁性を有する基板である。層構造体LSは、積層された、n型(第1導電型)の半導体領域73と、発光層74と、p型(第2導電型)の半導体領域75とを含んでいる。半導体発光素子71は、n型の半導体領域73とp型の半導体領域75との間に印加される電圧に応じて発光する。
n型の半導体領域73は、n型の窒化物半導体を含んで構成されている。本実施形態では、n型の半導体領域73は、基板72上にGaNがエピタキシャル成長されて成り、例えばSiといったn型ドーパントが添加されてn型の導電性を有している。また、n型の半導体領域73は、発光層74よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、n型の半導体領域73は、発光層74に対して下部クラッドとしての役割を果たす。
発光層74は、n型の半導体領域73上に形成され、n型の半導体領域73及びp型の半導体領域75から供給されたキャリア(電子及び正孔)が再結合することにより発光領域において光を発生する。発光層74は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸(MQW:Multiple Quantum Well)構造とすることができる。この場合、障壁層及び井戸層がInGaNからなり、In(インジウム)の組成を適宜選択することによって障壁層のバンドギャップが井戸層のバンドギャップより大きくなるように構成される。発光領域は、発光層74において、キャリアが注入される領域に生じる。
p型の半導体領域75は、p型の窒化物半導体を含んで構成されている。本実施形態では、p型の半導体領域75は、発光層74上にAlGaNがエピタキシャル成長されて成り、例えばMgといったp型ドーパントが添加されてp型の導電性を有している。また、p型の半導体領域75は、発光層74よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、p型の半導体領域75は、発光層74に対して上部クラッドとしての役割を果たす。
n型の半導体領域73上には、カソード電極76が形成されている。カソード電極76は、導電性材料からなり、n型の半導体領域73との間にオーミック接触が実現されている。p型の半導体領域75上には、アノード電極77が形成されている。アノード電極77は、導電性材料からなり、p型の半導体領域75との間にオーミック接触が実現されている。カソード電極76及びアノード電極77には、バンプ電極78が形成されている。
上述した構成の半導体発光素子71では、アノード電極77(バンプ電極78)とカソード電極76(バンプ電極78)との間に所定の電圧が印加されて電流が流れると、発光層74の発光領域において発光が生じることとなる。
半導体発光素子71は、第1及び第2の外部電極51,52にバンプ接続されている。すなわち、カソード電極76は、バンプ電極78を介して第2の外部電極52に電気的且つ物理的に接続されている。アノード電極77は、バンプ電極78を介して第1の外部電極51に電気的且つ物理的に接続されている。これにより、第1の内部電極31〜35と第2の内部電極41〜45とが重なる領域により構成されるバリスタ部が半導体発光素子71に並列接続されることとなる。よって、バリスタ11により、半導体発光素子71をESDサージから保護することができる。
このように半導体発光素子71と接続されたバリスタ11の第3及び第4の外部電極53,54は、バリスタ11の入出力端子電極として機能する。同じく第1及び第2の外部電極51,52は、半導体発光素子71に電気的に接続されるパッド電極として機能する。
発光装置LEにおいて、半導体発光素子71のバンプ電極78とバリスタ11の第1及び第2の外部電極51,52とは、物理的に接続されていることから、熱的に接続されることとなる。そして、第1の外部電極51と第1の内部電極31〜35とは物理的に接続されており、第1の外部電極53と第1の内部電極31〜35とも熱的に接続されている。第2の外部電極52と第2の内部電極41〜45とは物理的に接続されており、第2の外部電極52と第2の内部電極41とも熱的に接続している。よって、半導体発光素子71において発生した熱は、バンプ電極78及び各第1,第2の外部電極51,52を介して、第1及び第2の内部電極31〜35,41〜45へ伝わることとなる。
以上のように、本実施形態に係る発光装置LEにおいては、半導体発光素子71に物理的に接続されたバリスタ11の第1及び第2の外部電極51,52が対応する第1または第2の内部電極31〜35,41〜45と物理的に接続されているので、半導体発光素子71において発生した熱が第1及び第2の外部電極51,52を介して第1及び第2の内部電極31〜35,41〜45に伝わる。そして、第1及び第2の内部電極31〜35,41〜45の端部31a〜35a,31b〜35b,41a〜45a,41b〜45bがバリスタ素体21の主面22,23に露出すると共に、第1及び第2の外部電極51〜54から露出した部分31c〜35c,31d〜35d,41c〜45c,41d〜45dを有するので、半導体発光素子71において発生した熱を、バリスタ11(第1及び第2の内部電極31〜35,41〜45)から効率よく放散することができる。
また、本実施形態では、第1及び第2の内部電極31〜35,41〜45の端部31a〜35a,31b〜35b,41a〜45a,41b〜45bがバリスタ素体21の互いに対向する主面22,23に露出し、主面22,23に形成された第1〜第4の外部電極51〜54と電気的かつ物理的に接続されている。よって、主面22に形成された第1及び第2の外部電極51,52を介して半導体発光素子71とバリスタ11とを容易に並列接続することができる。また、主面23に形成された第1及び第2の外部電極53,54を用いて、バリスタ11を回路基板等に容易に実装することができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態においては、電子素子として半導体発光素子を用いた例を示しているが、これに限られない。本発明は、半導体発光素子以外にも、動作中に発熱する電子素子(例えば、FET、バイポーラトランジスタ等)に適用することができる。
本実施形態では、バリスタ11が5つの第1の内部電極31〜35と第2の内部電極41〜45を備えているが、これに限られない。例えば、バリスタ11が第1の内部電極31及び第2の内部電極41をそれぞれ一つずつ備えていてもよく、また、それぞれより多く数又はより少ない数の第1の内部電極と第2の内部電極を備えていてもよい。
本実施形態では、半導体発光素子71としてGaN系の半導体LEDやZnO系半導体の発光ダイオードを用いているが、これに限られない。半導体発光素子71として、例えば、GaN系以外の窒化物系半導体LED(例えば、InGaNAs系の半導体LED等)や窒化物系以外の化合物半導体LEDやレーザーダイオード(LD:Laser Diode)を用いてもよい。
本実施形態では、バリスタ11が、一対の第1及び第2の外部電極51,52及び一対の第3及び第4の外部電極53,54を備えているが、これに限られない。例えば、バリスタ11は、一対の第1及び第2の外部電極51,52と一対の第3及び第4の外部電極53,54とのいずれか一方の一対の外部電極を備えていればよい。この場合、一対の外部電極は、入出力端子電極及びパッド電極として機能する。
第1,第3の外部電極51,53と第2の内部電極41〜45との電気的な絶縁が確保されるのであれば、主面22,23に垂直に方向から見て、第1,第3の外部電極51,53と第2の内部電極41〜45とは、互いに一部が重なっていてもよい。同様に、第2,第4の外部電極52,54と第1の内部電極31〜35との電気的な絶縁が確保されるのであれば、主面22,23に垂直に方向から見て、第2,第4の外部電極52,54と第1の内部電極31〜35とは、互いに一部が重なっていてもよい。また、主面22,23は、熱伝達に優れた材料にて覆われていてもよい。
本実施形態に係るバリスタを示す概略斜視図である。 本実施形態に係るバリスタを示す概略平面図である。 本実施形態に係るバリスタを示す概略平面図である。 本実施形態に係るバリスタの断面構成を説明するための模式図である。 図2におけるV−V線に沿った断面構成を示す模式図である。 本実施形態に係るバリスタの断面構成を説明するための模式図である。 本実施形態に係るバリスタの断面構成を説明するための模式図である。 本実施形態に係るバリスタを製造する手順を示すフローチャートである。 本実施形態に係るバリスタの製造工程を示す概略斜視図である。 本実施形態に係るバリスタの製造工程を示す概略斜視図である。 本実施形態に係る発光装置の断面構成を説明するための模式図である。 本実施形態に係る発光装置の断面構成を説明するための模式図である。
符号の説明
LE…発光装置、11…バリスタ、21…バリスタ素体、22,23…主面、24,25…側面、26,27…端面、31a〜35a,31b〜35b,41a〜45a,41b〜45b…端部、31c〜35c,31d〜35d,41c〜45c,41d〜45d…部分、31-35…第1の内部電極、41-45…第2の内部電極、51,53…第1の外部電極、52,54…第2の外部電極、61,62…電気絶縁膜、71…半導体発光素子。

Claims (6)

  1. バリスタ素体と、
    互いに対向すると共に、前記バリスタ素体の2つの外表面に端部が露出するように前記バリスタ素体内に配された第1及び第2の内部電極と、
    前記2つの外表面のうち一方の外表面に露出する前記第1の内部電極の前記端部の一部を覆うように該一方の外表面に配され、前記第1の内部電極に物理的且つ電気的に接続される第1の外部電極と、
    前記一方の外表面に露出する前記第2の内部電極の前記端部の一部を覆うように該一方の外表面に配され、前記第2の内部電極に物理的且つ電気的に接続される第2の外部電極と、
    前記第1及び前記第2の内部電極のそれぞれの前記端部における前記第1及び前記第2の外部電極から露出する部分を覆うように前記一方の外表面に配される電気絶縁膜と、を備えることを特徴とするバリスタ。
  2. 前記第1及び前記第2の内部電極が、前記バリスタ素体内に交互に複数ずつ配されており、
    前記第1の外部電極が、複数の前記第1の内部電極にわたるように配されており、該複数の第1の内部電極に物理的且つ電気的に接続され、
    前記第2の外部電極が、複数の前記第2の内部電極にわたるように配されており、該複数の第2の内部電極に物理的且つ電気的に接続されていることを特徴とする請求項1に記載のバリスタ。
  3. 前記2つの外表面のうち他方の外表面に露出する前記第1の内部電極の前記端部の一部を覆うように該他方の外表面に配され、前記第1の内部電極に物理的且つ電気的に接続される第3の外部電極と、
    前記他方の外表面に露出する前記第2の内部電極の前記端部の一部を覆うように該他方の外表面に配され、前記第2の内部電極に物理的且つ電気的に接続される第4の外部電極と、
    前記第1及び前記第2の内部電極のそれぞれの前記端部における前記第3及び前記第4の外部電極から露出する部分を覆うように前記他方の外表面に配される電気絶縁膜と、を更に備えることを特徴とする請求項1に記載のバリスタ。
  4. 前記第1及び前記第2の内部電極が、前記バリスタ素体内に交互に複数ずつ配されており、
    前記第1及び前記第3の外部電極それぞれが、複数の前記第1の内部電極にわたるように配されており、該複数の第1の内部電極に物理的且つ電気的に接続され、
    前記第2及び前記第4の外部電極それぞれが、複数の前記第2の内部電極にわたるように配されており、該複数の第2の内部電極に物理的且つ電気的に接続されていることを特徴とする請求項3に記載のバリスタ。
  5. 前記2つの外表面が、互いに対向していることを特徴とする請求項1〜4のいずれか一項に記載のバリスタ。
  6. 半導体発光素子と、バリスタとを備える発光装置であって、
    前記バリスタは、
    バリスタ素体と、
    互いに対向すると共に、前記バリスタ素体の2つの外表面に端部が露出するように前記バリスタ素体内に配された第1及び第2の内部電極と、
    前記2つの外表面のうち一方の外表面に露出する前記第1の内部電極の前記端部の一部を覆うように該一方の外表面に配され、前記第1の内部電極に物理的且つ電気的に接続される第1の外部電極と、
    前記一方の外表面に露出する前記第2の内部電極の前記端部の一部を覆うように該一方の外表面に配され、前記第2の内部電極に物理的且つ電気的に接続される第2の外部電極と、
    前記第1及び前記第2の内部電極のそれぞれの前記端部における前記第1及び前記第2の外部電極から露出する部分を覆うように前記一方の外表面に配される電気絶縁膜と、を備えており、
    前記半導体発光素子が、前記バリスタに並列接続されるように前記第1及び前記第2の外部電極に物理的且つ電気的に接続されていることを特徴とする発光装置。
JP2006035468A 2006-02-13 2006-02-13 バリスタ及び発光装置 Expired - Fee Related JP4600309B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006035468A JP4600309B2 (ja) 2006-02-13 2006-02-13 バリスタ及び発光装置
TW096103391A TW200802425A (en) 2006-02-13 2007-01-30 Varistor and light-emitting apparatus
US11/702,516 US7688177B2 (en) 2006-02-13 2007-02-06 Varistor and light-emitting apparatus
DE102007006157A DE102007006157A1 (de) 2006-02-13 2007-02-07 Varistor und Leuchtvorrichtung
KR1020070014912A KR100841916B1 (ko) 2006-02-13 2007-02-13 배리스터 및 발광장치
CN200910211896A CN101737653A (zh) 2006-02-13 2007-02-13 发光装置
CN2007100791050A CN101022049B (zh) 2006-02-13 2007-02-13 可变电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006035468A JP4600309B2 (ja) 2006-02-13 2006-02-13 バリスタ及び発光装置

Publications (2)

Publication Number Publication Date
JP2007214507A true JP2007214507A (ja) 2007-08-23
JP4600309B2 JP4600309B2 (ja) 2010-12-15

Family

ID=38289001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006035468A Expired - Fee Related JP4600309B2 (ja) 2006-02-13 2006-02-13 バリスタ及び発光装置

Country Status (6)

Country Link
US (1) US7688177B2 (ja)
JP (1) JP4600309B2 (ja)
KR (1) KR100841916B1 (ja)
CN (2) CN101737653A (ja)
DE (1) DE102007006157A1 (ja)
TW (1) TW200802425A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225449A1 (en) * 2007-03-13 2008-09-18 Tatsuya Inoue Electrostatic discharge protection component, and electronic component module using the same
DE102008024479A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
JP6394052B2 (ja) 2013-05-13 2018-09-26 日亜化学工業株式会社 発光装置及びその製造方法
DE112019003625T5 (de) 2018-07-18 2021-04-22 Avx Corporation Varistor-Passivierungsschicht und Verfahren zu ihrer Herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239304A (ja) * 1990-02-16 1991-10-24 Murata Mfg Co Ltd 積層バリスタ
JPH09260187A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH1140449A (ja) * 1997-07-23 1999-02-12 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ
JPH1167583A (ja) * 1997-08-26 1999-03-09 Taiyo Yuden Co Ltd 積層型電子部品
JP2000200706A (ja) * 1998-11-02 2000-07-18 Ceratec Co Ltd アレイ型多重チップ素子及びその製造方法
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2004336014A (ja) * 2003-04-16 2004-11-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ,積層セラミックコンデンサの実装構造及びコンデンサモジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823921B2 (ja) * 1978-02-10 1983-05-18 日本電気株式会社 電圧非直線抵抗器
JPH02135702A (ja) 1988-11-16 1990-05-24 Murata Mfg Co Ltd 積層型バリスタ
JP2556151B2 (ja) * 1989-11-21 1996-11-20 株式会社村田製作所 積層型バリスタ
GB2242067B (en) * 1990-03-16 1994-05-04 Ecco Ltd Varistor configurations
JPH11273914A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 積層型バリスタ
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
JP2003209002A (ja) 2002-01-15 2003-07-25 Tdk Corp リングバリスタ
JP2003303704A (ja) 2002-04-09 2003-10-24 Matsushita Electric Ind Co Ltd 静電対策部品
JP2004006519A (ja) 2002-05-31 2004-01-08 Otowa Denki Kogyo Kk 多端子バリスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239304A (ja) * 1990-02-16 1991-10-24 Murata Mfg Co Ltd 積層バリスタ
JPH09260187A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH1140449A (ja) * 1997-07-23 1999-02-12 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ
JPH1167583A (ja) * 1997-08-26 1999-03-09 Taiyo Yuden Co Ltd 積層型電子部品
JP2000200706A (ja) * 1998-11-02 2000-07-18 Ceratec Co Ltd アレイ型多重チップ素子及びその製造方法
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2004336014A (ja) * 2003-04-16 2004-11-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ,積層セラミックコンデンサの実装構造及びコンデンサモジュール

Also Published As

Publication number Publication date
TW200802425A (en) 2008-01-01
US20070188963A1 (en) 2007-08-16
CN101022049A (zh) 2007-08-22
JP4600309B2 (ja) 2010-12-15
CN101022049B (zh) 2011-01-26
CN101737653A (zh) 2010-06-16
US7688177B2 (en) 2010-03-30
DE102007006157A1 (de) 2007-08-23
KR100841916B1 (ko) 2008-06-30
KR20070081781A (ko) 2007-08-17

Similar Documents

Publication Publication Date Title
US7932806B2 (en) Varistor and light emitting device
JP5233400B2 (ja) バリスタ
JP4487963B2 (ja) バリスタ及び発光装置
JP4134135B2 (ja) 発光装置
JP4867511B2 (ja) バリスタ及び発光装置
US7355251B2 (en) Light emitting device
JP4146849B2 (ja) 発光装置
JP4600309B2 (ja) バリスタ及び発光装置
JP4577250B2 (ja) バリスタ及び発光装置
JP4364865B2 (ja) 電子部品
JP4134155B2 (ja) 発光装置
JP4888225B2 (ja) バリスタ及び発光装置
JP4146450B2 (ja) 発光装置
JP4479668B2 (ja) バリスタ及び発光装置
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP4730205B2 (ja) 集合基板
JP4978302B2 (ja) バリスタ及び発光装置
JP2008252150A (ja) 積層型チップバリスタ
JP4984929B2 (ja) バリスタ素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees