JP2003209002A - リングバリスタ - Google Patents
リングバリスタInfo
- Publication number
- JP2003209002A JP2003209002A JP2002005734A JP2002005734A JP2003209002A JP 2003209002 A JP2003209002 A JP 2003209002A JP 2002005734 A JP2002005734 A JP 2002005734A JP 2002005734 A JP2002005734 A JP 2002005734A JP 2003209002 A JP2003209002 A JP 2003209002A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- varistor
- soldering
- thickness
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 半田付け処理に伴うサーマルクラックがバリ
スタ素体に生ずるのを防げ、また、手間を掛けずに半田
付けできて電極膜と搭載機器との電気的接続を確実に取
れるよう構成する。 【解決手段】 リング状のバリスタ素体１を備え、絶縁
ギャップＧを隔てて複数の電極膜２ａ〜２ｃをバリスタ
素体１の片面で周方向に設けると共に、その電極膜２ａ
〜２ｃの上に重ねて半田盛り３ａ〜３ｃを設けるもの
で、１５μｍ〜２０００μｍ厚みの半田盛り３ａ〜３ｃ
を設ける。
スタ素体に生ずるのを防げ、また、手間を掛けずに半田
付けできて電極膜と搭載機器との電気的接続を確実に取
れるよう構成する。 【解決手段】 リング状のバリスタ素体１を備え、絶縁
ギャップＧを隔てて複数の電極膜２ａ〜２ｃをバリスタ
素体１の片面で周方向に設けると共に、その電極膜２ａ
〜２ｃの上に重ねて半田盛り３ａ〜３ｃを設けるもの
で、１５μｍ〜２０００μｍ厚みの半田盛り３ａ〜３ｃ
を設ける。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロモータの
ノイズ吸収素子等として搭載されるリングバリスタの改
良に関するものである。 【０００２】 【従来の技術】一般に、リングバリスタはリング状のバ
リスタ素体を備え、絶縁ギャップを隔てて複数の電極膜
をバリスタ素体の片面で周方向に設けることにより構成
されている。 【０００３】そのリングバリスタは、マイクロモータを
搭載する機器を例示すると、ロータ巻線の一方の端部を
電極膜に半田付けすることからモータの内部に組み付け
られている。この半田付けの際、ロータ巻線の絶縁被膜
（シール材）を高温の半田ごてで加熱剥離し、また、鉛
（Ｐｂ）を含まない半田を使用するときには半田を高温
の半田ごてで溶融固着することが行われている。 【０００４】そのロータ巻線の一方の端部を電極膜に直
接付けすると、半田こての高温が拡散しない状態でバリ
スタ素体に伝わるので、大きな熱ショックが発生し、サ
ーマルクラックがバリスタ素体に生じ易い。また、電極
膜を銅（Ｃｕ）で形成するものでは電極膜が酸化し易く
て半田の濡れ性が劣化する。更に、この半田付けには半
田材料，巻線，リングバリスタを同時に取り扱う必要が
あるため、手間の掛かる作業となる。 【０００５】従来、搭載機器の接触端子との接続性を高
めるため、銀（Ａｇ）からなる半田付け層をスパッタリ
ングによりクロム（Ｃｒ）／ニッケル（Ｎｉ）合金の電
極膜の上に重ねて形成することが提案されている（特開
平５−３１５１０７号）。 【０００６】然し、その半田付け層はスパッタリングに
よる膜厚の薄いものであるため、バリスタ素体の高温半
田によるサーマルクラックの発生を防げない。また、搭
載機器の接触端子を電極膜と電気的に確実に接続固定す
るには半田材料を補充する必要があって半田付けに伴う
手間も省けない。 【０００７】 【発明が解決しようとする課題】本発明は、電極膜の上
に重ねて形成する半田盛りの厚みに着目し、半田処理に
伴うサーマルクラックがバリスタ素体に生ずるのを防
ぎ、また、手間を掛けずに半田付け処理できて電極膜と
搭載機器との電気的接続を確実に取れるリングバリスタ
を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明に係るリングバリ
スタにおいては、リング状のバリスタ素体を備え、絶縁
ギャップを隔てて複数の電極膜をバリスタ素体の片面で
周方向に設けると共に、その電極膜の上に重ねて半田盛
りを設けるもので、１５μｍ〜２０００μｍ厚みの半田
盛りを設けることにより構成されている。 【０００９】 【発明の実施の形態】以下、添付図面を参照して説明す
ると、図示実施の形態は、図１で示すようにリング状の
バリスタ素体１を備え、絶縁ギャップＧを隔てて三つの
電極膜２ａ〜２ｃをバリスタ素体１の片面で周方向に設
けると共に、半田盛り３ａ〜３ｃを各電極膜２ａ〜２ｃ
に設けることにより構成されている。 【００１０】そのバリスタ素体１は、酸化亜鉛等を主成
分とするバリスタ磁器組生物から電圧非直線抵抗用の磁
器焼結体として形成されている。電極膜２ａ〜２ｃは、
ガラスフリットを添加した銅（Ｃｕ）の導電性ペースト
をバリスタ素体１の片面に印刷し焼付け処理することに
より３μｍ〜７μｍ厚みに形成されている。半田盛り３
ａ〜３ｃは、鉛（Ｐｂ）を含まないスズ（Ｓｎ）／銅
（Ｃｕ）合金半田により形成するとよい。 【００１１】その半田盛り３ａ〜３ｃは、図２で示す厚
さｔが１５μｍ〜２０００μｍ厚みのものに形成されて
いる。この半田盛り３ａ〜３ｃの厚み中、１５μｍ〜３
００μｍ厚みのものはクリーム半田を印刷塗布すること
により簡単に形成できる。３００μｍを超えて２０００
μｍ厚みのものになると、バリスタ素体の余熱や支持工
具等を要するデッピングを適用することから形成でき
る。 【００１２】その半田盛り３ａ〜３ｃは、厚みが１５μ
ｍ以下のものであると、厚みが薄いため、半田こてのこ
て先温度が４００℃以下でも、バリスタ素体１の半田付
けによるサーマルクラックが発生し、また、半田盛りの
みにては半田付けによる搭載機器の巻線等と電極膜２ａ
〜２ｃとの確実な電気的接続は図れない。 【００１３】一方、半田盛り３ａ〜３ｃの厚みが２００
０μｍとなれば、半田こてのこて先温度が４６０℃程度
であっても、バリスタ素体１の高温半田によるサーマル
クラックの発生を防げしかも半田盛り３ａ〜３ｃによる
半田付けで搭載機器の巻線等と電極膜２ａ〜２ｃとの電
気的接続も確実に取れる。 【００１４】それを実証するべく、鉛を含まないスズ／
銅合金半田により、半田盛りを厚み１５μｍ，６０μ
ｍ，７０μｍ，１００μｍ，３００μｍ，５００μｍ，
１０００μｍ，２０００μｍに設定した試料を各１００
個づつ作製し、また、半田盛りを設けない（０μｍ）試
料を同数作製した。 【００１５】その各試料に対し、半田こてのこて先温度
を３２０℃から２０℃づつ高めて４８０℃まで設定する
ことから、ロータ巻線の一方の端部の半田付け処理を各
温度毎に行い、サーマルクラックの発生如何を各々検査
したところ、次の表１で示す通りであった。表１中、ク
ラックの発生は「％」で示し、「」「―」は試験不要で
あることから半田付け処理を行わなかったことを示す。 【００１６】 【表１】 【００１７】表１のデータで示す通り、半田盛りを設け
ない（０μｍ）試料では、半田こてのこて先温度が３６
０℃までサーマルクラックが発生しないが、３８０℃で
サーマルクラックが１２個に発生し、また、４００℃で
サーマルクラックが６３個に発生し、累積発生率が７５
％となり、更に、４２０℃でサーマルクラックが２５個
に発生し、累積発生率が１００％となった。 【００１８】これに対し、厚み１５μｍの半田盛りを設
けた試料ではこて先温度が３８０℃まで、厚み７０μｍ
の半田盛りを設けた試料ではこて先温度が４００℃ま
で、厚み１００μｍの半田盛りを設けた試料ではこて先
温度が４４０℃まで、厚み３００μｍ〜２０００μｍの
半田盛りを設けた試料ではこて先温度が４６０℃までサ
ーマルクラックが発生しなかった。 【００１９】その表１のデータにより、少なくとも厚み
１５μｍ以上の半田盛りを設けることから、半田盛りを
設けないものに対し、高温の半田付け処理によっても、
サーマルクラックの発生を防げることが判る。また、厚
み３００μｍ〜２０００μｍの半田盛りを設ければ、半
田こてのこて先温度が４６０℃での高温な半田付け処理
でもサーマルクラックを発生防げることが判る。 【００２０】その半田盛りの厚み範囲は、製品の用途や
半田材料の材質に応じて適宜選択することにより応用で
きる。殊に、１５μｍ〜３００μｍ厚みの半田盛りはク
リーム半田の印刷塗布で簡単に形成できるが、サーマル
クラックの発生しない半田付け温度は相対的に低く、一
方、３００μｍを超えて２０００μｍ厚みの半田盛りは
バリスタ素体の余熱や支持工具等を要するデッピングで
形成することからコストアップを招くが、サーマルクラ
ックの発生しない半田付け温度は相対的に高く設定でき
るため、これも製品の用途や半田材料の材質に応じて適
宜選択することにより応用すればよい。 【００２１】なお、上述した実施の形態に係るリングバ
リスタでは電極膜を半田盛りで被覆することから、電極
膜が酸化するのを防げて半田の濡れ性を良好に保てるこ
とは勿論、電極膜を銅（Ｃｕ）の導電性ペーストにより
形成すると共に、半田盛りをスズ（Ｓｎ）／銅（Ｃｕ）
合金半田により形成することから両者の密着性も良好に
保てる。また、半田付けに際しては少なくとも半田材料
を取り扱う手間を省ける。 【００２２】 【発明の効果】以上の如く、本発明に係るリングバリス
タに依れば、リング状のバリスタ素体を備え、絶縁ギャ
ップを隔てて複数の電極膜をバリスタ素体の片面で周方
向に設けると共に、その電極膜の上に重ねて半田盛りを
設けるもので、１５μｍ〜２０００μｍ厚みの半田盛り
を設けことにより、半田付け処理に伴うサーマルクラッ
クがバリスタ素体に生ずるのを防げ、また、手間を掛け
ずに半田付けできて電極膜と搭載機器との電気的接続を
確実に取れる。
ノイズ吸収素子等として搭載されるリングバリスタの改
良に関するものである。 【０００２】 【従来の技術】一般に、リングバリスタはリング状のバ
リスタ素体を備え、絶縁ギャップを隔てて複数の電極膜
をバリスタ素体の片面で周方向に設けることにより構成
されている。 【０００３】そのリングバリスタは、マイクロモータを
搭載する機器を例示すると、ロータ巻線の一方の端部を
電極膜に半田付けすることからモータの内部に組み付け
られている。この半田付けの際、ロータ巻線の絶縁被膜
（シール材）を高温の半田ごてで加熱剥離し、また、鉛
（Ｐｂ）を含まない半田を使用するときには半田を高温
の半田ごてで溶融固着することが行われている。 【０００４】そのロータ巻線の一方の端部を電極膜に直
接付けすると、半田こての高温が拡散しない状態でバリ
スタ素体に伝わるので、大きな熱ショックが発生し、サ
ーマルクラックがバリスタ素体に生じ易い。また、電極
膜を銅（Ｃｕ）で形成するものでは電極膜が酸化し易く
て半田の濡れ性が劣化する。更に、この半田付けには半
田材料，巻線，リングバリスタを同時に取り扱う必要が
あるため、手間の掛かる作業となる。 【０００５】従来、搭載機器の接触端子との接続性を高
めるため、銀（Ａｇ）からなる半田付け層をスパッタリ
ングによりクロム（Ｃｒ）／ニッケル（Ｎｉ）合金の電
極膜の上に重ねて形成することが提案されている（特開
平５−３１５１０７号）。 【０００６】然し、その半田付け層はスパッタリングに
よる膜厚の薄いものであるため、バリスタ素体の高温半
田によるサーマルクラックの発生を防げない。また、搭
載機器の接触端子を電極膜と電気的に確実に接続固定す
るには半田材料を補充する必要があって半田付けに伴う
手間も省けない。 【０００７】 【発明が解決しようとする課題】本発明は、電極膜の上
に重ねて形成する半田盛りの厚みに着目し、半田処理に
伴うサーマルクラックがバリスタ素体に生ずるのを防
ぎ、また、手間を掛けずに半田付け処理できて電極膜と
搭載機器との電気的接続を確実に取れるリングバリスタ
を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明に係るリングバリ
スタにおいては、リング状のバリスタ素体を備え、絶縁
ギャップを隔てて複数の電極膜をバリスタ素体の片面で
周方向に設けると共に、その電極膜の上に重ねて半田盛
りを設けるもので、１５μｍ〜２０００μｍ厚みの半田
盛りを設けることにより構成されている。 【０００９】 【発明の実施の形態】以下、添付図面を参照して説明す
ると、図示実施の形態は、図１で示すようにリング状の
バリスタ素体１を備え、絶縁ギャップＧを隔てて三つの
電極膜２ａ〜２ｃをバリスタ素体１の片面で周方向に設
けると共に、半田盛り３ａ〜３ｃを各電極膜２ａ〜２ｃ
に設けることにより構成されている。 【００１０】そのバリスタ素体１は、酸化亜鉛等を主成
分とするバリスタ磁器組生物から電圧非直線抵抗用の磁
器焼結体として形成されている。電極膜２ａ〜２ｃは、
ガラスフリットを添加した銅（Ｃｕ）の導電性ペースト
をバリスタ素体１の片面に印刷し焼付け処理することに
より３μｍ〜７μｍ厚みに形成されている。半田盛り３
ａ〜３ｃは、鉛（Ｐｂ）を含まないスズ（Ｓｎ）／銅
（Ｃｕ）合金半田により形成するとよい。 【００１１】その半田盛り３ａ〜３ｃは、図２で示す厚
さｔが１５μｍ〜２０００μｍ厚みのものに形成されて
いる。この半田盛り３ａ〜３ｃの厚み中、１５μｍ〜３
００μｍ厚みのものはクリーム半田を印刷塗布すること
により簡単に形成できる。３００μｍを超えて２０００
μｍ厚みのものになると、バリスタ素体の余熱や支持工
具等を要するデッピングを適用することから形成でき
る。 【００１２】その半田盛り３ａ〜３ｃは、厚みが１５μ
ｍ以下のものであると、厚みが薄いため、半田こてのこ
て先温度が４００℃以下でも、バリスタ素体１の半田付
けによるサーマルクラックが発生し、また、半田盛りの
みにては半田付けによる搭載機器の巻線等と電極膜２ａ
〜２ｃとの確実な電気的接続は図れない。 【００１３】一方、半田盛り３ａ〜３ｃの厚みが２００
０μｍとなれば、半田こてのこて先温度が４６０℃程度
であっても、バリスタ素体１の高温半田によるサーマル
クラックの発生を防げしかも半田盛り３ａ〜３ｃによる
半田付けで搭載機器の巻線等と電極膜２ａ〜２ｃとの電
気的接続も確実に取れる。 【００１４】それを実証するべく、鉛を含まないスズ／
銅合金半田により、半田盛りを厚み１５μｍ，６０μ
ｍ，７０μｍ，１００μｍ，３００μｍ，５００μｍ，
１０００μｍ，２０００μｍに設定した試料を各１００
個づつ作製し、また、半田盛りを設けない（０μｍ）試
料を同数作製した。 【００１５】その各試料に対し、半田こてのこて先温度
を３２０℃から２０℃づつ高めて４８０℃まで設定する
ことから、ロータ巻線の一方の端部の半田付け処理を各
温度毎に行い、サーマルクラックの発生如何を各々検査
したところ、次の表１で示す通りであった。表１中、ク
ラックの発生は「％」で示し、「」「―」は試験不要で
あることから半田付け処理を行わなかったことを示す。 【００１６】 【表１】 【００１７】表１のデータで示す通り、半田盛りを設け
ない（０μｍ）試料では、半田こてのこて先温度が３６
０℃までサーマルクラックが発生しないが、３８０℃で
サーマルクラックが１２個に発生し、また、４００℃で
サーマルクラックが６３個に発生し、累積発生率が７５
％となり、更に、４２０℃でサーマルクラックが２５個
に発生し、累積発生率が１００％となった。 【００１８】これに対し、厚み１５μｍの半田盛りを設
けた試料ではこて先温度が３８０℃まで、厚み７０μｍ
の半田盛りを設けた試料ではこて先温度が４００℃ま
で、厚み１００μｍの半田盛りを設けた試料ではこて先
温度が４４０℃まで、厚み３００μｍ〜２０００μｍの
半田盛りを設けた試料ではこて先温度が４６０℃までサ
ーマルクラックが発生しなかった。 【００１９】その表１のデータにより、少なくとも厚み
１５μｍ以上の半田盛りを設けることから、半田盛りを
設けないものに対し、高温の半田付け処理によっても、
サーマルクラックの発生を防げることが判る。また、厚
み３００μｍ〜２０００μｍの半田盛りを設ければ、半
田こてのこて先温度が４６０℃での高温な半田付け処理
でもサーマルクラックを発生防げることが判る。 【００２０】その半田盛りの厚み範囲は、製品の用途や
半田材料の材質に応じて適宜選択することにより応用で
きる。殊に、１５μｍ〜３００μｍ厚みの半田盛りはク
リーム半田の印刷塗布で簡単に形成できるが、サーマル
クラックの発生しない半田付け温度は相対的に低く、一
方、３００μｍを超えて２０００μｍ厚みの半田盛りは
バリスタ素体の余熱や支持工具等を要するデッピングで
形成することからコストアップを招くが、サーマルクラ
ックの発生しない半田付け温度は相対的に高く設定でき
るため、これも製品の用途や半田材料の材質に応じて適
宜選択することにより応用すればよい。 【００２１】なお、上述した実施の形態に係るリングバ
リスタでは電極膜を半田盛りで被覆することから、電極
膜が酸化するのを防げて半田の濡れ性を良好に保てるこ
とは勿論、電極膜を銅（Ｃｕ）の導電性ペーストにより
形成すると共に、半田盛りをスズ（Ｓｎ）／銅（Ｃｕ）
合金半田により形成することから両者の密着性も良好に
保てる。また、半田付けに際しては少なくとも半田材料
を取り扱う手間を省ける。 【００２２】 【発明の効果】以上の如く、本発明に係るリングバリス
タに依れば、リング状のバリスタ素体を備え、絶縁ギャ
ップを隔てて複数の電極膜をバリスタ素体の片面で周方
向に設けると共に、その電極膜の上に重ねて半田盛りを
設けるもので、１５μｍ〜２０００μｍ厚みの半田盛り
を設けことにより、半田付け処理に伴うサーマルクラッ
クがバリスタ素体に生ずるのを防げ、また、手間を掛け
ずに半田付けできて電極膜と搭載機器との電気的接続を
確実に取れる。
【図面の簡単な説明】
【図１】本発明に係るリングバリスタを示す斜視図であ
る。 【図２】同リングバリスタを示す側断面図である。 【符号の説明】 １ バリスタ素体 ２ａ〜２ｃ 電極膜 ３ａ〜３ｃ 半田盛り Ｇ 電極膜の絶縁ギャップ
る。 【図２】同リングバリスタを示す側断面図である。 【符号の説明】 １ バリスタ素体 ２ａ〜２ｃ 電極膜 ３ａ〜３ｃ 半田盛り Ｇ 電極膜の絶縁ギャップ
Claims (1)
- 【特許請求の範囲】 【請求項１】 リング状のバリスタ素体を備え、絶縁ギ
ャップを隔てて複数の電極膜をバリスタ素体の片面で周
方向に設けると共に、その電極膜の上に重ねて半田盛り
を設けるリングバリスタにおいて、１５μｍ〜２０００
μｍ厚みの半田盛りを設けたことを特徴とするリングバ
リスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005734A JP2003209002A (ja) | 2002-01-15 | 2002-01-15 | リングバリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005734A JP2003209002A (ja) | 2002-01-15 | 2002-01-15 | リングバリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209002A true JP2003209002A (ja) | 2003-07-25 |
Family
ID=27644696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002005734A Pending JP2003209002A (ja) | 2002-01-15 | 2002-01-15 | リングバリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003209002A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841916B1 (ko) * | 2006-02-13 | 2008-06-30 | 티디케이가부시기가이샤 | 배리스터 및 발광장치 |
| CN102881388A (zh) * | 2012-09-07 | 2013-01-16 | 广州新莱福磁电有限公司 | 铜合金电极钛酸锶钡钙环形压敏电阻器及其制备方法 |
-
2002
- 2002-01-15 JP JP2002005734A patent/JP2003209002A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841916B1 (ko) * | 2006-02-13 | 2008-06-30 | 티디케이가부시기가이샤 | 배리스터 및 발광장치 |
| US7688177B2 (en) | 2006-02-13 | 2010-03-30 | Tdk Corporation | Varistor and light-emitting apparatus |
| CN102881388A (zh) * | 2012-09-07 | 2013-01-16 | 广州新莱福磁电有限公司 | 铜合金电极钛酸锶钡钙环形压敏电阻器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101599365B (zh) | 陶瓷电子部件及其制造方法 | |
| JP5668837B2 (ja) | 電子部品の実装構造 | |
| JP4431052B2 (ja) | 抵抗器の製造方法 | |
| JP5048370B2 (ja) | 絶縁体及び絶縁接合体 | |
| JP3391325B2 (ja) | コンデンサ | |
| JP2003209002A (ja) | リングバリスタ | |
| JP2001267174A (ja) | リード端子付きセラミック電子部品 | |
| JP2001274037A (ja) | セラミック電子部品 | |
| JP2013154354A (ja) | 電子回路モジュール部品 | |
| JP6260169B2 (ja) | セラミック電子部品 | |
| JPH02244531A (ja) | 基板型温度ヒューズ・抵抗体及びその製造方法 | |
| JP2000100601A (ja) | チップ抵抗器 | |
| JPH0415563B2 (ja) | ||
| JPH04211101A (ja) | 電圧非直線性抵抗素子 | |
| JP3785961B2 (ja) | セラミック電子部品 | |
| JP2003243243A (ja) | セラミック電子部品 | |
| JPH10144501A (ja) | チップ抵抗器及びその製造方法 | |
| JP4556337B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002321399A (ja) | サーマルヘッド及びその製造法 | |
| JP2024525853A (ja) | Ｎｔｃセンサを製造する方法 | |
| JPH06188101A (ja) | 電子部品 | |
| JPH09266102A (ja) | 導電性チップ型セラミック素子 | |
| JP3254478B2 (ja) | 電気抵抗体 | |
| JP3413929B2 (ja) | 正特性サーミスタの製造方法 | |
| JPH0831470A (ja) | 導電体の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
| A977 | Report on retrieval |
Effective date: 20070427 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070529 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070727 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |