JP2007189241A - 集積回路の相互接続システム - Google Patents

集積回路の相互接続システム Download PDF

Info

Publication number
JP2007189241A
JP2007189241A JP2007043028A JP2007043028A JP2007189241A JP 2007189241 A JP2007189241 A JP 2007189241A JP 2007043028 A JP2007043028 A JP 2007043028A JP 2007043028 A JP2007043028 A JP 2007043028A JP 2007189241 A JP2007189241 A JP 2007189241A
Authority
JP
Japan
Prior art keywords
external node
frequency response
impedance
interconnect system
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007043028A
Other languages
English (en)
Inventor
Miller A Charles
エイ ミラー チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/258,185 external-priority patent/US6448865B1/en
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of JP2007189241A publication Critical patent/JP2007189241A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

【課題】相互接続システムの周波数応答の種々の特性を大幅に改善する手段を提供すること。
【解決手段】多数の回路デバイスが共通のI/O端子にアクセスできるようにするための相互接続システムにおいて、それらの各々のデバイスに、ＩＣ内において個別の接触パッドが提供される。接触パッドは、ボンディングワイヤやＩＣ内の金属被膜パターン、または、石版印刷によってＩＣに形成された二また構造のばね接触部の足のような誘導性の導体を介して、互いに接続されるとともにＩＣのI/O端子に接続される。さらに、ESDの保護機能は、直列インダクタによって相互接続された複数のESDデバイスに分散され、各ＩＣの端子において多極フィルタが形成される。導体のインダクタンス及び相互接続システムの種々の容量を適切に調整することによって、所望の相互接続システムの周波数応答特性が最適化される。
【選択図】なし

Description

［発明の背景］
「発明の分野」
本発明は、一般的に、集積回路（ＩＣ）内に実装された複数のデバイスを、Ｉ
Ｃの外部の回路ノードに相互接続するためのシステムに関連し、とりわけ、ＩＣ
デバイスを（電気的に）分離し、かつ、それらのインピーダンス整合をとって、
相互接続システムの周波数応答を改善するために、適切な大きさにされたインダ
クタ及びコンデンサを配置して使用するシステムに関連する。
「関連技術の説明」
一般に、集積回路（ＩＣ）内では、そのＩＣ外部の回路ノードと信号のやりと
りをする信号送信用デバイスまたは信号受信用デバイスの各々は、ＩＣ基板の表
面のボンディングパッドに接続される。典型的なパッケージＩＣでは、ボンディ
ングワイヤが、ＩＣを取り囲んでいるパッケージから延びている導電性の足、す
なわちピンにボンディングパッドを接続する。ＩＣパッケージがプリント回路基
板（PCB）に取り付けられるときに、パッケージのピンは、PCB表面のマイクロス
トリップパターンに半田付けされる。あるいは、ピンは、PCBを貫通する導電性
バイアに半田付けされて、PCBの他の層にあるストリップライン導体に接続され
る。PCB上に取り付けられた１つ以上の他のＩＣのボンディングパッドが、PCBパ
ターンに同様にして接続されると、ボンディングパッド、ボンディングワイヤ、
パッケージピン、及びPCBパターンは、２つ以上のＩＣ内に実装されているデバ
イス間で信号を伝送するための相互システムを形成する。多くのＩＣが、デバイ
スに損傷を与える可能性のある高い静電放電電圧からＩＣを保護するために各ボ
ンディングパッドに接続された静電放電保護デバイス（ESD）を備えている。
高周波用途では、信号経路内に相互接続システムによって直列インダクタンス
と分路容量（シャントキャパシタンス）の組み合わせ回路が生じるが、これによ
って、信号が減衰し、歪んでしまう。一般に、ボンディングワイヤとパッケージ
ピンによって、直列インダクタンスの大部分が形成される。ボンディングパッド
に接続された任意の、ＩＣドライバ、レシーバ、及び／または、ESDデバイスの
容量と、PCBパターン（例えばバイアなど）に接続された任意のデバイスの容量
によって、相互接続システムの容量の大部分が形成される。相互接続システムに
起因する信号の歪み及び減衰の量を低減する従来のアプローチは、相互接続シス
テムの直列インダクタンスと分路容量を最小にすることである。ボンディングワ
イヤとパッケージピンのインダクタンスは、それら（のサイズ）を可能な限り小
さくすることによって最小にすることができる。ドライバ、レシーバ及びESDの
容量は、ＩＣ内の構造体の形状と寸法を制御することによってある程度は制御す
ることができる。PCBパターンのインピーダンスは、パターンの幅及び長さ、ア
ース面からの間隔、及び、回路基板を形成する絶縁材料の絶縁性などの物理的な
特性を適切に選択することによって制御することができる。回路基板を垂直に貫
通して、PCBの各層上のPCBパターンを相互接続する導体であるバイアは、PCBパ
ターンの沿った容量源となりうる。設計者は、相互接続システムの分路容量を制
限するために、高周波用途ではバイアを使用しないようにしている。バイアの使
用が避けられない場合には、設計者は、一般的に、バイアの容量が最小になるよ
うにバイアを構成する。ボンディングワイヤ及びパッケージピンのインダクタン
ス、パターン、ドライバ、レシーバ及びESDデバイスの容量を最小にすることに
よって帯域幅を広げ、周波数応答を平坦にし、信号の歪みを低減することができ
るが、相互接続システムのインダクタンス及び容量を完全に除去することはでき
ない。従って、信号周波数が十分に高い場合には、ある程度の信号の歪み及び減
衰は避けることができないものとなる。
かくして、相互接続システムのインダクタンス及び容量を低減して、（達成可
能な）最小値を実現するという手段よりも、相互接続システムの周波数応答の種
々の特性を大幅に改善する手段が必要とされている。
［本発明の概要］
本発明に従う相互接続システムは、集積回路（ＩＣ）に実装されたドライバ、
レシーバ及び静電保護デバイスのような複数のデバイスと、プリント回路基板（
PCB）のパターンのような単一の外部回路ノードとの間に単一の経路を提供する
。
本発明の１実施態様によれば、上記のような各デバイスは、ＩＣ上の個別の（
すなわち分離した）端子（または接続部）に接続される。個別の端子は、誘導性
の導体によって、互いに相互接続されると共に、パターンにも接続されている。
この導体のインダクタンスによって、デバイスの容量が互いから分離され、この
ため、（例えば、帯域幅が広がり、かつ、信号歪みが低減することによって）相
互接続システムの周波数応答の種々の特性が改善される。
本発明の別の態様によれば、誘導性の導体はボンディングワイヤである。
本発明のさらに別の態様によれば、誘導性の導体は、石版印刷（またはリソグ
ラフィを用いて）によって形成された、二また構造のばね接触部の分離した足で
ある。
本発明のさらに他の態様によれば、誘電性の導体は、ＩＣのダイの金属被膜さ
れた層上に形成された、石版印刷によって形成されたパターンを含む。
本発明のさらに他の態様によれば、適切な大きさにされたバイアによって、容
量がPCBパターンに適切に付加される。導体のインダクタンス及び付加されたパ
ターンの容量の大きさは、相互接続システムの周波数応答特性を最適化するため
に適切に調整される。
本発明のさらに他の態様によれば、直列インダクタによって結合された２つ以
上の分路容量性の静電放電（ESD）デバイスの組によって、集積回路内に静電保
護がもたらされる。ESDデバイスの分路容量及び直列インダクタのインダクタン
スを調整して、ESDデバイスとインダクタが、（例えば、帯域幅を広げ、かつ、
信号歪みを低減することによって）相互接続システムの周波数応答の種々の特性
をさらに最適化するために調整されたマルチポール（多極）のローパスフィルタ
として作用するようにする。
従って、改善された周波数応答を有する、集積回路を相互接続するためのシス
テムを提供することが本発明の目的である。
特許請求の範囲には、本発明の主題が具体的に示されており、その主題を明確
に権利範囲として要求している。しかしながら、当業者は、添付図面を参照して
本明細書の残りの部分を読むことにより、本発明のさらに他の利点及び目的とと
もに、本発明の構成および動作方法のいずれについても十分に理解することがで
きよう。尚、図面においては、同じ構成要素には同じ参照符号が付されている。
［好適な実施態様の説明］
「従来技術による相互接続システム」
本発明は、プリント回路基板に取り付けられた集積回路間において信号を伝送
するための従来技術による相互接続システムを改良するものである。図１は、従
来技術の相互接続システムの簡略した平面図であり、このシステムには、１対の
集積回路（ＩＣ）デバイス１２及び１４を搭載したプリント回路基板（PCB）１
０が含まれている。ＩＣデバイス１２には、ＩＣパッケージ１８内に収容された
ＩＣ１６が含まれている。ＩＣ１６の表面にあるボンディングパッド２０は、Ｉ
Ｃ１６に入出力する信号用の入力／出力（I/O）端子として作用する。一般的な
ＩＣは、いくつかの入力／出力端子を有しており、従って、いくつかのボンディ
ングパッドを備えている。しかしながら、単純化のために、図１には、ボンディ
ング端子（パッケージピン２４）を１つだけしか示していない。ボンディングワ
イヤ２２は、ボンディングパッド２０を、パッケージ１８から外部に延びる導電
性のピンすなわち足２４に接続する。足２４は、一般的には、PCB１０の表面に
あるマイクロストリップPCBパターンに半田付けされる。ＩＣデバイス１４内の
ＩＣ１７にあるボンディングパッド２８が、ボンディングワイヤ２７及びパッケ
ージピン２９を介して、同様に、マイクロストリップPCBパターン２６に接続さ
れると、ボンディングパッド２０及び２８に接続されたデバイスは、ボンディン
グパッド２０及び２８、ボンディングワイヤ２２及び２７、パッケージピン２４
及び２９、及び、PCBパターン２６によって形成される単一経路を介して互いに
信号のやりとりができるようになる。
図１の例では、ＩＣ１６は、ボンディングパッド２０を介して外部にアナログ
信号またはディジタル信号を伝送するための従来のドライバ回路３０を備えてお
り、ＩＣ１７は、ボンディングパッド２８に到来するアナログ信号またはディジ
タル信号を受信するためのレシーバー回路３２を備えている。ＩＣ１６及び１７
は、さらに、高電圧のノイズスパイクからＩＣを保護するための、ボンディング
パッド２０及び２８にそれぞれ接続された従来の静電放電保護デバイス（ESD）
３４及び３６を備えている。
図２は、図１のＩＣ１６及び１７内のデバイスと、それらのＩＣを相互接続す
る種々の構成とをモデル化した等価回路図である。ドライバ３０は、抵抗Ｒ1を
介してパッド２０に信号を伝送する理想的な信号源Ｖinとしてモデル化されてい
る。ボンディングパッド２０におけるアース（接地面）に対する容量は、ドライ
バ３０の出力容量とESD３４の入力容量の和の容量を有する単一のコンデンサＣ
１としてモデル化されている。ボンディングワイヤ２２とパッケージピン２４は
、高い信号周波数では主に誘導性であり、従って、単一のインダクタＬ１として
モデル化することができる。レシーバー３２は、ボンディングパッド２８に接続
された入力インピーダンスＲ2を有する理想的な信号レシーバーＶoutとしてモデ
ル化されている。ボンディングパッド２８における容量は、ESD３６とレシーバ
ー３２の容量の和の容量を有する単一のコンデンサＣ２としてモデル化されてい
る。ボンディングワイヤ２７とパッケージピン２９は、単一のインダクタＬ２と
してモデル化されている。パターン２６は、それの特性インピーダンスＺ０によ
ってモデル化されている。ＩＣ１２及び１６の外部には、PCBパターン２６に接
続される主要な容量源はないので、パターン２６が小容量向けに設計されるとす
れば、PCBパターンの容量は、ほぼ０であるとみなすことができる。
ドライバＶinとレシーバーＶoutを相互接続するシステムにより、ドライバ３
０とレシーバー３２の間を通る高周波信号は、かなりの程度の減衰と歪みを受け
る。高周波用途における信号の歪みと減衰の大きさを低減するための従来のアプ
ローチは、ＶinとＶoutの間の経路における直列インダクタンスと分路容量を最
小にすることである。このアプローチによれば、従来技術の相互接続システムの
設計者は、パターン２６上にバイアを使用しないようにし、かつ、パターン２６
の容量を実質的に除去するためにパターン２６を注意深く設計する必要がある。
インダクタンスＬ１とＬ２は、一般的には、ボンディングワイヤ２０、２７及び
パッケージピン２４、２９のサイズをできるだけ小さく維持することによって最
小限にされる。ボンディングパッド２０及び２８における容量Ｃ１及びＣ２は、
ＩＣ１６及びＩＣ１７の種々の構造的な特性を制御することによって、ある程度
までは低減することができる。
以下の表１に、図２の従来技術の相互接続システムの等価回路のＬ１、Ｌ２、
Ｃ１及びＣ２の典型的なインピーダンス値を示す。Ｒ1、Ｒ2及びＺ０の５０オー
ムというインピーダンス値は、高周波用途における典型的な値である。１ｎＨ及
び２ｐＦの容量値は、実際に得ることが可能な最小値の典型的な値である。
Figure 2007189241
図３には、コンポーネントが、表１に示した値に設定されている場合の、図２
の従来技術の相互接続システムの周波数応答特性を示す。通過帯域の上限を減衰
が−３ｄＢとなる最低の周波数として定義すると、図３は、図１及び２の従来技
術の相互接続システムは２ＧＨｚの帯域幅を有していることを示していることに
なる。通過帯域は、０ＧＨｚと２ＧＨｚとの間では特に平坦ではないので、相互
接続システムは、信号を歪ませてしまうことになることに留意されたい。なぜな
ら、相互接続システムは、通過帯域におけるいくつかの信号周波数を、他の周波
数よりもかなりの程度減衰させるからである。多くのアプリケーション（用途）
では、阻止帯域（この例では、２ＧＨｚ以上の周波数）は、高い周波数の信号ノ
イズを十分に減衰させるために、急速に減衰すべきことが望ましい。しかしなが
ら、図３は、阻止帯域には、いくつかの大きなピークがいくつかの共振周波数に
存在するということを示していることに留意されたい。従って、従来技術の相互
接続システムでは、それらの共振周波数におけるノイズを十分に減衰させること
はできない。
相互接続システムの最適な周波数応答特性は、システムの用途に依存して決ま
る。例えば、相互接続システムが、歪みまたはノイズがほとんどない状態でアナ
ログ信号を伝送する場合には、通過帯域は、信号の予測される最高周波数成分を
通過させるのに必要なだけの広さであることが通常は望ましい。しかしながら、
通過帯域は、信号の歪みを避けるために可能な限り平坦であり、阻止帯域は、高
周波ノイズを阻止するために急速に降下することが必要とされる。図３は、図１
及び２の従来技術の相互接続システムの通過帯域が、２ＧＨｚ以上の信号を受け
入れるほどには広くないことを示している。また、０．５ＧＨｚ付近より上の通
過帯域のリップルのために、小さなレベルの歪みだけが許容される場合には、０
．５ＧＨｚ以上の信号周波数に対しては、相互接続システムが適さないものにな
ってしまう。最後に、図３に示す周波数応答は、阻止帯域幅において急速に低下
していないので、従来技術の相互接続システムは、高周波ノイズを極めて小さい
レベルに減衰させることが重要な用途には適さない場合がある。
「改良された相互接続システム」
図４に、ＩＣ４２内のドライバ４０をＩＣ４６内のレシーバー４４に相互接続
するための、本発明に従う改良された相互接続システムを実装したPCB５０を示
す。ＩＣ４２及び４６は、また、電圧スパイクからＩＣを保護するための従来の
静電放電保護デバイス（ESD）４８及び５０を備えている。本発明によれば、別
個のボンディングパッド５２Ａ、５２Ｂ、５４Ａ及び５４Ｂが、ドライバ４０、
ESD４８、レシーバー４４及びESD５０にそれぞれ設けられる。ボンディングパッ
ド５２Ａ及び５２Ｂは、別個のボンディングワイヤ５８Ａ及び５８Ｂを介してパ
ッケージピンすなわち足５６に接続される。同様に、ボンディングパッド５４Ａ
及び５４Ｂは、別個のボンディングワイヤ６２Ａ及び６２Ｂを介してパッケージ
ピンすなわち足６０に接続される。パッケージピン５６及び６０は、プリント回
路基板（PCB）６６の表面のパターン６４に接続される。
図５は、図４の相互接続システムの等価回路図である。図４のドライバ４０は
、抵抗Ｒ1を介してパッド５２Ａに接続された理想的なソースＶinとして図５に
表されている。図４のレシーバー４４は、パッド５４Ａに接続された入力抵抗Ｒ
2を有する理想的なレシーバーＶoutとして表されている。ボンディングワイヤ５
８Ａ、５８Ｂ、６２Ａ及び６２Ｂは、インダクタンスＬ１A、Ｌ１B、Ｌ２A及び
Ｌ２Bとしてそれぞれモデル化されている。パラメータＫ1とＫ2は、それぞれ、
インダクタＬ１AとＬ１B、Ｌ２AとＬ２Bの相互インダクタンスファクタである。
Ｋ1とＫ2の値は、ボンディングワイヤ５８Ａと５８Ｂ、または、６２Ａと６２Ｂ
とがなす鋭角、及び、それらの間隔を調整することによって調整することができ
る。ドライバ４０、ESD４８、レシーバー４４及びESD５０の容量は、それぞれ、
コンデンサＣ１DRV、Ｃ１ESD、Ｃ２RCV及びＣ２ESDとして図５に表されている。
パターン６４は、それの特性インピーダンスＺ０として図５に表されている。
図５の等価回路は、図２の従来技術による等価回路とは異なっている。図２で
は、ドライバとESDの容量Ｃ１DRV、Ｃ１ESDは並列であり、単一のコンデンサＣ
１によって表されている。図５では、ボンディングパッド５２Ａと５２Ｂが分離
しており、それらのパッドをパッケージピン５６に接続するために別個のボンデ
ィングワイヤ５８Ａと５８Ｂを使用するために、ドライバとESDの容量Ｃ１DRV、
Ｃ１ESDは、ボンディングワイヤ５８Ａと５８ＢのインダクタンスＬ１A、Ｌ１B
を介して互いから分離されている。同様に、レシーバーとESDの容量Ｃ２RCV、Ｃ
２ESDは、ボンディングワイヤ６２Ａと６２ＢのインダクタンスＬ２A、Ｌ２Bを
介して互いから分離されている。後述するように、ESDの容量Ｃ１ESDとＣ２ESD
をメインの信号経路から分離することによって、相互接続システムの周波数応答
を改善することができる。
表２に、図２の従来技術による相互接続システムのインピーダンス値と、本発
明に従って選択した、図５の改良型相互接続システムのインピーダンス値とを比
較して示す。
Figure 2007189241
改良型相互接続システムにおける、Ｃ１DRVとＣ１ESDの容量の和と、Ｃ２RCV
とＣ２ESDの容量の和は、それぞれ２．０ｐＦであり、従来技術の相互接続シス
テムのＣ１とＣ２の値にそれぞれ等しいことに留意されたい。従って、ドライバ
、レシーバー及びESDデバイスの容量は、従来技術の相互接続システムと、この
例における改良型相互接続システムとの両方について同じである。Ｒ1、Ｒ2及び
Ｚ０の値も、従来技術の相互接続システムと、改良型相互接続システムとで同じ
である。しかしながら、図４の相互接続システムは、図１の回路よりも多くしか
も長いボンディングワイヤを使用するので、図４の改良型相互接続システムのイ
ンダクタンスの総和、Ｌ１A＋Ｌ１B＋Ｌ２A＋Ｌ２B（６．４ｎＨ）は、図１の従
来技術による相互接続システムのインダクタンスの総和Ｌ１＋Ｌ２（２ｎＨ）よ
りも非常に大きいことに留意されたい。従来のプラクティスでは、周波数応答は
、相互接続システムのインダクタンスを増加させることによってではなく、低減
することによって改善されると考えられており、他の全ての相互接続システムの
コンポーネントの値が同じであれば、図１の従来技術による相互接続システムは
、図４の「改良型」相互接続システムよりも周波数応答が良いであろうことが予
想される。しかしながら、今検討している例は、これには該当しない。
図６に、本発明による図５の相互接続システムの周波数応答を示す。図６から
、図４の相互接続システムの帯域幅はおよそ６ＧＨｚであり、図３に示す従来技
術による相互接続システムの帯域幅２ＧＨｚよりもかなり大きいことがわかる。
帯域幅がこのように改善されたのは、ボンディングワイヤのインダクタンスＬ１
BとＬ２Bによって、ESDの容量Ｃ１ESDとＣ２ESDがメインの信号経路から分離さ
れるためである。従って、広帯域幅が所望される場合には、ESD４８及び５０が
有する静電ノイズスパイクからの十分な保護能力に影響を与えない可能性のある
程度までＬ１BとＬ２Bを増加させることが有益である。さらに、図６の通過帯域
（０〜６ＧＨｚ）は、図３に示す通過帯域（０〜２ＧＨｚ）よりも比較的平坦（
リップルがより小さい）であることにも留意されたい。このことは、図４の改良
型相互接続システムは、図１の従来技術による相互接続システムよりも歪みが非
常に小さい状態で信号を通過させることを意味している。
従って、インダクタンスによって、相互接続に伴う容量性の要素が互いから分
離されるように、本発明に従って、インダクタンスを適切に配置するならば、相
互接続システムのインダクタンスが最小値よりも大きくなった場合でも、相互接
続システムの周波数応答は、必ずしも劣化しないということがわかる。
「代替の実施態様」
図７は、ＩＣ７２内のドライバ７０をＩＣ７６内のレシーバー７４に相互接続
するための、本発明に従う相互接続システムの１代替実施態様を実装しているPC
B８０を示す。ＩＣ７２及び７６はまた、電圧スパイクからＩＣを保護するため
の従来のESD７８及び８０を備えている。別個のボンディングパッド８２Ａ、８
２Ｂ、８４Ａ及び８４Ｂが、それぞれ、ドライバ７０、ESD７８、レシーバ７４
及びESD８０に設けられている。ボンディングパッド８２Ａは、ボンディングワ
イヤ８８Ａを介してボンディングパッド８２Ｂに接続されており、ボンディング
パッド８２Ｂは、ボンディングワイヤ８８Ｂを介してパッケージピン８６に接続
されている。同様に、ボンディングパッド８４Ａは、ボンディングワイヤ９２Ａ
を介してボンディングパッド８４Ｂに接続されており、ボンディングパッド８４
Ｂは、ボンディングワイヤ９２Ｂを介してパッケージピン９０に接続されている
。パッケージピン８６及び９０は、プリント回路基板（PCB）の表面のパターン
９４に接続されており、このPCBには、ＩＣ７２及び７６が搭載されている。
図８に、図７の相互接続システムの等価回路図を示す。図７のドライバ７０は
、ドライバの出力抵抗Ｒ1を介してパッド８２Ａに接続された理想的なソースＶi
nとして図８に表されている。図７のレシーバー７４は、パッド８４Ａに接続さ
れた入力抵抗Ｒ２を有する理想的なレシーバーＶoutとして図８に表されている
。図７のボンディングワイヤ８８Ａ、８８Ｂ、９２Ａ及び９２Ｂ、及び、パッケ
ージピン８６及び９０は、それぞれ、インダクタンスＬ１A、Ｌ１B、Ｌ２A及び
Ｌ２Bとして図８にモデル化されている。この実施態様では、改良型相互接続シ
ステムの改良された性能は、
Ｌ１A＝Ｌ１B＝Ｌ２A＝Ｌ２B
という制約の下に実現されることがわかる。ボンディングワイヤ８８Ａと８８Ｂ
は、ほぼ垂直の関係にあるので、それらの相互インダクタンスは無視できる程小
さい。ボンディングワイヤ９２Ａと９２Ｂの間の相互インダクタンスも小さい。
ドライバ７０、ESD７８、レシーバー７４及びESD８０の容量は、それぞれ、コン
デンサＣ１DRV、Ｃ１ESD、Ｃ２RCV及びＣ２ESDとして、図８に表されている。パ
ターン９４は、それの特性インピーダンスＺ０によって図８に表されている。
表３に、図８の相互接続システムの適切なインピーダンス値のリストを示す。
Figure 2007189241
ボンディングワイヤのインダクタンスＬ１A、Ｌ１B、Ｌ２A及びＬ２Bが異なっ
ていること、及び、ボンディングワイヤのレイアウトが異なるために相互インダ
クタンスＫがないこと、を除いて、全てのコンポーネントの値は、図４の相互接
続システムの周波数応答（図６）を決定する際に使用される値（表２の「改良後
」の列を参照）と類似していることに留意されたい。
図９は、図８の相互接続システムの周波数応答（グラフＡ）を示すが、種々の
コンポーネントの値は、表３に従って設定されたものである。図９のグラフＡか
ら、図７の相互接続システムの帯域幅は、およそ４ＧＨｚであることがわかる。
これは、図６の相互接続システムの帯域幅６ＧＨｚより小さいが、それでも、図
３に示す従来技術によるシステムの帯域幅２ＧＨｚよりはかなり大きい。図７の
相互接続システムの帯域幅は、図４のシステムの帯域幅ほどは広くないが、これ
は、主に、インダクタＬ１BとＬ２Bが直列インダクタンスであるのに対し、図７
では、それらは、分路インダクタンス（シャントインダクタンス）だからである
。図７の改良型システムの直列インダクタンスの総和（５．０２ｎＨ）は、図１
の従来技術による相互接続システムにおける直接インダクタンスの総和（２ｎＨ
）よりもかなり大きいにも拘わらず、図７のシステムは、およそ２倍の帯域幅を
有していることに留意されたい。
図７の相互接続システムの帯域幅（４ＧＨｚ）は、図４のシステムの帯域幅６
ＧＨｚより小さいけれども、図７の相互接続システムは、広帯域幅が必要とされ
ない用途では好ましいであろう。なぜなら、図７のシステムの周波数応答は、４
ＧＨｚ以上の阻止帯域において、急峻に減衰し、かつ、大きなスパイクがないか
らである。これは、図７のシステムは、図４のシステムよりも高周波ノイズを良
好に阻止するということを意味している。
「インダクタンスの調整」
図４及び図７の回路の周波数応答は、ボンディングワイヤのインダクタンスを
適切に調整することによって、さらに改善することができる。この調整は、例え
ば、ボンディングワイヤの長さと幅を調整し、及び、ボンディングワイヤの相互
インダクタンスに影響を与えるめに隣接するボンディングワイヤ間の角度を調整
することによって行うことができる。表４には、図９の周波数応答のグラフＡを
計算する際に使用される図８の相互接続回路におけるインピーダンス値（表３）
と、図９の他の周波数応答のグラフ（グラフＢ）を計算する際に使用される図８
の回路におけるインピーダンス値とを比較して示す。
Figure 2007189241
ボンディングワイヤのインダクタンスが異なることを除けば、周波数応答Ｂを
計算するために使用されるコンポーネントの値は、周波数応答Ａを求めるために
使用される値に類似していることに留意されたい。周波数応答Ｂの帯域幅は、４
ＧＨｚではなくて約６ＧＨｚであることに留意されたい。従って、相互接続シス
テムの周波数応答は、相互接続システムにインダクタンスを付加して、それを適
切に配置することによって改善することができるが、そのインダクタンスを適切
な大きさにすることによってさらに改善することができる。
「容量の付加と調整」
前述したように、相互接続システムによって生じる信号の歪みと減衰の大きさ
を小さくする従来のアプローチは、相互接続システムのインダクタンスを最小に
することである。相互接続システムのインダクタンスを完全に除去することはで
きないので、信号周波数が十分に高い場合には、許容できないレベルの信号の歪
みと減衰が生じるのは避けられない。しかしながら、上述したように、実際には
、相互接続システムシステムのインダクタンスを増大させて、それを適切に配置
することによって、システムの周波数応答をさらに改善することができる。同じ
考察が、相互接続システムの容量にも当てはまる。従来、相互接続システムの周
波数応答は、システムの容量を実際に実現可能な最低レベルまで小さくすること
によって改善されると考えられている。しかしながら、追加のPCBの容量値のほ
とんどが、相互接続システムの周波数応答を劣化させるものの、PCBの容量の大
きな値を適切に調整することにより、システムの周波数応答の種々の特性を大き
く改善することができる。
図１０に、ＩＣ１０２内のドライバ１００をＩＣ１０６内のレシーバー１０４
に相互接続するための、本発明による相互接続システムの別の代替実施態様を実
装したPCB１００を示す。ＩＣ１０２及び１０６は、また、従来のESD１０８及び
１１０を備えている。別個のボンディングパッド１１２Ａ、１１２Ｂ、１１４Ａ
及び１１４Ｂが、ドライバ１００、ESD１０８、レシーバー１０４及びESD１１０
にそれぞれ設けられている。ボンディングパッド１１２Ａは、ボンディングワイ
ヤ１１８Ａを介してボンディングパッド１１２Ｂに接続されており、ボンディン
グパッド１１２Ｂは、ボンディングワイヤ１２２Ｂを介してパッケージピン１１
６に接続されている。同様に、ボンディングパッド１１４Ａは、ボンディングワ
イヤ１２２Ａを介してボンディングパッド１１４Ｂに接続されており、ボンディ
ングパッド１１４Ｂは、ボンディングワイヤ１２２Ｂを介してパッケージピン１
２０に接続されている。パッケージピン１１６及び１２０は、PCB１２６の表面
のパターン１２４に接続されており、ＩＣ７２及び７６は、PCB１２６に搭載さ
れている。従って、図１０の相互接続システムは、適切な大きさに調整された一
対のバイア１２８及び１２９の容量がパターン１２４に加えられるという点を除
けば、図７の相互接続システムに構造的に類似している。バイア１２８は、パッ
ケージピン１１６とパターン１２４との間の接続ポイントに近くでパターン１２
４に取り付けられ、バイア１２９は、パッケージピン１２０とパターン１２４と
の間の接続ポイントの近くでパターン１２４に取り付けられる。
「バイア」は、PCB１１０を垂直に貫通し、通常、パターン１２４のようなパ
ターンをPCB１２６の他の層のパターンに相互接続するために使用される導電経
路である。バイアは、PCBの各層に信号を分配するのに都合が良いが、従来は、
バイアの容量によって周波数応答が劣化する場合があるため、高周波用途ではバ
イアを使用しないようにする必要があると考えられている。かかる従来の考えに
も拘わらず、バイア１２８及び１２９を付加する。なぜなら、それらがパターン
１２４にもたらす追加の容量によって（それが適切に調整されるならば）、シス
テムの周波数応答が改善されるからである。バイア１２８及び１２９によって提
供される追加のPCB容量は、ディスクリートのコンデンサ、または、他の容量性
の要素をパターン１２４に接続することによっても得ることができる。しかしな
がら、ほとんどのPCBの製造者は、PCBにバイアを容易に追加することができ、か
つ、バイアの大きさを調整することによってバイアの容量を容易に調整すること
が可能である。従って、システムの周波数応答を改善し、かつ、信号のルーティ
ングにおいてより大きなフレキシビリティを可能にするという追加の利益を得る
ために必要な追加のPCB容量を得るために、バイア１２８及び１２９は、都合の
よい手段である。副次的な利益として、パターン１２４から他のPCBの層に信号
を伝送するためにバイア１２８及び１２９を使用することができるが、この目的
のためにバイアを使用する必要はない。
図１１に、図１０の相互接続システムの等価回路図を示す。図１０のドライバ
１００は、ドライバの出力抵抗Ｒ1を介してパッド１１２Ａに接続された理想的
なソースＶinとして図１１に表されている。図１０のレシーバー１０４は、パッ
ド１１４Ｂに接続された入力抵抗Ｒ2を有する理想的なレシーバーＶoutとして図
１１に表されている。図１０のボンディングワイヤ１１８Ａ、１１８Ｂ、１２２
Ａ及び１２２Ｂ、及び、パッケージピン１１６及び１２０は、それぞれ、インダ
クタンスＬ１A、Ｌ１B、Ｌ２A及びＬ２Bとして、図１１にモデル化されている。
ドライバ１００、ESD１０８、レシーバー１０４及びESD１１０は、それぞれ、コ
ンデンサＣ１DRV、Ｃ１ESD、Ｃ２RCV及びＣ２ESDとして図１１に表されている。
バイア１２８及び１２９の容量は、それぞれ、コンデンサＣ１VIA及びＣ２VIAに
よって表されている。パターン１２４は、それの特性インピーダンスＺ０によっ
て図１１に表されている。
表５に、図１１の相互接続システムにおけるコンポーネントの適切な値のリス
トを示す。
Figure 2007189241
図１２に、各コンポーネントについて表５の値を使用した、図８の相互接続シ
ステムの周波数応答を示す。
これらの値を表４に示した値と比較すると、追加されたバイアの容量Ｃ１VIA
及びＣ２VIAを除けば、全てのコンポーネントの値は、図７の相互接続システム
の周波数応答（図９のグラフＡ）を求める際に使用された値と類似していること
がわかる。図９のグラフＡと図１２のグラフと比較すると、追加されたバイアの
容量によって、相互接続システムの帯域幅が４ＧＨｚからおよそ６ＧＨｚに増加
していることがわかる。これは、図７の相互接続システムの帯域幅４ＧＨｚ（図
９のグラフＡ）よりもかなり大きい。さらに、図１２の通過帯域（０〜６ＧＨｚ
）は、図９のグラフＡまたはＢの通過帯域よりも平坦（リップルが小さい）であ
り、かつ、阻止帯域は急速に減衰していることに留意されたい。従って、相互接
続システムに容量を追加すると周波数応答が劣化するという従来の教えにも拘わ
らす、図９と図１２を比較すると、追加するPCBの容量が適切な大きさに調整さ
れるならば、図１０に示すようにPCBパターンの容量を増加させることによって
、相互接続システムは、実際に、より高周波の信号を通過させ、かつ、その場合
に歪みを小さくすることが可能となることがわかる。
「バターワースフィルター及びチェビシェフフィルター」
相互接続システムの「最適な」周波数応答はアプリケーションに応じて決まる
、ということは明らかである。例えば、いくつかのアプリケーションでは、帯域
幅を最大にすることが望まれる場合がある。他のアプリケーションでは、例えば
、通過帯域がより平坦であること、より低い周波数において減衰がより小さいこ
と、または、阻止帯域における減衰が急峻であること、を交換条件にして、より
狭い帯域幅を受け入れる場合がある。相互接続システムの周波数応答は、それの
コンポーネント値のインピーダンスに依存するので、ボンディングワイヤのイン
ダクタンスＬ１A、Ｌ１B、Ｌ２A及びＬ２B、及び、PCBに付加されるバイアの容
量Ｃ１VIA及びＣ２VIAの適切な値は、アプリケーションに依存して調整される。
図５、８及び１１に示した相互接続システムの等価回路は、４極または５極フ
ィルタとして考察することができる。ボンディングワイヤのインダクタンス、及
び／または、バイアの容量を適切に調整することによって、相互接続システムが
、最高に平坦な周波数応答を提供する、周知の多極（マルチポール）「バターワ
ースフィルター」のように、または、帯域幅とロールオフ特性との組合せを最適
化することが可能な、周知の多極チェビシェフフィルターのように、挙動するよ
うにすることができる。多極のバターワースフィルター及びチェビシェフフィル
ターの設計は、フィルタの周波数応答の各種特性を最適化するためにコンポーネ
ントの値を適切に選択することも含めて、当業者には周知である。例えば、Pren
tice-Hall, Inc,.によって1982年に刊行された、著者がW.H. Haywardである書
籍Introductionto Radio Frequency Designの５９〜６８頁を参照されたい。こ
の書籍に記載された内容は、参照により本明細書に組み込まれているものとする
。
「複数のドライバ及びレシーバ」
多くのＩＣでは、複数の信号ドライバ及び／またはレシーバーが、単一のＩＣ
入力／出力ピンすなわちパッケージピンにアクセスすることができる。このよう
な場合には、本発明に従って、それぞれのドライバ、レシーバー及びESDデバイ
スが、ボンディングワイヤ、または、適切な大きさにされたインダクタンスを有
する他の導体によって相互接続された別個のボンディングパッドとともに提供さ
れる。
図１３に、PCB１４１に搭載されたＩＣ１４０を一例として示す。ＩＣ１４０
は、ドライバ１４２Ａ、レシーバー１４２Ｂ及びESDデバイス１４２Ｃを備えて
いるが、これらは全て、ＩＣ１４０の外部の回路ノード、例えば、別の集積回路
（不図示）の端子など、に接続されたPCBパターン１４５に接続された共通のパ
ッケージピン１４３にアクセスする。本発明によれば、各回路デバイス１４２Ａ
〜１４２Ｃは、１組のボンディングパッド１４４Ａ〜１４４Ｃの各１つにそれぞ
れ結合される。ボンディングワイヤ１４６Ａは、ドライバのボンディングパッド
１４４ＡをESDのボンディングパッド１４４Ｂに接続し、ボンディングワイヤ１
４６Ｃは、レシーバーのボンディングパッド１４４ＣをESDのボンディングパッ
ド１４４Ｂに接続する。ボンディングワイヤ１４６Ｂは、ボンディングパッド１
４４Ｂをパッケージピン１４３に接続する。バイア１４９がパターン１４５に付
加されると、バイア１４９の容量と、ボンディングワイヤ１４６Ａ〜１４６Ｃの
インダクタンスを、相互接続システムの周波数応答の所望の特性を実質上最適化
するために調整することができる。
図１４には、図１３の相互接続システムの代替バージョンを示す。図１４にお
いて、ＩＣ１５０内には３つの導電性接触部（ボンディングパッド）１５２Ａ〜
１５２Ｃがあり、その各々は、ドライバ、ESD、及びレシーバーデバイス１５１
Ａ〜１５１Ｃの各１つにそれぞれ接続されている。ボンディングパッド１５２Ａ
〜１５２Ｃの各々は、また、１組の３つの導体（ボンディングワイヤ）１５３Ａ
〜１５３Ｃのうちの対応する導体を介してＩＣパッケージピン１５４に直接接続
されている。パッケージピン１５４は、パターン１５５に接続されて、ＩＣ１５
０の外部の回路ノードと信号をやりとりするための導電経路を形成する。バイア
１５６（または、他の容量性の要素）も、パターン１５５に接続することができ
る。この場合、相互接続システムの所望の周波数応答特性を実質的に最適化する
ために、ボンディングワイヤ１５２Ａ〜１５２Ｃのインダクタンス、及び、バイ
ア１５６の容量の大きさが調整される。
「金属被膜層パターンによる誘導性分離」
図１５に、本発明の１代替実施態様を示す。図１５では、図１４のボンディン
グパッド１４４Ａ及び１４４Ｃ、及び、ボンディングワイヤ１４６Ａ及び１４６
Ｂが、ＩＣ１４０の金属被膜層に形成された石版印刷によって（または、リソグ
ラフィーを用いて）形成された１対の誘導性パターン１６４Ａと１６６Ｂによっ
て置き換えられている。図１５では、ESDデバイス１５８Ｂは、ボンディングパ
ッド１５９に直接接続されている。ボンディングワイヤ１６０は、ボンディング
パッド１５９をパッケージピン１６２に接続する。ＩＣ１４０に実装されたドラ
イバ１５８Ａは、誘導性パターン１６４Ａを介してボンディングパッド１５９に
結合され、レシーバー１５８Ｃは、別の誘導性パターン１６４Ｃを介してボンデ
ィングパッド１５９に結合される。パターン１６４Ａ及び１６４Ｃのような金属
被膜層パターンのインダクタンスは、周知の手法で、それらの長さ及び形状を調
整することによって正確に調節することができる。かかる金属被膜層パターンは
、らせん形に成形されることが多く、それは、「らせんインダクタ」として知ら
れている。
「パッケージ化されていないダイの構成」
図４、７、１０、１３、１４及び１５は、パッケージ化されたＩＣに関連して
使用される場合の、本発明に従う相互接続システムを示すものである。いくつか
のアプリケーションでは、パッケージ化されていないＩＣダイを、ボンディング
ワイヤを介して外部のパターンに直接接続することができる。従って、例えば、
図４では、パッケージピン５６を除去して、ボンディングワイヤ５８Ａ及び５８
Ｂをパターン６４に直接接続することができる。
図１３では、パッケージピン１４３を省いて、ボンディングワイヤ１４６Ｂを
パターン１４５に直接接続することができる。
図１４では、パッケージピン１５４を省いて、全てのボンディングワイヤ１５
３Ａ〜１５３Ｃをパターン１５５に直接接続することができる。
「石版印刷によって形成されたばね接触部による誘導性分離」
図１６及び１７に、図４のボンディングワイヤとパッケージピンの機能が、石
版印刷によって（またはリソグラフィーを用いて）形成された、二またに分かれ
た構造のばね接触部１７０により実行される、本発明の１代替実施態様を示す。
ばね接触部１７０は、２つのピン１７２Ａと１７２Ｂを有しており、その各々は
、頂点部分２７０を介して、プリント回路基板１６８のパターン１８０のような
外部の回路ノードから、ＩＣ２００に実装された各デバイス（例えば、ドライバ
、レシーバー、または、ESDデバイス）への個別の信号経路を提供する。ＩＣ２
００をパターン１８０に近接して保持するときに、頂点部分２７０とパターン１
８０との間の接触力を、ばね接触部の弾性によって維持することができる。頂点
部分２７０は、永久的に接続することが所望される場合には、パターン１８０に
半田付けしても良い。
図１６及び１７の例では、ばね接触部１７０は、ＩＣ２００内の２つの個別の
回路に個別の信号経路を提供するために、２つの足１７２Ａと１７２Ｂを有して
いる。しかしながら、３つ以上のデバイスが、パターン１８０と連絡しなければ
ならない本発明の代替実施態様では、ばね接触部１７０は、３つ以上の足を有さ
なければならない。図４のボンディングワイヤ５８Ａ及び５８Ｂのインダクタン
スＬ１A及びＬ１Bによって、周波数応答が改善されたのと同様にして、それぞれ
の足１７２Ａと１７２Ｂのそれぞれのインダクタンスによる容量分離効果によっ
て、相互接続システムの周波数応答が改善される。足１７２Ａ及び１７２Ｂの長
さと幅は、それらのインダクタンスに影響するので、それらの長さと幅を別個に
調整することによって、それらの足のインダクタンスを別々に制御することがで
きる。図４の例では、足１７２Ａは、足１７２Ｂよりも長さが短く、幅は広いの
で、（１７２Ｂとは）異なるインダクタンスを有する。
二また構造のばね接触部１７０を使用することの（とりわけ）１つの利点は、
その足のインダクタンス及び相互インダクタンスを高い分解能で制御することが
できることにある。なぜなら、足１７２Ａ及び１７２Ｂは、石版印刷プロセス（
リソグラフィックプロセス）によって正確に成形することができ、また、それら
の形状、及び、それらのなす角度によって、それらのインダクタンスと相互イン
ダクタンスを制御することができるからである。従って、通過帯域幅や平坦度の
ような、相互接続システムの周波数応答の所望の特性を正確に制御することがで
きる。図１７には示していないが、バイアや他の容量性の要素を、ばね接触部１
７０の頂点部分との接触点で、または、その近くで、パターン１８０に接触させ
た状態で、回路基板１８２に含めることができる。バイアまたは他の容量性の要
素の容量が適切に調整されていれば、相互接続システムの周波数応答特性をさら
に改善することができる。ばね接触部１７０の頂点部分２７０は、バイアに直接
接触するのにも適しており、あるいは、例えば、他の集積回路のボンディングパ
ッドや他のＩＣのばね接触部の頂点部分のようなPCBパターン以外の回路ノード
に接触するのにも適している。
ばね接触部１７０は、ＩＣ２００の表面に交互に堆積させた材料の層から構成
される。この各層の大きさは、従来の石版印刷プロセス（または、リソグラフィ
ックプロセス）によって画定される。ＩＣ２００は、シリコン基板２０２と、基
板２０２の表面に配置された絶縁性のパシベーション層（例えば、ポリイミド）
２０４を含んでいる。パシベーション層２０４は、接触パッド２０８のすぐ上に
開口部２０６を有している。導電性層２１０（例えば、チタン−タングステン）
を、パシベーション層２０４の表面に堆積させて、接触パッド２０８上の開口部
の側部を接触パッド２０８に電気的に接触させる。次に、マスキング（マスク）
材料（例えば、フォトレジスト）からなる層２２０を層２１０の上に堆積させ、
従来の写真平板技術によってパターン成形して、マスクキング層２２０を通って
導電性層２１０まで延びる開口部を接触パッド２０８上に形成する。層２２０は
、また、ばね接触部の頂点部分２７０に対するベースを形成するバンプ（隆起部
）２３０を含んでいる。次に、導電性のシード層（seed layer）２５０（例えば
、金）をマスキング層２２０の上に堆積させ、石版印刷（またはリソグラフィを
用いて）によりエッチングして、図１６に示すような接触部１７０の基本形状を
形成する。次に、弾性のある導電性接触層２６０（例えば、ニッケル）をシード
層２５０の上にかぶせる。次に、フォトレジストマスキング層２２０を溶剤（例
えば、アセトン）で除去し、他の残りの層（例えば、層２１０の一部）を、適切
な技術を用いて除去する。完成したばね接触部１７０では、頂点部分２７０は、
パターン１８０に向かって押されると垂直方向に自由に曲がるようになる。1998
年11月19日に公開されたPCT出願WO98/52224A1に、ばね接触部の製造について詳
しく説明されているが、参照によって本明細書にその内容を組み込むものとする
。
「レーザートリミング」
高精度が要求されるアプリケーションでは、ＩＣを作製してテストした後に、
レーザービームを用いて、足１７２Ａまたは１７２Ｂを形成する導電性材料の一
部を切り取ることによって、足１７２Ａまたは１７２Ｂのインダクタンスを調整
することができる。相互接続システムの周波数応答を繰り返し測定し、このよう
なレーザートリミングを使用して、ばね接触部の足のインダクタンスを調整する
ことができる。レーザートリミング技術は、図１５のパターン１６４Ａ及び１６
４Ｃのインダクタンス、並びに、ボンディングパッド及びバイアの容量を精密に
調整するためにも利用することができる。
「分散型静電保護」
静電放電（ESD）デバイスによってもたらされる保護は、それの容量の関数で
ある。すなわち、容量が大きくなればなるほど、ESDデバイスが提供する静電保
護はより強力になる。しかしながら、上述したように、ESDデバイスをＩＣの入
力／出力端子に接続すると、その容量が、ＩＣの周波数応答に悪影響を及ぼし、
その端子を通る信号を歪ませる場合がある。一般的には、ESDデバイスの容量が
大きくなればなるほど、それが信号に与える影響は大きくなる。
本発明の１態様によれば、インダクタによって結合されたいくつかの（少なく
とも２つの）ESDデバイスを利用して、ＩＣの端子に静電保護を施す。ESDデバイ
スの各々が有している分路容量（シャントキャパシタンス）は、それ自体では非
常に小さいので、ＩＣ端子に所望のレベルの静電保護を与えることはできない。
しかしながら、ESDデバイスの容量がＩＣ端子からみて並列配置されると、それ
らの総和は、所望のレベルの保護を提供するのに十分なものとなる。
ESDデバイスを結合する直列インダクタが適切な大きさに調整されると、その
結果生じる相互接続構造は、多極ローパスフィルタとして振る舞う。相互接続構
造のコンポーネントの値を、相互接続構造がチェビシェフフィルタまたはバター
ワースフィルタとして振る舞うように適切に調整すると、相互接続構造は、同等
のレベルの静電保護を提供するのに十分な容量を有する単一のESDデバイスのみ
を使用するときに実現することができるものよりも非常に良好な周波数応答を実
現することができる。
図１８に、ＩＣ２２２内のドライバ（または、レシーバー）２２０を他のＩＣ
（不図示）内のレシーバーに相互接続するための、本発明による相互接続システ
ムの１実施態様を示す。本発明によれば、ＩＣ２２２は、２つのESDデバイス２
２４と２２６（ESD１とESD２）を備えている。別個のボンディングパッド２３０
と２３２がESD１とESD２にそれぞれ提供される。ドライバ２２０は、ボンディン
グパッド２３２をESD２と共用する。ボンディングワイヤ２３８は、ボンディン
グパッド２３２をボンディングパッド２３０に接続し、ボンディングワイヤ２４
０は、さらに、ボンディングパッド２３０を、ＩＣ２２２が搭載されたPCB２４
６の表面のパターン２４４に接続されたパッケージピン２４２に接続する。パタ
ーン２４４を、例えば、２つのESDデバイスを使用するレシーバー（またはドラ
イバ）を有する他のＩＣ（不図示）に接続することもでき、同様にして、それら
のレシーバー（またはドライバ）をパターン２４４に接続することができる。
図１９に、図１８のＩＣ２２２の相互接続システムに類似した、ＩＣ２２３の
相互接続システムを示す。但し、ＩＣ２２３のボンディングパッド２３２が省か
れ、ボンディングパッド２３０が、ESD２及びドライバ／レシーバー２２０に誘
導性のパターン（「らせんインダクタ」）２４６を介して直接に接続されている
点で図１９は図１８と異なっている。らせんインダクタ２４６は、ＩＣ２２３内
の金属被膜層によって実施することができる。
図２０に、図１８または図１９のいずれかの相互接続システムの等価回路図を
示す。ここでは、デバイス２２０は、上記と同様に２つのESDデバイスを使用す
るレシーバーを有する離れたところにある他のＩＣ（以下、リモートＩＣ）と通
信するドライバであると想定している。図１８または１９のドライバ２２０は、
出力抵抗Ｒ1を有する理想的なソースＶinとして図２０に表されている。リモー
トＩＣ内のレシーバは、入力抵抗Ｒ2を有する理想的なレシーバーＶoutとして図
２０に表されている。図１８のボンディングワイヤ２３８（または、図１９のら
せんインダクタ２４６）は、図２０ではインダクタＬ１1としてモデル化されて
いる。リモートＩＣの同様のボンディングワイヤまたはらせんインダクタは、イ
ンダクタンスＬ２1としてモデル化されている。図１８または１９のボンディン
グワイヤ２４０及びパッケージピン２４２、及び、リモートＩＣの同様のデバイ
スは、図２０では、それぞれ、インダクタンスＬ２1及びＬ２2としてモデル化さ
れている。ESD１及びESD２（及び関連するボンディングパッド）の容量は、図２
０では、コンデンサＣ１1、Ｃ１2としてそれぞれ表されている。リモートＩＣの
ESDデバイスの容量は、コンデンサＣ２1及びＣ２2によってモデル化されている
。パターン２４４は、それの特性インピーダンスＺ０によってによって表されて
いる。
表６に、ボンディングワイヤとパッケージピンを介してPCBに接続された単一
のESDデバイスのみを使用する典型的な従来技術による相互接続システムの典型
的なコンポーネントの値のリストを示す。
Figure 2007189241
表７に、図２０の相互接続システムがバターワースフィルタとして作用するよ
うに、合計で２ｐＦの容量を有する２つのESDデバイスを設けた相互接続システ
ムの適切なコンポーネントの値のリストを示す。
Figure 2007189241
図２１に、表５に掲げたコンポーネントの値を有する単一のESDデバイスのみ
を使用する従来技術の相互接続システムの周波数応答２８０と、表６に掲げたコ
ンポーネントの値を使用する図１８または１９の相互接続システムの周波数応答
２８２とを比較して示す。後者の、２つの小さなESDデバイスを使用するシステ
ムの周波数応答の通過帯域幅は約７ＧＨｚであるのに対し、１つの大きなESDデ
バイスのみを使用するシステムの通過帯域幅は約４ＧＨｚであることに留意され
たい。
図１８及び１９は、２つのESDデバイス２２４及び２２６を使用する本発明に
基づく１実施態様を示しているが、結合用直列インダクタンスが適切に調整され
れば、３つ以上のより小さな誘導結合されたESDデバイスを使用することによっ
て、保護能力を低下させることなく、周波数応答をさらに改善することができる
。
図２２〜２４に、インダクタによって相互結合された複数のESDデバイスの外
部に多極フィルタを形成するためのいくつかの他の構成を示す。図２２に示す相
互接続構成は、図１８の構成とほぼ同様である。但し、図２２は、ドライバ／レ
シーバー２２０に、他の誘導性のボンディングワイヤ２３６によってボンディン
グパッド２３２に結合されたそれ自身のボンディングパッドが設けられており、
このため、フィルタに別の極が追加される、という点で図１８と異なる。同様に
、図２３に示す相互接続構成は、追加のらせんインダクタ２３７がESD２とドラ
イバー／レシーバー２２０との間に挿入されているという点を除けば、図１９の
構成とほぼ同様である。上述したように、ESDデバイスとドライバまたはレシー
バーを適切に調整されたインダクタによって結合することによって、相互接続シ
ステムの周波数応答をさらに改善することができる。
図２４は、相互接続システムの１バージョンを示すものであり、レシーバー２
２０Ａとドライバ２２０Ｂが、インダクタ２５０及び２５２を介して、個別のES
DデバイスESD１とESD２に結合されている。インダクタ２５４は、さらに、ESD１
とレシーバー２２０をボンディングパッド２３０に結合し、インダクタ２５６は
、さらに、ESD２とドライバ２２０Ｂをボンディングパッド２３０に結合する。
この構造によって生成されるフィルタが適切に調整されている場合は、このよう
にしてドライバとレシーバーを分離することによって、相互接続システムの周波
数応答がさらに改善される。
以上、ＩＣに実装されたドライバ、レシーバー及び静電保護デバイスのような
多数の回路デバイスに、共通のI/O端子へのアクセスを提供するための相互接続
システムのいくつかの実施態様を図示し説明した。このようなデバイスの各々に
は、ＩＣ内において個別の接触パッドが設けられ、これらの接触パッドは、ボン
ディングワイヤや石版印刷によって形成されたばね接触部の足のような誘導性の
導体を介して、互いに接続されるとともに、ＩＣのI/O端子に接続される。導体
のインダクタンスによって回路デバイスの容量が互いから分離され、これによっ
て、相互接続システムの周波数応答特性が改善される。本発明によれば、導体の
インダクタンス及び相互接続システムの種々の容量を適切に調整することによっ
て、相互接続システムの周波数応答特性が最適化される。
以上、図示し説明した内容は、本発明の好適な実施態様についてのものであり
、当業者であれば、本発明から逸脱することなくより広範な態様において、それ
らの好適な実施態様に多くの変更を加えることができよう。例えば、本発明の相
互接続システムは、ＩＣ内には実装されないディスクリート部品によって構成さ
れた回路を相互接続することができる。従って、特許請求の範囲は、本発明の範
囲及び思想に含まれるそのようなすべての変更をカバーしている。
２つの集積回路（ＩＣ）と、それらを相互接続するための従来技術の構成の平面図である。 図１のＩＣの入力／出力デバイス及びそれらのＩＣを相互接続する従来技術の構成の電気的振る舞いをモデル化した等価回路図である。 図２の等価回路の周波数応答を示す図である。 ２つの集積回路（ＩＣ）、及び、本発明による、それらを相互接続するための相互接続システムの平面図である。 図４のＩＣの入力／出力デバイス及びそれらのＩＣを相互接続する相互接続構成の電気的振る舞いをモデル化した等価回路図である。 図５の等価回路の周波数応答特性を示す図である。 ２つのＩＣと、本発明の第１の代替実施態様による、それらを相互接続するための相互接続システムの平面図である。 図７のＩＣの入力／出力デバイス及びそれらのＩＣを相互接続する相互接続構成の電気的振る舞いをモデル化した等価回路図である。 図８の等価回路の周波数応答特性を示す図である。 ２つのＩＣと、本発明による、それらを相互接続するための相互接続システムの平面図である。 図１０のＩＣの入力／出力デバイス及びそれらのＩＣを相互接続する相互接続構成の電気的振る舞いをモデル化した等価回路図である。 図１１の等価回路の周波数応答特性を示す図である。 集積回路と、集積回路に実装された複数のデバイスをプリント回路基板のパターンに相互接続するための、本発明による相互接続システムの平面図である。 集積回路と、集積回路に実装された複数のデバイスをプリント回路基板のパターンに相互接続するための、本発明による相互接続システムの平面図である。 集積回路と、集積回路に実装された複数のデバイスをプリント回路基板のパターンに相互接続するための、本発明の１実施態様による相互接続システムの平面図である。 集積回路と、集積回路に実装された複数のデバイスをプリント回路基板のパターンに相互接続するための、本発明による相互接続システムの平面図である。 集積回路と、集積回路に実装された複数のデバイスをプリント回路基板のパターンに相互接続するための、本発明による相互接続システムの断面立面図である。 集積回路と、複数の静電保護デバイスを備える、本発明による相互接続システムの平面図である。 集積回路と、複数の静電保護デバイスを備える、本発明による相互接続システムの平面図である。 図１８及び図１９に示すＩＣに類似の２つのＩＣの入力／出力デバイス及びそれらのＩＣを相互接続する相互接続構成の電気的振る舞いをモデル化した等価回路図である。 図２０の等価回路の周波数応答特性を示す図である。 集積回路と、複数の静電保護デバイスを備える、本発明による相互接続システムの平面図である。 集積回路と、複数の静電保護デバイスを備える、本発明による相互接続システムの平面図である。 集積回路と、複数の静電保護デバイスを備える、本発明による相互接続システムの平面図である。

Claims (36)

  1. 集積回路内の第１および第２のノードと該集積回路の外側の外部ノードとの間で信号を伝送する相互接続システムを製造する方法であって、該第１および第２のノードのそれぞれは、容量性インピーダンスを有し、
    該方法は、
    ａ．誘導性インピーダンスを有する第１の導電性経路であって、該第１のノードから該外部のノードに延びる第１の導電性経路を提供するステップと、
    ｂ．誘導性インピーダンスを有する第２の導電性経路であって、該第２のノードから該１のノードに延びる第２の導電性経路を提供するステップと、
    ｃ．該外部ノードと該第１および第２のノードのうちの１つとの間の該相互接続システムの周波数応答特性を選択するステップと、
    ｄ．該ステップｃにおいて選択された該周波数応答特性を実質的に最適化する該外部ノードにおける容量の大きさを計算するために、該第１および第２の導電性経路および該第１および第２のノードのインピーダンスの関数を評価するステップと、
    ｅ．該外部ノードにおける容量を調整することにより、該ステップｄにおいて計算された該大きさに近似させるステップと
    を包含する、方法。
  2. 前記関数は、前記相互接続システムを相互接続されたインピーダンスによって形成されるフィルタとしてモデル化し、該相互接続されたインピーダンスは、前記第１および第２の導電性経路のインピーダンス、前記第１および第２のノードのインピーダンスおよび前記外部ノードにおける容量を含む、請求項１に記載の方法。
  3. 前記ステップｃにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをバターワースフィルタとして動作させた場合に最適化される、請求項２に記載の方法。
  4. 前記ステップｃにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをチェビシェフフィルタとして動作させた場合に最適化される、請求項２に記載の方法。
  5. 前記ステップｃにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅を含み、最大化された場合に最適化される、請求項１に記載の方法。
  6. 前記ステップｃにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅およびロールオフの組み合わせを含む、請求項１に記載の方法。
  7. 前記第１の導電性経路は、前記第１のノードから前記外部ノードに延びる第１のボンディングワイヤを含み、
    前記第２の導電性経路は、前記第１のノードから前記第２のノードに延びる第２のボンディングワイヤを含む、請求項１に記載の方法。
  8. 前記第２の導電性経路は、前記ＩＣ上に形成されたらせんインダクタを含む、請求項１に記載の方法。
  9. 前記外部ノードは、プリント回路基板上のトレースを含み、該外部ノードにおける容量は、該トレースに接続されたバイアを該プリント回路基板に形成し、該外部ノードに容量を追加することによって前記ステップｅにおいて調整され、それにより、該外部ノードにおける容量が、前記ステップｄにおいて計算された前記容量の大きさに近似するようにする、請求項１に記載の方法。
  10. 集積回路内に実装された通信回路と該集積回路の外側の外部ノードとの間で信号を伝送する相互接続システムを製造する方法であって、該通信回路は、容量性インピーダンスを有し、
    該方法は、
    ａ．容量性インピーダンスを有する静電放電（ＥＳＤ）保護デバイスを該集積回路内に形成するステップと、
    ｂ．誘導性インピーダンスを有する第１の導電性経路であって、該ＥＳＤ保護デバイスから該外部ノードに延びる第１の導電性経路を提供するステップと、
    ｃ．誘導性インピーダンスを有する第２の導電性経路であって、該通信回路から該ＥＳＤ保護デバイスに延びる第２の導電性経路を提供するステップと、
    ｄ．該通信回路と該外部ノードとの間の該相互接続システムの周波数応答特性を選択するステップと、
    ｅ．該ステップｄにおいて選択された該周波数応答特性を実質的に最適化する該外部ノードにおける容量の大きさを計算するために、該第１および第２の導電性経路、該ＥＳＤ保護デバイスおよび該通信回路のインピーダンスの関数を評価するステップと、
    ｆ．該外部ノードにおける容量を調整することにより、該ステップｅにおいて計算された該大きさに近似させるステップと
    を包含する、方法。
  11. 前記関数は、前記相互接続システムを相互接続されたインピーダンスによって形成されるフィルタとしてモデル化し、該相互接続されたインピーダンスは、前記第１および第２の導電性経路のインピーダンス、前記ＥＳＤ保護デバイスのインピーダンス、前記通信回路のインピーダンスおよび前記外部ノードにおける容量を含む、請求項１０に記載の方法。
  12. 前記ステップｄにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをバターワースフィルタとして動作させた場合に最適化される、請求項１１に記載の方法。
  13. 前記ステップｄにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをチェビシェフフィルタとして動作させた場合に最適化される、請求項１１に記載の方法。
  14. 前記ステップｄにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅を含み、最大化された場合に最適化される、請求項１０に記載の方法。
  15. 前記ステップｄにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅およびロールオフの組み合わせを含む、請求項１０に記載の方法。
  16. 前記第１の導電性経路は、前記ＥＳＤ保護デバイスから前記外部ノードに延びる第１のボンディングワイヤを含み、
    前記第２の導電性経路は、該ＥＳＤ保護デバイスから前記通信回路に延びる第２のボンディングワイヤを含む、請求項１０に記載の方法。
  17. 前記第２の導電性経路は、前記ＩＣ上に形成されたらせんインダクタを含む、請求項１０に記載の方法。
  18. 前記外部ノードは、プリント回路基板上のトレースを含み、該外部ノードにおける容量は、該トレースに接続されたバイアを該プリント回路基板に形成し、該外部ノードに容量を追加することによって前記ステップｆにおいて調整され、それにより、該外部ノードにおける総容量が、前記ステップｅにおいて計算された前記大きさに近似するようにする、請求項１０に記載の方法。
  19. 集積回路内に実装されたドライバおよびレシーバと該集積回路の外側の外部ノードとの間で信号を伝送する相互接続システムを製造する方法であって、該ドライバは、容量性出力インピーダンスを有し、該レシーバは、容量性入力インピーダンスを有し、
    該方法は、
    ａ．容量性インピーダンスを有する静電放電（ＥＳＤ）保護デバイスを該集積回路内に提供するステップと、
    ｂ．誘導性インピーダンスを有する第１の導電性経路であって、該ＥＳＤ保護デバイスを該外部ノードに結合する第１の導電性経路を提供するステップと、
    ｃ．誘導性インピーダンスを有する第２の導電性経路であって、該ドライバから該ＥＳＤ保護デバイスに延びる第２の導電性経路を提供するステップと、
    ｄ．該レシーバから該ＥＳＤ保護デバイスに延びる第３の導電性経路を提供するステップと、
    ｅ．該ドライバおよびレシーバと該外部ノードとの間の該相互接続システムの周波数応答特性を選択するステップと、
    ｆ．該ステップｅにおいて選択された該周波数応答特性を実質的に最適化する該外部ノードにおける容量の大きさを計算するために、該ドライバ、該レシーバ、該第１および第２の導電性経路および該ＥＳＤ保護デバイスのインピーダンスの関数を評価するステップと、
    ｇ．該外部ノードにおける容量を調整することにより、該ステップｆにおいて計算された該大きさに近似させるステップと
    を包含する、方法。
  20. 前記関数は、前記相互接続システムを相互接続されたインピーダンスによって形成されるフィルタとしてモデル化し、該相互接続されたインピーダンスは、前記第１および第２の導電性経路のインピーダンス、前記ＥＳＤ保護デバイスのインピーダンス、前記通信回路のインピーダンスおよび前記外部ノードにおける容量を含む、請求項１９に記載の方法。
  21. 前記ステップｅにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをバターワースフィルタとして動作させた場合に最適化される、請求項１９に記載の方法。
  22. 前記ステップｅにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをチェビシェフフィルタとして動作させた場合に最適化される、請求項２０に記載の方法。
  23. 前記ステップｅにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅を含み、最大化された場合に最適化される、請求項１９に記載の方法。
  24. 前記ステップｅにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅およびロールオフの組み合わせを含む、請求項１９に記載の方法。
  25. 前記第１の導電性経路は、第１のボンディングワイヤを含み、
    前記第２の導電性経路は、第２のボンディングワイヤを含み、
    前記第３の導電性経路は、第３のボンディングワイヤを含む、請求項１９に記載の方法。
  26. 前記第２の導電性経路は、前記ＩＣ上に形成された第１のらせんインダクタを含み、
    前記第３の導電性経路は、前記ＩＣ上に形成された第２のらせんインダクタを含む、請求項１９に記載の方法。
  27. 前記外部ノードは、プリント回路基板上のトレースを含み、該外部ノードにおける容量は、前記トレースに接続されたバイアを該プリント回路基板に形成し、該外部ノードに容量を追加することによって前記ステップｇにおいて調整され、それにより、該外部ノードにおける総容量が、前記ステップｆにおいて計算された前記大きさに近似するようにする、請求項１９に記載の方法。
  28. 集積回路内に実装された通信回路と該集積回路の外側の外部ノードとの間で信号を伝送する相互接続システムを製造する方法であって、
    該方法は、
    ａ．容量性インピーダンスを有する静電放電（ＥＳＤ）保護デバイスを該集積回路内に形成するステップと、
    ｂ．誘導性インピーダンスを有する第１の導電性経路であって、該ＥＳＤ保護デバイスから該外部ノードに延びる第１の導電性経路を生成するステップと、
    ｃ．誘導性インピーダンスを有する第２の導電性経路であって、該通信回路から該外部ノードに延びる第２の導電性経路を提供するステップと、
    ｄ．該通信回路から該外部ノードまでの該相互接続システムの周波数応答特性を選択するステップと、
    ｅ．該ステップｄにおいて選択された該周波数応答特性を実質的に最適化する該外部ノードにおける容量の大きさを計算するために、該第１および第２の導電性経路、該ＥＳＤ保護デバイスおよび該通信回路のインピーダンスの関数を評価するステップと、
    ｆ．該外部ノードにおける容量を調整することにより、該ステップｅにおいて計算された該大きさに近似させるステップと
    を包含する、方法。
  29. 前記関数は、前記相互接続システムを相互接続されたインピーダンスによって形成されるフィルタとしてモデル化し、該相互接続されたインピーダンスは、前記第１および第２の導電性経路のインピーダンス、前記ＥＳＤ保護デバイスのインピーダンス、前記通信回路のインピーダンスおよび前記外部ノードにおける容量を含む、請求項２８に記載の方法。
  30. 前記ステップｄにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをバターワースフィルタとして動作させた場合に最適化される、請求項２９に記載の方法。
  31. 前記ステップｄにおいて選択された前記周波数応答特性は、前記外部ノードにおける容量の大きさが前記相互接続システムをチェビシェフフィルタとして動作させた場合に最適化される、請求項２９に記載の方法。
  32. 前記ステップｄにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅を含み、最大化された場合に最適化される、請求項２８に記載の方法。
  33. 前記ステップｄにおいて選択された前記周波数応答特性は、前記相互接続システムの帯域幅およびロールオフの組み合わせを含む、請求項２８に記載の方法。
  34. 前記第１の導電性経路は、前記ＥＳＤ保護デバイスから前記外部ノードに延びる第１のボンディングワイヤを含み、
    前記第２の導電性経路は、前記通信回路から該外部ノードに延びる第２のボンディングワイヤを含む、請求項２８に記載の方法。
  35. 前記第１および第２の導電性経路は、導電性のばね接触部によって実装され、
    該導電性のばね接触部は、
    前記外部ノードと接触する頂点部分と、
    前記ＥＳＤ保護デバイスから該頂点部分に延びる第１の導電性の足部と、
    前記通信回路から該頂点部分に接続された第２の導電性の足部と
    を含む、請求項２８に記載の方法。
  36. 前記外部ノードは、プリント回路基板上のトレースを含み、該外部ノードにおける容量は、該トレースに接続されたバイアを該プリント回路基板に形成し、該外部ノードに容量を追加することによって前記ステップｆにおいて調整され、それにより、該外部ノードにおける総容量が、前記ステップｅにおいて計算された前記大きさに近似するようにする、請求項２８に記載の方法。
JP2007043028A 1999-02-25 2007-02-22 集積回路の相互接続システム Ceased JP2007189241A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/258,185 US6448865B1 (en) 1999-02-25 1999-02-25 Integrated circuit interconnect system
US09/510,657 US6459343B1 (en) 1999-02-25 2000-02-22 Integrated circuit interconnect system forming a multi-pole filter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000601543A Division JP2003526901A (ja) 1999-02-25 2000-02-23 集積回路の相互接続システム

Publications (1)

Publication Number Publication Date
JP2007189241A true JP2007189241A (ja) 2007-07-26

Family

ID=26946481

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000601543A Pending JP2003526901A (ja) 1999-02-25 2000-02-23 集積回路の相互接続システム
JP2007043028A Ceased JP2007189241A (ja) 1999-02-25 2007-02-22 集積回路の相互接続システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000601543A Pending JP2003526901A (ja) 1999-02-25 2000-02-23 集積回路の相互接続システム

Country Status (5)

Country Link
US (2) US6459343B1 (ja)
EP (1) EP1200990A2 (ja)
JP (2) JP2003526901A (ja)
KR (1) KR100640130B1 (ja)
WO (1) WO2000051012A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6459343B1 (en) * 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6538538B2 (en) 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
US6597227B1 (en) * 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
US6801869B2 (en) * 2000-02-22 2004-10-05 Mccord Don Method and system for wafer and device-level testing of an integrated circuit
WO2002025296A2 (en) * 2000-09-22 2002-03-28 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
WO2002058155A1 (en) * 2001-01-19 2002-07-25 Koninklijke Philips Electronics N.V. Semiconductor chip with internal esd matching
CN1309178C (zh) 2001-08-10 2007-04-04 日立金属株式会社 高通滤波器和多频带天线开关电路、使用它们的通信仪器
AU2002327490A1 (en) 2001-08-21 2003-06-30 Cascade Microtech, Inc. Membrane probing system
US7289302B1 (en) * 2001-10-04 2007-10-30 Maxtor Corporation On slider inductors and capacitors to reduce electrostatic discharge damage
US6624999B1 (en) * 2001-11-20 2003-09-23 Intel Corporation Electrostatic discharge protection using inductors
US6816031B1 (en) 2001-12-04 2004-11-09 Formfactor, Inc. Adjustable delay transmission line
US20030120777A1 (en) * 2001-12-26 2003-06-26 First Data Corporation Forms auditing systems and methods
DE10214068B4 (de) * 2002-03-28 2009-02-19 Advanced Micro Devices, Inc., Sunnyvale ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung
KR100894803B1 (ko) 2002-06-11 2009-04-30 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 필터 회로 및 방법
US20030235019A1 (en) * 2002-06-19 2003-12-25 Ming-Dou Ker Electrostatic discharge protection scheme for flip-chip packaged integrated circuits
DE10231638B4 (de) 2002-07-12 2011-07-28 Infineon Technologies AG, 81669 Integrierte Schaltungsanordnung
TW573350B (en) * 2002-10-25 2004-01-21 Via Tech Inc Integrated circuit with electrostatic discharge protection
JP4744786B2 (ja) * 2003-04-23 2011-08-10 ルネサスエレクトロニクス株式会社 高周波電力増幅モジュール
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
US7388424B2 (en) 2004-04-07 2008-06-17 Formfactor, Inc. Apparatus for providing a high frequency loop back with a DC path for a parametric test
US7466113B2 (en) * 2004-07-07 2008-12-16 02Micro International Limited Break-before-make sensing for drivers
US7327035B2 (en) * 2004-09-08 2008-02-05 Texas Instruments Incorporated System and method for providing a low frequency filter pole
KR20070058522A (ko) 2004-09-13 2007-06-08 캐스케이드 마이크로테크 인코포레이티드 양측 프루빙 구조
US7737553B2 (en) 2004-10-06 2010-06-15 Panasonic Corporation Semiconductor device
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
JP4506722B2 (ja) * 2006-05-19 2010-07-21 ソニー株式会社 半導体素子結合装置、半導体素子、高周波モジュール及び半導体素子結合方法
JP4702178B2 (ja) * 2006-05-19 2011-06-15 ソニー株式会社 半導体結合装置、半導体素子及び高周波モジュール
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
DE602007003031D1 (de) 2007-11-26 2009-12-10 Siae Microelettronica Spa Mikrowellenmodul
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
WO2010087184A1 (ja) * 2009-01-29 2010-08-05 パナソニック株式会社 差動伝送回路及びそれを備えた電子機器
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US8242384B2 (en) * 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8258619B2 (en) 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
JP2013183072A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
CN106098642B (zh) * 2012-07-06 2019-04-23 联咏科技股份有限公司 芯片封装结构
JP5752657B2 (ja) * 2012-09-10 2015-07-22 株式会社東芝 半導体装置
JP6211772B2 (ja) * 2013-02-14 2017-10-11 ローム株式会社 Ｌｓｉのｅｓｄ保護回路および半導体装置
CN104253134B (zh) * 2013-06-28 2017-11-10 上海天马微电子有限公司 一种像素单元静电防护结构及图像传感器
WO2015076008A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 インピーダンス変換回路および通信端末装置
US9595217B2 (en) 2013-12-05 2017-03-14 Samsung Display Co., Ltd. Trace structure for improved electrical signaling
US10153238B2 (en) 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
US9461810B2 (en) 2014-09-18 2016-10-04 Samsung Display Co., Ltd. Multi-drop channels including reflection enhancement
JP6597628B2 (ja) 2014-10-24 2019-10-30 株式会社ソシオネクスト 半導体集積回路装置
WO2016063459A1 (ja) * 2014-10-24 2016-04-28 株式会社ソシオネクスト 半導体集積回路装置
US9935063B2 (en) * 2016-07-01 2018-04-03 Intel Corporation Rlink-on-die inductor structures to improve signaling
DE102017103803A1 (de) * 2017-02-23 2018-08-23 Infineon Technologies Ag Eine Integrierte-Schaltung-Vorrichtung und eine Vorrichtung zum Schutz einer Schaltung
TW201843945A (zh) * 2017-03-03 2018-12-16 日商索尼半導體解決方案公司 傳送裝置及通信系統
US10128229B1 (en) 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10867991B2 (en) * 2018-12-27 2020-12-15 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10971458B2 (en) * 2019-01-07 2021-04-06 Credo Technology Group Limited Compensation network for high speed integrated circuits
KR102213561B1 (ko) * 2019-05-09 2021-02-08 베렉스주식회사 반도체 장치
JP7426702B2 (ja) 2020-02-13 2024-02-02 ザインエレクトロニクス株式会社 半導体装置
CN114093334B (zh) * 2021-11-30 2022-09-06 长沙惠科光电有限公司 显示模组、显示装置及静电隔离方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198158A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置
JPH04107940A (ja) * 1990-08-29 1992-04-09 Hitachi Ltd 半導体装置及びその構成部品
JPH0555287A (ja) * 1991-08-26 1993-03-05 Seiko Epson Corp 半導体集積回路装置
JPH09121127A (ja) * 1995-10-26 1997-05-06 Murata Mfg Co Ltd 高周波増幅集積回路装置
WO1998047190A1 (en) * 1997-04-16 1998-10-22 The Board Of Trustees Of The Leland Stanford Junior University Distributed esd protection device for high speed integrated circuits

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354268A (en) 1980-04-03 1982-10-12 Santek, Inc. Intelligent test head for automatic test system
US4342013A (en) 1980-08-25 1982-07-27 Pilgrim Electric Co. Bidirectional power line filter
JPS5873881A (ja) 1981-10-29 1983-05-04 Advantest Corp Ｉｃテスタ
US4472725A (en) 1982-02-01 1984-09-18 Century Iii Electronics Inc. LC Delay line for feedforward amplifier
US4616178A (en) 1982-05-27 1986-10-07 Harris Corporation Pulsed linear integrated circuit tester
US4837622A (en) 1985-05-10 1989-06-06 Micro-Probe, Inc. High density probe card
US5012213A (en) 1989-12-19 1991-04-30 Motorola, Inc. Providing a PGA package with a low reflection line
US5090118A (en) 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5172051A (en) 1991-04-24 1992-12-15 Hewlett-Packard Company Wide bandwidth passive probe
GB2263980B (en) 1992-02-07 1996-04-10 Marconi Gec Ltd Apparatus and method for testing bare dies
US5182220A (en) 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure
US5270673A (en) 1992-07-24 1993-12-14 Hewlett-Packard Company Surface mount microcircuit hybrid
US5424693A (en) 1993-01-13 1995-06-13 Industrial Technology Research Institute Surface mountable microwave IC package
US5309019A (en) 1993-02-26 1994-05-03 Motorola, Inc. Low inductance lead frame for a semiconductor package
US5536906A (en) 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits
US5521406A (en) 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
KR100324059B1 (ko) 1994-11-15 2002-04-17 이고르 와이. 칸드로스 초소형 전자 부품용 상호 접속 요소
US5546405A (en) 1995-07-17 1996-08-13 Advanced Micro Devices, Inc. Debug apparatus for an automated semiconductor testing system
US5642054A (en) 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
US5744869A (en) 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
US5917220A (en) 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US5901022A (en) 1997-02-24 1999-05-04 Industrial Technology Research Inst. Charged device mode ESD protection circuit
US5869898A (en) 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
WO1998052224A1 (en) 1997-05-15 1998-11-19 Formfactor, Inc. Lithographically defined microelectronic contact structures
US6008533A (en) 1997-12-08 1999-12-28 Micron Technology, Inc. Controlling impedances of an integrated circuit
US6459343B1 (en) * 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198158A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置
JPH04107940A (ja) * 1990-08-29 1992-04-09 Hitachi Ltd 半導体装置及びその構成部品
JPH0555287A (ja) * 1991-08-26 1993-03-05 Seiko Epson Corp 半導体集積回路装置
JPH09121127A (ja) * 1995-10-26 1997-05-06 Murata Mfg Co Ltd 高周波増幅集積回路装置
WO1998047190A1 (en) * 1997-04-16 1998-10-22 The Board Of Trustees Of The Leland Stanford Junior University Distributed esd protection device for high speed integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路

Also Published As

Publication number Publication date
EP1200990A2 (en) 2002-05-02
WO2000051012A3 (en) 2001-02-01
US6646520B2 (en) 2003-11-11
WO2000051012A8 (en) 2001-12-06
KR100640130B1 (ko) 2006-10-31
US20030006856A1 (en) 2003-01-09
JP2003526901A (ja) 2003-09-09
WO2000051012A2 (en) 2000-08-31
US6459343B1 (en) 2002-10-01
KR20020013504A (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
JP2007189241A (ja) 集積回路の相互接続システム
US6680659B2 (en) Integrated circuit interconnect system
KR100638755B1 (ko) 집적 회로 인터페이스용 필터 구조물
KR100793501B1 (ko) 고대역폭 수동 집적회로 시험기 탐침 카드 조립체
US6137376A (en) Printed BALUN circuits
US20070057731A1 (en) On-chip harmonic termination for RF power amplifier applications
US20060138650A1 (en) Integrated circuit packaging device and method for matching impedance
US6872962B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
TW503519B (en) Integrated circuit interconnect system
JP2630311B2 (ja) 半導体集積回路装置
KR100593894B1 (ko) 튜닝 가능한 집적 수동 소자
JP6148048B2 (ja) 印刷フィルターを備えるパッケージ
US6881895B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
JP2998742B1 (ja) バイアホールインダクタンスの測定方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110624