KR20020013504A - 집적 회로 상호 접속 시스템 - Google Patents

집적 회로 상호 접속 시스템 Download PDF

Info

Publication number
KR20020013504A
KR20020013504A KR1020017010806A KR20017010806A KR20020013504A KR 20020013504 A KR20020013504 A KR 20020013504A KR 1020017010806 A KR1020017010806 A KR 1020017010806A KR 20017010806 A KR20017010806 A KR 20017010806A KR 20020013504 A KR20020013504 A KR 20020013504A
Authority
KR
South Korea
Prior art keywords
node
interconnect system
frequency response
integrated circuit
capacitance
Prior art date
Application number
KR1020017010806A
Other languages
English (en)
Other versions
KR100640130B1 (ko
Inventor
찰스 에이. 밀러
Original Assignee
이고르 와이. 칸드로스
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/258,185 external-priority patent/US6448865B1/en
Application filed by 이고르 와이. 칸드로스, 폼팩터, 인크. filed Critical 이고르 와이. 칸드로스
Publication of KR20020013504A publication Critical patent/KR20020013504A/ko
Application granted granted Critical
Publication of KR100640130B1 publication Critical patent/KR100640130B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

IC 상에서 사용되는 드라이버, 리시버 및 정전기 방전(ESD) 보호 소자 등의 복수개의 회로 소자를 위한 공통 I/O 단자로의 접근을 제공하는 상호 접속 시스템에서, 각각의 이러한 소자에는 IC 내에서 분리형 접촉 패드가 제공된다. 접촉 패드는 서로 그리고 IC 내의 본딩 와이어, 금속층 트레이스 또는 IC 상에 형성되는 리소그래피 공정에 의해 형성된 포크형 스프링 접촉부의 레그 등의 유도성 전도체를 통해 IC I/O 단자에 연결된다. 전도체의 인덕턴스는 회로 소자의 커패시스턴스를 서로로부터 고립시켜, 상호 접속 시스템의 주파수 응답 특성을 개선시킨다. 또한, ESD 보호 기능은 각각의 IC 단자에서 다극 필터를 제공하기 위해 직렬 인덕터에 의해 상호 접속되는 복수개의 ESD 소자들 사이에 배치된다. 또한, 전도체의 인덕턴스 및 상호 접속 시스템의 다양한 커패시턴스는 상호 접속 시스템의 바람직한 주파수 응답 특성을 최적화하도록 적절하게 조정된다.

Description

집적 회로 상호 접속 시스템{INTEGRATED CIRCUIT INTERCONNECT SYSTEM}
집적 회로(IC)에서, IC 외부의 회로 노드(nod)와 교신하는 각각의 신호 트랜스미터 또는 리시버 장치는 통상적으로 IC 기판의 표면 상의 본딩 패드(bond pad)에 연결된다. 통상적으로 패키징된 IC에서, 본딩 와이어(bond wire)는 IC를 둘러싸는 패키지로부터 연장되는 전도성 레그(leg) 또는 핀에 본딩 패드를 접속한다. IC 패키지가 인쇄 회로 기판(PCB) 상에 장착될 때, 패키지 레그는 PCB 표면 상의 마이크로스트립 트레이스(microstrip trace) 또는 PCB를 통해 PCB의 또 다른 층 상의 스트립라인 전도체로 통과하는 전도성 비아(VIA)에 납땜된다. PCB 상에 장착되는 하나 이상의 다른 IC의 본딩 패드가 유사한 방법으로 PCB의 트레이스에 연결될 때, 본딩 패드, 본딩 와이어, 패키지 레그 및 PCB의 트레이스는 2개 이상의 IC에서 사용되는 소자들 사이에서 신호를 전달하는 상호 접속 시스템을 형성한다. 또한,다수의 IC는 소자에 손상을 줄 수 있는 고전압 정전기 방전으로부터 IC를 보호하도록 각각의 본딩 패드에 접속되는 정전기 방전 보호 소자(ESD)를 포함한다.
고주파 적용 분야에서, 상호 접속 시스템에 의해 제공되는 신호 경로 내의 직렬 인덕턴스(series inductance) 및 병렬 커패시턴스(shunt capacitance)의 조합은 신호를 감쇠 및 왜곡시킨다. 본딩 와이어 및 패키지 레그는 통상적으로 직렬 인덕턴스의 대부분에 기여한다. 본딩 패드에 접속되는 IC 드라이버, 리시버 및/또는 ESD 소자의 커패시턴스와 PCB의 트레이스(예컨대, 비아 등)에 접속되는 소자의 커패시턴스는 상호 접속 시스템의 커패시턴스의 대부분을 제공한다. 상호 접속 시스템에 의해 발생되는 신호 왜곡량 및 감쇠량을 감소시키려는 종래의 접근 방법은 상호 접속 시스템의 직렬 인덕턴스 및 병렬 커패시턴스를 최소화시키는 것이었다. 본딩 와이어 및 패키지 레그의 인덕턴스는 이들을 가능하면 작게 유지함으로써 최소화될 수 있다. 드라이버, 리시버 및 ESD 커패시턴스는 IC 내의 구조의 형상 및 치수를 제어함으로써 어느 정도 제어될 수 있다. PCB의 트레이스의 임피던스는 폭 및 길이 등 트레이스의 물리적인 특성과, 접지 평면으로부터의 이격 거리와, 회로 기판을 형성하는 절연재의 절연 성질을 적절하게 선택함으로써 제어될 수 있다. PCB의 다양한 층 상에서 PCB의 트레이스를 상호 접속하기 위해 회로 기판을 수직으로 관통하는 전도체인 비아는 PCB의 트레이스를 따른 커패시턴스의 소스(source)일 수 있다. 설계자는 상호 접속 시스템의 병렬 커패시턴스를 제한하기 위해 고주파 적용 분야에서 비아의 사용을 회피한다. 비아의 사용이 불가피할 때, 설계자는 통상적으로 커패시턴스를 최소화하도록 비아를 설계한다. 본딩 와이어 및 패키지 레그의 인덕턴스와, 트레이스, 드라이버, 리시버 및 ESD 소자의 커패시턴스를 최소화하더라도 대역폭(bandwidth)을 증가시키고 주파수 응답을 평탄화하며 신호 왜곡을 감소시키는 것을 돕지만, 상호 접속 시스템의 인덕턴스 및 커패시턴스를 완전히 제거하는 것은 불가능하다. 따라서, 신호 주파수가 충분히 높을 때, 어느 정도 수준의 신호 왜곡 및 감쇠는 불가피하다.
따라서, 상호 접속 시스템의 인덕턴스 및 커패시턴스를 얻을 수 있는 최소값으로 감소시킴으로써 얻을 수 있는 값을 넘어 상호 접속 시스템의 다양한 주파수 응답 특성을 실질적으로 개선하는 방법이 필요한 것이다.
본 발명은 일반적으로 집적 회로(IC)에서 사용되는 복수개의(multiple) 소자를 IC 외부의 회로 노드에 상호 접속하는 상호 접속 시스템에 관한 것으로, 특히 상호 접속 시스템의 주파수 응답 특성을 향상시키기 위해 IC 소자를 고립시켜 임피던스 정합하도록 적절한 크기로 형성되는 인덕터 및 커패시터를 채용하여 배치하는 상호 접속 시스템에 관한 것이다.
도 1은 2개의 집적 회로(IC)와 이를 상호 접속하는 종래 기술의 구조의 평면도이다.
도 2는 도 1의 IC의 입/출력 장치와 이를 상호 접속하는 종래 기술의 구조의 전기적인 동작을 모델링한 등가 회로 선도이다.
도 3은 도 2의 등가 회로의 주파수 응답 특성을 도시하고 있다.
도 4는 2개의 집적 회로(IC)와 이를 상호 접속하는 본 발명에 따른 상호 접속 시스템의 평면도이다.
도 5는 도 4의 IC의 입/출력 장치와 이를 상호 접속하는 상호 접속 구조의 전기적인 동작을 모델링한 등가 회로 선도이다.
도 6은 도 5의 등가 회로의 주파수 응답 특성을 도시하고 있다.
도 7은 2개의 IC와 이를 상호 접속하는 본 발명의 제1 실시예에 따른 상호 접속 시스템의 평면도이다.
도 8은 도 7의 IC의 입/출력 장치와 이를 상호 접속하는 상호 접속 구조의 전기적인 동작을 모델링한 등가 회로 선도이다.
도 9는 도 8의 등가 회로의 주파수 응답 특성을 도시하고 있다.
도 10은 2개의 IC와 이를 상호 접속하는 본 발명에 따른 상호 접속 시스템의 평면도이다.
도 11은 도 10의 IC의 입/출력 장치와 이를 상호 접속하는 상호 접속 구조의 전기적인 동작을 모델링한 등가 회로 선도이다.
도 12는 도 11의 등가 회로의 주파수 응답 특성을 도시하고 있다.
도 13은 집적 회로와 집적 회로 내에서 사용되는 복수개의 소자를 인쇄 회로 기판의 트레이스에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 평면도이다.
도 14는 집적 회로와 집적 회로 내에서 사용되는 복수개의 소자를 인쇄 회로 기판의 트레이스에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 평면도이다.
도 15는 집적 회로와 집적 회로 내에서 사용되는 복수개의 소자를 인쇄 회로 기판의 트레이스에 상호 접속하는 본 발명의 실시예에 따른 상호 접속 시스템의 평면도이다.
도 16은 집적 회로와 집적 회로 내에서 사용되는 복수개의 소자를 인쇄 회로 기판의 트레이스에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 평면도이다.
도 17은 집적 회로와 집적 회로 내에서 사용되는 복수개의 소자를 인쇄 회로 기판의 트레이스에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 측단면도이다.
도 18 및 도 19는 집적 회로와 복수개의 정전기 보호 소자를 포함하는 본 발명에 따른 상호 접속 시스템의 평면도이다.
도 20은 도 18 및 도 19에 도시된 것과 유사한 2개의 IC의 입/출력 장치와 이를 상호 접속하는 상호 접속 구조의 전기적인 동작을 모델링한 등가 회로 선도이다.
도 21은 도 20의 등가 회로의 주파수 응답 특성을 도시하고 있다.
도 22 내지 도 24는 집적 회로와 복수개의 정전기 보호 소자를 포함하는 본발명에 따른 상호 접속 시스템의 평면도이다.
본 발명에 따른 상호 접속 시스템은 집적 회로(IC)와 인쇄 회로 기판(PCB)의 트레이스 등의 단일 외부 회로 노드 상에서 사용되는 드라이버, 리시버 및 정전기 보호 소자 등 복수개의 소자들 사이의 신호 경로를 제공한다.
본 발명의 하나의 태양에 따르면, 각각의 이러한 소자는 IC 상의 분리형 접촉부와 접속된다. 분리형 접촉부는 서로 그리고 유도성 전도체에 의해 트레이스에 접속된다. 전도체의 인덕턴스는 소자의 커패시턴스를 서로로부터 고립시켜, 예컨대 대역폭을 증가시키고 신호 왜곡을 감소시킴으로써 상호 접속 시스템의 다양한 주파수 응답 특성을 개선시킨다.
본 발명의 또 다른 태양에 따르면, 유도성 전도체는 본딩 와이어이다.
본 발명의 또다른 태양에 따르면, 본 발명의 다른 실시예에서, 유도성 전도체는 리소그래피 공정에 의해 형성된 포크형(forked lithographically-defined) 스프링 접촉부의 분리형 레그이다.
본 발명의 또다른 태양에 따르면, 본 발명의 다른 실시예에서, 유도성 전도체는 IC 다이(die)의 금속층(metalization layer) 상에 형성되는 리소그래피 공정에 의해 형성된 트레이스를 포함한다.
본 발명의 또 다른 태양에 따르면, 커패시턴스는 적절한 치수로 형성된 비아에 의해 적절하게 PCB의 트레이스에 추가된다. 전도체의 인덕턴스 및 추가되는 트레이스의 커패시턴스의 크기는 상호 접속 시스템의 주파수 응답 특성을 최적화하도록 적절하게 조정된다.
본 발명의 추가 태양에 따르면, 정전기 보호는 직렬 인덕터에 의해 연결되는 한 세트의 2개 이상의 병렬 용량성 정전기 방전(ESD) 소자에 의해 집적 회로 내에 제공된다. ESD 소자의 병렬 커패시턴스 및 인덕터의 직렬 인덕턴스는 ESD 소자 및 인덕터가 예컨대 대역폭을 증가시키고 신호 왜곡을 감소시킴으로써 상호 접속 시스템의 다양한 주파수 응답 특성을 추가로 최적화하도록 조정되는 다극 저역 통과 필터(multi-pole, low-pass filter)로서 작용하도록 조정된다.
따라서, 본 발명의 목적은 개선된 주파수 응답 특성을 갖는 집적 회로를 상호 접속하는 상호 접속 시스템을 제공하는 것이다.
본 명세서의 종결부는 본 발명의 기술 주제를 구체적으로 지적하여 명확하게 청구하고 있다. 그러나, 당업자라면 동일한 도면 부호가 동일한 요소를 도시하는 첨부 도면을 참조하여 본 명세서의 나머지 부분을 읽음으로써 본 발명의 추가 장점 및 목적과 함께 본 발명의 구성 및 작동 방법을 가장 잘 이해할 것이다.
종래 기술의 상호 접속 시스템
본 발명은 인쇄 회로 기판 상에 장착되는 집적 회로들 사이에서 신호를 전달하는 종래 기술의 상호 접속 시스템에 대한 개선으로서 고려될 수 있다. 도 1은 한 쌍의 집적 회로(IC) 소자(12, 14)가 장착되는 인쇄 회로 기판(PCB)(10)을 포함하는 종래 기술의 상호 접속 시스템의 간략 평면도이다. IC 소자(12)는 IC 패키지(18) 내에 들어있는 IC(16)를 포함한다. IC(16) 표면 상의 본딩 패드(20)는 신호 출입 IC(16)를 위한 입/출력(I/O) 단자로서 작용한다. 통상적인 IC는 여러개의 입/출력 단자를 갖고 그에 따라 여러개의 본딩 패드를 포함할 것이다. 그러나, 간략화를 위해, 하나의 본딩 단자[패키지 레그(24)]가 도 1에 도시되어 있다. 본딩 와이어(22)는 본딩 패드(20)를 패키지(18)로부터 외향으로 연장되는 전도성 핀 또는 레그(24)에 연결한다. 레그(24)는 통상적으로 PCB(10) 표면 상의 마이크로스트립 PCB의 트레이스 상에 납땜된다. IC 소자(14) 내의 IC(17) 상의 본딩 패드(28)가 본딩 와이어(27) 및 패키지 레그(29)를 통해 유사한 방식으로 마이크로스트립 PCB의 트레이스(26)에 접속될 때, 본딩 패드(20, 28)에 접속되는 소자는 본딩 패드(20, 28), 본딩 와이어(22, 27), 패키지 레그(24, 29) 및 PCB의 트레이스(26)를 통해 서로 교신할 수 있다.
도 1의 예에서, IC(16)는 아날로그 또는 디지털 신호를 본딩 패드(20)를 통해 외부로 전달하는 종래의 드라이버 회로(30)를 포함하며, IC(17)는 본딩패드(28)에 도착하는 진입 아날로그 또는 디지털 신호를 수용하는 리시버 회로(32)를 포함한다. 또한, IC(16, 17)는 IC를 고전압 노이즈 스파이크(spikes)로부터 보호하도록 본딩 패드(20, 28)에 각각 접속되는 종래의 정전기 방전 보호 소자(ESD)(34, 36)를 포함한다.
도 2는 도 1의 IC(16, 17) 내의 소자 및 이를 상호 접속하는 다양한 구조를 모델링한 등가 회로 선도이다. 드라이버(30)는 저항(R1)을 통해 패드(20)로 신호를 전달하는 이상적인 신호 전원(Vin)으로서 모델링된다. 본딩 패드(20)에서의 접지에 대한 커패시턴스는 드라이버(30)의 출력 커패시턴스와 ESD(34)의 입력 커패시턴스의 합을 포함하는 단일 커패시터(C1)로서 모델링된다. 본딩 와이어(22) 및 패키지 레그(24)는 고주파 신호에서 주로 유도성이고, 그에 따라 단일 인덕터(L1)로서 모델링된다. 리시버(32)는 본딩 패드(28)에 접속되는 입력 임피던스(R2)를 갖는 이상적인 신호 리시버(Vout)로서 모델링된다. 본딩 패드(28)에서의 커패시턴스는 ESD(36)와 리시버(32)의 커패시턴스의 합을 포함하는 단일 커패시터(C2)로서 모델링된다. 본딩 와이어(27) 및 패키지 레그(29)는 단일 인덕터(L2)로서 모델링된다. 트레이스(26)는 특성 임피던스(Z0)에 의해 모델링된다. PCB의 트레이스(26)에 접속되는 IC(12, 16) 외측의 커패시턴스의 주요 소스가 없기 때문에, 트레이스(26)가 낮은 커패시턴스로 설계되면, PCB의 트레이스의 커패시턴스는 실질적으로 0인 것으로 추정된다.
드라이버(Vin)와 리시버(Vout)를 상호 접속하는 상호 접속 시스템은드라이버(30)와 리시버(32) 사이를 통과하는 고주파 신호를 실질적으로 감쇠 및 왜곡시킬 수 있다. 고주파 적용 분야에서 신호 왜곡량 및 감쇠량을 감소시키려는 종래의 접근 방식은 Vin과 Vout사이의 경로에서 직렬 인덕턴스 및 병렬 커패시턴스를 최소화하는 것이었다. 이러한 접근 방식에 따라, 종래 기술의 상호 접속 시스템의 설계자는 커패시턴스를 실질적으로 제거하기 위해 트레이스(26) 상에서의 비아의 사용을 회피하였고 트레이스(26)를 주의 깊게 설계하였다. 인덕턴스(L1, L2)는 통상적으로 본딩 와이어(20, 27) 및 패키지 레그(24, 29)를 가능하면 작게 유지함으로써 최소화된다. 본딩 패드(20, 28)에서의 커패시턴스(C1, C2)는 IC(16) 및 IC(17)의 다양한 구조적 특성을 제어함으로써 어느 정도까지 감소될 수 있다.
아래의 표 1은 도 2의 종래 기술의 상호 접속 시스템의 등가 회로에서의 L1, L2, C1, C2에 대한 통상적인 임피던스값을 나타낸다. R1, R2 및 Z0에 대한 50Ω 임피던스값은 고주파 적용 분야에서 통상적이다. 1nH 및 2㎊ 커패시턴스 값은 실제로 얻을 수 있는 최소값으로 통상적인 값이다.
요소 임피던스
L1 1nH
L2 1nH
C1 2pF
C2 2pF
Z0 50Ω
R1 50Ω
R2 50Ω
도 3은 구성 요소가 표 1에 나타낸 값으로 설정될 때 도 2의 종래 기술의 상호 접속 시스템의 주파수 응답 특성을 도시하고 있다. 통과 대역의 상한을 감쇠가-3㏈인 최소 주파수로서 정의하면, 도 3은 도 1 및 도 2의 종래 기술의 상호 접속 시스템이 2㎓ 대역폭을 갖는다는 것을 도시하고 있다. 통과 대역이 0 내지 2㎓ 사이에서 특히 평탄한 것은 아니기 때문에, 상호 접속 시스템은 실질적으로 다른 주파수뿐만 아니라 통과 대역 내의 일부 신호 주파수도 감쇠시켜 신호를 왜곡시킬 것이라는 것을 주목하여야 한다. 다수의 적용 분야에서, (상기 예에서는 2㎓를 넘는) 저지 대역(stopband)은 고주파 신호 노이즈를 실질적으로 감쇠시키도록 급속하게 떨어져야 하는 것이 바람직하다. 도 3은 저지 대역이 다양한 공진 주파수에서 여러개의 큰 피크를 갖는다는 것을 나타내고 있다. 따라서, 종래 기술의 상호 접속 시스템은 상기 공진 주파수에서 노이즈를 충분히 감쇠시키지 못할 수도 있다.
상호 접속 시스템을 위한 최적의 주파수 응답 특성은 상호 접속 시스템의 적용 분야에 따라 다르다. 예컨대, 상호 접속 시스템이 약간의 왜곡 또는 노이즈를 갖는 아날로그 신호를 전달할 때, 대개는 통과 대역이 신호의 최고 기대 주파수 성분을 통과시키는 데 필요한 폭 정도인 것이 바람직하다. 그러나, 통과 대역은 신호 왜곡을 회피하기 위해 가능하면 평탄하여야 하고, 저지 대역은 고주파 노이즈를 차단하도록 급속하게 떨어져야 한다. 도 3은 도 1 및 도 2의 종래 기술의 상호 접속 시스템의 통과 대역이 2㎓를 넘는 신호를 수용할 정도로 충분히 넓지 않다는 것을 도시하고 있다. 또한, 약 0.5㎓를 넘는 통과 대역 리플(ripple)은 낮은 수준의 왜곡만이 허용될 수 있을 때 약 0.5㎓를 넘는 신호 주파수에서 상호 접속 시스템을 부적절하게 한다. 마지막으로, 도 3에 도시된 주파수 응답 특성은 저지 대역에서 급속하게 떨어지지 못하기 때문에, 종래 기술의 상호 접속 시스템은 고주파 노이즈를 급격하게 감쇠시켜야 하는 적용 분야에서 부적절할 수도 있다.
개량형 상호 접속 시스템
도 4는 IC(42) 내의 드라이버(40)를 IC(46) 내의 리시버(44)에 상호 접속하는 본 발명에 따른 개선된 상호 접속 시스템을 사용하는 PCB(50)를 도시하고 있다. 또한, IC(42, 46)는 전압 스파이크로부터 IC를 보호하는 종래의 정전기 방전 보호 소자(ESD)(48, 50)를 포함한다. 본 발명에 따르면, 분리형 본딩 패드(52A, 52B, 54A, 54B)는 드라이버(40), ESD(48), 리시버(44) 및 ESD(50)를 위해 각각 제공된다. 본딩 패드(52A, 52B)는 분리형 본딩 와이어(58A, 58B)를 통해 패키지 핀 또는 레그(56)에 접속된다. 마찬가지로, 본딩 패드(54A, 54B)는 분리형 본딩 와이어(62A, 62B)를 통해 패키지 핀 또는 레그(60)에 접속된다. 패키지 레그(56, 60)는 인쇄 회로 기판(PCB) 표면(66) 상의 트레이스(64)에 접속된다.
도 5는 도 4의 상호 접속 시스템의 등가 회로 선도이다. 도 4의 드라이버(40)는 저항(R1)을 통해 본딩 패드(54A)에 접속되는 이상적인 전원(Vin)으로서 도 5에 도시되어 있다. 도 4의 리시버(44)는 본딩 패드(54A)에 접속되는 입력 저항(R2)을 갖는 이상적인 리시버(Vout)로서 도 5에 도시되어 있다. 본딩 와이어(58A, 58B, 62A, 62B)는 각각 인덕턴스(L1A, L1B, L2A, L2B)로서 모델링된다. 파라미터(K1, K2)는 각각 인덕터(L1A, L1B) 및 인덕터(L2A, L2B)에 대한 상호 인덕턴스 계수(factor)이다. K1및 K2값은 본딩 와이어(58A, 58B 또는 62A, 62B)의 예각및 거리를 조정함으로써 조정될 수도 있다. 드라이버(40), ESD(48), 리시버(44) 및 ESD(50)의 커패시턴스는 각각 커패시터(C1DRV, C1ESD, C2RCV, C2ESD)로서 도 5에 도시되어 있다. 트레이스(64)는 특성 임피던스(Z0)에 의해 도 5에 도시되어 있다.
도 5의 등가 회로는 도 2의 종래 기술의 등가 회로와 다르다. 도 2에서, 드라이버 및 ESD의 커패시턴스(C1DRV, C1ESD)는 병렬로 보이고 단일 커패시터(C1)에 의해 도시되어 있다. 도 5에서, 본딩 패드(52A, 52B)의 분리 및 이들을 패키지 레그(56)에 접속하는 분리형 본딩 와이어(58A, 58B)의 사용으로 인해, 드라이버 및 ESD의 커패시턴스(C1DRV, C1ESD)는 본딩 와이어(58A, 58B)의 인덕턴스(L1A, L1B)를 통해 서로로부터 고립된다. 마찬가지로, 리시버 및 ESD의 커패시턴스(C2RCV, C2ESD)는 본딩 와이어(62A, 62B)의 인덕턴스(L2A, L2B)를 통해 서로로부터 고립된다. 아래에서 논의되는 바와 같이, 주 신호 경로로부터 ESD 커패시턴스(C1ESD, C2ESD)를 분리함으로써, 상호 접속 시스템의 주파수 응답이 개선된다.
아래의 표 2는 본 발명에 따라 선택될 때의 도 5의 개선된 상호 접속 시스템의 임피던스 값과 도 2(표 1)의 종래 기술의 상호 접속 시스템의 임피던스 값을 비교하고 있다.
종래 기술 개선된 실시예
L1 1nH L1A 2.6nH
L1B 0.6nH
L2 1nH L2A 2.6nH
L2B 0.6nH
C1 2pF C1A 0.7nH
C1B 1.3pF
C2 2pF C2A 0.7pF
C2B 1.3pF
Z0 50Ω ZO 50Ω
R1 50Ω R1 50Ω
R2 50Ω R2 50Ω
K1, K2 0.9
개선된 상호 접속 시스템에서, C1DRV및 C1ESD의 커패시턴스의 합과 C2RCV및 C2ESD의 커패시턴스의 합은 각각 종래 기술의 상호 접속 시스템의 커패시턴스(C1 및 C2)의 값인 2.0㎊인 것을 주목하여야 한다. 이와 같이, 드라이버, 리시버, ESD 소자의 커패시턴스는 종래 기술 및 상기 예의 개선된 상호 접속 시스템에 대해 동일하다. 또한, R1, R2 및 Z0값은 종래 기술 및 개선된 상호 접속 시스템에 대해 동일하다. 그러나, 도 4의 상호 접속 시스템은 도 1의 회로보다 개수가 많고 길이가 긴 본딩 와이어를 사용하기 때문에 도 4의 개선된 상호 접속 시스템의 총 인덕턴스(L1A+ L1B+ L2A+ L2B)(6.4nH)는 도 1의 종래 기술의 상호 접속 시스템의 총 인덕턴스(L1+L2)(2nH)보다 훨씬 크다는 것을 주목하여야 한다. 종래의 관행에 따르면, 주파수 응답은 상호 접속 시스템의 인덕턴스를 증가시키는 것이 아니라 감소시킴으로써 개선되기 때문에, 다른 모든 상호 접속 시스템의 구성 요소값이 동일하다면, 도 1의 종래 기술의 상호 접속 시스템은 도 4의 "개선된" 상호 접속 시스템보다 양호한 주파수 응답 특성을 가질 것이라고 예측할 수도 있다. 그러나, 그렇지 않다.
도 6은 본 발명에 따른 도 5의 상호 접속 시스템의 주파수 응답을 도시하고 있다. 도 6은 도 4의 상호 접속 시스템의 대역폭이 도 3에 도시된 바와 같은 종래 기술의 상호 접속 시스템의 2㎓ 대역폭보다 실질적으로 큰 대략 6㎓인 것을 도시하고 있다. 대역폭의 개선은 주 신호 경로로부터 ESD 커패시턴스(C1ESD및 C2ESD)를 고립시키기 때문에 발생한다. 이와 같이, 넓은 대역폭이 바람직할 때, 정전기 노이즈 스파이크로부터의 충분한 보호를 제공하기 위해 ESD(48, 50)의 성능에 영향을 주지 않고 가능하면 어느 정도까지 L1B및 L2B를 증가시키는 것이 유리하다. 또한, 도 6에 도시된 바와 같은 통과 대역(0 내지 6㎓)은 도 3에 도시된 통과 대역(0 내지 2㎓)보다 비교적 평탄하다(리플이 적다)는 것을 주목하여야 한다. 이는 도 4의 개선된 상호 접속 시스템은 도 1의 종래 기술의 상호 접속 시스템보다 왜곡이 훨씬 적은 신호를 통과시킬 것이라는 것을 의미한다.
이와 같이, 서로로부터의 상호 접속을 채용하여 용량성 요소를 고립시키도록 본 발명에 따라 인덕턴스가 적절하게 배열되면, 상호 접속 시스템의 주파수 응답의 품질은 인덕턴스를 최소값을 넘게 증가시킬 때 반드시 떨어지는 것이 아니라는 것을 알 수 있다.
다른 실시예
도 7은 IC(72) 내의 드라이버(70)를 IC(76) 내의 리시버(74)에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 다른 실시예를 사용하는 PCB(80)를 도시하고 있다. 또한, IC(72, 76)는 전압 스파이크로부터 IC를 보호하는 종래의 ESD(78, 80)를 포함한다. 분리형 본딩 패드(82A, 82B, 84A, 84B)는 드라이버(70), ESD(78), 리시버(74) 및 ESD(80)를 위해 각각 제공된다. 본딩 패드(82A)는 본딩 와이어(88A)를 통해 본딩 패드(82B)에 접속되며, 본딩 패드(82B)는 본딩 와이어(88B)를 통해 패키지 레그(86)에 접속된다. 마찬가지로, 본딩 패드(84A)는 본딩 와이어(92A)를 통해 본딩 패드(84B)에 접속되며, 본딩 패드(84B)는 본딩 와이어(92B)를 통해 패키지 레그(90)에 접속된다. 패키지 레그(86, 90)는 IC(72, 76)가 장착되는 인쇄 회로 기판(PCB) 표면(96) 상의 트레이스(94)에 접속된다.
도 8은 도 7의 상호 접속 시스템의 등가 회로 선도이다. 도 7의 드라이버(70)는 드라이버의 출력 저항(R1)을 통해 본딩 패드(82A)에 접속되는 이상적인 전원(Vin)으로서 도 8에 도시되어 있다. 도 7의 리시버(74)는 본딩 패드(84A)에 접속되는 입력 저항(R2)을 갖는 이상적인 리시버(Vout)로서 도 8에 도시되어 있다. 도 7의 본딩 와이어(88A, 88B, 92A, 92B) 및 패키지 레그(86, 90)는 각각 인덕턴스(L1A, L1B, L2A, L2B)로서 모델링된다. 또한, 상기 실시예는 개선된 상호 접속 시스템의 성능이
L1A=L1B=L2A=L2B
라는 제한 조건으로 구현된다는 것을 보여준다. 본딩 와이어(88A, 88B)는 실질적으로 수직이기 때문에 상호 인덕턴스는 무시할 정도로 작다. 또한, 본딩 와이어(92A, 92B) 사이의 상호 인덕턴스도 작다. 드라이버(70), ESD(78),리시버(74) 및 ESD(80)의 커패시턴스는 각각 커패시터(C1DRV, C1ESD, C2RCV, C2ESD)로서 도 8에 도시되어 있다. 트레이스(94)는 특성 임피던스(Z0)에 의해 도 8에 도시되어 있다.
아래의 표 3은 도 8의 상호 접속 시스템의 적절한 임피던스값을 나타낸다.
L1A 1.4nH
L1B 1.4nH
L2A 1.4nH
L2B 1.4nH
C1DRV 0.7pF
C1ESD 1.3pF
C2RCV 0.7pF
C2ESD 1.3pF
Z0 50Ω
R1 50Ω
R2 50Ω
본딩 와이어의 인덕턴스(L1A, L1B, L2A, L2B) 차이 및 본딩 와이어의 배치(layout) 차이를 제외하면 모든 다른 구성 요소값은 도 4의 상호 접속 시스템(표 2의 "개선된 실시예" 열 참조)의 주파수 응답(도 6 참조)을 결정할 때 사용되는 값과 유사하다는 것을 주목하여야 한다.
도 9는 다양한 구성 요소값이 표 3에 따라 설정되는 도 8의 상호 접속 시스템의 주파수 응답(곡선 A)을 도시하고 있다. 도 9의 곡선 A는 도 7의 상호 접속 시스템의 대역폭이 도 4의 상호 접속 시스템의 6㎓ 대역폭보다 작은 대략 4㎓이지만, 여전히 도 3에 도시된 바와 같은 종래 기술의 상호 접속 시스템의 2㎓ 대역폭보다 실질적으로 크다는 것을 도시하고 있다. 도 7의 상호 접속 시스템의 대역폭은 주로 인덕터(L1B, L2B)가 직렬 인덕턴스이기 때문에 도 4의 상호 접속 시스템만큼 넓지 않으며, 도 7의 상호 접속 시스템에서 인덕터는 병렬 인덕턴스이다. 도 7의 개선된 상호 접속 시스템의 총 직렬 인덕턴스(5.02nH)가 도 1의 종래 기술의 상호 접속 시스템의 총 직렬 인덕턴스(2nH)보다 실질적으로 크지만, 도 7의 상호 접속 시스템은 대략 2배의 대역폭을 갖는다는 것을 주목하여야 한다.
도 7의 상호 접속 시스템의 대역폭(4㎓)은 도 4의 상호 접속 시스템의 6㎓ 대역폭보다 작지만, 도 7의 상호 접속 시스템은 도 7의 상호 접속 시스템의 주파수 응답이 4㎓를 넘는 저지 대역(stopband)에서 급격한 롤 오프(roll off)를 갖고 주요 스파이크가 없기 때문에 넓은 대역폭을 필요로 하지 않는 적용 분야에서 바람직할 수도 있다. 이는 도 7의 상호 접속 시스템이 도 4의 상호 접속 시스템보다 양호하게 고주파 노이즈를 차단한다는 것을 의미한다.
인덕턴스 조정
도 4 및 도 7의 회로의 주파수 응답은 예컨대 길이 및 폭을 조정함으로써 그리고 상호 인덕턴스에 영향을 주지 않도록 인접한 본딩 와이어들 사이의 각도를 조정하는 등 본딩 와이어의 인덕턴스를 적절하게 조정함으로써 추가로 개선될 수 있다. 아래의 표 4는 도 9의 주파수 응답(곡선 A)(표 3 참조)을 계산할 때 사용되는 도 8의 상호 접속 회로에 대한 인덕턴스값과 도 8의 또 다른 주파수 응답(곡선 B)을 계산할 때 사용되는 도 8의 상호 접속 회로에 대한 임피던스값을 비교하고 있다.
플롯 A 플롯 B
L1A 1.4nH 1.50nH
L1B 1.4nH 0.65nH
L2A 1.4nH 1.50nH
L2B 1.4nH 0.65nH
C1DRV 0.7pF 0.7pF
C1ESD 1.3pF 1.3pF
C2RCV 0.7pF 0.7pF
C2ESD 1.3pF 1.3pF
ZO 50Ω 50Ω
R1 50Ω 50Ω
R2 50Ω 50Ω
본딩 와이어의 인덕턴스 차이를 제외하면, 주파수 응답(곡선 B)을 계산하는 데 사용되는 구성 요소값은 주파수 응답(곡선 A)을 결정할 때 사용되는 값과 유사하다는 것을 주목하여야 한다. 주파수 응답(곡선 B)은 4㎓ 대신에 약 6㎓의 대역폭을 갖는다는 것을 주목하여야 한다. 이와 같이, 상호 접속 시스템의 주파수 응답은 인덕턴스를 상호 접속 시스템에 추가하여 적절하게 배열함으로써 개선될 수 있으며, 주파수 응답은 인덕턴스를 적절한 크기로 형성함으로써 추가로 개선될 수도 있다.
커패시턴스 추가 및 조정
상기된 바와 같이, 상호 접속 시스템에 의해 발생되는 신호 왜곡량 및 감쇠량을 감소시키려는 종래의 접근 방식은 상호 접속 시스템의 인덕턴스를 최소화시키는 것이었다. 상호 접속 시스템의 인덕턴스를 완전히 제거하는 것은 불가능하기 때문에, 수용이 불가능한 수준의 신호 왜곡 및 감쇠는 신호 주파수가 충분히 높을 때 불가피하다. 그러나, 상기된 바와 같이, 상호 접속 시스템의 주파수 응답의 추가적인 개선은 상호 접속 시스템의 인덕턴스를 실제로 증가시킴으로써 그리고 인덕턴스를 적절하게 배치함으로써 이루어질 수 있다. 동일한 고려 사항이 상호 접속 시스템의 커패시턴스에 적용된다. 종래의 지식에 따르면 상호 접속 시스템의 주파수 응답은 상호 접속 시스템의 커패시턴스를 실제로 얻을 수 있는 최소 수준까지 최소화함으로써 개선된다. 그러나, 추가적인 PCB의 커패시턴스의 대부분의 값은 상호 접속 시스템의 주파수 응답의 품질을 떨어뜨리지만, 적절하게 조정되는 높은 값의 PCB 커패시턴스는 상호 접속 시스템의 다양한 주파수 응답 특성을 실질적으로 개선시킬 수 있다.
도 10은 IC(102) 내의 드라이버(100)를 IC(106) 내의 리시버(104)에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 또 다른 실시예를 사용하는 PCB(110)를 도시하고 있다. 또한, IC(102, 106)는 종래의 ESD(108, 110)를 포함한다. 분리형 본딩 패드(112A, 112B, 114A, 114B)는 드라이버(100), ESD(108), 리시버(104) 및 ESD(110)를 위해 각각 제공된다. 본딩 패드(112A)는 본딩 와이어(118A)를 통해 본딩 패드(112B)에 접속되며, 본딩 패드(112B)는 본딩 와이어(118B)를 통해 패키지 레그(116)에 접속된다. 마찬가지로, 본딩 패드(114A)는 본딩 와이어(122A)를 통해 본딩 패드(114B)에 접속되며, 본딩 패드(114B)는 본딩 와이어(122B)를 통해 패키지 레그(120)에 접속된다. 패키지 레그(116, 120)는 IC(72, 76)가 장착되는 인쇄 회로 기판(PCB)(126) 표면 상의 트레이스(124)에 접속된다. 따라서, 도 10의 상호 접속 시스템은 도 10의 상호 접속 시스템에서 적절한 크기로 형성된 커패시턴스를 갖는 한 쌍의 비아(128, 129)가 트레이스(124)에 추가된다는 것을 제외하면 도 7의상호 접속 시스템과 구조적으로 유사하다. 비아(128)는 패키지 레그(116)와 트레이스(124) 사이의 부착 지점 근처의 트레이스(124)에 부착되며, 비아(129)는 패키지 레그(120)와 트레이스(124) 사이의 부착 지점 근처의 트레이스(124)에 부착된다.
"비아"는 PCB(110)를 수직으로 관통하여 통상 트레이스(124) 등의 트레이스를 PCB의 다른 층(126) 상의 트레이스와 상호 접속하도록 채용되는 전도성 경로이다. 비아는 신호를 PCB의 다양한 층에 편리하게 전달하지만, 종래의 지식에 따르면 비아의 커패시턴스가 주파수 응답의 품질을 떨어뜨릴 수 있기 때문에 고주파 적용 분야에서 회피되어야 한다. 종래의 지식에도 불구하고, 비아(128, 129)는 정확하게는 비아가 트레이스(124)에서 제공하는 추가적인 커패시턴스가 적절하게 조정될 때 상호 접속 시스템의 주파수 응답을 개선시키기 때문에 추가된다. 또한, 비아(128, 129)에 의해 제공되는 추가적인 PCB 커패시턴스는 분리형 커패시터 또는 다른 용량성 요소를 트레이스(124)에 접속함으로써 얻어질 수도 있다. 그러나, 대부분의 PCB 제조업자는 비아를 PCB에 용이하게 추가할 수 있고 치수를 조정함으로써 비아의 커패시턴스를 용이하게 조정할 수 있다. 이와 같이, 비아(128, 129)는 상호 접속 시스템의 주파수 응답을 개선하는 데 필요한 필수적인 추가 PCB 커패시턴스를 얻는 편리한 방법이고 신호 루팅(routing)에서 유연성을 제공하는 부가적인 효과를 갖는다. 부수적인 효과로서, 비아(128, 129)는 트레이스(124)로부터 다른 PCB 층으로 신호를 루팅하는 데 사용될 수 있지만, 그러한 목적으로 사용되어야 하는 것은 아니다.
도 11은 도 10의 상호 접속 시스템의 등가 회로 선도이다. 도 10의 드라이버(100)는 드라이버의 출력 저항(R1)을 통해 본딩 패드(112A)에 접속되는 이상적인 전원(Vin)으로서 도 11에 도시되어 있다. 도 10의 리시버(104)는 본딩 패드(114B)에 접속되는 입력 저항(R2)을 갖는 이상적인 리시버(Vout)로서 도 11에 도시되어 있다. 도 10의 본딩 와이어(118A, 118B, 122A, 122B) 및 패키지 레그(116, 120)는 각각 인덕턴스(L1A, L1B, L2A, L2B)로서 형성된다. 드라이버(100), ESD(108), 리시버(104) 및 ESD(110)의 커패시턴스는 각각 커패시터(C1DRV, C1ESD, C2RCV, C2ESD)로서 도 11에 도시되어 있다. 비아(128, 129)의 커패시턴스는 각각 커패시터(C1VIA, C2VIA)에 의해 도시되어 있다. 트레이스(124)는 특성 임피던스(Z0)에 의해 도 11에 도시되어 있다.
아래의 표 5는 도 11의 상호 접속 시스템에 대한 적절한 구성 요소값을 나타낸다.
L1A 1.4nH
L1B 1.4nH
L2A 1.4nH
L2B 1.4nH
C1DRV 0.7pF
C1ESD 1.3pF
C1VIA 0.7pF
C2RCV 0.7pF
C2ESD 1.3pF
C2VIA 0.7pF
Z0 50Ω
R1 50Ω
R2 50Ω
도 12는 다양한 구성 요소의 표 5의 값을 사용하는 도 10의 상호 접속 시스템의 주파수 응답을 도시하고 있다.
상기 값과 표 4에 나타낸 값을 비교하면, 모든 구성 요소값은 추가되는 비아 커패시턴스(C1VIA, C2VIA)를 제외하면 도 7의 상호 접속 시스템의 주파수 응답(도 9의 곡선 A 참조)을 결정할 때 사용되는 값과 유사하다는 것을 주목하여야 한다. 도 9의 곡선 A와 도 12를 비교하면, 추가되는 비아 커패시턴스가 상호 접속 시스템의 대역폭을 4㎓로부터 도 7의 상호 접속 시스템의 4㎓ 대역폭(도 9의 곡선 A 참조)보다 실질적으로 큰 대략 6㎓로 증가시킨다는 것을 알 수 있다. 또한, 도 12의 통과 대역(0 내지 6㎓)은 도 9의 곡선 A 또는 B의 통과 대역보다 평탄하다(리플이 적다)는 점과, 저지 대역은 급속하게 떨어진다는 점을 주목하여야 한다. 이와 같이, 커패시턴스를 상호 접속 시스템에 추가하면 주파수 응답의 품질을 떨어뜨린다는 종래의 지식에도 불구하고, 추가적인 PCB 커패시턴스가 적절한 크기로 형성된다고 가정하고 도 9 및 도 12를 비교하면, 도 10에 도시된 바와 같은 PCB의 트레이스의 커패시턴스를 증가시키면 상호 접속 시스템은 고주파 신호를 왜곡이 작은 상태로 통과시킬 것이라는 것을 알 수 있다.
버터워스(Butterworth) 및 체비세프(Chebyshev) 필터
상호 접속 시스템의 "최적"의 주파수 응답은 적용 분야에 따라 다르다는 것을 이해하여야 한다. 예컨대, 일부의 적용 분야에서는 대역폭을 최대화하려고 할 수도 있다. 다른 적용 분야에서는 예컨대 평탄한 통과 대역, 저주파수에서의 적은 감쇠 또는 저지 대역에서의 급격한 롤 오프에 대한 교환으로 협소한 대역폭을 받아들일 수도 있다. 상호 접속 시스템의 주파수 응답은 구성 요소의 임피던스값에 따라 다르기 때문에, 본딩 와이어의 인덕턴스(L1A, L1B, L2A, L2B) 및 추가되는 PCB의 비아의 커패시턴스(C1VIA, C2VIA)가 조정되어야 하는 적절한 값은 적용 분야에 따라 다르다.
도 5, 도 8 및 도 11에 도시된 상호 접속 시스템의 등가 회로는 4극 또는 5극 필터(4-pole or 5-pole filter)로서 볼 수 있다. 본딩 와이어의 인덕턴스 및/또는 비아의 커패시턴스를 적절하게 조정함으로써, 상호 접속 시스템은 최대로 평탄한 주파수 응답을 제공하는 주지된 다극 "버터워스" 필터 또는 대역폭 및 롤 오프 특성의 조합을 최적화할 수 있는 주지된 다극 "체비세프"와 같이 동작되게 할 수 있다. 필터의 다양한 주파수 응답 특성을 최적화하는 구성 요소값을 위한 적절한 선택을 포함하여 다극 버터워스 및 체비세프 필터의 설계는 당업자에게 잘 알려져 있다. 예컨대, 프렌티스-홀, 인크.에 의해 1982년에 출판된 더블유.에이치. 헤이워드(W.H. Hayward)의 저서 "무선 주파수 설계 개론"의 제59면 내지 제68면을 참고한다(본 명세서에서 참조로 포함됨).
복수개의 드라이버 및 리시버
다수의 IC에서, 하나 이상의 신호 드라이버 및/또는 리시버는 단일의 IC 입/출력 핀 또는 패키지 레그로 접근할 수도 있다. 이러한 경우에, 본 발명에 따르면, 다양한 드라이버, 리시버 및 ESD 소자에는 적절한 크기로 형성된 인덕턴스를 갖는 본딩 와이어 또는 다른 전도체에 의해 상호 접속되는 분리형 본딩 패드가 제공된다.
도 13은 예컨대 PCB(141) 상에 장착되는 IC(140)를 도시하고 있다. IC(140)는 드라이버(142A), 리시버(142B) 및 ESD 소자(142C)를 포함하며, 이들은 모두 예컨대 (도시되지 않은) 또 다른 집적 회로의 단자 등 IC(140) 외부의 회로 노드에 접속된 PCB의 트레이스(145)에 접속되는 공통 패키지 레그(143)로 액세스한다. 본 발명에 따르면, 각각의 회로 소자(142A 내지 142C)는 한 세트의 본딩 패드(144A 내지 144C) 중 하나의 분리형 본딩 패드에 연결된다. 본딩 와이어(146A)는 드라이버 본딩 패드(144A)를 ESD 본딩 패드(144B)에 접속하며, 본딩 와이어(146C)는 리시버 본딩 패드(144C)를 ESD 본딩 패드(144B)에 접속한다. 본딩 와이어(146B)는 본딩 패드(144B)를 패키지 레그(143)에 접속한다. 비아(149)가 트레이스(145)에 추가될 때, 비아(149)의 커패시턴스 및 본딩 와이어(146A 내지 146C)의 인덕턴스는 상호 접속 시스템의 바람직한 주파수 응답 특성을 실질적으로 최적화하도록 조정될 수도 있다.
도 14는 도 13의 상호 접속 시스템의 다른 버전을 도시하는 것으로, IC(150)내의 3개의 전도성 접촉부(본딩 패드)(152A 내지 152C)는 드라이버, ESD 및 리시버 소자(151A 내지 151C) 중 하나의 분리형 소자에 각각 연결된다. 각각의 본딩 패드(152A 내지 152C)는 한 세트의 3개의 전도체(본딩 와이어)(153A 내지 153C) 중 대응하는 전도체를 통해 IC 패키지 레그(154)에 직접 접속된다. 패키지 레그(154)는 IC(150) 외부의 회로 노드에 대해 신호를 전달하는 전도성 경로를 형성하도록 트레이스(155)에 접속된다. 또한, 비아(156)(또는 다른 용량성 요소)는 본딩 와이어(152A 내지 152C)의 인덕턴스 및 비아(156)의 커패시턴스가 상호 접속 시스템의 바람직한 주파수 응답 특성을 실질적으로 최적화하는 크기로 형성되는 상태로 트레이스(155)에 접속될 수도 있다.
금속층 트레이스에 의한 유도성 절연
도 15는 도 13의 본딩 패드(144A, 144C) 및 본딩 와이어(146A, 146C)가 리소그래피 공정에 의해 IC(140)의 금속층 상에 형성되는 한 쌍의 유도성 트레이스(164A, 166C)에 의해 대체된다. 도 15를 참조하면, ESD 소자(158B)는 본딩 패드(159)에 직접 접속된다. 본딩 와이어(160)는 본딩 패드(159)를 패키지 레그(162)에 접속한다. IC(140) 상에서 사용되는 드라이버(158A)는 유도성 트레이스(164A)를 통해 본딩 패드(159)에 연결되며, 리시버(158C)는 또 다른 유도성 트레이스(164C)를 통해 본딩 패드(159)에 연결된다. 트레이스(164A, 164C) 등의 금속층 트레이스의 인덕턴스는 주지된 방법으로 길이 및 형상을 조정함으로써 정확하게 조정될 수 있다. 이러한 금속층 트레이스는 나선형 형상을 갖는 경우도 있고 "나선형 인덕터(spiral inductor)"로서 알려져 있다.
패키징되지 않은 다이 기구(Unpackaged Die Instruments)
도 4, 도 7, 도 10, 도 13, 도 14 및 도 15는 패키징된 IC와 관련하여 사용될 때의 본 발명에 따른 상호 접속 시스템을 도시하고 있다. 일부 적용 분야에서, 패키징되지 않은 IC 다이가 본딩 와이어를 통해 외부 트레이스에 직접 접속될 수 있다. 이와 같이, 예컨대 도 4에서, 패키지 레그(56)가 생략될 수 있고 본딩 와이어(58A, 58B)가 트레이스(64)에 직접 접속될 수 있다.
도 13에서, 패키지 레그(143)가 생략될 수 있고 본딩 와이어(146B)가 트레이스(145)에 직접 연결될 수 있다.
도 14에서, 패키지 레그(154)가 생략될 수 있고 모든 본딩 와이어(153A 내지 153C)가 트레이스(155)에 직접 접속될 수 있다.
리소그래피 공정에 의해 형성된 스프링 접촉부에 의한 유도성 절연
도 16 및 도 17은 도 4의 본딩 와이어 및 패키지 레그의 기능이 리소그래피 공정에 의해 형성된 포크형 스프링 접촉부(170)에 의해 수행되는 본 발명에 따른 다른 실시예를 도시하고 있다. 스프링 접촉부(170)는 2개의 패키지 레그(172A, 172B)를 갖고, 각각의 패키지 레그는 인쇄 회로 기판(168) 상의 트레이스(180) 등의 외부 회로 노드로부터 팁(270)을 통해 IC(200) 상에서 사용되는 각각의 소자(예컨대, 드라이버, 리시버 또는 ESD 소자)로의 분리형 신호 경로를 제공한다. 팁(270)과 트레이스(180) 사이의 접촉력은 IC(200)가 트레이스(180) 부근에 유지될 때 스프링 접촉부의 탄성력에 의해 유지될 수 있다. 또한, 팁(270)은 영구 접속이 바람직할 때 트레이스(180)에 납땜될 수도 있다.
도 16 및 도 17의 예에서, 스프링 접촉부(170)는 IC(200) 내의 2개의 분리형 회로에 분리형 신호 경로를 제공하도록 2개의 패키지 레그(172A, 172B)를 갖는다. 그러나, 3개 이상의 소자가 트레이스(180)와 교신하여야 하는 본 발명에 다른 실시예에서, 스프링 접촉부(170)는 3개 이상의 패키지 레그를 가질 수도 있다. 각각의 레그(172A, 172B)의 분리형 인덕턴스의 커패시턴스 고립 효과는 도 4의 본딩 와이어(58A, 58B)의 인덕턴스(L1A, L1B)가 주파수 응답을 개선시키는 것과 동일한 방식으로 상호 접속 시스템의 주파수 응답을 개선시킨다. 레그(172A, 172B)의 길이 및 폭은 인덕턴스에 영향을 주기 때문에, 인덕턴스는 길이 및 폭을 독립적으로 조정함으로써 독립적으로 제어될 수 있다. 도 16의 예에서, 레그(172A)는 레그(172B)보다 짧고 폭이 넓기 때문에, 서로 다른 인덕턴스를 갖는다.
포크형 스프링 접촉부(170)를 사용하면 패키지 레그(172A, 172B)는 리소그래피 공정에 의해 정확하게 형성되고 형상 및 이들 사이의 각도는 인덕턴스 및 상호 인덕턴스를 제어하기 때문에, 이러한 인덕턴스 및 상호 인덕턴스는 고도의 정확도로 제어될 수 있다는 장점이 있다. 통과 대역폭 또는 평탄도 등의 상호 접속 시스템의 바람직한 주파수 응답 특성은 정확하게 제어될 수 있다. 도 17에 도시되어 있지 않지만, 비아 또는 다른 용량성 요소는 스프링 접촉부(170)의 팁과의 접점에서 또는 그 부근에서 트레이스(180)와 접촉되는 회로 기판(182) 내에 포함될 수도 있다. 비아 또는 다른 용량성 요소의 커패시턴스가 적절하게 조정되면, 이러한 상호 접속 시스템의 주파수 응답 특성은 추가로 개선된다. 또한, 스프링접촉부(170)의 팁(270)은 비아와 직접 접촉하거나, 예컨대 또 다른 집적 회로의 본딩 패드 또는 또 다른 IC의 스프링 접촉부의 팁 등의 PCB의 트레이스 이외의 회로 노드에 접촉하는 데 적절하다.
스프링 접촉부(170)는 IC(200)의 표면 상에 선택적으로 증착되는 재료층으로부터 구성되며, 각각의 층의 치수는 종래의 리소그래피 공정을 통해 형성된다. IC(200)는 실리콘 기판(202) 및 그 표면 상에 배치되는 절연 보호층(예컨대, 폴리이미드)(204)을 포함한다. 보호층(204)은 접촉 패드(208) 바로 위에 개구(206)를 포함한다. 전도층(210)(예컨대, 티타늄-텅스텐)은 보호층(204)의 표면 상에 증착되어, 접촉 패드(208) 위의 개구의 측벽은 접촉 패드(208)와 전기적인 접촉을 이룬다. 다음에, 마스크 재료(예컨대, 포토리지스트)(220)로 된 층이 전도층(210) 상에 증착되어 마스크층(220)을 통해 전도층(210)으로 연장되는 접촉 패드(208) 위의 개구를 포함하도록 종래의 리소그래피 기술에 의해 패터닝된다. 또한, 마스크층(220)은 스프링 접촉부의 팁(270)을 위한 베이스를 형성하는 범프(230)를 포함한다. 다음에, 전도성 시드층(seed layer)(250)(예컨대, 금)이 마스크층(220) 위에 증착되어 도 16에 도시된 바와 같이 접촉부(170)의 기본 형상을 형성하도록 리소그래피 공정 후 식각된다. 다음에, 탄성이고 전도성인 접촉층(260)(예컨대, 니켈)이 시드층(250) 상에 증착된다(plated). 다음에, 포토리지스트 마스크층(220)이 용제(예컨대, 아세톤)로 제거되고, 다른 잔여층(예컨대 전도층(210)의 일부)은 적절한 기술을 사용하여 제거된다. 완성된 스프링 접촉부(170)에서, 팁(270)은 트레이스(180)에 대해 가압될 때 수직으로 자유롭게 변형될 수 있다. 1998년 11월 19일자로 공개된 PCT 공보 제WO 98/52224A1호는 스프링 접촉부의 제조를 상세하게 설명하고 있고 참조로 본 명세서에 포함된다.
레이저 트리밍
고정밀 적용 분야에서, 레그(172A 또는 172B)의 인덕턴스는 레그를 형성하는 전도성 재료의 일부를 트리밍하기 위해 레이저 빔을 채용함으로써 IC가 제조 및 시험된 후 조정될 수 있다. 상호 접속 시스템의 주파수 응답은 스프링 접촉부 레그의 인덕턴스를 조정하기 위해 이러한 레이저 트리밍을 사용하여 반복적으로 측정 및 조정될 수 있다. 또한, 레이저 트리밍 기술은 본딩 패드 및 비아의 커패시턴스뿐만 아니라 도 15의 트레이스(164A, 164C)의 인덕턴스를 미세하게 조정하는 데 채용될 수도 있다.
정전기 보호의 배치
정전기 방전(ESD) 소자가 제공하는 보호는 커패시턴스의 기능이다. 즉, 커패시턴스가 클수록, ESD 소자는 양호한 정전기 보호를 제공한다. 그러나, 상기 논의된 바와 같이, ESD 소자가 IC의 입/출력 단자에 접속될 때, 커패시턴스는 IC의 주파수 응답에 악영향을 주어 그 단자를 통과하는 신호를 왜곡시킬 수 있다. 일반적으로, ESD 소자의 커패시턴스가 클수록, 신호에 대한 영향이 크다.
본 발명의 하나의 태양에 따르면, 인덕터에 의해 연결되는 여러개(적어도 2개)의 ESD 소자가 IC의 단자에서 정전기 보호를 제공하는 데 제공된다. 각각의 ESD 소자는 IC 단자를 위해 바람직한 수준의 정전기 보호를 제공하기 위해 자체로는 지나치게 작은 병렬 커패시턴스를 갖는다. 그러나, ESD 소자의 커패시턴스는IC 단자로부터 보아 병렬로 보이고 커패시턴스의 합은 바람직한 수준의 보호를 제공하는 데 충분하다.
ESD 소자를 연결하는 직렬 인덕터가 적절한 크기로 형성되면, 상호 접속 구조는 다극 저역 필터로서 동작한다. 체비세프 또는 버터워스 필터로서 동작하도록 상호 접속 구조의 구성 요소값을 적절하게 조정함으로써, 상호 접속 구조는 동등한 수준의 정전기 보호를 제공하도록 충분한 커패시턴스의 단일 ESD 소자를 사용할 때 얻어질 수 있는 것보다 상당히 양호한 주파수 응답을 얻을 수 있다.
도 18은 IC(222) 내의 드라이버(또는 리시버)(220)를 (도시되지 않은) 또 다른 IC 내의 리시버에 상호 접속하는 본 발명에 따른 상호 접속 시스템의 하나의 실시예를 도시하고 있다. 본 발명에 따르면, IC(222)는 2개의 ESD 소자(224, 226)(ESD1, ESD2)를 포함한다. 분리형 본딩 패드(230, 232)가 ESD1 및 ESD2를 위해 제공된다. 드라이버(220)는 ESD2와 함께 본딩 패드(232)를 공유한다. 본딩 와이어(238)는 본딩 패드(232)를 본딩 패드(230)에 연결하고, 본딩 와이어(240)는 본딩 패드(230)를 IC(222)가 장착되는 PCB(246) 표면 상의 트레이스(244)에 접속되는 패키지 레그(242)에 추가로 연결한다. 트레이스(244)는 예컨대 2개의 ESD 소자를 사용하고 대체로 유사한 방식으로 트레이스(244)에 연결되는 리시버(또는 드라이버)를 갖는 (도시되지 않은) 또 다른 IC로 안내될 수도 있다.
도 19는 IC(223)에서 본딩 패드(232)가 생략되고 본딩 패드(230)가 유도성 트레이스("나선형 인덕터")(246)를 통해 ESD2 및 드라이버/리시버(220)에 직접 연결된다는 점을 제외하면 도 19의 IC(222)와 대체로 유사한 IC(223)를 위한 상호 접속 시스템을 도시하고 있다. 나선형 인덕터(246)는 IC(223) 내의 금속층에 의해 사용될 수도 있다.
도 20은 소자(220)가 유사한 방식으로 2개의 ESD 소자를 채용하는 리모트 IC 내에서 리시버를 갖는 또 다른 IC와 교신하는 드라이버라고 가정한 도 19 또는 도 20 중 하나의 상호 접속 시스템의 등가 회로 다이어 그램이다. 도 18 또는 도 19의 드라이버(220)는 출력 저항(R1)을 갖는 이상적인 전원(Vin)으로서 도 20에 도시되어 있다. 리모트 IC 내의 리시버는 입력 저항(R2)을 갖는 이상적인 리시버(Vout)로서 도 20에 도시되어 있다. 도 18의 본딩 와이어(238)(또는 도 19의 나선형 인덕터(246))는 인덕터(L11)로서 도 20에 모델링된다. 리모트 IC의 유사한 본딩 와이어 또는 나선형 인덕터는 인덕턴스(L21)로서 모델링된다. 도 18 또는 도 19의 본딩 와이어(240) 및 패키지 레그(242)와 리모트 IC의 유사한 소자는 각각 인덕턴스(L12, L22)로서 도 20에 모델링된다. ESD1 및 ESD2(이와 관련된 본딩 패드)의 커패시턴스는 각각 커패시터(C11, C21)로서 도 20에 도시되어 있다. 리모트 IC의 ESD 소자의 커패시턴스는 커패시터(C12, C22)에 의해 모델링된다. 트레이스(244)는 특성 임피던스(Z0)에 의해 도 20에 도시되어 있다.
아래의 표 6은 본딩 와이어 및 패키지 레그를 통해 PCB에 연결되는 단일 ESD 소자를 채용하는 통상적인 종래 기술의 상호 접속 시스템을 위한 통상적인 구성 요소값을 나타낸다.
ESD 커패시턴스 2.0pF
본딩/패키지 리드 인덕턴스 0.8nH
트레이스 임피던스 50Ω
아래의 표 7은 상호 접속 시스템이 버터워스 필터로서 동작하도록 총 2㎊ 커패시턴스를 갖는 2개의 ESD 소자를 제공하는 도 20의 상호 접속 시스템에 대한 적절한 요소값을 나타낸다.
Cl1, C21, C12, C22 1pF
L11, L21 1.0nH
L12, L22 0.8nH
도 21은 표 5에 나타낸 구성 요소값을 갖는 단일 ESD 소자를 채용하는 종래 기술의 상호 접속 시스템의 주파수 응답(280)과 표 6에 나타낸 구성 요소값을 채용하는 도 18 또는 도 19의 상호 접속 시스템의 주파수 응답(282)을 비교하고 있다. 2개의 작은 ESD 소자를 채용하는 시스템에 대한 주파수 응답은 단일의 큰 ESD 소자를 채용하는 시스템에 대한 약 4㎓의 통과 대역과 달리 약 7㎓의 통과 대역을 갖는다는 것을 주목하여야 한다.
도 18 및 도 19는 직렬 인덕턴스의 연결을 적절하게 조정하면, 3개 이상의 작은 유도적으로 연결된 ESD 소자를 사용함으로써 보호 성능의 감소 없이 주파수 응답에서의 추가적인 개선이 얻어질 수 있는 2개의 ESD 소자(224, 226)를 채용하는 본 발명에 따른 하나의 실시예를 도시하고 있다.
도 22 내지 도 24는 인덕터에 의해 상호 접속되는 복수개의 ESD 소자로부터 다극 필터를 형성하는 다양한 다른 실시예를 도시하고 있다. 도 22에 도시된 상호접속 설계(topology)는 드라이버/리시버(220)에 또 다른 유도성 본딩 와이어(236)에 의해 본딩 패드(232)에 연결되는 자체의 본딩 패드가 제공되어 또 다른 극을 필터에 추가한다는 것을 제외하면 도 18의 상호 접속 설계와 대체로 유사하다. 마찬가지로, 도 23에 도시된 상호 접속 설계는 추가적인 나선형 인덕터(237)가 ESD2와 드라이버/리시버(220) 사이에 삽입된다는 것을 제외하면 도 19의 상호 접속 설계와 대체로 유사하다. 상기 논의된 바와 같이, 적절하게 조정되는 인덕터를 통해 ESD 소자와 드라이버 또는 리시버를 연결하면 상호 접속 시스템의 주파수 응답이 추가로 개선될 수 있다.
도 24는 리시버(220A) 및 드라이버(220B)가 인덕터(250, 252)를 통해 분리형 ESD 소자(ESD1 및 ESD2)에 연결되는 상호 접속 시스템의 다른 버전을 도시하고 있다. 인덕터(254)는 ESD1 및 리시버(220)를 본딩 패드(230)에 추가로 연결하며, 인덕터(256)는 ESD2 및 드라이버(220B)를 본딩 패드(230)에 추가로 연결한다. 상기 형태로 드라이버 및 리시버를 분리하면 생성되는 필터 구조가 적절하게 조정될 때 상호 접속 시스템의 주파수 응답이 개선된다.
이와 같이, IC 상에서 사용되는 드라이버, 리시버, 정전기 보호 소자 등의 복수개의 회로 소자를 위한 공통 I/O 단자로의 접근을 제공하는 상호 접속 시스템의 다른 실시예가 도시 및 설명되었다. 각각의 이러한 소자에는 IC 내에서 분리형 접촉 패드가 제공되며, 접촉 패드는 서로 그리고 본딩 와이어 또는 리소그래피 공정에 의해 형성된 스프링 접촉부의 패키지 레그 등의 유도성 전도체를 통해 IC I/O단자에 연결된다. 전도체의 인덕턴스는 회로 소자의 커패시턴스를 서로로부터 고립시켜, 상호 접속 시스템의 주파수 특성을 개선시킨다. 본 발명에 따르면, 또한, 전도체의 인덕턴스 및 상호 접속 시스템의 다양한 커패시턴스는 상호 접속 시스템의 주파수 응답 특성을 최적화하도록 적절하게 조정된다.
본 명세서는 본 발명의 양호한 실시예를 설명하였지만, 당업자라면 본 발명의 폭넓은 태양 내에서 본 발명으로부터 벗어나지 않고 양호한 실시예에 대한 다수의 변형을 가할 수도 있다. 예컨대, 본 발명의 상호 접속 시스템은 IC에서 사용되지 않는 분리형 구성 요소에 의해 형성되는 회로를 상호 접속한다. 따라서, 본 발명은 본 발명의 진정한 범주 및 기술적 사상 내에 있는 모든 이러한 변형을 포함하도록 해석되어야 한다.

Claims (42)

  1. 전자 소자 내부의 제1 및 제2 노드와 상기 전자 소자 외부의 제3 노드 사이에서 신호를 전달하는 상호 접속 시스템에 있어서,
    상기 제1 노드를 상기 제3 노드에 연결하는 제1 전도성 경로와,
    상기 제2 노드를 상기 제3 노드에 연결하는 제2 전도성 경로를 포함하며,
    상기 제1 및 제2 전도성 경로는 실질적으로 유도성인 것을 특징으로 하는 상호 접속 시스템.
  2. 제1항에 있어서, 상기 전자 소자는 집적 회로이고, 상기 제1 및 제2 노드는 상기 집적 회로 상에서 사용되는 본딩 패드이고, 상기 제1 전도성 경로는 제1 본딩 와이어를 포함하고, 상기 제2 전도성 경로는 제2 본딩 와이어를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  3. 제2항에 있어서, 상기 제1 및 제2 본딩 와이어의 인덕턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  4. 제2항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 본딩 와이어의 인덕턴스는 상기상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  5. 제2항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 본딩 와이어의 인덕턴스는 상기 상호 접속 시스템이 버터워스(Butterworth) 필터의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  6. 제2항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 본딩 와이어의 인덕턴스는 상기 상호 접속 시스템이 체비세프(Chebyshev) 필터의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  7. 제1항에 있어서, 상기 제1 및 제2 전도성 경로의 인덕턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  8. 제1항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 전도성 경로의 인덕턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  9. 제1항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 전도성 경로의 인덕턴스는 상기 상호 접속 시스템이 버터워스(Butterworth) 필터의 주파수 응답과 실질적으로유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  10. 제1항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 전도성 경로의 인덕턴스는 상기 상호 접속 시스템이 체비세프(Chebyshev) 필터의 주파수 응답과 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  11. 제10항에 있어서, 상기 제3 노드는 인쇄 회로 기판 상에 트레이스를 포함하고, 상기 용량성 요소는 상기 인쇄 회로 기판 내에 비아 - 상기 비아는 상기 트레이스에 접속됨 - 를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  12. 제1항에 있어서, 상기 전자 소자는 집적 회로이고, 상기 제1 및 제2 전도성 경로는 스프링 접촉부에 의해 사용되며, 상기 스프링 접촉부는 상기 제3 노드와 접촉하는 팁과, 상기 제1 노드와 상기 팁 사이에 접속되는 제1 전도성 레그(leg)와, 상기 제2 노드와 상기 팁 사이에 접속되는 제2 전도성 레그를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  13. 제12항에 있어서, 상기 제1 및 제2 전도성 레그의 인덕턴스는 각각 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  14. 제12항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 전도성 레그의 인덕턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 형성되는 것을 특징으로 하는 상호 접속 시스템.
  15. 제14항에 있어서, 상기 제3 노드는 상기 팁을 수용하는 인쇄 회로 기판의 트레이스 상의 접점을 포함하고, 상기 용량성 요소는 상기 인쇄 회로 기판의 트레이스에 접속되는 인쇄 회로 기판의 비아(VIA)를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  16. 제12항에 있어서, 상기 전도성 레그는 탄성 재료를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  17. 제12항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 전도성 레그의 인덕턴스는 상기 상호 접속 시스템이 버터워스(Butterworth) 필터의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  18. 제12항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스와 상기 제1 및 제2 전도성 레그의 인덕턴스는 상기 상호 접속 시스템이 체비세프 필터의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  19. 집적 회로 내부의 제1 및 제2 노드와 상기 집적 회로 외부의 제3 노드 사이에서 신호를 전달하는 상호 접속 시스템에 있어서,
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 인덕터와,
    상기 제2 노드와 상기 제3 노드 사이에 접속되는 전도체
    를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  20. 제19항에 있어서, 상기 제1 노드는 상기 집적 회로 상에서 사용되는 제1 본딩 패드를 포함하고, 상기 제2 노드는 상기 집적 회로 상에서 사용되는 제2 본딩 패드를 포함하고, 상기 인덕터는 상기 제1 본딩 패드와 상기 제2 본딩 패드 사이에 접속되는 본딩 와이어로 구성되는 것을 특징으로 하는 상호 접속 시스템.
  21. 제19항에 있어서, 상기 인덕터는 상기 집적 회로 내에서 사용되는 것을 특징으로 하는 상호 접속 시스템.
  22. 제21항에 있어서, 상기 인덕터는 리소그래피 공정에 의해 형성된 전도성 트레이스를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  23. 제19항에 있어서, 상기 제3 노드에 접속되는 용량성 요소를 더 포함하며, 상기 용량성 요소의 커패시턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  24. 제23항에 있어서, 상기 제3 노드는 인쇄 회로 기판의 트레이스를 포함하고, 상기 용량성 요소는 상기 인쇄 회로 기판의 트레이스에 접속되는 인쇄 회로 기판 비아(VIA)를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  25. 제19항에 있어서, 상기 상호 접속 시스템은 버터워스(Butterworth) 필터의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 것을 특징으로 하는 상호 접속 시스템.
  26. 제19항에 있어서, 상기 상호 접속 시스템은 체비세프(Chebyshev) 필터의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 것을 특징으로 하는 상호 접속시스템.
  27. 집적 회로 내에서 사용되는 제1 회로 소자와 상기 집적 회로 외부의 제2 회로 소자 사이에서 신호를 전달하는 상호 접속 시스템에 있어서,
    상기 제1 회로 소자가 접속되는 상기 집적 회로 내의 제1 노드와,
    상기 제1 노드에 결합되는 제1 정전기 방전 보호 소자와,
    상기 집적 회로 내에서 사용되는 제2 노드와,
    상기 제2 노드에 결합되는 제2 정전기 방전 보호 소자와,
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 인덕터와,
    상기 제2 노드를 상기 제2 회로 소자에 연결하는 전도성 수단
    을 포함하는 것을 특징으로 하는 상호 접속 시스템.
  28. 제27항에 있어서, 상기 제1 및 제2 노드는 상기 집적 회로 상에서 사용되는 본딩 패드이고, 상기 인덕터는 본딩 와이어를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  29. 제27항에 있어서, 상기 인덕터는 상기 집적 회로 내에서 사용되는 나선형 인덕터를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  30. 제27항에 있어서, 상기 전도성 수단은 유도성이고, 상기 제1 및 제2 정전기방전 보호 소자는 용량성이고, 상기 인덕터 및 상기 전도성 수단의 인덕턴스와 상기 제1 및 제2 정전기 방전 보호 소자의 커패시턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  31. 제30항에 있어서, 상기 인덕터 및 상기 전도성 수단의 인덕턴스와 상기 제1 및 제2 정전기 방전 보호 소자의 커패시턴스는 상기 상호 접속 시스템이 버터워스 필터 및 체비세프 필터 중 하나의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  32. 집적 회로 내에서 사용되는 제1 회로 소자와 상기 집적 회로 외부의 제2 회로 소자 사이에서 신호를 전달하는 상호 접속 시스템에 있어서,
    상기 제1 회로 소자가 접속되는 상기 집적 회로 내의 제1 노드와,
    상기 집적 회로 내의 제2 노드와,
    상기 집적 회로 내의 제3 노드와,
    상기 제2 노드에 결합되는 제1 정전기 방전 보호 소자와,
    상기 제3 노드에 결합되는 제2 정전기 방전 보호 소자와,
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제1 인덕터와,
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 인덕터와,
    상기 제2 노드를 상기 제2 회로 소자에 연결하는 전도성 수단
    을 포함하는 것을 특징으로 하는 상호 접속 시스템.
  33. 제32항에 있어서, 상기 제1, 제2 및 제3 노드는 상기 집적 회로 상에서 사용되는 본딩 패드이고, 상기 제1 및 제2 인덕터는 본딩 와이어를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  34. 제32항에 있어서, 상기 제1 및 제2 인덕터 중 적어도 하나는 상기 집적 회로 내에서 사용되는 나선형 인덕터를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  35. 제32항에 있어서, 상기 전도성 수단은 유도성이고, 상기 제1 및 제2 정전기 방전 보호 소자는 용량성이고, 상기 제1 인덕터, 상기 제2 인덕터 및 상기 전도성 수단의 인덕턴스와 상기 제1 및 제2 정전기 방전 보호 소자의 커패시턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  36. 제35항에 있어서, 상기 제1 인덕터, 상기 제2 인덕터 및 상기 전도성 수단의 인덕턴스와 상기 제1 및 제2 정전기 방전 보호 소자의 커패시턴스는 상기 상호 접속 시스템이 버터워스 필터 및 체비세프 필터 중 하나의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  37. 집적 회로 내에서 사용되는 드라이버 및 리시버와 상기 집적 회로 외부의 회로 소자 사이에서 신호를 전달하는 상호 접속 시스템에 있어서,
    상기 집적 회로 내의 노드와,
    제1 정전기 방전 보호 소자와,
    제2 정전기 방전 보호 소자와,
    상기 노드와 상기 제1 정전기 방전 보호 소자 사이에 접속되는 제1 인덕터와,
    상기 노드와 상기 제2 정전기 방전 보호 소자 사이에 접속되는 제2 인덕터와,
    상기 제1 정전기 방전 보호 소자와 상기 드라이버 사이에 접속되는 제3 인덕터와,
    상기 제2 정전기 방전 보호 소자와 상기 리시버 사이에 접속되는 제4 인덕터와,
    상기 노드를 상기 제3 회로 소자에 연결하는 전도성 수단
    을 포함하는 것을 특징으로 하는 상호 접속 시스템.
  38. 제37항에 있어서, 상기 전도성 수단은 유도성이고, 상기 제1 및 제2 정전기 방전 보호 소자는 용량성이고, 상기 제1 인덕터 내지 제4 인덕터 및 상기 전도성 수단의 인덕턴스와 상기 제1 및 제2 정전기 방전 보호 소자의 커패시턴스는 상기 상호 접속 시스템의 주파수 응답 특성을 실질적으로 최적화하는 크기로 된 것을 특징으로 하는 상호 접속 시스템.
  39. 제38항에 있어서, 상기 상호 접속 시스템은 버터워스 필터 및 체비세프 필터 중 하나의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 것을 특징으로 하는 상호 접속 시스템.
  40. 집적 회로 내에서 사용되는 제1 회로 소자와 상기 집적 회로 외부의 제2 회로 소자 사이에서 신호를 전달하는 상호 접속 시스템에 있어서,
    상기 집적 회로 내에서 사용되는 회로 노드와,
    상기 회로 노드를 상기 제2 회로 소자에 전기적으로 연결하는 수단과,
    상기 제1 회로 소자를 상기 회로 노드에 연결하고, 상기 집적 회로 내에서 사용되는 복수개의 용량성 정전기 방전 보호 소자와, 상기 복수개의 용량성 정전기 방전 보호 소자를 상호 접속하는 복수개의 인덕터를 갖는 다극 필터
    를 포함하는 것을 특징으로 하는 상호 접속 시스템.
  41. 제40항에 있어서, 상기 다극 필터는 버터워스 필터 및 체비세프 필터 중 하나의 주파수 응답과 실질적으로 유사한 주파수 응답을 갖는 것을 특징으로 하는 상호 접속 시스템.
  42. 제40항에 있어서, 상기 복수개의 인덕터는 상기 회로 노드와 상기 제1 회로소자 사이에서 직렬로 접속되고, 상기 복수개의 정전기 방전 보호 소자는 상기 인덕터를 통과하는 신호에 대해 병렬(shunt) 커패시턴스를 제공하는 것을 특징으로 하는 상호 접속 시스템.
KR1020017010806A 1999-02-25 2000-02-23 집적 회로 상호 접속 시스템 KR100640130B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/258,185 US6448865B1 (en) 1999-02-25 1999-02-25 Integrated circuit interconnect system
US09/258,185 1999-02-25
US09/510,657 US6459343B1 (en) 1999-02-25 2000-02-22 Integrated circuit interconnect system forming a multi-pole filter
US09/510,657 2000-02-22

Publications (2)

Publication Number Publication Date
KR20020013504A true KR20020013504A (ko) 2002-02-20
KR100640130B1 KR100640130B1 (ko) 2006-10-31

Family

ID=26946481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010806A KR100640130B1 (ko) 1999-02-25 2000-02-23 집적 회로 상호 접속 시스템

Country Status (5)

Country Link
US (2) US6459343B1 (ko)
EP (1) EP1200990A2 (ko)
JP (2) JP2003526901A (ko)
KR (1) KR100640130B1 (ko)
WO (1) WO2000051012A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461810B2 (en) 2014-09-18 2016-10-04 Samsung Display Co., Ltd. Multi-drop channels including reflection enhancement
US9595217B2 (en) 2013-12-05 2017-03-14 Samsung Display Co., Ltd. Trace structure for improved electrical signaling
US10153238B2 (en) 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6459343B1 (en) * 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6538538B2 (en) 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
US6597227B1 (en) * 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
US6801869B2 (en) * 2000-02-22 2004-10-05 Mccord Don Method and system for wafer and device-level testing of an integrated circuit
AU2001296891A1 (en) * 2000-09-22 2002-04-02 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
WO2002058155A1 (en) * 2001-01-19 2002-07-25 Koninklijke Philips Electronics N.V. Semiconductor chip with internal esd matching
KR100906356B1 (ko) 2001-08-10 2009-07-06 히타치 긴조쿠 가부시키가이샤 하이 패스 필터
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US7289302B1 (en) * 2001-10-04 2007-10-30 Maxtor Corporation On slider inductors and capacitors to reduce electrostatic discharge damage
US6624999B1 (en) * 2001-11-20 2003-09-23 Intel Corporation Electrostatic discharge protection using inductors
US6816031B1 (en) 2001-12-04 2004-11-09 Formfactor, Inc. Adjustable delay transmission line
US20030120777A1 (en) * 2001-12-26 2003-06-26 First Data Corporation Forms auditing systems and methods
DE10214068B4 (de) * 2002-03-28 2009-02-19 Advanced Micro Devices, Inc., Sunnyvale ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung
KR100894803B1 (ko) 2002-06-11 2009-04-30 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 필터 회로 및 방법
US20030235019A1 (en) * 2002-06-19 2003-12-25 Ming-Dou Ker Electrostatic discharge protection scheme for flip-chip packaged integrated circuits
DE10231638B4 (de) * 2002-07-12 2011-07-28 Infineon Technologies AG, 81669 Integrierte Schaltungsanordnung
TW573350B (en) * 2002-10-25 2004-01-21 Via Tech Inc Integrated circuit with electrostatic discharge protection
JP4744786B2 (ja) * 2003-04-23 2011-08-10 ルネサスエレクトロニクス株式会社 高周波電力増幅モジュール
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
US7388424B2 (en) 2004-04-07 2008-06-17 Formfactor, Inc. Apparatus for providing a high frequency loop back with a DC path for a parametric test
US7466113B2 (en) * 2004-07-07 2008-12-16 02Micro International Limited Break-before-make sensing for drivers
US7327035B2 (en) * 2004-09-08 2008-02-05 Texas Instruments Incorporated System and method for providing a low frequency filter pole
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US7737553B2 (en) 2004-10-06 2010-06-15 Panasonic Corporation Semiconductor device
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
JP4702178B2 (ja) * 2006-05-19 2011-06-15 ソニー株式会社 半導体結合装置、半導体素子及び高周波モジュール
JP4506722B2 (ja) * 2006-05-19 2010-07-21 ソニー株式会社 半導体素子結合装置、半導体素子、高周波モジュール及び半導体素子結合方法
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
ATE447243T1 (de) 2007-11-26 2009-11-15 Siae Microelettronica Spa Mikrowellenmodul
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8693151B2 (en) * 2009-01-29 2014-04-08 Panasonic Corporation Differential transmission circuit and electronic device provided with the same
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8310841B2 (en) * 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8258619B2 (en) * 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
JP2013183072A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
CN103531580B (zh) * 2012-07-06 2016-08-03 联咏科技股份有限公司 芯片封装结构
JP5752657B2 (ja) * 2012-09-10 2015-07-22 株式会社東芝 半導体装置
JP6211772B2 (ja) * 2013-02-14 2017-10-11 ローム株式会社 Ｌｓｉのｅｓｄ保護回路および半導体装置
CN104253134B (zh) * 2013-06-28 2017-11-10 上海天马微电子有限公司 一种像素单元静电防护结构及图像传感器
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路
WO2015076008A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 インピーダンス変換回路および通信端末装置
JP6579111B2 (ja) * 2014-10-24 2019-09-25 株式会社ソシオネクスト 半導体集積回路装置
CN107112280B (zh) * 2014-10-24 2020-08-04 株式会社索思未来 半导体集成电路装置
US9935063B2 (en) * 2016-07-01 2018-04-03 Intel Corporation Rlink-on-die inductor structures to improve signaling
DE102017103803A1 (de) * 2017-02-23 2018-08-23 Infineon Technologies Ag Eine Integrierte-Schaltung-Vorrichtung und eine Vorrichtung zum Schutz einer Schaltung
TW201843945A (zh) 2017-03-03 2018-12-16 日商索尼半導體解決方案公司 傳送裝置及通信系統
US10128229B1 (en) 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10867991B2 (en) * 2018-12-27 2020-12-15 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10971458B2 (en) * 2019-01-07 2021-04-06 Credo Technology Group Limited Compensation network for high speed integrated circuits
KR102213561B1 (ko) * 2019-05-09 2021-02-08 베렉스주식회사 반도체 장치
JP7426702B2 (ja) 2020-02-13 2024-02-02 ザインエレクトロニクス株式会社 半導体装置
CN114093334B (zh) * 2021-11-30 2022-09-06 长沙惠科光电有限公司 显示模组、显示装置及静电隔离方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354268A (en) 1980-04-03 1982-10-12 Santek, Inc. Intelligent test head for automatic test system
US4342013A (en) 1980-08-25 1982-07-27 Pilgrim Electric Co. Bidirectional power line filter
JPS5873881A (ja) 1981-10-29 1983-05-04 Advantest Corp Ｉｃテスタ
US4472725A (en) 1982-02-01 1984-09-18 Century Iii Electronics Inc. LC Delay line for feedforward amplifier
US4616178A (en) 1982-05-27 1986-10-07 Harris Corporation Pulsed linear integrated circuit tester
US4837622A (en) 1985-05-10 1989-06-06 Micro-Probe, Inc. High density probe card
JPH02198158A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置
US5012213A (en) 1989-12-19 1991-04-30 Motorola, Inc. Providing a PGA package with a low reflection line
US5090118A (en) 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
JPH04107940A (ja) * 1990-08-29 1992-04-09 Hitachi Ltd 半導体装置及びその構成部品
US5172051A (en) 1991-04-24 1992-12-15 Hewlett-Packard Company Wide bandwidth passive probe
JPH0555287A (ja) * 1991-08-26 1993-03-05 Seiko Epson Corp 半導体集積回路装置
GB2263980B (en) 1992-02-07 1996-04-10 Marconi Gec Ltd Apparatus and method for testing bare dies
US5182220A (en) 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure
US5270673A (en) 1992-07-24 1993-12-14 Hewlett-Packard Company Surface mount microcircuit hybrid
US5424693A (en) 1993-01-13 1995-06-13 Industrial Technology Research Institute Surface mountable microwave IC package
US5309019A (en) 1993-02-26 1994-05-03 Motorola, Inc. Low inductance lead frame for a semiconductor package
US5536906A (en) 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits
US5521406A (en) 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
EP1408337A3 (en) 1994-11-15 2007-09-19 FormFactor, Inc. Probe card assembly
US5546405A (en) 1995-07-17 1996-08-13 Advanced Micro Devices, Inc. Debug apparatus for an automated semiconductor testing system
US5642054A (en) 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
JPH09121127A (ja) * 1995-10-26 1997-05-06 Murata Mfg Co Ltd 高周波増幅集積回路装置
US5744869A (en) 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
US5917220A (en) 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US5901022A (en) 1997-02-24 1999-05-04 Industrial Technology Research Inst. Charged device mode ESD protection circuit
JP2000510653A (ja) 1997-04-16 2000-08-15 ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ 高速集積回路のための分散型ｅｓｄ保護デバイス
US5869898A (en) 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
KR100577131B1 (ko) 1997-05-15 2006-05-10 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
US6008533A (en) 1997-12-08 1999-12-28 Micron Technology, Inc. Controlling impedances of an integrated circuit
US6459343B1 (en) * 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595217B2 (en) 2013-12-05 2017-03-14 Samsung Display Co., Ltd. Trace structure for improved electrical signaling
US10153238B2 (en) 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
US9461810B2 (en) 2014-09-18 2016-10-04 Samsung Display Co., Ltd. Multi-drop channels including reflection enhancement

Also Published As

Publication number Publication date
JP2007189241A (ja) 2007-07-26
KR100640130B1 (ko) 2006-10-31
WO2000051012A3 (en) 2001-02-01
JP2003526901A (ja) 2003-09-09
WO2000051012A2 (en) 2000-08-31
WO2000051012A8 (en) 2001-12-06
US6646520B2 (en) 2003-11-11
EP1200990A2 (en) 2002-05-02
US6459343B1 (en) 2002-10-01
US20030006856A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
KR100640130B1 (ko) 집적 회로 상호 접속 시스템
US6680659B2 (en) Integrated circuit interconnect system
KR100638755B1 (ko) 집적 회로 인터페이스용 필터 구조물
KR100793501B1 (ko) 고대역폭 수동 집적회로 시험기 탐침 카드 조립체
JP3874241B2 (ja) 電子部品および設計方法
EP1362388A1 (en) Patch antenna with switchable reactive components for multiple frequency use in mobile communications
US7532483B2 (en) Mounting integrated circuit dies for high frequency signal isolation
CN215344516U (zh) 滤波器和滤波器装置以及基站
US20060138650A1 (en) Integrated circuit packaging device and method for matching impedance
US6872962B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
WO2001063672A2 (en) Integrated circuit interconnect system having matched impedance and capacitance
US6881895B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6873228B1 (en) Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
JP4026052B2 (ja) 半導体装置及び半導体装置の設計方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091015

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee