JP2007149688A - 表示装置と表示装置の製造方法 - Google Patents

表示装置と表示装置の製造方法 Download PDF

Info

Publication number
JP2007149688A
JP2007149688A JP2006318732A JP2006318732A JP2007149688A JP 2007149688 A JP2007149688 A JP 2007149688A JP 2006318732 A JP2006318732 A JP 2006318732A JP 2006318732 A JP2006318732 A JP 2006318732A JP 2007149688 A JP2007149688 A JP 2007149688A
Authority
JP
Japan
Prior art keywords
electrode
width
display device
pixel
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006318732A
Other languages
English (en)
Inventor
Seung-Kyu Park
承 圭 朴
Jong-Moo Huh
宗 茂 許
Sang-Goo Jeon
相 九 全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007149688A publication Critical patent/JP2007149688A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】不良画素のリペアが容易な表示装置を提供する。
【解決手段】表示装置は、絶縁基板と、絶縁基板上に形成されており、第１電極と、第１電極と対向する第１部分、第１部分から突出延長されており第１幅を有する第２部分、第２部分から延長されており第１幅と異なる第２幅を有する第３部分を有する第２電極とを含む薄膜トランジスタと、第２電極と接続されている画素電極と、画素電極を囲んでいる隔壁と、画素電極上に形成されている有機層と、隔壁と有機層上に形成されている共通電極とを含むことを特徴とする。
【選択図】図２

Description

本発明は表示装置と表示装置の製造方法に係わり、より詳しくは、不良画素のリペアが容易な表示装置と、不良画素をリペアする表示装置の製造方法に関する。
平板ディスプレイ装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）のうち、低電圧駆動、軽量薄形、広視野角、そして高速応答などの長所によって、最近、有機電界発光装置（ＯＬＥＤ、ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）が脚光を浴びている。ＯＬＥＤは駆動方式によって受動型（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）と能動型（ａｃｔｉｖｅ ｍａｔｒｉｘ）に分けられる。このうちの受動型は、製造過程は簡単であるが、ディスプレイ面積と解像度が増加するほど消費電力が急激に増加する問題がある。
そのため、受動型は主に小型ディスプレイに応用されている。反面、能動型は、製造過程は複雑であるが、大画面と高解像度を実現できるという長所がある。
能動型ＯＬＥＤは薄膜トランジスタが各画素ごとに接続されて、各画素別に有機発光層の発光を制御する。各画素には画素電極が位置しており、各画素電極は独立した駆動のために隣接した画素電極と電気的に分離されている。また、画素間には画素電極よりさらに高い隔壁が形成されており、この隔壁は画素電極間の短絡を防止し画素間を分離する役割を果たす。隔壁の間の画素電極上には正孔注入層と発光層が順に形成されている。
ＯＬＥＤで１つの画素には複数のトランジスタが配置されており、一般にデータ線に接続されたスイッチング薄膜トランジスタと、駆動電圧線に接続された駆動薄膜トランジスタが配置される。その他に補償回路などに追加のトランジスタを使用することができる。
このような複雑な構造によって、ＯＬＥＤは不良画素が発生する可能性が大きい。特に、不良画素のうち、発光層に電流が常に供給されるホワイトスポット（ｗｈｉｔｅ ｓｐｏｔ）は、使用者が認知しやすいため問題になる。
本発明の目的は、リペアが容易な表示装置を提供することにある。
本発明の他の目的は、リペアが容易な表示装置の製造方法を提供することにある。
前記本発明の目的は、絶縁基板と、前記絶縁基板上に形成されており、第１電極と、前記第１電極と対向する第１部分、前記第１部分から突出延長されており第１幅を有する第２部分、前記第２部分から延長されており前記第１幅と異なる第２幅を有する第３部分を有する第２電極とを含む薄膜トランジスタと、前記第２電極と接続されている画素電極と、前記画素電極を囲んでいる隔壁と、前記画素電極上に形成されている有機層と、前記隔壁と前記有機層上に形成されている共通電極とを含む表示装置によって達成される。
前記薄膜トランジスタと前記隔壁の間に位置し、前記第２電極の前記第３部分を露出させる接触孔が形成されている保護膜をさらに含み、前記画素電極は前記接触孔を通じて前記第２電極と接続されていることが好ましい。
前記第１幅は前記第２幅より大きいことが好ましい。
前記第１幅は前記第２幅の１１０％〜２００％であることが好ましい。
前記第２部分の面積は前記隔壁によって露出された前記画素電極の面積の０．１％〜２０％であることが好ましい。
前記第２部分の面積は１０μｍ２〜４０μｍ２であることが好ましい。
前記第２部分と前記画素電極は互いに重ならないことが好ましい。
前記第２部分上の前記隔壁部分の厚さは前記隔壁の他の部分の厚さより小さいことが好ましい。
前記第１幅は前記第２幅より小さいことが好ましい。
前記第１幅は前記第２幅の５０％〜９０％であることが好ましい。
互いに交差するゲート線及びデータ線、前記ゲート線及びデータ線に接続されている追加の薄膜トランジスタをさらに含み、前記薄膜トランジスタの制御端子は前記追加の薄膜トランジスタの出力端子に接続されていることが好ましい。
前記データ線と平行に形成された電圧供給線をさらに含み、前記第１電極は前記電圧供給線に接続されていることが好ましい。
前記本発明の目的は、絶縁基板と、前記絶縁基板上に形成されている薄膜トランジスタと、前記薄膜トランジスタに接続されている画素電極と、前記画素電極を囲んでいる隔壁と、前記画素電極上に形成されている有機層と、前記隔壁と前記有機層上に形成されている共通電極と、前記薄膜トランジスタの不良をリペアするためのリペア領域とを含む表示装置によっても達成される。
前記本発明の他の目的は、絶縁基板上に第１電極と、前記第１電極と対向する第１部分、前記第１部分から突出延長されており第１幅を有する第２部分、前記第２部分から延長されており前記第１幅と異なる第２幅を有する第３部分を有する第２電極とを含む薄膜トランジスタを形成する段階と、前記第２電極と接続されている画素電極を形成する段階と、前記画素電極を囲んでいる隔壁を形成する段階と、前記画素電極上に有機層を形成する段階と、前記隔壁と前記有機層上に共通電極を形成して画素を形成する段階とを含む表示装置の製造方法によって達成される。
前記薄膜トランジスタと前記隔壁の間に位置し、前記第２電極の前記第２部分を露出させる接触孔が形成されている保護膜を形成する段階をさらに含み、前記画素電極は前記接触孔を通じて前記第２電極と接続されていることが好ましい。
前記画素の不良の有無を判断する段階と、不良画素に対して前記第２電極から前記画素電極に印加される電流を遮断して、前記不良画素をリペアする段階とをさらに含むことが好ましい。
前記リペア段階では前記第２部分と前記共通電極を短絡させることが好ましい。
前記リペアはレーザーを用いて行われることが好ましい。
前記第２電極は前記第１幅が前記第２幅より大きく形成されることが好ましい。
前記隔壁形成は、感光物質層を塗布する段階と、前記第２部分の上部に位置した前記感光物質層に対応する部分にスリットパターンが形成されたマスクを用いて前記感光物質層を露光する段階とをさらに含むことが好ましい。
前記リペア段階では前記第１部分と前記第３部分を断線させることが好ましい。
前記リペア段階では前記第２部分にレーザーを照射することが好ましい。
前記第２電極は前記第１幅が前記第２幅より小さく形成されることが好ましい。
前記本発明の他の目的は、絶縁基板上に薄膜トランジスタを形成する段階と、前記薄膜トランジスタと接続されている画素電極を形成する段階と、前記画素電極を囲んでいる隔壁を形成する段階と、前記画素電極上に有機層を形成する段階と、前記隔壁と前記有機層上に共通電極を形成して画素を形成する段階と、前記画素の不良の有無を判断する段階と、不良画素に対して前記薄膜トランジスタから前記画素電極に印加される電流を遮断して、前記不良画素をリペアする段階とを含む表示装置の製造方法によっても達成される。
前記薄膜トランジスタは、第１電極と、前記第１電極と対向する第１部分、前記第１部分から突出延長されており第１幅を有する第２部分、前記第２部分から延長されており前記第１幅と異なる第２幅を有する第３部分を有する第２電極とを含み、前記リペア段階では前記第２部分にレーザーを照射することが好ましい。
前記第２電極は前記第１幅が前記第２幅より大きく形成され、前記リペア段階では前記第２部分と前記共通電極が短絡されることが好ましい。
前記第２電極は前記第１幅が前記第２幅より小さく形成され、前記リペア段階では前記第１部分と前記第３部分が断線されることが好ましい。
本発明によれば、リペアが容易な表示装置が提供される。
また、本発明によれば、リペアが容易な表示装置の製造方法が提供される。
以下、添付図面を参照して本発明をさらに詳しく説明する。
各実施形態において同一の構成要素に対しては同一の参照番号を付与し、同一の構成要素については第１実施形態で代表的に説明し、他の実施形態では省略することとする。
以下の説明において、‘上に’又は‘の上に’は２つの層（膜）の間に他の層（膜）が介在する場合と介在しない場合とを含み、‘真上に’は２つの層（膜）が互いに接触していることを示す。
図１は本発明の第１実施形態による表示装置での画素に対する等価回路図である。
１つの画素には複数の信号線が設けられている。信号線は、走査信号を伝達するゲート線、データ信号を伝達するデータ線、そして駆動電圧を伝達する駆動電圧線を含む。データ線と駆動電圧線は互いに隣接して平行に配置されており、ゲート線はデータ線及び駆動電圧線と直交する方向に延長されている。
各画素は、有機発光素子ＬＤ、スイッチング薄膜トランジスタＴｓｗ、駆動薄膜トランジスタＴｄｒ、キャパシタＣを含む。
駆動薄膜トランジスタＴｄｒは制御端子、入力端子及び出力端子を有し、制御端子はスイッチング薄膜トランジスタＴｓｗに接続されており、入力端子は駆動電圧線に接続されており、出力端子は有機発光素子ＬＤに接続されている。
有機発光素子ＬＤは駆動薄膜トランジスタＴｄｒの出力端子に接続されるアノード（ａｎｏｄｅ）と共通電圧Ｖｃｏｍに接続されているカソード（ｃａｔｈｏｄ）を有する。有機発光素子ＬＤは、駆動薄膜トランジスタＴｄｒの出力電流に基づく強さで発光することによって映像を表示する。駆動薄膜トランジスタＴｄｒの電流は制御端子と出力端子の間にかかる電圧によってその大きさが変わる。
また、スイッチング薄膜トランジスタＴｓｗは制御端子、入力端子及び出力端子を有し、制御端子はゲート線に接続されており、入力端子はデータ線に接続されており、出力端子は駆動薄膜トランジスタＴｄｒの制御端子に接続されている。スイッチング薄膜トランジスタＴｓｗは、ゲート線に印加される走査信号によってデータ線に印加されるデータ信号を駆動薄膜トランジスタＴｄｒに伝達する。
キャパシタＣは、駆動薄膜トランジスタＴｄｒの制御端子と入力端子の間に接続されている。キャパシタＣは、駆動薄膜トランジスタＴｄｒの制御端子に入力されるデータ信号を充電して維持する。
以下、第１実施形態による表示装置１の構造について図２及び図３を参照して詳細に説明する。
図２は本発明の第１実施形態による表示装置の配置図、図３は図２のIII-III線による断面図である。
図２及び図３に示されているように、透明なガラスなどで作られた絶縁基板１１０の上にゲート配線２１１、２１２、２２２が形成されている。ゲート配線２１１、２１２、２２２は、水平方向に延長されているゲート線２１１、ゲート線２１１から延長されているスイッチングゲート電極２１２、及びゲート線２１１から分離されている駆動ゲート電極２２２を含む。ゲート配線２１１、２１２、２２２は金属層から構成されており、単一層または多重層で構成することができる。
走査信号を伝達するゲート線２１１は主に図の横方向に延長されてデータ線５１１と交差し、他の層又は外部装置との接続のためにその幅が拡張された端部（図示せず）を有するように構成できる。走査信号を生成するゲート駆動回路（図示せず）を絶縁基板１１０に集積する場合、ゲート線２１１が直接ゲート駆動回路に接続されるように構成することができる。
スイッチングゲート電極２１２はゲート線２１１に接続されており、スイッチング薄膜トランジスタＴｓｗの制御端子となる。駆動ゲート電極２２２は駆動薄膜トランジスタＴｄｒの制御端子としてスイッチング薄膜トランジスタＴｓｗのスイッチングドレイン電極５１３に接続されている。
絶縁基板１１０とゲート配線２１１、２１２、２２２上にはシリコン窒化物（ＳｉＮｘ）等からなるゲート絶縁膜３１０が形成されている。
ゲート絶縁膜３１０上には、非晶質シリコンからなる半導体層４１１、４１２が形成されている。半導体層４１１、４１２は、スイッチング薄膜トランジスタＴｓｗに位置するスイッチング半導体層４１１、駆動薄膜トランジスタＴｄｒに位置する駆動半導体層４１２を含む。スイッチング半導体層４１１は島状であり、駆動半導体層４１２は駆動ゲート電極２２２に沿って長く延長されている。実施形態とは異なり、半導体層４１１、４１２はゲート線２１１とデータ線５１１の交差領域及びゲート線２１１と駆動電圧線５２１の交差領域にも形成することができる。
半導体層４１１、４１２とデータ配線５１１、５１２、５１３、５２１、５２２、５２３の間には、ｎ型不純物が高濃度ドーピングされたｎ＋水素化非晶質シリコンからなる抵抗性接触層４５０が形成されている。
抵抗性接触層４５０及び抵抗性接触層４５０が覆っていないゲート絶縁膜３１０上にはデータ配線５１１、５１２、５１３、５２１、５２２、５２３が形成されている。
データ配線５１１、５１２、５１３、５２１、５２２、５２３は、データ線５１１、スイッチングソース電極５１２、スイッチングドレイン電極５１３、駆動電圧線５２１、駆動ソース電極５２２、駆動ドレイン電極５２３を含む。データ線５１１とスイッチングソース電極５１２は一体に形成されており、駆動電圧線５２１と駆動ソース電極５２２も一体に形成されている。
データ信号を伝達するデータ線５１１は、主に図の縦方向に延長されてゲート線２１１と交差し、他の層又は外部装置との接続のために幅が拡張された端部（図示せず）を有するように構成できる。データ信号を生成するデータ駆動回路（図示せず）を絶縁基板１１０に集積する場合、データ線５１１が直接データ駆動回路に接続されるように構成することができる。スイッチングソース電極５１２はデータ線５１１と一体をなし、スイッチング薄膜トランジスタＴｓｗの入力端子となる。
スイッチング薄膜トランジスタＴｓｗのスイッチングドレイン電極５１３は駆動薄膜トランジスタＴｄｒの駆動ゲート電極２２２に接続されている。
駆動電圧線５２１はデータ線５１１と平行に配置されており、駆動薄膜トランジスタＴｄｒの駆動ソース電極５２２に駆動電圧を印加する。駆動ソース電極５２２は駆動電圧線５２１と一体に形成され、図の縦方向に長く延長されている。
駆動ドレイン電極５２３は、駆動ソース電極５２２と一定の間隔をおいて平行に形成されている第１部分５２３ａ、第１部分５２３ａから突出延長されている第２部分５２３ｂ、第２部分５２３ｂから延長されており画素電極７１３と接続されている第３部分５２３ｃを含む。
第２部分５２３ｂの幅ｄ１は、第３部分５２３ｃの幅ｄ２より大きく形成されている。具体的には、第２部分５２３ｂの幅ｄ１は、第３部分５２３ｃの幅ｄ２の１１０％〜２００％とすることができる。第２部分５２３ｂの面積は、隔壁８１０によって露出された画素電極７１３の面積の０．１％〜２０％又は１０μｍ２〜４０μｍ２とすることができる。第２部分５２３ｂは、不良画素リペアの時にレーザーが照射されて共通電極８３０と短絡される部分であって、面積が小さい場合にはレーザー照射が容易でなく、面積が大きい場合には開口率が低下する。
データ配線５１１、５１２、５１３、５２１、５２２、５２３とこれらが覆っていない半導体層４１１、４１２の上部には保護層６１０が形成されている。保護層６１０はシリコン窒化物（ＳｉＮｘ）で形成することができる。
保護層６１０の一部は除去されて、スイッチングドレイン電極５１３を露出させる接触孔６１１、駆動ゲート電極２２２を露出させる接触孔６１２、及び駆動ドレイン電極５２３の第３部分５２３ｃを露出させる接触孔６１３を形成する。ここで、接触孔６１２に位置するゲート絶縁膜３１０は、保護層６１０と同様に除去されている。
保護層６１０上には透明電極層７１１、７１２、７１３が形成されている。透明電極層７１１、７１２、７１３は、ブリッジ部７１１、容量形成部７１２、画素電極７１３を含む。透明電極層７１１、７１２、７１３はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）等の透明な導電物質から構成されている。
ブリッジ部７１１は、スイッチング薄膜トランジスタＴｓｗのスイッチングドレイン電極５１３と駆動薄膜トランジスタＴｄｒの駆動ゲート電極２２２を接続する。このためにスイッチングドレイン電極５１３と駆動ゲート電極２２２はそれぞれ接触孔６１１、６１２を通じて露出されている。
容量形成部７１２はブリッジ部７１１と一体に形成されており、駆動電圧線５２１の下部に延長されている。容量形成部７１２と駆動電圧線５２１が重なる領域の保護層６１０にはストレージキャパシタが形成される。
画素電極７１３は陰極（ａｎｏｄｅ）とも呼ばれ、有機層８２０に正孔を供給する。画素電極７１３は接触孔６１３を通じて駆動ドレイン電極５２３の第３部分５２３ｃと接続されている。
隣接した画素電極７１３の間には隔壁８１０が形成されている。隔壁８１０は画素電極７１３間を区分して画素領域を定義しながら、薄膜トランジスタＴｓｗ、Ｔｄｒ上に形成されている。隔壁８１０はアクリル樹脂、ポリイミド樹脂などの耐熱性、耐溶媒性の感光物質やＳｉＯ２、ＴｉＯ２のような無機材料で構成することができ、有機層と無機層の２層構造とすることも可能である。
駆動ドレイン電極５２３の第２部分５２３ｂ上部に位置した隔壁８１０には、陥没部８１１が形成されている。陥没部８１１が形成されていない隔壁８１０の厚さｄ３は約３μｍ〜５μｍとすることができ、陥没部８１１領域での隔壁８１０の厚さｄ４は０．５μｍ〜２μｍとすることができる。陥没部８１１領域での隔壁８１０の厚さｄ４が０．５μｍより小さい場合には、共通電極８３０と駆動ドレイン電極５２３間の距離が近くことから寄生容量が発生する場合があり、陥没部８１１領域での隔壁８１０の厚さｄ４が２μｍより大きい場合には、レーザーを利用した駆動ドレイン電極５２３の第２部分５２３ｂと共通電極８３０の短絡作業が容易ではなくなる。
隔壁８１０が覆っていない画素電極７１３上には有機層８２０が形成されている。有機層８２０は正孔注入層８２１（ｈｏｌｅ ｉｎｊｅｃｔｉｎｇ ｌａｙｅｒ）と発光層８２２（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｌａｙｅｒ）から構成されている。
正孔注入層８２１はポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）のような正孔注入物質から構成されており、これら正孔注入物質を水に混合し、インクジェット方式で形成することができる。
発光層８２２はポリフルオレン誘導体、（ポリ）パラフェニレンビニレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料にペリレン系色素、ロダミン系色素、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドンなどをドーピングして使用することができる。発光層８２２もインクジェット方式で形成することができる。
画素電極７１３から伝達された正孔と共通電極８３０から伝達された電子は、発光層８２２で結合して励起子（ｅｘｃｉｔｏｎ）になった後、励起子の非活性化過程で光を発生する。
隔壁８１０及び発光層８２２の上部には共通電極８３０が位置する。共通電極８３０は陽極（ｃａｔｈｏｄｅ）とも呼ばれ、発光層８２２に電子を供給する。共通電極８３０は、カルシウム層とアルミニウム層で構成することができる。この時、発光層８２２に近い側には仕事関数が低いカルシウム層を配置することが好ましい。
フッ化リチウムは発光層８２２の材料によっては発光効率を増加させるため、発光層８２２と共通電極８３０の間にフッ化リチウム層を形成することもできる。共通電極８３０をアルミニウム、銀のような不透明な材質で作る場合、発光層８２２で発光した光は絶縁基板１１０方向に射出されることとなるが、このような方式のものをボトムエミッション（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ）方式という。
図示していないが、表示装置１は、発光層８２２と共通電極８３０の間に電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｆｅｒ ｌａｙｅｒ）と電子注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）をさらに含むように構成できる。また、共通電極８３０の保護のための追加の保護層、有機層８２０への水分及び空気浸透を防止するための封止部材をさらに含むように構成できる。封止部材は密封樹脂と密封カンで構成することができる。
以下、図２、図３及び図４ａ〜図４ｇを参照して本発明の第１実施形態による表示装置の製造方法を説明する。
まず、図４ａに示されているように、絶縁基板１１０の上にゲート金属層を形成しパターニングしてゲート配線２１１、２１２、２２２を形成する。ゲート金属層は絶縁基板１１０の全面にかけて形成され、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方法を使用して形成することができる。その後、ゲート配線２１１、２１２、２２２の上部にゲート絶縁膜３１０を形成する。ゲート絶縁膜３１０は窒化シリコンで構成することができ、化学気相蒸着（ＣＶＤ）方法を用いて形成することができる。
その次に、図４ｂに示されているように、ゲート絶縁膜３１０の上に半導体層４１１、４１２と抵抗性接触層４５０を形成する。ゲート絶縁膜３１０、半導体層４１１、４１２及び抵抗性接触層４５０は連続的に形成することができる。
その次に、図４ｃに示されているように、データ金属層を形成しパターニングしてデータ配線５１１、５１２、５１３、５２１、５２２、５２３を形成する。データ金属層は絶縁基板１１０の全面にかけて形成され、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方法を使用して形成することができる。この過程でデータ配線５１１、５１２、５１３、５２１、５２２、５２３によって覆われていない抵抗性接触層４５０が除去される。抵抗性接触層４５０の除去後に露出された半導体層４１１、４１２の表面を安定化させるために、酸素プラズマを実施するのが好ましい。抵抗接触層４５０のエッチングはプラズマを利用した乾式エッチング法を使用することができる。データ配線５１１、５１２、５１３、５２１、５２２、５２３の形成時、駆動ドレイン電極５２３の第２部分５２３ｂは第３部分５２３ｃより幅を大きく形成する。
その次に、図４ｄのように保護層６１０と透明電極層７１１、７１２、７１３を形成する。保護層６１０は窒化シリコンで構成することができ、化学気相蒸着（ＣＶＤ）法を用いて形成することができる。保護層６１０はパターニングされて接触孔６１１、６１２、６１３を形成する。この時、駆動ドレイン電極５２３を露出させる接触孔６１３は第３部分５２３ｃに形成する。
透明電極層７１１、７１２、７１３はＩＴＯ又はＩＺＯなどの透明導電膜を蒸着し写真エッチングして形成する。ＩＴＯやＩＺＯを積層する前の予熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で使用する気体は窒素を利用するのが好ましい。透明電極層７１１、７１２、７１３のうちの画素電極７１３は駆動ドレイン電極５２３の第２部分５２３ｂと重ならないように形成する。
その後、図４ｅのように感光物質層８１５を形成し、マスク１０を利用して露光する。図示した感光物質層８１５は露光された部分が分解されるポジティブ型で、スリットコーティング法又はスピンコーティング法で形成することができる。
マスク１０は、ベース基板１１と、ベース基板１１上に形成されている光遮断層１２、１３とからなる。光遮断層１２、１３は紫外線を透過させない部分で、クロム酸化物で構成することができる。
光遮断層１２、１３は、隔壁８１０の陥没部８１１が形成される位置Ａに対応しスリットパターンに設けられた第１サブ層１２と、陥没部８１１以外の隔壁８１０が形成される位置Ｂに対応する第２サブ層１３とから構成される。
感光物質層８１５のうちの第１サブ層１２に対応する部分Ａは部分露光されて一部分のみが分解され、第２サブ層１３に対応する部分Ｂは露光によって分解されず、光遮断層１２、１３が形成されていないマスク１０に対応する部分Ｃは完全分解される。このように露光された感光物質層８１５を現像して分解された部分を除去すると、駆動ドレイン電極５２３の第２部分５２３ｂ上に陥没部８１１が形成された隔壁８１０が形成される。
図４ｆは正孔注入層８２１を形成するために正孔注入物質を含む高分子溶液である正孔注入溶液８２５を画素電極７１３上にインクジェット法を用いてドロッピングした状態を示す。正孔注入溶液８２５はポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）等のポリチオフェン誘導体とポリスチレンスルホン酸（ＰＳＳ）及び極性溶媒を含むように構成できる。極性溶媒としては、例えばイソプロピルアルコール（ＩＰＡ）、ｎ−ブタノール、γ−ブチロラクトン、Ｎ−メチルピロリドン（ＮＭＰ）、１，３−ジメチル−２−イミダゾリジノン（ＤＭＩ）及びその誘導体、カルビトールアセテート、ブチルカルビトールアセテートなどのグリコールエーテル類などを挙げることができる。
正孔注入溶液８２５は乾燥過程を経て正孔注入層８２１を形成し、乾燥は窒素雰囲気下の室温で圧力を１Ｔｏｒｒ程度に下げて行うことができる。圧力が低すぎると正孔注入溶液８２５が急激に沸騰する危険がある。一方、温度を室温以上にすると溶媒の蒸発速度が速くなって均一な厚さの膜を形成しにくいため好ましくない。
乾燥が完了した後、窒素中、好ましくは真空中において約２００℃で１０分程度熱処理することができ、この過程を通じて正孔注入層８２１内に残存する溶媒や水が除去される。
図４ｇは発光物質を含む高分子溶液である発光溶液８２６を正孔注入層８２１が形成されている画素電極６１３上にドロッピングした状態を示す。
発光溶液８２６の溶媒としては、正孔注入層８２１の再溶解を防止するために、正孔注入層８２１に対して不溶である非極性溶媒を使用する。非極性溶媒にはシクロヘキシルベンゼン、ジヒドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼンなどがある。
一方、正孔注入層８２１は非極性溶媒に対する親和性が低いので、非極性溶媒を含む発光溶液８２６を使用する場合、正孔注入層８２１と有機発光層８２２とを密着させることができなくなったり、有機発光層８２２を均一に塗布できなくなる恐れがある。
従って、非極性溶媒に対する正孔注入層８２１の親和性を高めるために、発光溶液８２６のドロッピング前に正孔注入層８２１の表面改質工程を経るのが好ましい。
表面改質工程では表面改質剤を正孔注入層８２１に塗布した後、乾燥蒸発させる。表面改質剤は発光溶液８２６の溶媒であるシクロヘキシルベンゼン、ジヒドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼン又はこれら溶媒と類似したトルエン又はキシレンを使用することができる。表面改質剤の塗布方法はインクジェット法、スピンコーティング法又はディップ方法が可能である。
表面改質工程を実施することによって、正孔注入層８２１の表面が非極性溶媒に融合しやすくなって、発光溶液８２６を均一に塗布することができる。
発光溶液８２６の乾燥は正孔注入溶液８２５の乾燥と類似した方法で行われる。
発光溶液８２６を乾燥して有機発光層８２２を形成した後、共通電極８３０を形成すると図２及び図３のような表示装置が完成する。
図５ａ及び図５ｂは本発明の第１実施形態による表示装置で不良画素をリペアする方法を説明した断面図である。
表示装置１の製造過程で自動光学検査（ＡＯＩ、ａｕｔｏｍａｔｉｃ ｏｐｔｉｃａｌ ｉｎｓｐｅｃｔｉｏｎ）等を通じて各画素に対する不良を検査する。このような検査は表示装置１の製造中又は製造後に行うことができ、表示装置１に駆動回路を装着して実際使用条件で検査することもできる。
検査結果、不良と判定された画素、特にホワイトスポットと判定された画素に対してはレーザーを利用してリペアする。リペアを通じてホワイトスポットはブラックスポットに変換される。
図５ａはリペアのために駆動ドレイン電極５２３の第２部分５２３ｂにレーザーを照射する段階を示し、図５ｂはレーザー照射によって第２部分５２３ｂと共通電極８３０が短絡された状態を示す。
第２部分５２３ｂ上部の隔壁８１０は厚さが薄いため、第２部分５２３ｂと共通電極８３０間の距離が短く、第２部分５２３ｂは比較的幅が広いため、短絡作業は容易に行うことができる。また、第２部分５２３ｂと共通電極８３０の間に画素電極８１３が存在しないため、第２部分５２３ｂと共通電極８３０は直接接触するようになる。一方、第２部分５２３ｂ上部の隔壁８１０は周囲と異なる形状を有するので、作業者はレーザー照射位置を容易に且つ正確に把握できる。
図６は本発明の第１実施形態による表示装置でリペアされた画素に対する等価回路図である。図示した等価回路図でのスイッチング薄膜トランジスタＴｓｗと駆動薄膜トランジスタＴｄｒは不良が発生した状態である。
駆動電圧線から供給された電流は、駆動薄膜トランジスタＴｄｒを通じて電流の強さが調節されて有機発光素子ＬＤに供給される。ところで、リペアを通じて駆動薄膜トランジスタＴｄｒの出力端と共通電極との間にバイパスラインが形成されている。駆動薄膜トランジスタＴｄｒの出力端からの電流は、相対的に接触抵抗の大きい有機発光素子ＬＤより、相対的に接触抵抗が小さい共通電極に大部分流れるようになる。従って、有機発光素子ＬＤには、駆動薄膜トランジスタＴｄｒからの電流が実質的に供給されなくなり、リペアされた画素はブラックスポットになる。
以下、図７及び図８を参照して本発明の第２実施形態による表示装置を説明する。
図７は本発明の第２実施形態による表示装置の配置図であり、図８は図７のVIII-VIII線による断面図である。
第２実施形態では、駆動ドレイン電極５２３の第２部分５２３ｂの幅ｄ５が第３部分５２３ｃの幅ｄ２より小さい。具体的には、第２部分５２３ｂの幅ｄ５は第３部分５２３ｃの幅ｄ２の５０〜９０％とすることができる。第２実施形態で第２部分５２３ｂはリペア時にレーザーが照射される部分である。
図９ａ及び図９ｂは本発明の第２実施形態による表示装置で不良画素をリペアする方法を説明した断面図である。
図９ａは、リペアのために駆動ドレイン電極５２３の第２部分５２３ｂにレーザーを照射する段階を示し、図９ｂは、レーザー照射によって第１部分５２３ａと第３部分５２３ｃが断線した状態を示す。
第２部分５２３ｂは比較的に幅が小さいため、断線作業を容易に行うことができる。レーザー照射時、第２部分５２３ｂの上部に位置する隔壁８１０は、断線過程で発生する異物を吸収する緩衝層の役割を果たす。また、第２部分５２３ｂと共通電極８３０の間に画素電極８１３が存在しないため、第２部分５２３ｂと共通電極８３０の短絡の問題が減少する。
図１０は本発明の第２実施形態による表示装置でリペアされた画素に対する等価回路図である。図示した等価回路図でのスイッチング薄膜トランジスタＴｓｗと駆動薄膜トランジスタＴｄｒは不良が発生した状態である。
駆動電圧線から供給された電流は、駆動薄膜トランジスタＴｄｒを通じて電流の強さが調節されて有機発光素子ＬＤに供給される。ところで、リペアを通じて駆動薄膜トランジスタＴｄｒの出力端と有機発光素子ＬＤが断線されている。従って、有機発光素子ＬＤに駆動薄膜トランジスタＴｄｒからの電流が供給されなくなって、リペアされた画素はブラックスポットになる。この方法は共通電極に影響を与えず、そのために周囲の画素に電気的影響を与えないという長所がある。
本発明のいくつかの実施形態を図示して説明したが、本発明の属する技術分野における通常の知識を有する当業者であれば、本発明の原則や精神から外れずに本実施形態を変形できることが分かる。本発明の範囲は添付された請求項とその均等物によって決められる。
本発明の第１実施形態による表示装置の画素に対する等価回路図である。 本発明の第１実施形態による表示装置の配置図である。 図２のIII-III線による断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置の製造方法を説明した断面図である。 本発明の第１実施形態による表示装置で不良画素をリペアする方法を説明した断面図である。 本発明の第１実施形態による表示装置で不良画素をリペアする方法を説明した断面図である。 本発明の第１実施形態による表示装置でリペアされた画素に対する等価回路図である。 本発明の第２実施形態による表示装置の配置図である。 図７のVIII-VIIIによる断面図である。 本発明の第２実施形態による表示装置で不良画素をリペアする方法を説明した断面図である。 本発明の第２実施形態による表示装置で不良画素をリペアする方法を説明した断面図である。 本発明の第２実施形態による表示装置でリペアされた画素に対する等価回路図である。
符号の説明
１１０ 絶縁基板
２１１ ゲート線
５１１ データ線
５２１ 駆動電圧線
５２３ 駆動ドレイン電極
８１０ 隔壁
８１１ 陥没部
８２０ 有機層
８３０ 共通電極

Claims (27)

  1. 絶縁基板と、
    前記絶縁基板上に形成されており、第１電極と、前記第１電極と対向する第１部分、前記第１部分から突出延長されており第１幅を有する第２部分、前記第２部分から延長されており前記第１幅と異なる第２幅を有する第３部分を有する第２電極とを含む薄膜トランジスタと、
    前記第２電極と接続されている画素電極と、
    前記画素電極を囲んでいる隔壁と、
    前記画素電極上に形成されている有機層と、
    前記隔壁と前記有機層上に形成されている共通電極と、
    を含むことを特徴とする表示装置。
  2. 前記薄膜トランジスタと前記隔壁の間に位置し、前記第２電極の前記第３部分を露出させる接触孔が形成されている保護膜をさらに含み、
    前記画素電極は前記接触孔を通じて前記第２電極と接続されていることを特徴とする、請求項１に記載に表示装置。
  3. 前記第１幅は前記第２幅より大きいことを特徴とする、請求項１に記載の表示装置。
  4. 前記第１幅は前記第２幅の１１０％〜２００％であることを特徴とする、請求項３に記載の表示装置。
  5. 前記第２部分の面積は前記隔壁によって露出された前記画素電極の面積の０．１％〜２０％であることを特徴とする、請求項３に記載の表示装置。
  6. 前記第２部分の面積は１０μｍ２〜４０μｍ２であることを特徴とする、請求項３に記載の表示装置。
  7. 前記第２部分と前記画素電極は互いに重ならないことを特徴とする、請求項３に記載の表示装置。
  8. 前記第２部分上の前記隔壁部分の厚さは前記隔壁の他の部分の厚さより小さいことを特徴とする、請求項３に記載の表示装置。
  9. 前記第１幅は前記第２幅より小さいことを特徴とする、請求項１に記載の表示装置。
  10. 前記第１幅は前記第２幅の５０％〜９０％であることを特徴とする、請求項９に記載の表示装置。
  11. 互いに交差するゲート線及びデータ線、前記ゲート線及びデータ線に接続されている追加の薄膜トランジスタをさらに含み、
    前記薄膜トランジスタの制御端子は前記追加の薄膜トランジスタの出力端子に接続されていることを特徴とする、請求項１に記載の表示装置。
  12. 前記データ線と平行に形成された電圧供給線をさらに含み、
    前記第１電極は前記電圧供給線に接続されていることを特徴とする、請求項１１に記載の表示装置。
  13. 絶縁基板と、
    前記絶縁基板上に形成されている薄膜トランジスタと、
    前記薄膜トランジスタに接続されている画素電極と、
    前記画素電極を囲んでいる隔壁と、
    前記画素電極上に形成されている有機層と、
    前記隔壁と前記有機層上に形成されている共通電極と、
    前記薄膜トランジスタの不良をリペアするためのリペア領域と、
    を含むことを特徴とする表示装置。
  14. 絶縁基板上に第１電極と、前記第１電極と対向する第１部分、前記第１部分から突出延長されており第１幅を有する第２部分、前記第２部分から延長されており前記第１幅と異なる第２幅を有する第３部分を有する第２電極とを含む薄膜トランジスタを形成する段階と、
    前記第２電極と接続されている画素電極を形成する段階と、
    前記画素電極を囲んでいる隔壁を形成する段階と、
    前記画素電極上に有機層を形成する段階と、
    前記隔壁と前記有機層上に共通電極を形成して画素を形成する段階と、
    を含むことを特徴とする表示装置の製造方法。
  15. 前記薄膜トランジスタと前記隔壁の間に位置し、前記第２電極の前記第２部分を露出させる接触孔が形成されている保護膜を形成する段階をさらに含み、
    前記画素電極は前記接触孔を通じて前記第２電極と接続されていることを特徴とする、請求項１４に記載の表示装置の製造方法。
  16. 前記画素の不良の有無を判断する段階と、
    不良画素に対して前記第２電極から前記画素電極に印加される電流を遮断して、前記不良画素をリペアする段階と、
    をさらに含むことを特徴とする、請求項１４に記載の表示装置の製造方法。
  17. 前記リペア段階では前記第２部分と前記共通電極を短絡させることを特徴とする、請求項１６に記載の表示装置の製造方法。
  18. 前記リペアはレーザーを用いて行われることを特徴とする、請求項１６に記載の表示装置の製造方法。
  19. 前記第２電極は前記第１幅が前記第２幅より大きく形成されることを特徴とする、請求項１７に記載の表示装置の製造方法。
  20. 前記隔壁形成は、
    感光物質層を塗布する段階と、
    前記第２部分の上部に位置した前記感光物質層に対応する部分にスリットパターンが形成されたマスクを用いて前記感光物質層を露光する段階と、
    をさらに含むことを特徴とする、請求項１９に記載の表示装置の製造方法。
  21. 前記リペア段階では前記第１部分と前記第３部分を断線させることを特徴とする、請求項１７に記載の表示装置の製造方法。
  22. 前記リペア段階では前記第２部分にレーザーを照射することを特徴とする、請求項２１に記載の表示装置の製造方法。
  23. 前記第２電極は前記第１幅が前記第２幅より小さく形成されることを特徴とする、請求項２１に記載の表示装置の製造方法。
  24. 絶縁基板上に薄膜トランジスタを形成する段階と、
    前記薄膜トランジスタと接続されている画素電極を形成する段階と、
    前記画素電極を囲んでいる隔壁を形成する段階と、
    前記画素電極上に有機層を形成する段階と、
    前記隔壁と前記有機層上に共通電極を形成して画素を形成する段階と、
    前記画素の不良の有無を判断する段階と、
    不良画素に対して前記薄膜トランジスタから前記画素電極に印加される電流を遮断して、前記不良画素をリペアする段階と、
    を含むことを特徴とする表示装置の製造方法。
  25. 前記薄膜トランジスタは、第１電極と、前記第１電極と対向する第１部分、前記第１部分から突出延長されており第１幅を有する第２部分、前記第２部分から延長されており前記第１幅と異なる第２幅を有する第３部分を有する第２電極とを含み、
    前記リペア段階では前記第２部分にレーザーを照射することを特徴とする、請求項２４に記載の表示装置の製造方法。
  26. 前記第２電極は前記第１幅が前記第２幅より大きく形成され、
    前記リペア段階では前記第２部分と前記共通電極が短絡されることを特徴とする、請求項２５に記載の表示装置の製造方法。
  27. 前記第２電極は前記第１幅が前記第２幅より小さく形成され、
    前記リペア段階では前記第１部分と前記第３部分が断線されることを特徴とする、請求項２５に記載の表示装置の製造方法。
JP2006318732A 2005-11-25 2006-11-27 表示装置と表示装置の製造方法 Pending JP2007149688A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113611A KR100720142B1 (ko) 2005-11-25 2005-11-25 표시 장치와 표시장치의 제조방법

Publications (1)

Publication Number Publication Date
JP2007149688A true JP2007149688A (ja) 2007-06-14

Family

ID=38086763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006318732A Pending JP2007149688A (ja) 2005-11-25 2006-11-27 表示装置と表示装置の製造方法

Country Status (5)

Country Link
US (1) US7759862B2 (ja)
JP (1) JP2007149688A (ja)
KR (1) KR100720142B1 (ja)
CN (1) CN1971939B (ja)
TW (1) TWI327776B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286094B1 (ko) * 2010-09-15 2013-07-15 엘지디스플레이 주식회사 유기전계발광소자의 제조 방법 및 수리방법
KR20140137272A (ko) * 2013-05-22 2014-12-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법
US9911799B2 (en) 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152140B1 (ko) * 2005-08-11 2012-06-15 삼성전자주식회사 디스플레이 장치와 디스플레이 장치의 제조방법
KR101293565B1 (ko) * 2007-01-26 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100932989B1 (ko) 2008-08-20 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101022156B1 (ko) * 2009-02-16 2011-03-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 화소수리구조 및 그 수리방법
KR101784994B1 (ko) * 2011-03-31 2017-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140118005A (ko) * 2013-03-27 2014-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102112649B1 (ko) 2013-11-25 2020-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
KR102222901B1 (ko) * 2014-07-07 2021-03-04 엘지디스플레이 주식회사 유기발광 표시장치 구동 방법
KR102334750B1 (ko) * 2015-08-10 2021-12-02 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105161517B (zh) * 2015-08-14 2018-10-12 京东方科技集团股份有限公司 阵列基板的修复方法、修复装置和制备方法
KR102255861B1 (ko) * 2015-08-31 2021-05-24 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102618594B1 (ko) * 2016-08-29 2023-12-28 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN107221287B (zh) * 2017-07-31 2019-09-06 京东方科技集团股份有限公司 显示面板及其像素修复装置、像素修复方法和显示器
CN110165058A (zh) * 2018-03-26 2019-08-23 京东方科技集团股份有限公司 阵列基板及其制备方法、修复方法、显示装置
CN108550606B (zh) * 2018-04-28 2020-07-03 维沃移动通信有限公司 一种显示屏的制作方法、显示屏及移动终端
TWI668856B (zh) * 2018-12-12 2019-08-11 友達光電股份有限公司 發光二極體面板
KR20200080896A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 유기발광 표시장치
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110459578B (zh) * 2019-08-21 2022-06-10 合肥鑫晟光电科技有限公司 显示基板及其制备方法和修复方法、显示装置
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
CN114497074A (zh) 2020-10-23 2022-05-13 群创光电股份有限公司 修补结构与电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305260A (ja) * 1998-04-17 1999-11-05 Sharp Corp アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2001109396A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
WO2004068446A1 (ja) * 2003-01-27 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. 有機ｅｌディスプレイの製造方法
JP2005115326A (ja) * 2003-09-19 2005-04-28 Sharp Corp アクティブ基板、表示装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233329A (ja) 2002-02-07 2003-08-22 Toshiba Corp 表示装置のリペア方法
JP4508547B2 (ja) 2002-04-26 2010-07-21 三洋電機株式会社 Ｅｌパネルの減光化方法およびｅｌパネル
JP2004342457A (ja) * 2003-05-15 2004-12-02 Sanyo Electric Co Ltd 表示パネルの製造方法および表示パネル
KR100659529B1 (ko) * 2003-11-24 2006-12-19 삼성에스디아이 주식회사 다수개의 애노드전극을 구비한 유기전계발광표시장치
KR101013647B1 (ko) * 2003-12-29 2011-02-10 엘지디스플레이 주식회사 채널부 리페어방법 및 이를 적용한 액정표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305260A (ja) * 1998-04-17 1999-11-05 Sharp Corp アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2001109396A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
WO2004068446A1 (ja) * 2003-01-27 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. 有機ｅｌディスプレイの製造方法
JP2005115326A (ja) * 2003-09-19 2005-04-28 Sharp Corp アクティブ基板、表示装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286094B1 (ko) * 2010-09-15 2013-07-15 엘지디스플레이 주식회사 유기전계발광소자의 제조 방법 및 수리방법
US8759117B2 (en) 2010-09-15 2014-06-24 Lg Display Co., Ltd. Method of fabricating array substrate for organic electroluminescent device and method of repairing the same
KR20140137272A (ko) * 2013-05-22 2014-12-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법
KR101581368B1 (ko) * 2013-05-22 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법
US9911799B2 (en) 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
USRE49484E1 (en) 2013-05-22 2023-04-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same

Also Published As

Publication number Publication date
CN1971939B (zh) 2011-07-27
US7759862B2 (en) 2010-07-20
US20070120476A1 (en) 2007-05-31
KR100720142B1 (ko) 2007-05-18
CN1971939A (zh) 2007-05-30
TW200735342A (en) 2007-09-16
TWI327776B (en) 2010-07-21

Similar Documents

Publication Publication Date Title
KR100720142B1 (ko) 표시 장치와 표시장치의 제조방법
KR100643376B1 (ko) 표시장치와 표시장치의 제조방법
JP4579890B2 (ja) 表示装置とその製造方法
KR100703157B1 (ko) 표시 장치
KR100683406B1 (ko) 표시장치와 그 제조방법
KR100754875B1 (ko) 표시장치와 그 제조방법
KR101152140B1 (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
KR100753088B1 (ko) 표시장치와 그 제조방법
KR101367139B1 (ko) 표시 장치와 그 제조방법
KR101315375B1 (ko) 표시 장치
KR20070054799A (ko) 디스플레이장치 및 그 제조방법
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
KR100759759B1 (ko) 표시장치와 그 제조방법
KR20150037375A (ko) 표시 장치
KR20070019377A (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
JP2008047862A (ja) 表示装置とその製造方法
KR100900550B1 (ko) 표시장치와 그 제조방법
JP2007048571A (ja) 有機ｅｌ装置の製造方法、電子機器
JP2004235014A (ja) 電気光学表示装置及びその製造方法並びに電子機器
KR100688970B1 (ko) 표시장치와 그 제조방법
KR20070025032A (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
KR20080080974A (ko) 표시 장치와 그 제조 방법
KR20070051501A (ko) 표시장치의 제조방법
KR20070075853A (ko) 표시장치와 그 제조방법
KR20070055188A (ko) 표시장치와 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925