KR20080080974A - 표시 장치와 그 제조 방법 - Google Patents

표시 장치와 그 제조 방법 Download PDF

Info

Publication number
KR20080080974A
KR20080080974A KR1020080080074A KR20080080074A KR20080080974A KR 20080080974 A KR20080080974 A KR 20080080974A KR 1020080080074 A KR1020080080074 A KR 1020080080074A KR 20080080074 A KR20080080074 A KR 20080080074A KR 20080080974 A KR20080080974 A KR 20080080974A
Authority
KR
South Korea
Prior art keywords
layer
electrode
low molecular
organic layer
molecular weight
Prior art date
Application number
KR1020080080074A
Other languages
English (en)
Inventor
하재국
차순욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080080074A priority Critical patent/KR20080080974A/ko
Publication of KR20080080974A publication Critical patent/KR20080080974A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02366Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/16Electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13069Thin film transistor [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치와 그 제조방법에 관한 것이다. 본 발명에 따른 표시 장치는 절연기판 상에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되어 있고, 플라스마 처리에 의해 친수성을 갖는 제1전극, 상기 제1 전극을 둘러싸고, 플라스마 처리에 의해 소수성을 갖는 격벽들, 상기 제1 전극 상에 형성되고, 상기 격벽들 사이에 형성되어 있는 전도성 고분자층, 상기 전도성 고분자층 및 상기 격벽 상에 형성되어 있는 하부 저분자 유기층, 상기 하부 저분자 유기층 상에 형성되어 있는 고분자 발광층, 상기 고분자 발광층 상에 형성되어 있는 제2전극을 포함하고, 상기 제1 전극의 적어도 일부는 상기 격벽에 인접한 부분과 상기 전도성 고분자층 사이에서 노출되어 있으며, 상기 하부 저분자 유기층은 상기 노출된 제1 전극을 덮고 있다. 이에 의해 화소 불량이 감소하는 표시 장치가 제공된다.

Description

표시 장치와 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
도 1은 본 발명의 일 실시예에 따른 표시장치의 등가 회로도이고,
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이고,
도 3 내지 도 9b는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
110 : 절연기판 161 : 제1 전극
211 : 격벽 221 : 전도성 고분자층
230 : 하부 저분자 유기층 231 : 정공주입층
232 : 정공수송층 241 : 고분자 발광층
251 : 상부 저분자 유기층 261 : 제2 전극
본 발명은 표시장치와 그 제조방법에 관한 것으로서, 더 자세하게는, 고분자 유기층과 저분자 유기층을 교대로 형성하여 화소 불량을 감소시킨 표시장치와 그 제조방법에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 OLED(organic light emitting diode)가 각광 받고 있다. OLED는 구동방식에 따라 수동형(passive matrix)과 능동형(active matrix)으로 나누어진다. 이중 수동형은 제조과정은 간단하지만 디스플레이 면적과 해상도가 증가할수록 소비전력이 급격히 증가하는 문제가 있다. 따라서 수동형은 주로 소형 디스플레이에 응용되고 있다. 반면 능동형은 제조과정은 복잡하지만 대화면과 고해상도를 실현할 수 있는 장점이 있다.
능동형 OLED는 박막트랜지스터가 각 화소 영역마다 연결되어, 각 화소 영역별로 발광층의 발광을 제어한다. 각 화소 영역에는 화소전극이 위치하고 있는데, 각 화소전극은 독립된 구동을 위해 인접한 화소전극과 전기적으로 분리되어 있다. 화소전극 상에는 발광층 등의 유기층이 순차적으로 형성되어 있다. 발광층 상부에는 공통전극이 형성되어 있다.
OLED에서 유기층은 습식방법 또는 건식방법으로 형성된다. 습식방법은 고분자계 유기층을 형성하는 방법으로 잉크젯, 스핀 코팅, 스프레이 코팅, 롤-투-롤, 노즐 코팅 등이 있다. 건식방법은 저분자계 유기층을 형성하는 방법으로 주로 증발법을 이용한다.
그런데 습식방법은 대면적의 OLED를 제조하는데 적합하고 재료가 적게 소모되는 장점이 있으나, 유기층이 화소전극을 모두 덮지 못하여 화소불량이 발생하는 문제가 있다.
본 발명의 목적은 화소 불량 발생이 감소하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 화소 불량 발생이 감소하는 표시 장치의 제조방법을 제공하는 것이다.
상기 본 발명의 목적은 절연 기판 상에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되어 있는 제1 전극, 상기 제1 전극을 둘러싸고, 플라스마 처리에 의해 소수성을 갖는 격벽들, 상기 제1 전극 상에 형성되고, 상기 격벽들 사이에 형성되어 있는 전도성 고분자층, 상기 전도성 고분자층 및 상기 격벽 상에 형성되어 있는 하부 저분자 유기층, 상기 하부 저분자 유기층 상에 형성되어 있는 고분자 발광층, 상기 고분자 발광층 상에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극의 적어도 일부는 상기 격벽에 인접한 부분과 상기 전도성 고분자층 사이에서 노출되어 있으며, 상기 하부 저분자 유기층은 상기 노출된 제1 전극을 덮고 있는 표시장치에 의하여 달성된다.
상기 고분자 발광층과 상기 제2 전극 사이에 형성되어 있는 상부 저분자 유기층을 더 포함하는 것이 바람직하다.
상기 전도성 고분자층과 상기 고분자 발광층 중 적어도 하나는 잉크젯 방법으로 형성된 것이 바람직하다.
상기 하부 저분자 유기층과 상기 상부 저분자 유기층 중 적어도 하나는 열증발법으로 형성된 것이 바람직하다.
상기 하부 저분자 발광층과 상기 상부 저분자 발광층은 상기 절연기판 전면에 걸쳐 형성된 것이 바람직하다.
상기 전도성 고분자층은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산을 포함하는 것이 바람직하다.
상기 전도성 고분자층은 폴리아닐린(polyaniline)을 포함하는 것이 바람직하다.
상기 하부 저분자 유기층은 정공주입층(hole injection layer)과 정공수송층(hole transfer layer)을 포함하는 것이 바람직하다.
상기 상부 저분자 유기층은 전자수송층(electron transfer layer)을 포함하는 것이 바람직하다.
상기 제1 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 중 어느 하나로 이루어진 것이 바람직하다.
상기 고분자 전도층의 최대 표면 거칠기는 상기 제1전극의 최대 표면 거칠기보다 작은 것이 바람직하다.
상기 제2 전극은 LiF 및 Al을 포함하는 것이 바람직하다.
상기 제1 전극은 산소 플라스마 처리에 의해 친수성이 부여되고, 상기 격벽들은 CF4 플라스마 처리에 의해 소수성이 부여되는 것이 바람직하다.
상기 본 발명의 다른 목적은 절연 기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극을 형성하는 단계, 상기 제1 전극을 둘러싸고 있는 격벽들을 형성하는 단계, 상기 제1 전극 및 상기 격벽의 표면을 플라스마를 이용하여 처리하는 단계, 상기 제1 전극 상에 전도성 고분자층을 형성하는 단계, 상기 전도성 고분자층 및 상기 격벽 상에 하부 저분자 유기층을 형성하는 단계, 상기 하부 저분자 유기층 상에 고분자 발광층을 형성하는 단계, 상기 고분자 발광층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 전극의 적어도 일부는 상기 격벽에 인접한 부분과 상기 전도성 고분자층 사이에서 노출되도록 형성하고, 상기 하부 저분자 유기층은 상기 노출된 제1 전극을 덮도록 형성하는 표시 장치의 제조방법에 의하여 달성된다.
상기 제1 전극 및 상기 격벽의 표면을 플라스마를 이용하여 처리하는 단계는 산소 플라스마를 이용하여 상기 제1 전극에 친수성을 부여하는 단계 그리고 CF4 플라스마를 이용하여 상기 격벽에 소수성을 부여하는 단계를 포함한다.
상기 고분자 발광층과 상기 제2 전극 사이에 상부 저분자 유기층을 형성하는 단계를 포함하는 것이 바람직하다.
상기 전도성 고분자층과 상기 고분자 발광층 중 적어도 하나는 잉크젯 방법으로 형성되는 것이 바람직하다.
상기 하부 저분자 유기층과 상기 상부 저분자 유기층 중 적어도 하나는 열증발법으로 형성되는 것이 바람직하다.
상기 하부 저분자 유기층과 상기 상부 저분자 유기층은 상기 절연기판 전면에 걸쳐 형성되는 것이 바람직하다.
상기 전도성 고분자층은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산으로 형성하는 것이 바람직하다.
상기 전도성 고분자층은 폴리아닐린(polyaniline)으로 형성하는 것이 바람직하다.
상기 하부 저분자 유기층을 형성하는 단계는 상기 전도성 고분자층 및 상기 격벽 상에 정공주입층을 형성하는 단계 그리고 상기 정공주입층 상에 정공수송층을 형성하는 단계를 포함하는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다.
설명에서'상에'또는'위에'는 두 층(막) 간에 다른 층(막)이 개재되거나 개재되지 않는 것을 의미하며,'바로 위에'는 두 층(막)이 서로 접촉하고 있음을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 표시 장치에서 화소에 대한 등가회로도이다.
하나의 화소에는 복수의 신호선이 마련되어 있다. 신호선은 주사신호를 전달하는 게이트선, 데이터 신호를 전달하는 데이터선 그리고 구동 전압을 전달하는 구동 전압선을 포함한다. 데이터선과 구동 전압선은 서로 인접하여 나란히 배치되어 있으며, 게이트선은 데이터선 및 구동 전압선과 수직을 이루며 연장되어 있다.
각 화소는 유기발광소자(LD), 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 축전기(C)를 포함한다.
구동 박막트랜지스터(Tdr)는 제어 단자, 입력 단자 및 출력단자를 가지는데, 제어단자는 스위칭 박막트랜지스터(Tsw)에 연결되어 있고, 입력 단자는 구동 전압선에 연결되어 있으며, 출력 단자는 유기발광소자(LD)에 연결되어 있다.
유기발광소자(LD)는 구동 박막트랜지스터(Tdr)의 출력 단자에 연결되는 애노드(anode)와 공통전압(Vcom)에 연결되어 있는 캐소드(cathod)를 공통으로 가진다. 유기 발광 소자(LD)는 구동 박막트랜지스터(Tdr)의 출력 전류에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 구동 박막트랜지스터(Tdr)의 전류는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라진다.
스위칭 박막트랜지스터(Tsw)는 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선에 연결되어 있고, 입력 단자는 데이터선에 연결되어 있으며, 출력 단자는 구동 박막트랜지스터(Tdr)의 제어 단자에 연결되어 있다. 스위칭 박막트랜지스터(Tsw)는 게이트선에 인가되는 주사 신호에 따라 데이터선에 인가되는 데이터 신호를 구동 박막트랜지스터(Tdr)에 전달한다.
축전기(C)는 구동 박막트랜지스터(Tdr)의 제어 단자와 입력단자 사이에 연결되어 있다. 축전기(C)는 구동 박막트랜지스터(Tdr)의 제어 단자에 입력되는 데이터 신호를 충전하고 유지한다.
본 발명의 일 실시예에 따른 표시장치(1)를 도2를 참조하여 자세히 살펴보면 다음과 같다. 도 2에서는 구동트랜지스터(Tdr) 만을 도시하였다.
유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(110) 상에 게이트 전극(121)이 형성되어 있다.
절연기판(110)과 게이트 전극(121) 위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(131)이 형성되어 있다.
게이트 전극(121)이 위치한 게이트 절연막(131) 상에는 비정질 실리콘으로 이루어진 반도체층(132)과 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(133)이 순차적으로 형성되어 있다. 여기서, 저항성 접촉층(133)은 게이트 전극(121)을 중심으로 양쪽으로 분리되어 있다.
저항 접촉층(133) 및 게이트 절연막(131) 위에는 소스 전극(141)과 드레인 전극(142)이 형성되어 있다. 소스 전극(141)과 드레인 전극(142)은 게이트 전극(121)을 중심으로 분리되어 있다.
소스 전극(141)과 드레인 전극(142) 및 이들이 가리지 않는 반도체층(132)의 상부에는 보호막(151)이 형성되어 있다. 보호막(151)은 실리콘 질화물(SiNx)과 같은 무기막 또는 유기막으로 이루어질 수 있으며, 무기막과 유기막의 2층 구조도 가능하다. 유기막으로는 BCB(benzocyclobutene) 계열, 올레핀 계열, 아크릴 수지(acrylic resin)계열, 폴리 이미드(polyimide)계열, 테프론계열, 사이토프(cytop), FCB(perfluorocyclobutane) 중 어느 하나가 사용될 수 있다.
보호막(151)은 드레인 전극(142) 상부에서 일부 제거되어 접촉구(152)를 형성한다.
보호막(151)의 상부에는 제1전극(161)이 형성되어 있다. 제1전극(161)은 고분자 발광층(241)에 정공을 공급한다. 제1전극(161)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 전도물질로 이루어져 있으며 접촉구(152)를 통해 드레인 전극(142)과 연결되어 있다.
제1전극(161)은 스퍼터링 방법으로 형성될 수 있는데, 표면이 상당히 거칠어 최대거칠기(Rmax1)는 약 1000Å정도일 수 있다. 즉 제1전극(161) 표면에서 가장 낮 은 부분과 가장 높은 부분의 높이 차이가 약 1000Å정도인 것이다. 제1전극(161)은 평면에서 보아 대략 사각형으로 패터닝되어 있을 수 있다.
제1전극(161)과 보호막(151) 상에는 제1전극(161)을 둘러싸고 있는 격벽(211)이 형성되어 있다. 격벽(211)은 아크릴 수지, 폴리이미드 수지 등의 내열성, 내용매성이 있는 감광물질이나 SiO2, TiO2와 같은 무기재료로 이루어질 수 있으며 유기층과 무기층의 2층 구조도 가능하다.
제1 전극(161) 상에는 전도성 고분자층(221)이 형성되어 있다. 전도성 고분자층(221)은 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)과 폴리스티렌술폰산(PSS)으로 이루어지거나 폴리아닐린(polyaniline)과 물질로 이루어져 있다. 전도성 고분자층(221)은 이들 물질을 물과 혼합시켜 수상 서스펜션 상태에서 잉크젯 방식으로 형성될 수 있다.
전도성 고분자층(221)은 제1전극(161)의 대부분을 덮고 있으나, 격벽(211)에 인접한 부분(A)에는 형성되어 있지 않다. 전도성 고분자층(221) 형성 전에 제1전극(161)은 친수성(hydrophilic)이 부여되도록 처리되고, 격벽(211)은 소수성(hydrophobic)이 부여되도록 처리된다. 전도성 고분자층(221) 형성을 위한 잉크는 수용액 상태이므로 소수성이 부여된 격벽(211)에는 접촉하지 않고 친수성이 부여된 제1전극(161) 상에 균일하게 분포하게 된다.
그런데 친수성 부여와 소수성 부여가 제대로 이루어지지 않은 경우 등에, 격벽(211) 주변의 제1전극(161) 상에 전도성 고분자층(221)이 형성되지 않으며 이를 디웨트(dewet)이라 부른다. 디웨트은 화소의 특성을 불균일하게 하며 제1전극(161) 과 제2전극(261)의 단락과 같은 불량을 유발하기도 한다.
한편 전도성 고분자층(221)은 비교적 작은 거칠기를 가지고 있는데 최대거칠기(Rmax2)는 약 100Å이하이며 평균거칠기(Ra)는 약 10Å이하일 수 있다. 더 자세하게는 최대거칠기(Rmax2)는 약 10Å 내지 100Å, 평균거칠기(Ra)는 약 1Å 내지 10Å일 수 있다. 즉 전도성 고분자층(221)은 제1전극(161)의 거칠기를 완화시키는 역할을 한다.
제1전극(161)의 불균일한 두께로 인해 제1전극(161) 상에 형성되는 박막, 완충할 수 없으며 두께(d1)가 1000Å보다 크면 저항이 급격히 증가하고 투과율이 저하되는 문제가 있다.
전도성 고분자층(221)과 격벽(211) 상에는 하부 저분자 유기층(230)이 형성되어 있다. 하부 저분자 유기층(230)은 정공주입층(231)과 정공수송층(232)을 포함하며 열증발법으로 형성된다.
하부 저분자 유기층(230)은 절연기판(110)의 전면에 걸쳐 형성되어 있다. 특히 전도성 고분자층(221)에 의해 가려지지 못하고 노출되어 있는 제1전극(161)의 상부에도 형성되어 있다. 이에 의해 고분 특히 고분자 발광층(241)은 부분적으로 얇은 두께를 가질 수 있다. 구동 시에 이 얇은 부분에 집중되는 전기장으로 인해 고분자 발광층(241)이 파괴되는 문제가 있다. 파괴된 유기층은 누설 전류의 경로가 되어 다크 스팟(dark spot) 또는 다크 픽셀(dark pixel) 등의 화소 불량을 유발한다.
본 발명의 전도성 고분자층(221)은 제1전극(161)의 불균일한 두께를 완충시 켜 이러한 문제를 감소시켜 준다.
제1전극(161)을 덮고 있는 전도성 고분자층(221)의 두께(d1)는 제1전극(161)의 최대거칠기(Rmax1)의 1.2 배 내지 10배 사이 또는 1200Å 내지 10000Å일 수 있다. 제1전극(161) 상의 전도성 고분자층(221)의 두께(d1)가 1200Å 이하이면 제1전극(161)의 거칠기를 자 발광층(241) 또는 제2전극(261)이 제1전극(161)과 직접 접촉하는 것이 방지된다.
전도성 고분자층(221) 상에 형성되는 하부 저분자 유기층(230)은 전도성 고분자층(221)의 비교적 균일한 표면으로 인해 비교적 표면이 평탄하다.
정공주입층(231) 및 정공수송층(232)은 강한 형광을 가진 아민(amine)유도체, 예를 들면 트리페닐디아민 유도체, 스티릴 아민 유도체, 방향족 축합환을 가지는 아민 유도체를 사용할 수 있다.
정공주입층(231) 및 정공수송층(232)을 포함하는 하부 저분자 유기층(230)으로 인해 제1전극(161)으로부터의 정공은 고분자 발광층(241)에 효율적으로 공급된다.
한편 지금까지 설명한 제1전극(161), 전도성 고분자층(221) 및 하부 저분자 유기층(230)은 전극-전도성 물질-절연성 물질로 구성되어 있다. 이러한 구조에서 제1전극(161)에서 공급되는 정공은 터널링 효과(tunneling effect)를 이용하여 고분자 발광층(241)에 원활히 공급될 수 있다.
하부 저분자 유기층(230)의 상부에는 고분자 발광층(241)이 형성되어 있다.
고분자 발광층(241)은 서로 다른 색상의 빛을 발광하는 3개의 서브층(241a, 241b, 241c)으로 이루어져 있으며 격벽(211) 내에 위치한다.
고분자 발광층(241)은 폴리플루오렌 유도체, (폴리)파라페닐렌비닐렌 유도체, 폴리페닐렌 유도체, 폴리비닐카바졸, 폴리티오펜 유도체, 또는 이들의 고분자 재료에 페릴렌계 색소, 로더민계 색소, 루브렌, 페릴렌, 9,10-디페닐안트라센, 테트라페닐부타디엔, 나일 레드, 쿠마린 6, 퀴나크리돈 등을 도핑하여 사용할 수 있으며, 잉크젯 방식으로 형성될 수 있다.
고분자 발광층(241)과, 고분자 발광층(241)이 형성되어 있지 않은 하부 저분자 유기층(230) 상에는 상부 저분자 유기층(251)이 형성되어 있다. 상부 저분자 유기층(251)은 열증발법으로 형성되며, 절연기판(110)의 전면에 걸쳐 형성되어 있다.
상부 저분자 유기층(251)은 전자수송물질로 이루어지며 퀴놀린(quinoline) 유도체, 특히 알루미늄 트리스(8-히드록시퀴놀린) (aluminum tris(8-hydroxyquinoline), Alq3)를 사용할 수 있다. 또한 페닐 안트라센(phenyl anthracene) 유도체, 테트라아릴에텐 유도체도 사용할 수 있다.
상부 저분자 유기층(251) 상부에는 제2전극(261)이 형성되어 있다. 제2전극(261)은 공통 전극으로서 모든 화소에 동일한 공통전압을 인가한다. 제2전극(261)은 절연기판(110) 전체에 걸쳐 형성되어 있으며 LiF/Al의 이중층일 수 있다.
제2전극(161)으로부터의 전자는 전자주입물질로 이루어진 상부 저분자 유기층(251)으로 인해 고분자 발광층(241)에 효율적으로 공급된다.
지금까지 설명한 제2전극(261)의 Al층, LiF층 및 상부 저분자 유기층(251)은 전극-전도성 물질-절연성 물질로 구성되어 있다. 이러한 구조에서 제2전극(261)의 Al층에서 공급되는 전자는 터널링 효과(tunneling effect)를 이용하여 고분자 발광층(241)에 원활히 공급될 수 있다.
제1전극(161)에서 공급된 정공과 제2전극(261)에서 전달된 전자는 고분자 발광층(241)에서 결합하여 여기자(exciton)가 된다. 여기자는 비활성화 과정에서 빛을 발생시킨다.
이상의 일 실시예에 따른 표시장치(1)는 잉크젯 방식으로 형성된 전도성 고분자층(221)에 의해 제1전극(161)의 표면거칠기가 완충되어 불량발생이 감소되며, 하부 저분자 유기층(230)에 의해 제1전극(161)과 고분자 발광층(241)의 직접 접촉이 방지된다. 또한 하부 저분자 유기층(230)과 상부 저분자 유기층(251)으로 인해 고분자 발광층(241)에 전자와 정공이 원활히 공급된다.
하부 저분자 유기층(230)과 상부 저분자 유기층(251)은 절연기판(110) 전면에 걸쳐 형성되므로 패터닝을 위한 별도의 쉐도우 마스크나 공정이 필요하지 않다.
도 3 내지 도 9는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 도면이다.
먼저 도 3과 같이 절연기판(110) 상에 박막트랜지스터(Tdr)를 형성한다. 박막트랜지스터(Tdr)는 채널부가 비정질 실리콘으로 이루어져 있으며 공지의 방법으로 제조될 수 있다.
다음 도 4와 같이 박막트랜지스터(Tdr) 상에 보호막(151) 및 제1 전극(161) 그리고 격벽(211)을 형성한다. 보호막(151)이 실리콘 질화물인 경우 화학기상증착 법을 사용할 수 있다. 보호막(151)이 유기막인 경우 슬릿 코팅, 스핀 코팅을 통해 형성되며 노광 및 현상을 통해 접촉구(152)가 형성된다. 제1전극(161)은 ITO, IZO와 같은 투명전도층을 스퍼터링 방법으로 형성한 후 사진식각을 통해 형성된다. 격벽(211)은 감광 물질층을 도포하고 노광, 현상을 통해 형성할 수 있다.
격벽(211)이 완성된 후 제1전극(161)과 격벽(211)의 표면을 플라즈마를 이용하여 처리한다. 표면 처리에서는 산소 플라즈마를 이용하여 제1전극(161)에 친수성을 부여하고 CF4 플라즈마를 이용하여 격벽(211)에 소수성을 부여한다. 산소 플라즈마 및 CF4 플라즈마는 격벽(211) 및 제1전극(161) 모두에 걸쳐 이루어진다. 산소 플라즈마 처리 시 격벽(211)의 표면 특성 변화는 미미하고 CF4 플라즈마 처리 시 제1전극(161)의 표면 특성 변화는 미미하기 때문에 제1전극(161)과 격벽(211)에 서로 다른 표면 특성을 부여할 수 있다.
도 5는 격벽(211) 사이에 정공주입물질을 포함하는 고분자 용액인 고분자 전도용액(225)을 제1전극(161) 상에 잉크젯 방법을 사용하여 드로핑한 상태를 나타낸다. 고분자 전도용액(225)은 모든 제1전극(161) 상에 공통적으로 형성된다.
고분자 전도용액(225)은 폴리(3,4-에틸렌디옥시티오펜)(PEDOT) 등의 폴리티오펜 유도체와 폴리스틸렌 술폰산(PSS) 등의 수용액일 수 있다. 격벽(211)에 드로핑된 고분자 전도용액(225)은 격벽(211)의 소수성으로 인해 격벽(211)에서 미끄러져 제1전극(161) 상에 위치하게 된다.
이 후 고분자 전도용액(225)을 건조한다. 건조는 질소 분위기 하 실온에서 압력을 1Torr 정도로 낮추어 행할 수 있다. 압력이 너무 낮으면 고분자 전도용 액(225)이 급격히 끊을 위험이 있다. 한편 온도를 실온 이상으로 하면 용매의 증발 속도가 높아져 균일한 두께의 막을 형성하기 어려워 바람직하지 않다.
이 후 도 6a와 같이 전도성 고분자층(221) 및 격벽(211) 상에 열증발법으로 정공주입층(231)을 형성한다.
전도성 고분자층(221)은 도 2의 A부분과 같이 격벽(211)에 인접한 부분에서 격벽(211)과 이격되어 제1전극(161)을 노출시키고 있다. 전도성 고분자층(221)이 제1전극(161)을 모두 덮지 못하는 것은 불충분한 플라즈마 처리나 긴 제팅시간에 의한 것이다.
정공주입층(231)은 절연기판(110) 전면에 형성되므로 노출되어 있는 제1전극(161) 상부에도 형성된다.
도 6b는 정공주입층(231) 형성이 이루어지는 상태를 개략적으로 표현한 것이다.
전도성 고분자층(221)이 형성되어 있는 증착 대상 기판(101)은 전도성 고분자층(221)이 하부로 향하도록 배치되어 있다. 전도성 고분자층(221) 형성을 위한 잉크 제팅은 격벽(211)이 상부를 향한 상태에서 이루어지므로 정공주입층(231) 형성을 위해 처리 대상 기판(101)은 180도 회전된다.
증착 대상 기판(101)의 하부에는 정공주입물질소스(235)가 마련되어 있다. 정공주입소스(235)에는 정공주입물질이 위치하며 정공주입물질을 가열하여 증기를 증착 대상 기판(101)에 공급한다. 공급된 증기는 증착 대상 기판(101)에 접촉하면서 온도가 내려가면서 고체화되어 정공주입층(231)을 형성한다.
증기 공급 시 대상 기판(101)과 정공주입물질소스(235) 사이에는 쉐도우 마스크가 존재하지 않기 때문에 정공주입층(231)의 형성은 별도의 쉐도우 마스크 설치작업 없이 이루어 질 수 있다. 쉐도우 마스크를 사용하지 않으므로 정공주입층(231)은 절연기판(110) 전면에 걸쳐 형성된다.
이후 도 7과 같이 정공주입층(231) 상에 정공수송층(232)를 형성하여 하부 저분자 유기층(230)을 완성한다. 정공수송층(232)은 정공주입층(231)과 같이 쉐도우 마스크를 사용하지 않고 열증발법으로 형성된다.
이후 도 8과 같이 하부 저분자 유기층(230)으로 덮인 격벽(211) 사이에 고분자 발광잉크(245)를 드로핑한다. 고분자 발광잉크(245)는 서로 다른 색상의 고분자 발광물질을 포함하는 복수의 서브 잉크(245a, 245b, 245c)로 이루어져 있다. 고분자 발광잉크(245) 의 드로핑을 위해 하부 저분자 유기층(230)이 형성된 절연기판(110)은 다시 격벽(211)이 상부를 향하도록 180도 회전한다.
드로핑된 고분자 발광잉크(245)를 건조하면 격벽(211) 내에 위치하는 고분자 발광층(241)이 형성된다.
이 후 도 9a와 같이 고분자 발광층(241) 및 하부 저분자 유기층(230) 상에 열증발법으로 상부 저분자 유기층(251)을 형성한다.
도 9b는 상부 저분자 유기층(251) 형성이 이루어지는 상태를 개략적으로 표현한 것이다.
고분자 발광층(241)이 형성되어 있는 증착 대상 기판(102)은 고분자 발광층(241)이 하부로 향하도록 배치되어 있다. 고분자 발광층(241) 형성을 위한 잉크 제팅은 격벽(211)이 상부를 향한 상태에서 이루어지므로 상부 저분자 유기층(251) 형성을 위해 증착 대상 기판(102)은 180도 회전한다.
증착 대상 기판(102)의 하부에는 전자수송물질소스(255)가 마련되어 있다. 전자수송물질소스(255)에는 전자수송물질이 위치하며 전자수송물질을 가열하여 증기를 대상 기판(102)에 공급한다. 공급된 증기는 증착 대상 기판(102)에 접촉하면서 온도가 내려가면서 고체화되어 상부 저분자 유기층(251)을 형성한다.
증기 공급 시 대상 기판(102)과 전자수송물질소스(255) 사이에는 쉐도우 마스크가 존재하지 않기 때문에 상부 저분자 유기층(251)의 형성은 별도의 쉐도우 마스크 설치작업 없이 이루어 질 수 있다. 쉐도우 마스크를 사용하지 않으므로 상부 저분자 유기층(251)은 절연기판(110) 전면에 걸쳐 형성된다.
다음, 상부 저분자 유기층(251) 상에 제2전극(261)을 형성하면 도 2와 같은 표시장치(1)가 완성된다.
제2전극(261)은 LiF 층과 Al층을 스퍼티링 방법으로 순차적으로 형성할 수 있다. 제2전극(261)의 형성은 격벽(211)을 상부로 향하게 하고 이루어지며 상부 저분자 유기층(251) 전면에 걸쳐 형성된다.
비록 본발명의 실시예가 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 화소불량이 감소한 표시장치가 제공된다.
또한 본 발명에 따르면 화소불량이 감소한 표시장치의 제조방법이 제공된다.

Claims (22)

  1. 절연기판 상에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 전기적으로 연결되어 있고, 플라스마 처리에 의해 친수성을 갖는 제1 전극,
    상기 제1 전극을 둘러싸고, 플라스마 처리에 의해 소수성을 갖는 격벽들,
    상기 제1 전극 상에 형성되고, 상기 격벽들 사이에 형성되어 있는 전도성 고분자층,
    상기 전도성 고분자층 및 상기 격벽 상에 형성되어 있는 하부 저분자 유기층,
    상기 하부 저분자 유기층 상에 형성되어 있는 고분자 발광층,
    상기 고분자 발광층 상에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극의 적어도 일부는 상기 격벽에 인접한 부분과 상기 전도성 고분자층 사이에서 노출되어 있으며, 상기 하부 저분자 유기층은 상기 노출된 제1전극을 덮고 있는 표시 장치.
  2. 제1항에서,
    상기 고분자 발광층과 상기 제2 전극 사이에 형성되어 있는 상부 저분자 유기층을 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에서,
    상기 전도성 고분자층과 상기 고분자 발광층 중 적어도 하나는 잉크젯 방법으로 형성된 것을 특징으로 하는 표시장치.
  4. 제3항에서,
    상기 하부 저분자 유기층과 상기 상부 저분자 유기층 중 적어도 하나는 열증발법으로 형성된 것을 특징으로 하는 표시장치.
  5. 제3항에서,
    상기 하부 저분자 유기층과 상기 상부 저분자 유기층은 상기 절연기판 전면에 걸쳐 형성된 것을 특징으로 하는 표시 장치.
  6. 제2항에서,
    상기 제2 전극은 LiF 및 Al을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제2항 또는 제5항에서,
    상기 전도성 고분자층은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산을 포함하는 것을 특징으로 하는 표시 장치.
  8. 제2항 또는 제5항에서,
    상기 전도성 고분자층은 폴리아닐린(polyaniline)을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제2항 또는 제5항에서,
    상기 하부 저분자 유기층은 정공주입층(hole injection layer)과 정공수송층(hole transfer layer)을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제2항 또는 제5항에서,
    상기 상부 저분자 유기층은 전자 수송층(electron transfer layer)을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1항에서,
    상기 제1 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 중 어느 하나로 이루어진 것을 특징으로 하는 표시 장치.
  12. 제11항에서,
    상기 고분자 전도층의 최대 표면 거칠기는 상기 제1 전극의 최대 표면 거칠기보다 작은 것을 특징으로 하는 표시 장치.
  13. 제1항에서,
    상기 제1 전극은 산소 플라스마 처리에 의해 친수성이 부여되고, 상기 격벽들은 CF4 플라스마 처리에 의해 소수성이 부여되는 표시 장치.
  14. 절연 기판 상에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극을 형성하는 단계,
    상기 제1 전극을 둘러싸고 있는 격벽들을 형성하는 단계,
    상기 제1 전극 및 상기 격벽의 표면을 플라스마를 이용하여 처리하는 단계,
    상기 제1 전극 상에 전도성 고분자층을 형성하는 단계,
    상기 전도성 고분자층 및 상기 격벽 상에 하부 저분자 유기층을 형성하는 단계,
    상기 하부 저분자 유기층 상에 고분자 발광층을 형성하는 단계,
    상기 고분자 발광층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 전극의 적어도 일부는 상기 격벽에 인접한 부분과 상기 전도성 고분자층 사이에서 노출되도록 형성하고,
    상기 하부 저분자 유기층은 상기 노출된 제1 전극을 덮도록 형성하는 표시 장치의 제조방법.
  15. 제14항에서,
    상기 제1 전극 및 상기 격벽의 표면을 플라스마를 이용하여 처리하는 단계는
    산소 플라스마를 이용하여 상기 제1 전극에 친수성을 부여하는 단계 그리고
    CF4 플라스마를 이용하여 상기 격벽에 소수성을 부여하는 단계를 포함하는 표시 장치의 제조방법.
  16. 제15항에서,
    상기 고분자 발광층과 상기 제2 전극 사이에 상부 저분자 유기층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 전도성 고분자층과 상기 고분자 발광층 중 적어도 하나는 잉크젯 방법으로 형성하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 하부 저분자 유기층과 상기 상부 저분자 유기층 중 적어도 하나는 열증발법으로 형성하는 표시 장치의 제조 방법.
  19. 제17항에서,
    상기 하부 저분자 유기층과 상기 상부 저분자 유기층은 상기 절연기판 전면에 걸쳐 형성하는 표시 장치의 제조 방법.
  20. 제16항 또는 제19항에서,
    상기 전도성 고분자층은 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌술폰산으로 형성하는 표시 장치의 제조 방법.
  21. 제16항 또는 제19항에서,
    상기 전도성 고분자층은 폴리아닐린(polyaniline)으로 형성하는 표시 장치의 제조 방법.
  22. 제16항 또는 제19항에서,
    상기 하부 저분자 유기층을 형성하는 단계는
    상기 전도성 고분자층 및 상기 격벽 상에 정공주입층(hole injection layer)을 형성하는 단계 그리고
    상기 정공주입층 상에 정공수송층(hole transfer layer)을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020080080074A 2008-08-14 2008-08-14 표시 장치와 그 제조 방법 KR20080080974A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080080074A KR20080080974A (ko) 2008-08-14 2008-08-14 표시 장치와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080074A KR20080080974A (ko) 2008-08-14 2008-08-14 표시 장치와 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004548A Division KR100900550B1 (ko) 2006-01-16 2006-01-16 표시장치와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080080974A true KR20080080974A (ko) 2008-09-05

Family

ID=40020987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080074A KR20080080974A (ko) 2008-08-14 2008-08-14 표시 장치와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080080974A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140130964A (ko) * 2013-05-02 2014-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치, 그 제조방법 및 제조에 사용되는 마스크

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140130964A (ko) * 2013-05-02 2014-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치, 그 제조방법 및 제조에 사용되는 마스크
US9318544B2 (en) 2013-05-02 2016-04-19 Samsung Display Co., Ltd. Organic light emitting display apparatus, method of manufacturing the same, and mask used in the method

Similar Documents

Publication Publication Date Title
KR100643376B1 (ko) 표시장치와 표시장치의 제조방법
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
KR100720142B1 (ko) 표시 장치와 표시장치의 제조방법
KR100754875B1 (ko) 표시장치와 그 제조방법
US7718476B2 (en) Display apparatus and fabricating method thereof
KR101152140B1 (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
KR100703157B1 (ko) 표시 장치
KR101367139B1 (ko) 표시 장치와 그 제조방법
JP2009187898A (ja) 有機el装置及びその製造方法
KR20070054799A (ko) 디스플레이장치 및 그 제조방법
KR100759759B1 (ko) 표시장치와 그 제조방법
KR100900550B1 (ko) 표시장치와 그 제조방법
KR20080016282A (ko) 표시장치와 그 제조방법
KR20070019377A (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
US7808177B2 (en) Display device and method of manufacturing
KR100661642B1 (ko) 표시장치의 제조방법과 이에 의한 표시장치
US7504659B2 (en) Thin film transistor and flat panel display device including the same
KR100688970B1 (ko) 표시장치와 그 제조방법
KR20080080974A (ko) 표시 장치와 그 제조 방법
KR20070051501A (ko) 표시장치의 제조방법
KR20070075853A (ko) 표시장치와 그 제조방법
KR20070073094A (ko) 표시장치 및 그 제조방법과 표시장치 제조용 잉크 조성물
KR20070055188A (ko) 표시장치와 그 제조방법
KR20070054051A (ko) 디스플레이장치의 제조방법
KR20070073097A (ko) 표시장치와 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application