JP2005115326A - アクティブ基板、表示装置およびその製造方法 - Google Patents

Abstract

【課題】 アクティブマトリクス表示装置において、欠陥絵素がより視認にくいように絵素欠陥の種類に応じた修復をより容易にできて、その製造歩留まりを向上できる。
【解決手段】 アクティブマトリクス型画像表示装置における画素修正方法、特にソースバスラインと絵素電極を短絡する修正方法において、補助容量電極１２，５ＡやＴＦＴ４での不具合による点欠陥が検出された場合、基板裏側から第１の突出部１２Ｄと第２の突出部７Ｄとの重畳部にレーザ照射を行い、不具合があった補助容量電極１２，５ＡやＴＦＴ４の切断部位Ｐ，Ｑにレーザ照射を行ってその悪影響を取り除くため、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素部がより視認にくいように、絵素欠陥の種類に応じた修復をより容易に行うことができて、その製造歩留まりを向上させることができる。
【選択図】 図１

Description

本発明は、二次元状に配置された複数の表示用絵素電極にそれぞれ各スイッチング素子をそれぞれ介して駆動信号を印加することにより表示画面上に所望の表示画像を表示可能とする液晶表示装置などの表示装置およびその製造方法、この表示装置に用いるアクティブ基板に関する。

従来、この種の表示装置としては、液晶表示装置の他に、ＥＬ表示装置およびプラズマ表示装置などがあり、例えばマトリクス状に配置された複数の絵素部を選択的に駆動することにより、表示画面上に所望の表示パターン（画像）を表示して高密度表示を行うことができる。

この絵素部の選択方式として、個々に独立した絵素電極を縦および横方向のマトリクス状に配置し、この各絵素電極のそれぞれにスイッチング素子を接続して選択駆動するアクティブ駆動方式が知られている。複数の絵素電極を選択駆動するスイッチング素子としては、ＴＦＴ（薄膜トランジスタ）素子、ＭＩＭ（金属−絶縁膜−金属）素子、ＭＯＳトランジスタ素子、ダイオードなどが一般的に使用されている。これらのスイッチング素子により絵素電極を選択的に駆動して、絵素電極とこれに対向する対向電極との間に介在させた液晶、ＥＬ発光層またはプラズマ発光体などの各種表示媒体を光学的に駆動させることにより表示パターンとして視認される。このようなアクティブ駆動方式は、高コントラストの表示が可能であり、液晶テレビジョンやコンピュータの端末表示装置などに実用化されている。

図１５（ａ）は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、図１５（ｂ）は（ａ）のＸ−Ｘ’線部分の断面図であり、図１５（ｃ）は（ａ）のＹ−Ｙ’線部分の断面図である。

図１５（ａ）〜図１５（ｃ）において、従来のアクティブ型液晶表示装置は、一対の基板として、表示媒体としての液晶層を間に挟んで対向配置されるアクティブマトリクス基板１００および対向基板を有している。このアクティブマトリクス基板１００は、ガラス基板１０上に、複数のゲートバスライン１（走査配線）が横方向に所定間隔でそれぞれ平行に配線され、これと直交（または交叉）する縦方向に複数のソースバスライン２（信号配線）が所定間隔でそれぞれ平行に配線されて、両者が格子状（マトリクス状）に配設されている。また、隣接するゲートバスライン１およびソースバスライン２で囲まれた各領域毎（または両配線の交叉部毎）に透明電極からなる各絵素電極３（点線にて囲った部分）がマトリクス状にそれぞれ設けられている。

図１５（ａ）に示すように、ゲートバスライン１から突出した部分には、スイッチング素子として機能するデュアルゲートのＴＦＴ４が形成されている。ＴＦＴ４は、図１５（ｂ）のＸ−Ｘ’線断面図に示すように、ガラス基板１０上にベースコート膜１１を介してシリコン（Ｓｉ）からなる半導体層が設けられている。この半導体層は、チャネル領域１２ａと、その両側の高濃度に不純物が添加されたソース領域・ドレイン領域（例えばｎ＋Ｓｉ層）１２ｃとの間に低濃度に不純物が添加されたＬＤＤ領域（例えばｎ−Ｓｉ層）１２ｂがそれぞれ設けられている。チャネル領域１２ａ上には、ゲート絶縁膜１３を介してゲートバスライン１から突出（分岐）されたゲート電極１ａが設けられている。その上を覆うように層間膜１４および樹脂層１５を介して絵素電極３が設けられている。ここでは図示されていないが、絵素電極３上には配向膜（ＰＩ）が設けられ、この配向膜（ＰＩ）上に接して液晶層が設けられている。

また、図１５（ａ）に示すように、ゲートバスライン１と同じ工程でパターニングされた金属層（ゲートメタル）からなる付加容量バスライン（付加容量配線）５がゲートバスライン１と平行にゲートバスライン１毎に配置されている。この付加容量部分の積層構造は、図１５（ｃ）のＹ−Ｙ’線断面図に示すように、付加容量バスライン５の幅広部５Ａの下側層にはゲート絶縁膜１３を介してＴＦＴ４のドレイン領域１２ｃから延在された半導体層（延在部１２）が重畳されている。この半導体層の延在部１２は、ゲート絶縁膜１３、層間膜１４および樹脂層１５に設けられたコンタクトホール部６Ａにおいて、ソースバスライン２と同じ工程でパターニングされた金属層（ソースメタル）６を介して絵素電極３と接続されている。これにより、延在部１２を一方の付加容量電極と、ゲート絶縁膜１３を介した付加容量バスライン５の広幅部５Ａ（他方の付加容量電極）とが対向配設され、これらの延在部１２と広幅部５Ａとの間に付加容量が構成される。

このように構成された従来のアクティブ型液晶表示装置において、例えばスイッチング素子としてのＴＦＴ４が不良素子として形成されると、その不良素子に接続された絵素電極３には、本来与えられるべき信号電圧が入力されない。このため、表示画面上では点状の絵素欠陥（以下、点欠陥という）としてユーザに認識されてしまう。このような点欠陥は、液晶表示装置の表示品位を著しく損ない、製造歩留まりの点でも大きな問題となっている。

このような絵素不良の主原因は、以下の２種類に大別される。

まず、その一つは、ＴＦＴ４の欠陥などによって、走査信号（ゲートバスライン１からの信号）によってＴＦＴ４が選択されている時間内に、ソースバスライン２からの画像信号によって絵素電極３を十分に充電できないために生じる不良（以下、ＯＮ不良という）であり、他の一つは、ＴＦＴ４の欠陥によって、ＴＦＴ４の非選択時に、絵素電極３に充電された電荷が漏洩する不良（以下、ＯＦＦ不良という）である。

このうち、ＯＮ不良（オン不良）はスイッチング素子としてのＴＦＴ４の不良に起因するが、ＯＦＦ不良（オフ不良）はスイッチング素子としてのＴＦＴ４を介して電気的漏洩が起こる場合と、絵素電極３とバスライン１，２との間に電気的漏洩が起こっている場合との２種類がある。ＯＮ不良およびＯＦＦ不良のいずれの場合にも、絵素電極３と対向電極（図示せず）との間に印加される電圧が必要な表示電圧値に達しなくなる。このため、ノーマリホワイトモード（液晶層に印加される電圧が０Ｖのときに光の透過率が最大になる表示モード）を採用する場合には絵素不良部が輝点に見え、ノーマリブラックモード（電圧０Ｖで透過率が最低になる表示モード）を採用する場合は黒点に見えることになる。

このような点欠陥は、スイッチング素子としてのＴＦＴ４が形成された一方のアクティブマトリクス基板１００に、対向電極が形成された他方の対向基板を貼り合わせ、その間に液晶を封入した段階で、両バスライン１，２に所定の電気信号（検査信号）を印加することによって検査者が目視で検出することができる。その後に、例えばソースバスライン２と絵素電極３とを短絡させることによって、ゲートバスライン１の選択・非選択に関わらず、ソースバスライン２からの信号電圧により、絵素電極３の電荷の充放電を行わせる修正作業を要することになる。

しかしながら、上記図１５の従来例では、ソースバスライン２と絵素電極３との配線構造により、このような修正が困難である。その結果、点欠陥が多く発生した製品を破棄しなければならず、製造歩留まりが悪化し、製造コストが高価になるという問題がある。

このような点欠陥を修正できる液晶表示装置が特許文献１に提案されている。この特許文献１の液晶表示装置について図１６（ａ）および図１６（ｂ）を用いて説明する。

図１６（ａ）は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、図１６（ｂ）は（ａ）に丸で囲んだ部分を示す拡大図である。なお、ここでは、図１５（ａ）の構成部材とほぼ同一の作用効果を奏する部材には同一の符号を付けて説明している。

図１６（ａ）に示すように、このアクティブ型液晶表示装置は、ゲートバスライン１から絵素電極３側に向けてゲートバスライン突出部２１が設けられ、ソースバスライン２から絵素電極３側に向けてソースバスライン突出部２２が設けられ、両突出部２１，２２は絶縁膜を間に挟んで互いに重畳されている。また、ゲートバスライン突出部２１の先端部には絶縁膜を挟んで導電体片２３が設けられている。この導電体片２３は、絵素電極３に電気的に接続されているが、ゲートバスライン突出部２１と絵素電極３とは絶縁膜によって電気的に非接続状態にある。ソースバスライン突出部２２とゲートバスライン突出部２１も絶縁膜によって電気的に非接続状態にある。

点欠陥が検出された絵素部では、図１６（ｂ）の点線部Ａに示すようにゲートバスライン突出部２１の根元部にレーザ照射を行ってゲートバスライン突出部２１とゲートバスライン１とを電気的に分離（カット）して絶縁状態とする。次に、点線部Ｂにおいて、ソースバスライン突出部２２とゲートバスライン突出部２１との間の絶縁膜をレーザ照射により破壊してソースバスライン突出部２２とゲートバスライン突出部２１とを短絡させる。さらに、点線部Ｃにおいて、ゲートバスライン突出部２１と、絵素電極３に接続される導電体片２３との間の絶縁膜をレーザ照射により破壊してゲートバスライン突出部２１と導電体片２３とを短絡させる。この３回のレーザ照射によって、ソースバスライン２と絵素電極３とが導通され、不良絵素が全絵素の平均的な明るさに点灯されて、点欠陥が解消される。

また、付加容量電極５Ｂに発生するピンホールなどの欠陥に起因して発生する不良絵素を修復できる液晶表示装置が特許文献２に提案されている。この特許文献２のアクティブ型液晶表示装置について図１７を用いて説明する。

図１７は、従来の他のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図である。なお、ここでは、図１５（ａ）の構成部材とほぼ同一の作用効果を奏する部材には同一の符号を付けて説明している。

図１７において、このアクティブ型液晶表示装置は、絵素電極３に隣接する部分に付加容量バスライン５をゲートバスライン１と平行に設け、この付加容量バスライン５のＴＦＴ４形成部と対向する部分に絶縁膜を介して第１の導電体２５の一端部を重畳している。この第１の導電体２５の他端部にはその下層側にゲート絶縁膜を介して第２の導電体２６の一端部を重畳している。この第２の導電体２６の他端部にはその上層側にゲート絶縁膜を介してソースバスライン２の突出部２７の端部を重畳し、絵素電極３と、付加容量バスライン５に対向する斜線部分の付加容量電極５Ｂとを第１の導電体２５の上層側で接続している。

この第１の導電体２５の基部、第１の導電体２５と第２の導電体２６との重畳部および、第２の導電体２６とソースバスライン２の突出部２７との重畳部に対して、ガラス基板越しにレーザ光を照射して、ソースバスライン２と絵素電極３とを短絡させると共に絵素電極３から付加容量電極５Ｂを切り離すことにより不良絵素の修復作業を行うことができる。
特開平４−２６５９４３号公報 特開平４−２７８９２７号公報

しかしながら、上記特許文献１のアクティブ型液晶表示装置では、不良ＴＦＴによる欠陥絵素部の修正時に、ソースバスライン２と絵素電極３とを短絡させるために、ゲートバスライン突出部２１とゲートバスライン１とを電気的に分離するためのレーザ照射（点線部Ａ）、ゲートバスライン突出部２１とソースバスライン突出部２２とを短絡させるためのレーザ照射（点線部Ｂ）、およびゲートバスライン突出部２１と絵素電極３とを短絡させるためのレーザ照射（点線部Ｃ）というように、３回のレーザ照射工程が必要になる。このため、不良ＴＦＴによる欠陥絵素部の修正が容易ではない。この場合に、不良ＴＦＴの絵素電極３からの切り離しが行われていないため、絵素欠陥の種類に応じた修復をできない。

また、上記特許文献２のアクティブ型液晶表示装置でも、付加容量電極５Ｂの不良による欠陥絵素部の修正時に、２回のレーザ照射工程でソースバスライン２と絵素電極３とを短絡させ、１回のレーザ照射工程で絵素電極３から付加容量電極５Ｂを切り離している。このように、付加容量電極５Ｂの絵素電極３からの切り離しはされているものの、不良付加容量部などによる欠陥絵素部の修正が容易ではない。

本発明は、上記従来の問題を解決するもので、欠陥絵素がより視認にくいように絵素欠陥の種類に応じた修復をより容易にできて、その製造歩留まりを向上できるアクティブ基板、これを用いた表示装置およびその製造方法を提供することを目的とする。

本発明のアクティブ基板は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、
エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
該絵素電極に接続された導電性物質層または半導体層からなる第１層と、該信号配線に接続された導電性物質層または半導体層からなる第２層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するものであり、そのことにより上記目的が達成される。

本発明のアクティブ基板は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、
エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
該スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第１層と、該信号配線に接続された導電性物質層または半導体層からなる第２層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するものであり、そのことにより上記目的が達成する。

また、好ましくは、本発明のアクティブ基板において、走査配線が平行に複数設けられ、前記信号配線が該複数の走査配線と交叉するように平行に複数設けられ、両配線の交叉部毎に前記絵素電極がそれぞれマトリクス状に配設され、該走査配線が前記スイッチング素子の制御領域に接続されている。

さらに、好ましくは、本発明のアクティブ基板において、スイッチング素子の他方駆動領域を構成する半導体層を延長した延在部がコンタクトホール部を介して前記絵素電極と接続されている。

さらに、好ましくは、本発明のアクティブ基板において、スイッチング素子の他方駆動領域を構成する半導体層を延長した延在部がコンタクトホール部を介して導電性物質層に接続され、該導電性物質層が別のコンタクトホール部を介して前記絵素電極と接続されている。

さらに、好ましくは、本発明のアクティブ基板において、走査配線毎に該走査配線と平行に付加容量配線が設けられ、前記延在部の少なくとも一部が該付加容量配線の幅広部と絶縁膜を挟んで対向配置されている。

さらに、好ましくは、本発明のアクティブ基板における第１層は、前記延在部から突出した第１の突出部であり、前記第２層は、前記信号配線とコンタクトホール部を介して接続され、該信号配線から該第１の突出部側に一部重畳するように突出した第２の突出部である。

さらに、好ましくは、本発明のアクティブ基板における第１の突出部は、前記延在部がコンタクトホール部を介して接続された導電性物質層である。

さらに、好ましくは、本発明のアクティブ基板における絶縁膜は前記スイッチング素子のゲート絶縁膜と同一の材料である。

さらに、好ましくは、本発明のアクティブ基板における第２層は前記走査配線と同じ金属層からなる。

さらに、好ましくは、本発明のアクティブ基板における第１層は前記信号配線と同じ金属層からなり、前記第２層は前記走査配線と同じ金属層からなる。

さらに、好ましくは、本発明のアクティブ基板における第１の突出部と第２の突出部とはそれぞれ、その重畳部よりもさらに所定量だけ互いにそれぞれ突出している。

さらに、好ましくは、本発明のアクティブ基板におけるスイッチング素子は、薄膜トランジスタ素子、ＭＩＭ素子、ＭＯＳトランジスタ素子およびダイオードのいずれかである。

さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、前記半導体層として多結晶シリコン層を用いた多結晶シリコン薄膜トランジスタである。

さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、前記半導体層に接続されるチャネル層の上層側に前記絶縁層を介して制御領域が設けられたトップゲート構造である。

さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、前記半導体層に接続されるチャネル層の下層側に前記絶縁層を介して制御領域が設けられたボトムゲート構造である。

さらに、好ましくは、本発明のアクティブ基板における第１層および第２層の少なくとも一方は半導体シリコン層からなる。

さらに、好ましくは、本発明のアクティブ基板において、前記信号配線の平面視下層側に前記スイッチング素子の一部または全部が設けられ、該信号配線と交叉する前記走査配線部分を該スイッチング素子のゲート領域として兼用する。

さらに、好ましくは、本発明のアクティブ基板におけるスイッチング素子は、一部が前記信号配線の平面視下層側に設けられ、残る一部が前記絵素電極の平面視下層側に設けられて平面視Ｌ字状に構成されている。

さらに、好ましくは、本発明のアクティブ基板における第１層および第２層の少なくとも一方は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、ＡｌおよびＣｕのうちのいずれかの金属材料、これらの金属元素のうちの少なくとも１種類を主成分とする合金材料または化合物材料からなる。

さらに、好ましくは、本発明のアクティブ基板における第１層と絵素電極の接続と、前記第２層と信号配線の接続とのうち少なくともいずれかはコンタクトホール部を介して接続されている。

さらに、好ましくは、本発明のアクティブ基板における絵素電極は透明導電膜からなり、該絵素電極に設けられたスリットの下方または上方に、前記第１層と第２層のうち少なくともいずれかの層の一部が配置されている。

さらに、好ましくは、本発明のアクティブ基板におけるいずれかの層およびスリットは共に直線状であり、該いずれかの層の中心線と該スリットの中心線との間隔が０μｍ以上３μｍ以下の範囲内である。

さらに、好ましくは、本発明のアクティブ基板におけるスリットの中心線と前記いずれかの層の中心線とが一致している。

さらに、好ましくは、本発明のアクティブ基板における絵素電極は電位が異なる複数の電極から構成されており、該複数の電極のうち少なくとも一つの電極の下方または上方に、前記第１層および第２層のうち少なくともいずれかの層の一部が配置されている。

さらに、好ましくは、本発明のアクティブ基板におけるいずれかの層および一つの電極は共に直線状であり、前記一つの電極の中心線と該いずれかの層の中心線との間隔が０μｍ以上３μｍ以下の範囲内である。

さらに、好ましくは、本発明のアクティブ基板における一つの電極の中心線と前記いずれかの層の中心線とが一致している。

本発明の表示装置は、請求項１〜２８のいずれかに記載のアクティブ基板と、該アクティブ基板との間に表示媒体を挟んで該アクティブ基板に対向配置され、該アクティブ基板の複数の絵素電極に対向する対向電極が設けられた対向基板とを有し、該絵素電極と対向電極間に印加される表示信号により該表示媒体を駆動して画面表示可能とするものであり、そのことにより上記目的が達成する。

また、好ましくは、本発明の表示装置において、複数の絵素部の少なくともいずれかが欠陥絵素部の場合に、該欠陥絵素部の第１層と第２層間の絶縁膜がエネルギー照射により破壊されて該第１層と第２層とが短絡状態にされている。

さらに、好ましくは、本発明の表示装置における表示媒体は、液晶、ＥＬ発光層およびプラズマ発光体のいずれかである。

本発明の表示装置の製造方法は、請求項２９〜３１のいずれかに記載の表示装置の絵素電極と対向電極間に、前記走査配線および信号配線から所定の信号を印加して前記絵素部の点欠陥を検出する欠陥検出工程と、該点欠陥が検出された欠陥絵素部に対して、基板外側からエネルギー照射を行って前記第１層と第２層の間の絶縁膜を破壊して該第１層と第２層を短絡させる短絡工程と、前記スイッチング素子の他方駆動領域切断部位および付加容量切断部位の少なくともいずれかに対して、基板外側からエネルギー照射を行って、該他方駆動領域を構成する半導体層と、該絵素電極および付加容量部の少なくともいずれかとを切り離しす切断工程とを有しており、そのことにより上記目的が達成する。

また、好ましくは、本発明の表示装置の製造方法における短絡工程において、前記第１層の第１の突出部と前記第２層の第２の突出部との重畳部から更に互いに突出した両突出部分および該重畳部を含む隅部にエネルギー照射を行う。

さらに、好ましくは、本発明の表示装置の製造方法におけるエネルギーとしてレーザ光を用いる。

さらに、好ましくは、本発明の表示装置の製造方法において、走査配線に走査信号を出力可能とする走査信号駆動回路と、前記信号配線に表示信号を出力可能とする信号配線駆動回路とを構成する各スイッチング素子と、前記絵素電極毎に設けられた絵素部駆動用の各スイッチング素子とを、同一の材料を用いて同一の工程で形成する。

上記構成により、以下に、本発明の作用について説明する。

本発明にあっては、表示媒体を挟んで対向配置される一対の基板のうち一方のアクティブ基板において、スイッチング素子の他方駆動領域（ドレイン電極）を構成する半導体層またはこの半導体層に接続された導電性物質層の第１層（例えば第１の突出部）と、信号配線（ソースバスライン）に接続された導電性物質層または半導体層からなる第２層（第２の突出部）とが絶縁層を挟んで少なくとも一部重畳されている。または、絵素電極とコンタクトホール部を介して接続され、スイッチング素子とは接続されていない導電性物質層または半導体層からなる第１層と、信号配線（ソースバスライン）に接続された導電性物質層または半導体層からなる第２層とが間に絶縁膜を挟んで少なくとも一部重畳されている。これと共に、絵素欠陥の種類に応じた修復をするための切断部位として、絵素電極に対する補助容量切断部位やスイッチング素子のドレイン電極切断部位が設けられている。

この一方のアクティブ基板と対向基板とを貼り合わせて、両基板間に液晶層などの表示媒体を設けた後、ゲートバスライン、ソースバスラインを介して絵素電極および対向電極に適切な駆動信号を与えると、表示画面上に所定の表示パターンが表示される。その表示画面を観察することにより、人が目視にて点欠陥（欠陥絵素）を発見することができる。

補助容量での不具合を含む点欠陥が検出された絵素部では、基板の裏側から第１層と第２層との重畳部にレーザ照射を行い、補助容量切断部位にレーザ照射を行う。また、スイッチング素子での不具合として点欠陥が検出された絵素部では、第１層と第２層との重畳部にレーザ照射を行い、スイッチング素子のドレイン電極切断部位にレーザ照射を行う。さらには、補助容量およびスイッチング素子での不具合として点欠陥が検出された絵素部では、第１層と第２層との重畳部にレーザ照射を行い、スイッチング素子のドレイン電極切断部位および補助容量切断部位にレーザ照射を行う。

これによって、第１層と第２層との間に挟持された絶縁膜が破壊され、第１層と第２層とが短絡して、第１層にスイッチング素子の他方駆動領域またはコンタクトホール部を介して接続された絵素電極と、第２層に接続されたソースバスライン（信号配線）とが電気的に接続される。さらに、絵素欠陥の種類に応じて、不良箇所として補助容量やスイッチング素子が、ソースバスライン（信号配線）とレーザ照射により直に接続された絵素電極と切り離されて修復される。

このようにして、ソースバスライン（信号配線）と絵素電極とが短絡されて、絵素電極には、ソースバスラインのソース信号がそのまま絵素電極に入力される。しかも、補助容量切断部位が切断されれば、補助容量での不具合が絵素電極やソースバスラインに影響を及ぼすことがない。また、スイッチング素子のドレイン電極切断部位が切断されれば、スイッチング素子による不具合が絵素電極やソースバスラインに影響を及ぼすことがない。これによって、完全な輝点でも黒点でもない表示状態となり、上記修復処理が施された絵素部は、正常に作動している訳ではないものの、視覚上、欠陥絵素として極めて判別しにくい表示状態になり、表示上、正常な絵素部といってもよい状態になる。

したがって、特許文献１、２に開示されている従来技術では、絵素欠陥部を修正するために３回または２回のレーザ照射工程を必要としたが、本発明によれば、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素がより視認にくいように、絵素欠陥の種類に応じた修復がより容易に為されて、その製造歩留まりが向上する。

また、多結晶シリコンを半導体層としてスイッチング素子に用いた場合、非晶質シリコンに対しオフ電流が大きいため、通常デュアルゲート、トリプルゲートでスイッチング素子を構成することからスイッチング素子で不具合が発生する確率は高くなる。このことから、多結晶シリコンを半導体層として用いたスイッチング素子にドレイン電極切断部位を設ければ、スイッチング素子による不具合時にも絵素電極やソースバスラインに影響を及ぼすことを阻止することができる。

以上の本発明によれば、補助容量やスイッチング素子での不具合による点欠陥が検出された場合、基板の裏側から第１層と第２層との重畳部にレーザ照射を行い、不具合があった補助容量やスイッチング素子の切断部位にレーザ照射を行ってその悪影響を取り除くため、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素がより視認にくいように、絵素欠陥の種類に応じた修復をより容易に行うことができて、その製造歩留まりを向上させることができる。

以下に、本発明のアクティブ基板を用いた表示装置の実施形態１〜４を、アクティブマトリクス基板を用いたアクティブ型液晶表示装置に適用した場合について図面を参照しながら説明する。

（実施形態１）
図１（ａ）は、本発明のアクティブ型液晶表示装置の実施形態１におけるアクティブマトリクス基板の単位構成例を模式的に示す回路図、図１（ｂ）は（ａ）のスイッチング素子部分およびソースバスライン短絡部位の各断面図である。なお、図１５（ａ）および図１５（ｂ）の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。

図１（ａ）において、アクティブマトリクス基板１４０は、互いに平行な複数のゲートバスライン１と、互いに平行な複数のソースバスライン２とを直交（または交叉）させて格子状に配線し、補助容量バスライン５をゲートバスライン１毎にゲートバスライン１と平行に配置する。また、両バスライン１，２で囲まれた領域毎（両バスライン１，２の交叉部毎）に絵素電極３（または画素電極３）をそれぞれ配設すると共に、絵素電極３と、補助容量の一方の電極（上記実施形態１では半導体層の延在部１２）とがスイッチング素子としてのＴＦＴ４（デュアルゲート構成）のドレイン電極Ｄ（上記実施形態１ではドレイン領域１２ｃ）に接続され、ゲート電極Ｇ（上記実施形態１ではゲート領域１ａ）にはゲートバスライン１が接続され、ソース電極Ｓ（上記実施形態１ではソース領域１２ｃ）にはソースバスライン２にそれぞれ接続されている。

また、ＴＦＴ４のドレイン電極Ｄ（上記実施形態１ではドレイン領域１２ｃ）に接続される導電性物質からなる導電性物質突出部１２Ｄ（ここではソースバスライン２の形成材料と同一）をソースバスライン２の近くまで延ばして設けている。この第１の突出部としての導電性物質突出部１２Ｄから間に絶縁膜（層間膜１４）を挟んで重畳する導電性物質突出部７Ｄを設けている。この第２の突出部としての導電性物質突出部７Ｄは、コンタクトホール部２Ａを介してソースバスライン２に接続された導電性物質（ここではゲートバスライン１の形成材料と同一）にて構成されている。これらの導電性物質突出部１２Ｄと導電性物質突出部７Ｄとの重畳部は、実施形態４で詳細に後述するが、その重畳部よりもさらに所定量だけ互いにそれぞれ先端部が突出している。その重畳部は、欠陥絵素のリペア時に短絡させる部位である。即ち、欠陥絵素の場合に、その両突出部および重畳部を含む隅部に所定パワーのレーザ光を照射することにより、図１（ｂ）の導電性物質突出部７Ｄの点線で示すように導電性物質突出部７Ｄと導電性物質突出部１２Ｄとを短絡させる。

レーザ照射位置として、この導電性物質突出部１２Ｄと導電性物質突出部７Ｄの重畳部からなる短絡部位７Ｅと、ＴＦＴ４のドレイン切断部位Ｐと、補助容量部を絵素電極３から切断する補助容量切断部位Ｑとが設けられている。補助容量部およびＴＦＴ４での不具合として点欠陥が検出された絵素部では、導電性物質突出部１２Ｄと導電性物質突出部７Ｄの重畳部にレーザ照射を行い、ＴＦＴ４のドレイン電極切断部位Ｐおよび補助容量切断部位Ｑにレーザ照射を行う。このレーザ照射部（点線で囲っている）へのレーザ照射後の状態を図２（ａ）および図２（ｂ）に示している。なお、図２（ａ）の断面位置は図３（ｂ）に四角内の数字で示している。

さらに、図１（ａ）のアクティブマトリクス基板１４０の平面構成について図３（ａ）および図３（ｂ）を用いて更に説明する。

図３（ａ）は、図１（ａ）のアクティブマトリクス基板１４０の要部構成を示す平面図、（ｂ）は、（ａ）の一部拡大図である。

前述したように、図３（ａ）および図３（ｂ）において、一対の絶縁性基板の何れか一方のアクティブマトリクス基板１４０上にゲートバスライン１およびソースバスライン２を格子状に配線しており、補助容量バスライン５をゲートバスライン１に平行に配置する。また、両バスライン１、２で囲まれた領域に絵素電極３をそれぞれ配設すると共に、絵素電極３と補助容量電極１２（補助容量電極５Ａに対向）がＴＦＴ４を介してソースバスライン２に接続されている。

ＴＦＴ４は、デュアルゲートの一つがソースバスライン２の下層側に設けられ、デュアルゲートの残る一つが絵素電極３の下層側に設けられて平面視Ｌ字状に構成されている。ソースバスライン２と交叉するゲートバスライン１の交叉部分をゲート領域に兼用している。ＴＦＴ４のドレインＤ側はコンタクトホール部４Ａにて導電性物質突出部１２Ｄと接続され、ＴＦＴ４のソースＳ側はコンタクトホール部４Ｂにてソースバスライン２に接続されている。また、ＴＦＴ４のドレイン領域Ｄはそのまま補助容量部１２にも接続されている。このように、ＴＦＴ４の一部をソースバスライン２と重ねてもうけることにより、ドレイン切断部位Ｐと補助容量切断部位Ｑをより安定にカットできるスペースを設けている。

また、導電性物質突出部１２Ｄはコンタクトホール部３Ａにて絵素電極３に接続されている。さらに、導電性物質突出部７Ｄはコンタクトホール部２Ａにてソースバスライン２に接続されている。

これらの導電性物質突出部１２Ｄと導電性物質突出部７Ｄは層間膜１４を介して重畳する配置を短絡部位７Ｅとしている。

コンタクト４Ａと補助容量電極１２（補助容量電極５Ａに対向）の間に補助容量切断部位Ｑを配置している。また、ＴＦＴ４のドレイン領域Ｄとコンタクト４Ａの間にドレイン切断部位Ｐを配置している。

ここで、上記構成のアクティブマトリクス基板１４０およびこれを用いたアクティブ型液晶表示装置の製造方法について説明する。

まず、図１（ｂ）に示すように、まず、プラズマＣＶＤ法により絶縁性基板としてのガラス基板上１０にベースコート１１としてＳｉＯＮを厚さ１００ｎｍ設ける。

次に、ベースコート１１上に、プラズマＣＶＤ法により半導体層（例えばシリコン層）を厚さ５０ｎｍで設ける。その半導体層を、熱処理として、レーザアニールにより半導体層の結晶化を行う。さらに、その半導体層を平面視所定形状にパターンニングする。

さらに、この半導体層上に、プラズマＣＶＤ法によりゲート絶縁膜１３としてＳｉＯＮを厚さ１１５ｎｍで設ける。

さらに、ゲート絶縁膜１３上に、導電性物質として、膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を、スパッタリング法にて順次積層し、導電性物質突出部７Ｄおよびゲート領域１ａ（７Ｄと１ａは同一材料）となる所定形状にパターンニングする。なお、これらの導電性物質突出部７Ｄおよびゲート領域１ａは、窒化タンタル、タングステンの材料に代えて、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料または、化合物材料で形成することもできる。

上記シリコン半導体層に、ゲート領域１ａの上からゲート絶縁膜１３を通してＰ（リン）をドーピングし、ゲート領域１ａの両側のシリコン半導体層をｎ−領域１２ｂ、ｎ＋領域１２ｃ（ソース領域１２ｃとドレイン領域１２ｃ）とする。これによってＴＦＴ４が形成される。なお、これはＮチャネル形成の場合であって、Ｐチャネル形成の場合には半導体層にＢ（ボロン）をドーピングする。

さらに、熱処理を行い、半導体層に添加された不純物元素を活性化処理する。

さらに、絶縁膜として、ＣＶＤ法により窒化シリコン膜、酸化膜の２層構造からなる層間膜１４を膜厚９５０ｎｍに設ける。

次いで、ＴＦＴ４のドレイン領域１２ｃに達するコンタクトホール部４Ａをゲート絶縁膜１３および層間膜１４に形成すると共に、導電性物質突出部７Ｄに達するコンタクトホール部２Ａを層間膜１４にそれぞれ形成する。

その後、導電性物質（ここでは導電性物質突出部１２Ｄとソースバスライン２とは同一材料）として、Ｔｉ、Ａｌ、Ｔｉをそれぞれ１００ｎｍ、５００ｎｍ、１００ｎｍの各膜厚にてスパッタリング法により順次積層し、これらを所定形状にパターンニングして導電性物質突出部１２Ｄとソースバスライン２を形成する。

ここで、導電性物質突出部１２Ｄと導電性物質突出部７Ｄとが層間膜１４で絶縁されている。ここでは、導電性物質突出部１２Ｄが幅５μｍ、導電性物質突出部７Ｄが幅７μｍで互いに直交（交叉）して、間に層間膜１４を挟み込んだ状態で重畳し、その重畳部７ａを短絡部位としている。

以上の積層構造を熱処理して、上記半導体層を水素化する工程を行う。この水素化工程は、窒化シリコン膜などからなる層間膜１４（層間絶縁膜）に含まれる水素により半導体層のダングリングボンドを終端する工程である。

さらに、層間絶縁膜１４、導電性物質突出部１２Ｄおよびソースバスライン２上に、有機絶縁材料からなる樹脂層１５を設ける。この場合、樹脂層１５は１．６μｍの膜厚で設ける。

さらに、導電性物質突出部１２Ｄに達するコンタクトホール部３Ａを形成する。その上から、絵素電極３となるＩＴＯをスパッタリング法により膜厚１００ｎｍで設け、所定形状にパターンニングしてマトリクス状に複数の絵素電極３を設ける。

その後、これらの絵素電極３および樹脂層１５上に配向膜（ＰＩ；図示せず）を印刷して所定方向のラビング処理を行って、本発明のアクティブマトリクス基板１４０が完成する。

このアクティブマトリクス基板１４０の配向膜側に球状スペーサ（図示せず）を散布した後、図１１に示すように、アクティブマトリクス基板１４０に対向基板１４１を重ね合わせて、アクティブマトリクス基板１４０と対向基板１４１とを所定間隔で均一に貼り合わせる。これら両基板の間に液晶層１４２を挟持させる。この対向基板１４１には、透明電極である対向電極が形成されており、この上に配向膜（ＰＩ；図示せず）を印刷した後、上記と同様のラビング処理が行われている。

本発明の実施形態１のアクティブマトリクス基板１４０を用いた表示装置としてのアクティブ型液晶表示装置１５０が完成する。

次に、本発明の実施形態１のアクティブ型液晶表示装置１５０において、絵素欠陥が生じた場合の修復方法について説明する。

ＴＦＴ４に異常が生じたり、ゲートバスライン１およびソースバスライン２と絵素電極３や付加容量電極１２（付加容量電極５Ａ）との間などに電流リークが発生した場合、上記導電性物質突出部１２Ｄと導電性物質突出部７Ｄの重畳部を含む隅部にレーザ照射してこれらを短絡させる。

また、ＴＦＴ４のドレイン切断部位Ｐと、補助容量切断部位Ｑにも同様にレーザ照射することによりこれらを切断する。これらのレーザ照射の一例として、ＹＡＧレーザ光のレーザスポットＲとして、５μｍ×５μｍの正方形を用いた。レーザ照射後の状態は、図１（ａ）の回路図が図２（ｂ）の回路図のようになり、このときの断面構成が図２（ａ）となる。

但し、絶縁膜の厚さによって、レーザパワー、レーザのショット回数などが異なり、膜構成によっても異なる。この欠陥絵素の修復時には、すでにＴＦＴ４があるアクティブマトリクス基板１４０と対向基板とは貼り合わせられており、レーザ照射は、アクティブマトリクス基板１４０のガラス面（ＴＦＴ４の裏面側）からレーザ照射を行う。

このように、ソースバスライン２と絵素電極３とを短絡すると、絵素電極３には、ゲートバスライン１からのゲート信号（走査信号）に関らず、ソースバスライン２からのソース信号がそのまま入力される。これは完全な輝点でも黒点でもない。例えば全面黒表示であれば、ソースバスライン２には黒表示電位が入力されており、この絵素部（画素部）には黒表示電圧が印加される。全面白表示であれば同様に白表示になるため、上記修正処理が施された絵素部（絵素電極３）は、正常に作動している訳ではないものの、人の視覚上、表示欠陥として極めて判別しにくい表示状態となる。

さらに、補助容量切断部位Ｑを切断することにより、補助容量電極１２（補助容量電極５Ａに対向）での不具合が絵素電極３やソースバスライン２に影響を及ぼすことはない。また、ＴＦＴ４のドレイン領域Ｄの切断部位Ｐを切断することにより、ＴＦＴ４での不具合が絵素電極３やソースバスライン２などに影響を及ぼすことはない。

補助容量切断部位Ｑにレーザ照射する補助容量部の不具合としては、例えば図２（ａ）の断面図において、導電性物質層（補助容量バスライン５の幅広部５Ａで、導電性物質材料７Ｄと同一形成材料）の電位は、ソースバスライン２のソース信号とは異なる電位であるため、ここが補助容量バスライン５の幅広部５Ａと絵素電極３とが半導体層１２と短絡した場合、短絡部位７Ｅで短絡しても表示状態（黒表示や白表示など）に関わらず輝点、黒点となってしまう。この場合に補助容量切断部位Ｑを切断することにより、輝点、黒点となるのを防止することができる。

また、ＴＦＴ４のドレイン領域切断部位Ｐにレーザ照射するＴＦＴ４の不具合としては、例えば図２（ａ）の断面図において、導電性物質層（ゲートバスライン１で、導電性物質材料７Ｄと同一形成材料で構成）は、ソースバスライン２のソース信号とは異なる電位であるために、ここがゲートバスライン１と絵素電極３が半導体層１２を介して短絡した場合、短絡部位７Ｅで短絡しても表示状態（黒表示や白表示など）に関わらず輝点、黒点となってしまう。この場合にドレイン領域切断部位Ｐを切断することにより、輝点、黒点となるのを防止することができる。

なお、多結晶シリコンを半導体層１２としてＴＦＴ４に用いた場合、非晶質シリコンに対しオフ電流が大きいため、通常デュアルゲート、トリプルゲートでＴＦＴ４を構成することからＴＦＴ４で不具合が発生する確率が高くなる。このことから、多結晶シリコンを半導体層としてＴＦＴ４に用いた場合、ＴＦＴ４のドレイン領域切断部位Ｐを切断することは高い効果が期待できる。

また、本実施例では、スイッチング素子６を形成する構造が、トップゲート構造を用いたが、ボトムゲート構造であってもく、シングルゲート、トリプルゲート以上であってもよい。

さらに、本実施形態１では、デュアルゲートの最も絵素電極３に最も近い部分にドレイン切断部位Ｐを設けてこれを切断するようにしたが、図４に示すようにＴＦＴ４の不具合の状況、ＴＦＴ４の配置状況などにより、いかなるドレイン領域Ｄ（デュアルゲート間のドレイン領域Ｄ）に切断部位Ｐ１にを設けて切断してもよく、ソース領域に切断部位を設けて切断してもよい。

また、本実施形態１では、短絡部位７Ｅを構成する導電性物質突出部７Ｄ，１２Ｄは、既存、新規を問わずいかなる導電性物質層（半導体層１２を含む）であってもよい。

また、本実施形態１では、層間膜１４上に導電性物質層（半導体層１２を含む）を配置し、絵素電極３間に樹脂層１５を介する構成としたが、層間膜１４上に絵素電極３を配置し、絵素電極３との間に樹脂層１５がない構成であってもよい。

さらに、本実施形態１では、ＴＦＴ４のドレイン領域Ｄに接続される導電性物質層（半導体層１２を含む）からなる導電性物質層突出部１２Ｄ（ここではソースバスライン２の形成材料と同一）を設け、ソースバスライン２に接続された導電性物質層突出部７Ｄ（ここではゲートバスライン１の形成材料と同一）とを間に層間膜１４を挟んで重畳させた短絡部位７Ｅと、付加容量電極１２（付加容量電極５Ａ（幅広部）に対向）と絵素電極３間を切断する付加容量切断部位Ｑと、ＴＦＴ４のドレイン領域Ｄを切断するドレイン領域切断部位Ｐを備えた場合について説明したが、これに限らず、短絡部位７Ｅと付加容量切断部位Ｑのみを設け、これらだけを切断するように構成していもよい。また、短絡部位７Ｅとドレイン領域切断部位Ｐのみを設け、これらだけを切断するように構成してもよい。

（実施形態２）
上記実施形態１では、ＴＦＴ４のドレイン領域Ｄ（ドレイン領域Ｄから延在した延在部１２を含む）から突出した導電性物質層突出部１２Ｄと、導電性物質層突出部７Ｄとの重畳部を、その間の層間膜１４を絶縁破壊して短絡させ、かつドレイン領域切断部位Ｐおよび付加容量切断部位Ｑの少なくとともいずれかを切断する場合について説明したが、以下の実施形態２〜４では、第１の突出部として、半導体層突出部１２Ａまたは導電性物質層突出部１２Ｂを半導体層１２の延在部（付加容量の一方電極）から突出させ、これと、ゲートメタル突出部７または半導体または導電性物質からなる第２の突出部７Ｂとの重畳部７ａまたは７ｂとを、その間の薄いゲート絶縁膜１３を絶縁破壊して容易に短絡させる場合について説明する。この場合には上記実施形態１の場合（層間膜１４の場合）に比べて浮遊容量が大きくなるが、短絡は容易になる。

図５（ａ）は、本発明のアクティブ型液晶表示装置の実施形態２において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の構成例を示す平面図であり、図５（ｂ）は（ａ）のＡ−Ａ’線部分の断面図である。なお、図１５（ａ）〜図１５（ｃ）の従来の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付してその説明を省略する。また、図１５（ｂ）および図１５（ｃ）の各断面は図５（ａ）の同じ位置における各断面と同様であるのでその説明を省略する。

図５（ａ）および図５（ｂ）において、本実施形態１のアクティブ型液晶表示装置は、一対の基板として、表示媒体である液晶層を間に挟んで対向配置されたアクティブマトリクス基板１１０および対向基板を有している。このアクティブマトリクス基板１１０は、ガラス基板１０上に、図１５（ａ）〜図１５（ｃ）に示す従来のアクティブマトリクス基板１００の構成に加えて、ソースバスライン２が一方駆動領域（例えばソース領域１２ｃ）に接続されたスイッチング素子（ここではＴＦＴ４）の他方駆動領域（例えばドレイン領域１２ｃ）から付加容量バスライン５の幅広部５Ａの下側部まで半導体層を延在させた部分（延在部１２）からゲートバスライン１側の方向（ソースバスライン２と平行な方向）に突出させた第１の突出部１２Ａ（第１層）が設けられている。この第１の突出部１２Ａ（第１層）は半導体層１２と同じ製造工程で同じ半導体層から構成されており、以下、これを半導体層突出部１２Ａという。

また、ソースバスライン２からコンタクトホール部２Ａを介して接続された第２の突出部７が設けられている。この第２の突出部７はゲートバスライン５と同じ製造工程で同じ導電性物質層としての金属層からなり、以下、これをゲートメタル突出部７という。

これらの半導体層突出部１２Ａとゲートメタル突出部７とは、図５（ｂ）に示すように、ゲート絶縁膜１３を間に挟んで一部重畳（重畳部７ａ）されている。

レーザ照射位置として、半導体層突出部１２Ａとゲートメタル突出部７との重畳部からなる短絡部位と、ＴＦＴ４のドレイン領域切断部位Ｐ１（デュアルゲート間のドレイン領域）とが設けられている。補助容量部およびＴＦＴ４での不具合として点欠陥が検出された絵素部では、半導体層突出部１２Ａとゲートメタル突出部７との重畳部にレーザ照射を行い、ＴＦＴ４のドレイン電極切断部位Ｐ１にレーザ照射を行う。

図６は、図５（ａ）の矢印Ｚで示す○で囲んだ本発明の要部の拡大図であって、（ａ）は欠陥修正時のレーザ照射位置としてレーザスポットＲが隅部に照射される場合を示す図、（ｂ）は欠陥修正時のレーザ照射位置としてレーザスポットＲが重畳部中央に照射される場合を示す図である。

図６（ａ）に示すように、半導体層突出部１２Ａは、延在部１２の左上端部分から上側に向かってソースバスライン２と平行に幅１０μｍで所定長さだけ突出されている。ゲートメタル突出部７は、ゲートバスライン１と付加容量バスライン５とのほぼ中間位置付近において、ソースバスライン２の下方位置（積層構造の下側層位置）でソースバスライン２と直交（または交叉）するように右側の半導体層突出部１２Ａに向かって、平面視でソースバスライン２から幅１０μｍで突出している。また、半導体層突出部１２Ａとゲートメタル突出部７とはそれぞれ、その重畳部７ａからさらに１μｍ程度それぞれ突出している。なお、レーザスポットＲの照射位置については後述する。

ここで、上記構成のアクティブマトリクス基板１１０およびこれを用いたアクティブ型液晶表示装置の製造方法について説明する。

まず、図５（ａ）および図５（ｂ）に示すように、プラズマＣＶＤ法によりガラス基板１０上にベースコート膜１１としてＳｉＯＮ膜を厚み１００ｎｍで設ける。

次に、プラズマＣＶＤ法により半導体層としてシリコン（Ｓｉ）層を厚み５０ｎｍに設け、熱処理およびレーザアニールにより結晶化を行う。このＳｉ層を所定形状にパターニングして、ＴＦＴ４のドレイン領域１２ｃを、付加容量バスライン５の幅広部５Ａの下側層まで延在した延在部１２および、この延在部１２から突出した半導体層突出部１２Ａを一体的に形成する。

この場合、シリコン（Ｓｉ）層のＮチャネル領域１２ａにはＰ（リン）をドーピングして、ｎ−領域１２ｂ（ＬＤＤ領域）およびｎ＋領域１２ｃ（ソース領域・ドレイン領域）を形成する。熱処理を行って、半導体層に添加された不純物元素を活性化処理する。なお、Ｐチャネル領域ではボロンをドーピングする。

さらに、プラズマＣＶＤ法によりベースコート膜１１および半導体層突出部１２Ａを含む半導体層上にゲート絶縁膜１３としてＳｉＯＮ膜を厚み１１５ｎｍで設ける。

このゲート絶縁膜１３上にゲート金属層（ゲートメタル）として、膜厚５０ｎｍの窒化タンタル膜および膜厚３７０ｎｍのタングステン膜を順次スパッタリング法にて積層し、所定形状にパターニングを行う。これにより、この同一工程で同一材質にて、ゲートバスライン１および制御電極としてのゲート電極１ａを形成すると共に、付加容量バスライン５、その幅広部５Ａおよびゲートメタル突出部７を形成する。このとき、半導体層突出部１２Ａおよびゲートメタル突出部７の重畳部７ａは、その間にあるゲート絶縁膜１３によって絶縁されている。

さらに、ＣＶＤ法により層間膜１４として窒化シリコン膜を厚み３００ｎｍに設ける。これを熱処理して、Ｓｉ層を水素化する工程を行う。この工程は、窒化シリコン膜からなる層間膜１４に含まれる水素によりＳｉ層のダングリングボンドを終端化する工程である。

さらに、有機絶縁材料からなる樹脂層１５を例えば膜厚１．６μｍに設ける。

さらに、層間膜１４および樹脂層１５にゲートメタル突出部７とソースバスライン２とを接続するためのコンタクトホール部２Ａを形成し、さらに、ゲート絶縁膜１３、層間膜１４および樹脂層１５に半導体層の延在部１２と透明電極の絵素電極３とを接続するためのコンタクトホール部６Ａを形成する。

その後、ソース金属として、Ｔｉ、ＡｌおよびＴｉをそれぞれ１００ｎｍ、５００ｎｍおよび１００ｎｍの膜厚でスパッタリング法により積層し、所定形状にパターニングを行う。これにより、ソースバスライン２と、絵素電極３と延在部１２を接続するためのソースメタル６とを形成し、図５（ｂ）に示すように、ソースバスライン２とゲートメタル突出部７とがコンタクトホール部２Ａを介して接続されている。

さらに、透明電極としてＩＴＯ膜をスパッタリング法により厚み１００ｎｍに形成し、縦横のマトリクス状に複数の所定形状にパターニングを行って各絵素電極３をそれぞれ形成する。

その後、ソースバスライン２、絵素電極３および樹脂層１５上に配向膜（ＰＩ；図示せず）を印刷して所定方向のラビング処理を行って、本発明のアクティブマトリクス基板１１０が完成する。

このアクティブマトリクス基板１１０の配向膜側に球状スペーサ（図示せず）を散布した後、これに対向基板（図示せず）を重ね合わせて、アクティブマトリクス基板１１０と対向基板（図示せず）とを所定間隔で均一に貼り合わせる。これら両基板の間に液晶を封入し、その封入口を封止する。この対向基板（図示せず）には、透明電極である対向電極が形成されており、この上にも配向膜（ＰＩ；図示せず）を印刷した後、上記と同様のラビング処理が行われている。

以上により、本発明の実施形態２のアクティブマトリクス基板１１０を用いた表示装置としてのアクティブ型液晶表示装置が完成する。

次に、本発明の実施形態２のアクティブ型液晶表示装置において、絵素欠陥が生じた場合の修正方法について説明する。

ＴＦＴ４に異常が生じたり、ソースバスライン２と絵素電極３との間に電流リークが発生したりすると、絵素欠陥が現れ、表示上の問題として点欠陥が発生する。このような表示上の問題が発生した場合に、本実施形態１では、その絵素欠陥（点欠陥）を以下のようにして修復することができる。

まず、ＴＦＴ４が形成された側のアクティブマトリクス基板１１０（ＴＦＴ基板）と対向基板（図示せず）とが貼り合わせられてその間に液晶が注入された状態で、ゲートバスライン１およびソースバスライン２に検査用の所定の電気信号を印加することによって、複数の絵素部の何処かに欠陥点が検出され得る。

このように点欠陥が検出された絵素部に対して、互いに直交するゲートメタル突出部７と半導体層突出部１２Ａとの重畳部７ａを、比較的低いパワーの一回のレーザ照射により、ゲートメタル突出部７と半導体層突出部１２Ａとの間のゲート絶縁膜１３を絶縁破壊してゲートメタル突出部７と半導体層突出部１２Ａとを短絡させることができる。このとき、既にアクティブマトリクス基板１１０（ＴＦＴ基板）と対向基板（図示せず）とが貼り合わせられているため、レーザ照射は、基板１０の透明なガラス面外側（ＴＦＴ４の裏側）から内側に向けて行われる。

また、ＴＦＴ４のドレイン切断部位Ｐ１にも同様にレーザ照射することによりこれらを切断する。このときのレーザ照射は、例えばＹＡＧレーザ光を用いる。また、レーザスポットＲは一般的にその形状が直径数μｍの円形または一辺が数μｍの正方形であり、本実施形態１では例えば５μｍ×５μｍの正方形のレーザスポットＲを用いる。

本実施形態１のように、半導体層突出部１２Ａとゲートメタル突出部７との重畳部７ａよりも各１μｍ程度更に突出させて形成されており、その突出部分を含む隅部にレーザ照射することにより、レーザ照射時のアライメント精度が向上し、容易にレーザ照射を行って半導体層突出部１２Ａとゲートメタル突出部７とを、より少ないパワーにて短絡させることができる。

さらに、図６（ａ）のレーザスポットＲに示すように、半導体層（Ｓｉ層）突出部１２Ａとゲートメタル突出部７との両先端側の隅部（重畳部７ａを含む）にレーザ照射することにより、より容易に（より少ないパワーで）半導体層突出部１２ａとゲートメタル突出部７ａを短絡させることができる。

これに対して、図６（ｂ）のレーザスポットＲに示すように、半導体層（Ｓｉ層）突出部１２Ａとゲートメタル突出部７の重畳部７ａにおける中央部をレーザ照射すると、レーザーパワーの大部分が半導体層（Ｓｉ層）突出部１２Ａだけに吸収（集中）されて、半導体層（Ｓｉ層）突出部１２Ａとゲートメタル突出部７とが短絡し難くなる。上記図６（ａ）のレーザスポットＲに示すような半導体層（Ｓｉ層）突出部１２Ａおよびゲートメタル突出部７の重畳部７ａの隅部へのレーザ照射と同じ条件（レーザパワー）にて、図２（ｂ）のレーザスポットＲに示すように、Ｓｉ突出部１２Ａとゲートメタル突出部７における重畳部７ａの中央部をレーザ照射した場合には、半導体層（Ｓｉ層）突出部１２Ａとゲートメタル突出部７とを確実に短絡させることができなかった。

よって、その重畳部７ａの隅部へのレーザ照射であれば、重畳部７ａの中央部へのレーザ照射の場合に比べて、より少ないレーザパワーにより半導体層（Ｓｉ層）突出部１２Ａとゲートメタル突出部７とを短絡させることができる。また、重畳部７ａの隅部へのレーザ照射に比べてそのレーザーパワーを増大させていくと、図６（ｂ）に示すようにＳｉ突出部１２Ａとゲートメタル突出部７との重畳部７ａにおける中央部をレーザ照射しても、Ｓｉ突出部１２Ａとゲートメタル突出部７とを短絡させることができる。しかしながら、レーザーパワーをあまり強くすると、レーザ照射部以外の領域へのレーザ照射による悪影響が大きくなり、Ｓｉ突出部１２Ａとゲートメタル突出部７以外の素子部分に影響を及ぼすおそれがある。このことについて、図７（ａ）および図７（ｂ）を用いて説明する。

図７（ｂ）は、図７（ａ）のレーザ照射による影響部Ｓ１に対して、レーザスポットＲを同一の大きさにして、レーザーパワーのみを増大させた場合のレーザ照射による影響部Ｓ２を示す図である。図７のＬ（Ｌ１またはＬ２）で示される影響部は、Ｓｉやゲートメタルの飛び散りが発生しており、他の素子がその領域に入ってしまうと、レーザ照射による不良が発生するおそれがある。したがって、可能な限り小さなレーザパワーにてレーザ照射を行うことが好ましく、Ｓｉ突出部１２Ａとゲートメタル突出部７の重畳部７ａにおける先端部分の隅部（図６（ａ）のレーザスポットＲの位置）をレーザ照射することが好ましい。なお、レーザ照射位置が重畳部７ａの先端部分の隅部以外の隅部（例えばレーザスポットＲ１の照射位置よりもソースバスライン２寄りの位置）では、ソースバスライン２に近づく分だけその影響が問題になる。

このようにして、半導体層突出部１２Ａとゲートメタル突出部７とを短絡させ、かつＴＦＴ４のドレイン領域Ｄの切断部位Ｐを切断することにより、ＴＦＴ４での不具合が絵素電極３やソースバスライン２などに影響を及ぼすことがなく、絵素電極３には、ゲートバスライン１からのゲート信号に関らず、ソースバスライン２からのソース信号（画像信号）がそのまま直に入力されることになる。これにより、その欠陥絵素部は、完全な輝点でも黒点でもない表示状態になる。その結果、上記修正処理（メルト処理）が施された欠陥絵素部は、正常に作動している訳ではないものの、視覚上、欠陥として極めて判別しにくい中間的な表示状態になり、画面表示上、正常な絵素部といってよい状態になる。

このように、本実施形態２によれば、絵素欠陥が生じても、ソースバスライン２と絵素電極３とを短絡させるのに、従来の三回のレーザ照射に比べて１回のレーザ照射で、かつより少ないパワーのレーザ照射で欠陥絵素を容易に修復できるアクティブマトリクス基板１１０を得ることができる。これによって、その製造歩留まりも向上させることができて製造コストを低減させることができる。さらに、ＴＦＴ４のドレイン領域Ｄの切断部位Ｐを切断することにより、ＴＦＴ４での不具合が絵素電極３やソースバスライン２などに影響を及ぼすことがない。

（実施形態３）
上記実施形態１，２では、ＴＦＴ４のチャネル層１２ａ上にゲート絶縁膜１３を介してゲート金属層（ゲート電極１ａ）が配置されたトップゲート構造について説明したが、本実施形態３では、図８（ａ）および図８（ｂ）と図９（ａ）および図９（ｂ）に示すように、チャネル層１２ａの下層側にゲート絶縁膜１３を介してゲート金属層（ゲート電極１ａ）が配置されたボトムゲート構造について説明する。

図８（ａ）は、本発明のアクティブ型液晶表示装置の実施形態３において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の他の構成例を示す平面図、図８（ｂ）は図４（ａ）のＡ−Ａ’線部分の断面図である。図９（ａ）は図８（ａ）のＸ−Ｘ’線部分の断面図、図９（ｂ）は図８（ａ）のＹ−Ｙ’線部分の断面図である。

図８（ａ）および（ｂ）と図９（ａ）および（ｂ）において、ＴＦＴ４がボトムゲート構造のアクティブ型液晶表示装置のアクティブマトリクス基板１２０では、ゲートバスライン１、付加容量バスライン５およびゲートメタル突出部７を構成するゲート金属層上にゲート絶縁膜１３を介して、ＴＦＴ４のドレイン領域１２ｃおよび半導体層（Ｓｉ層）突出部１２Ａを有する半導体層（延在部１２を含む）が設けられている。それ以外は、図１に示すアクティブマトリクス基板１１０の場合とその構成が同じである。

このアクティブマトリクス基板１２０を用いたアクティブ型液晶表示装置においても、ゲートメタル突出部７と半導体層突出部１２Ａとの重畳部７ａの隅部に一回だけレーザ照射を行ってゲート絶縁膜１３を絶縁破壊し、ゲートメタル突出部７と半導体層突出部１２Ａとを短絡させることにより欠陥絵素をより目立たなくすることにより、容易に修復することができる。

（実施形態４）
上記実施形態２，３では、リペア時に、導電性物質の金属層からなるゲートメタル突出部７と、半導体層からなる半導体層突出部１２Ａとの重畳部７ａとを短絡させるように構成したが、本実施形態４では、リペア時に、導電性物質の金属層からなるゲートメタル突出部７と、半導体（Ｓｉ）層の延在部１２に接続された導電性物質層突出部１２Ｂとの重畳部７ｂとを短絡させる場合について説明する。

図１０（ａ）は、本発明のアクティブ型液晶表示装置の実施形態４において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の更に他の構成例を示す平面図、図１０（ｂ）は（ａ）のＢ−Ｂ’線部分の断面図である。

図５では、ＴＦＴ４のドレイン領域１２ｃに接続される第１の突出部として、半導体層の延在部１２と同じ半導体（Ｓｉ）層を用いて半導体層突出部１２Ａを形成したが、ここでは、これに代えて、半導体（Ｓｉ）層以外の半導体や、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどの金属材料またはこれらの金属元素を主成分とする合金材料または化合物材料などによって第１の突出部として導電性物質層突出部１２Ｂとすることができる。

また、図５では、ソースバスライン２とコンタクトホール部２Ａを介して接続される第２の突出部としてゲートバスライン１と同じ金属層を用いてゲートメタル突出部７を形成したが、ここでは、Ｓｉなどの半導体や、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどの金属材料、またはこれらの金属元素を主成分とする合金材料または化合物材料などによって第２の突出部７Ｂを形成することも可能である。

第１の突出部１２Ｂおよび第２の突出部７Ｂの位置やサイズは、上記図５、図８および図９に示した位置やサイズに限らず、第１の突出部１２Ｂは、ＴＦＴ４のドレイン領域を有する半導体層から、付加容量バスライン５の幅広部５Ａの下側部まで延在させた延在部１２に接続され、第２の突出部７ｂはソースバスライン２にコンタクトホール部２Ａを介して接続され、これら両者間にゲート絶縁膜１３が設けられて両者が重畳されるように形成されていればよい。例えば、第１の突出部１２Ｂを、半導体層の延在部１２から下側に突出させたり、図５に示すような半導体層の延在部１２の左端部ではなくその中央部や右端側の部分から突出させたりしてもよく、この突出部の幅をこの場合よりも広くしたり、重畳部７ｂからさらに突出された部分を長くしたりすることも可能である。また同様に、第２の突出部７Ｂについても、ゲートバスライン１と付加容量バスライン５との中央位置ではなく、ゲートバスライン１寄りに設けたり、付加容量バスライン５寄りに設けたりしてもよく、この突出部の幅をこの場合よりも広くしたり、それらの重畳部７ｂからさらに突出した部分を長くしたりすることも可能である。
（実施形態５）
上記実施形態１では、スイッチング素子であるＴＦＴ４のドレイン領域Ｄから突出した第１層の導電性物質層突出部（第１の突出部）１２Ｄと、ソースバスライン２から突出した第２層の導電性物質層突出部（第２の突出部）７Ｄとの重畳部を、その間の層間膜１４を絶縁破壊して短絡させる場合について説明したが、本実施形態５では、第１層はスイッチング素子と直接接続されておらず、絵素電極３に接続された第１層１２Ｅと、ソースバスライン２に接続された第２層の導電性物質層突出部（第２の突出部）７Ｄとの重畳部を、その間の絶縁膜を絶縁破壊して短絡させる場合である。

図１２（ａ）は、本発明のアクティブ型液晶表示装置の実施形態５として、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の他の構成例を示す平面図、図１２（ｂ）はそれを模式的に示す回路図である。なお、図１および図３の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。また、図１２（ａ）ではＴＦＴ４を単ゲートで表現し、図１２（ｂ）ではＴＦＴ４をデュアルゲートで表現しているが、いずれであってもよい。

図１２（ａ）および図１２（ｂ）において、導電性物質層（または半導体層）からなる第１層１２Ｅは、導電性物質層突出部１２Ｄとは切り離して独立して形成されており、導電性物質層１２Ｄのコンタクトホール３Ａとは異なる固有のコンタクトホール３Ｂによって絵素電極３と接続されている。

図１２（ａ）に示すアクティブマトリクス基板を用いたアクティブ型液晶表示装置において、ＴＦＴ４に異常が生じたり、ゲートバスライン１およびソースバスライン２と絵素電極３や付加容量電極１２（付加容量電極５Ａ）との間などに電流リークが発生した場合、上記第１層１２Ｅと導電性物質突出部７Ｄの重畳部を含む部分（短絡部位）７Ｅにレーザ照射してこれらを短絡させる。また、ＴＦＴ４のドレイン切断部位Ｐと、補助容量切断部位Ｑにも同様にレーザ照射することによりこれらを切断する。この欠陥絵素の修復時には、すでにＴＦＴ４があるアクティブマトリクス基板と対向基板とは貼り合わせられており、レーザ照射は、アクティブマトリクス基板のガラス面側（ＴＦＴ４の裏面側）から行う。

このように、ソースバスライン２と絵素電極３とを短絡すると、絵素電極３には、ゲートバスライン１からのゲート信号（走査信号）に関らず、ソースバスライン２からのソース信号がそのまま入力される。これは完全な輝点でも黒点でもない。例えば全面黒表示であれば、ソースバスライン２には黒表示電位が入力されており、この画素部には黒表示電圧が印加される。全面白表示であれば同様に白表示になるため、上記修正処理が施された絵素部（絵素電極３）は、正常に作動している訳ではないものの、人の視覚上、表示欠陥として極めて判別しにくい表示状態となる。さらに、補助容量切断部位Ｑを切断することにより、補助容量電極１２（補助容量電極５Ａに対向）での不具合が絵素電極３やソースバスライン２に影響を及ぼすことはない。また、ＴＦＴ４のドレイン領域Ｄの切断部位Ｐを切断することにより、ＴＦＴ４での不具合が絵素電極３やソースバスライン２などに影響を及ぼすことはない。

図１２（ａ）において、コンタクトホール３Ｂ、第１層１２Ｅ、導電性物質層突出部７Ｄおよびコンタクトホール２Ａによって構成される修正用素子は、スイッチング素子としてのＴＦＴ４と独立して配置することができるため、設計上の自由度が高く、制約の多い設計に対しても容易に対応することが可能となる。

なお、本実施形態５では、絵素電極３にコンタクトホール３Ｂを介して接続された第１層１２Ｅと、ソースバスライン２にコンタクトホール２Ａを介して接続された第２層の導電性物質層突出部（第２の突出部）７Ｄとの重畳部を、その間の絶縁膜を絶縁破壊して短絡させる場合について説明したが、これに限らず、第１層１２Ｅと絵素電極３の接続と、第２層の導電性物質層突出部（第２の突出部）７Ｄとソースバスライン（信号配線）２の接続とのうち少なくともいずれかはコンタクトホール部を介して接続されていればよい。
（実施形態６）
上記実施形態１〜５では、絵素電極が絵素（画素）を一様に覆っている場合について説明したが、本実施形態６では、垂直配向モードやＩＰＳモードなど、絵素電極にスリットが形成されている構造や絵素電極が複数の電極からなる構造であり、修正用素子とスリットや電極との位置関係を最適化することにより、明るい表示を実現することができる場合である。

図１３は、本発明のアクティブ型液晶表示装置の実施形態６のうち、ノーマリーブラック垂直配向モードにおいて、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の構成例を示す平面図である。なお、図３の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。

図１３において、絵素電極３には液晶層の配向制御方向を規定するためのスリット３Ｃが設けられている。スリット３Ｃ部分では、電圧印加時に液晶層内の液晶分子が近傍の絵素電極３部分の電界に影響されて傾くため、液晶分子の配向方向を制御することができる。この構成では、スリット３Ｃ部分の液晶分子が倒れないため、透過率が低く、表示への影響が小さい。

そこで、図１３に示すように、スリット３Ｃ部分に導電性物質層突出部（第２層）７Ｄの一部を配置することにより、修正用素子の配置による透過率低下を小さく抑えることができる。即ち、絵素電極３は透明導電膜からなり、絵素電極３に設けられたスリット３Ｃの直下（または下方位置）に導電性物質層突出部（第２層）７Ｄの一部が配置されている。導電性物質層突出部（第１層）１２Ｅについても、スリット３Ｃの下方位置まで延在するように配置することが好ましい。ここではスリット３Ｃの直下（または下方位置）に、絵素電極３に接続された第１層１２Ｅと、ソースバスライン２に接続された導電性物質層突出部（第２の突出部；第２層）７Ｄとの重畳部をも配置している。

スリット３Ｃ部分では、中央付近が最も表示が暗くなるため、スリット３Ｃの中心線と導電性物質層突出部７Ｄの中心線とが近いほど好ましく、例えば両中心線の間隔が０μｍ以上３μｍ以下の範囲内であることが好ましい。さらに好ましくは両中心線が一致することであり、この場合には透過率低下を最も小さくすることができる。

なお、図１３では、絵素電極３に設けられたスリット３Ｃの下方位置に導電性物質層突出部（第２層）７Ｄの一部を配置したが、これに限らず、絵素電極３に設けられたスリットの上方位置に、導電性物質層突出部（第２層）７Ｄの一部を配置してもよい。また、絵素電極３に設けられたスリットの上方位置または下方位置に、第１層１２Ｅと第２層７Ｄのうち少なくともいずれかの層の一部が配置されていてもよい。

図１４は、本発明のアクティブ型液晶表示装置の実施形態６のうち、ノーマリーブラックＩＰＳモードにおいて、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の構成例を示す平面図である。なお、図３の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付している。

図１４において、絵素電極３は、相異なる電位を印加可能な複数の電極として、第１電極３Ｄおよび第２電極３Ｅによって構成されており、第１電極３Ｄと第２電極３Ｅとの間の横電界によって液晶層が駆動される。

電圧印加時には、第１電極３Ｄと第２電極３Ｅとの間では液晶分子が横電界の影響によって動作し、光が透過されるが、電極上の部分では液晶の配向状態がせめぎ合って液晶分子が動かないため、表示が暗くなる。ここで、電極が透明でない場合には、光が透過されない。

そこで、図１４に示すように、第１電極３Ｄの直下（または下方位置）に第１層１２Ｅを配置することにより、修正用素子の配置による透過率低下を小さく抑えることができる。即ち、絵素電極３は透明導電膜からなり、絵素電極３の第１電極３Ｄの直下（または下方位置）に導電性物質層突出部（第１層）１２Ｅの一部が配置されている。導電性物質層突出部（第２層）７Ｄについても、第１電極３Ｄがある第１電極３Ｄの下まで延在するように配置することが好ましい。ここでは第１電極３Ｄの直下（または下方位置）に、絵素電極３の第１電極３Ｄに接続された第１層１２Ｅと、ソースバスライン２に接続された導電性物質層突出部（第２の突出部；第２層）７Ｄとの重畳部をも配置している。

第１電極３Ｄの部分では、中央付近が最も表示が暗くなるため、第１電極３Ｄの中心線（長手方向に伸びる中心線）と導電性物質層突出部（第１層）１２Ｅの中心線との間隔が近いほど好ましく、例えば両中心線の間隔が０μｍ以上３μｍ以下の範囲内であることが好ましい。さらに好ましくは両中心線が一致することであり、この場合には透過率低下を最も小さくすることができる。

なお、本実施形態６の図１４には示していないが、第２電極３Ｅの下方位置に第１層１２Ｅを配置するようにしてもよい。これにより、修正用素子の配置による透過率低下を小さく抑えることができる。さらに、導電性物質層突出部（第２層）７Ｄについても、第１層１２Ｅがある第２電極３Ｅの下まで延在するように配置することが好ましい。

なお、本実施形態６の図１４では、第１電極３Ｄの下方位置に導電性物質層突出部（第１層）１２Ｅの一部を配置したが、これに限らず、第１電極３Ｄの上方位置に、導電性物質層突出部（第１層）１２Ｅの一部を配置してもよい。また、第１電極３Ｄの上方位置または下方位置に、第１層１２Ｅと第２層７Ｄのうち少なくともいずれかの層の一部が配置されていてもよい。この場合の第１層１２Ｅと第２層７Ｄは不透明材料を想定しているが、これが透明な材料であっても、第１層１２Ｅや第２層７Ｄを光が透過する分だけ表示が暗くなるのは確かであるので、より明るい表示をするために、表示に寄与しない部分（スリット部分や複数電極部分）に第１層１２Ｅや第２層７Ｄを配設することが好ましい。

なお、本実施形態６の図１３および図１４では、上記実施形態５の図１２の場合と同様に、スイッチング素子（ＴＦＴ４）と半導体層または導電性物質層からなる第１層１２Ｅとが直接接続されておらず、絵素電極３Ｄとコンタクトホール部を介して接続される構成としたが、図１のように、スイッチング素子であるＴＦＴ４のドレイン領域Ｄから突出した導電性物質層突出部（第１の突出部）１２Ｄを第１層とし、これと、ソースバスライン２から突出した導電性物質層突出部（第２の突出部）７Ｄとの重畳部を、その間の層間膜１４を絶縁破壊して短絡させる構成についても、垂直配向モードやＩＰＳモードに適用する場合には、同様に、修正用素子とスリットや電極との位置関係を最適化することにより、明るい表示を実現することが可能となる．
なお、上記実施形態１〜６では、表示装置として、表示媒体として液晶を用いた液晶表示装置について説明したが、これに限らず、ＥＬ発光層やプラズマ発光体を用いた表示装置についても適用可能である。また、上記実施形態１〜４では、スイッチング素子として薄膜トランジスタ（ＴＦＴ４）を用いたアクティブ型液晶表示装置について説明したが、これに限らず、ＭＩＭ素子やダイオード素子、ＭＯＳトランジスタなどを用いた液晶表示装置などの各種の表示装置についても適用可能である。さらに、上記実施形態４では、ＴＦＴ４などのスイッチング素子構造が、デュアルゲートでトップゲート構造の場合について説明したが、ボトムゲート構造であってもく、シングルゲートまたはトリプルゲート以上であってもよい。

また、上記実施形態１〜６では、第１の突出部および第２の突出部の重畳部を含む隅部にＹＡＧレーザ光を照射し第１の突出部および第２の突出部を短絡させるように構成したが、これに限らず、ＹＡＧレーザ光以外のレーザ光（レーザビーム）などの熱エネルギーを照射して第１の突出部および第２の突出部を短絡させることもできる。

さらに、上記実施形態１〜６では、導電性物質からなるゲート金属層は、第２の突出部として、窒化タンタルおよびタングステンの積層構造により構成したが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、ＡｌおよびＣｕなどの金属材料、またはこれらの金属元素を主成分とする合金材料または化合物材料を用いてもよい。要は、第２の突出部の材質は、第１の突出部との短絡および電気的接続に対して相性がよく、効率的かつ確実に短絡および電気的接続し安いものであればよい。

さらに、上記実施形態１では、層間膜１４上にソースバスライン２と導電性物質突出部１２Ｄの各導電性物質材料を配置し、この導電性物質材料と絵素電極３間に樹脂層１５を設けているが、これに限らず、層間膜１４上にソースバスライン２と導電性物質突出部１２Ｄが設けられ、導電性物質突出部１２Ｄ上のみに絵素電極３が直に配置され、導電性物質突出部１２Ｄと絵素電極３間には樹脂層１５がなく、これらが互いに電気的に接続された構成であってもよい。この場合に、ソースバスライン２と絵素電極３とは離間している。また、層間膜１４は２層など複数層構造であってもよい。

また、上記実施形態２では、特に説明しなかったが、その図５（ｂ）において、コンタクトホール部６Ａが層間膜１４のみに形成され、層間膜１４上にはソースメタル６が直に設けられ、このコンタクトホール部６Ａを介して半導体層の延在部１２とソースメタル６とが電気的に接続されるようになっていてもよい。この場合に、新たなコンタクトホール部がソースメタル６上の樹脂層１５に形成され、この樹脂層１５上に絵素電極３が設けられ、その新たなコンタクトホール部を介してソースメタル６と絵素電極３とが電気的に接続される。これによって、ここで用いるコンタクトホール部を浅くできて、一つのコンタクトホール部に占める面積を小さくできると共に、コンタクトホール部を介した上下層の接触安定性を向上させることもできる。

また、上記実施形態１〜６では、延在部１２から突出した第１の突出部と、ソースバスライン２とコンタクトホール部を介して接続され、ソースバスライン２から第１の突出部側に一部重畳した第２の突出部とについて説明したが、これらの第１の突出部および第２の突出部のうち少なくとも一方が突出部でなくてもよい。

また、上記実施形態１〜６では、切断部位Ｐ，Ｑではライン切断部分の幅や厚みについては変化させていなかったが、レーザ照射による切断を容易にするために、電流容量との関係をも考えて切断部分の幅や厚み小さくすることもできる。この場合には、レーザ照射による切断が容易になるだけではなく、どの部分を切断するのかの目印にもなるし、その成功率をも向上させることができる。ライン幅を変化させるにも、例えば半円形状の切り欠きなど、その形状を工夫することもできる。その背後に着色した樹脂部材を位置させても目印として有効である。

以上のように、本発明の好ましい実施形態１〜６を用いて本発明を例示してきたが、本発明は、この実施形態１〜６に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜６の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

例えば液晶テレビジョンやコンピュータ端末表示装置など画像表示装置の分野において、より少ないレーザ照射工程で不良部位からの悪影響を受けず欠陥絵素がより視認にくいように、絵素欠陥の種類に応じた修復をより容易に行うことができて、その製造歩留まりを向上させることができる。

（ａ）は、本発明のアクティブ型液晶表示装置の実施形態１におけるアクティブマトリクス基板の単位構成例を模式的に示す回路図、（ｂ）は（ａ）のスイッチング素子部分およびソースバスライン短絡部位の各断面図である。 図１（ａ）のアクティブマトリクス基板におけるレーザ照射後の状態を模式的に示す要部断面図、（ｂ）はその回路図である。 （ａ）は図１（ａ）のアクティブマトリクス基板の要部構成を示す平面図、（ｂ）は（ａ）の一部拡大図である。 図１のアクティブマトリクス基板とは別の単位構成例を模式的に示す回路図である。 （ａ）は、本発明のアクティブ型液晶表示装置の実施形態２において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の構成例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ’線部分の断面図である。 図１（ａ）の矢印Ｚで示す○で囲んだ本発明の要部の拡大図であって、（ａ）は欠陥修正時のレーザ照射位置としてレーザスポットＲが隅部に照射される場合を示す図、（ｂ）は欠陥修正時のレーザ照射位置としてレーザスポットＲが重畳部中央に照射される場合を示す図である。 （ａ）および（ｂ）はそれぞれ、欠陥修正時にレーザ照射により生じる影響を説明するための図である。 （ａ）は、本発明のアクティブ型液晶表示装置の実施形態３において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の他の構成例を示す平面図、（ｂ）は（ａ）のＡ−Ａ’線部分の断面図である。 （ａ）は、図８（ａ）のＸ−Ｘ’線部分の断面図、（ｂ）は図８（ａ）のＹ−Ｙ’線部分の断面図である。 （ａ）は、本発明のアクティブ型液晶表示装置の実施形態４において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の更に他の構成例を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線部分の断面図である。 実施形態１のアクティブ型液晶表示装置の一部断面構成を示す模式図である。 （ａ）は、本発明のアクティブ型液晶表示装置の実施形態５において、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の他の構成例を示す平面図、（ｂ）はそれを模式的に示す回路図である。 本発明のアクティブ型液晶表示装置の実施形態６のうち、ノーマリーブラック垂直配向モードにおいて、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の構成例を示す平面図である。 本発明のアクティブ型液晶表示装置の実施形態６のうち、ノーマリーブラックＩＰＳモードにおいて、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板であるアクティブマトリクス基板の構成例を示す平面図である。 （ａ）は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線部分の断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線部分の断面図である。 （ａ）は、従来の他のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、（ｂ）は（ａ）に丸印で囲んだ部分を示す拡大図である。 従来の他のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図である。

符号の説明

１ ゲートバスライン
２ ソースバスライン
３ 絵素電極
３Ｃ スリット
３Ｄ 第１電極
３Ｅ 第２電極
４ スイッチング素子
５ 補助容量バスライン
７ ゲートメタル突出部
７Ｂ 半導体または導電性物質からなる第２の突出部
７Ｄ、１２Ｄ 導電性物質突出部
７Ｅ 短絡部位
１２ 半導体層（付加容量電極を含む）
１２Ｅ 第１層
１３ ゲート絶縁膜
１４ 層間膜
Ｐ ドレイン切断部位
Ｑ 付加容量切断部位

Claims (35)

1. 信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、
   エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
   該絵素電極に接続された導電性物質層または半導体層からなる第１層と、該信号配線に接続された導電性物質層または半導体層からなる第２層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するアクティブ基板。
2. 信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する絵素部が二次元状に複数配列されたアクティブ基板において、
   エネルギー付与により、該スイッチング素子の他方駆動領域を構成する半導体層を該絵素電極と切り離し可能とする他方駆動領域切断部位および、該スイッチング素子の他方駆動領域を構成する半導体層に接続された付加容量部を該絵素電極と切り離し可能とする付加容量切断部位のうち少なくともいずれかと、
   該スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第１層と、該信号配線に接続された導電性物質層または半導体層からなる第２層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳された短絡部位とを有するアクティブ基板。
3. 走査配線が平行に複数設けられ、前記信号配線が該複数の走査配線と交叉するように平行に複数設けられ、両配線の交叉部毎に前記絵素電極がそれぞれマトリクス状に配設され、該走査配線が前記スイッチング素子の制御領域に接続されている請求項１または２に記載のアクティブ基板。
4. 前記スイッチング素子の他方駆動領域を構成する半導体層を延長した延在部がコンタクトホール部を介して前記絵素電極と接続されている請求項１〜３のいずれかに記載のアクティブ基板。
5. 前記スイッチング素子の他方駆動領域を構成する半導体層を延長した延在部がコンタクトホール部を介して導電性物質層に接続され、該導電性物質層が別のコンタクトホール部を介して前記絵素電極と接続されている請求項１〜３のいずれかに記載のアクティブ基板。
6. 前記走査配線毎に該走査配線と平行に付加容量配線が設けられ、前記延在部の少なくとも一部が該付加容量配線の幅広部と絶縁膜を挟んで対向配置されている請求項４または５に記載のアクティブ基板。
7. 前記第１層は、前記延在部から突出した第１の突出部であり、前記第２層は、前記信号配線とコンタクトホール部を介して接続され、該信号配線から該第１の突出部側に一部重畳するように突出した第２の突出部である請求項４または５に記載のアクティブ基板。
8. 前記第１の突出部は、前記延在部がコンタクトホール部を介して接続された導電性物質層である請求項５に記載のアクティブ基板。
9. 前記絶縁膜は前記スイッチング素子のゲート絶縁膜と同一の材料である請求項１または２に記載のアクティブ基板。
10. 前記絶縁膜は層間膜である請求項１または２に記載のアクティブ基板。
11. 前記第２層は前記走査配線と同じ金属層からなる請求項１または２に記載のアクティブ基板。
12. 前記第１層は前記信号配線と同じ金属層からなり、前記第２層は前記走査配線と同じ金属層からなる請求項１または２に記載のアクティブ基板。
13. 前記第１の突出部と第２の突出部とはそれぞれ、その重畳部よりもさらに所定量だけ互いにそれぞれ突出している請求項７に記載のアクティブ基板。
14. 前記スイッチング素子は、薄膜トランジスタ素子、ＭＩＭ素子、ＭＯＳトランジスタ素子およびダイオードのいずれかである請求項１または２に記載のアクティブ基板。
15. 前記薄膜トランジスタ素子は、前記半導体層として多結晶シリコン層を用いた多結晶シリコン薄膜トランジスタである請求項１４に記載のアクティブ基板。
16. 前記薄膜トランジスタ素子は、前記半導体層に接続されるチャネル層の上層側に前記絶縁層を介して制御領域が設けられたトップゲート構造である請求項１４に記載のアクティブ基板。
17. 前記薄膜トランジスタ素子は、前記半導体層に接続されるチャネル層の下層側に前記絶縁層を介して制御領域が設けられたボトムゲート構造である請求項１４に記載のアクティブ基板。
18. 前記第１層および第２層の少なくとも一方は半導体シリコン層からなる請求項１または２に記載のアクティブ基板。
19. 前記第１層および第２層の少なくとも一方は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、ＡｌおよびＣｕのうちのいずれかの金属材料、これらの金属元素のうちの少なくとも１種類を主成分とする合金材料または化合物材料からなる請求項１または２に記載のアクティブ基板。
20. 前記信号配線の平面視下層側に前記スイッチング素子の一部または全部が設けられ、該信号配線と交叉する前記走査配線部分を該スイッチング素子のゲート領域として兼用した請求項３に記載のアクティブ基板。
21. 前記スイッチング素子は、一部が前記信号配線の平面視下層側に設けられ、残る一部が前記絵素電極の平面視下層側に設けられて平面視Ｌ字状に構成された請求項２０に記載のアクティブ基板。
22. 前記第１層と絵素電極の接続と、前記第２層と信号配線の接続とのうち少なくともいずれかはコンタクトホール部を介して接続されている請求項１に記載のアクティブ基板。
23. 前記絵素電極は透明導電膜からなり、該絵素電極に設けられたスリットの下方または上方に、前記第１層と第２層のうち少なくともいずれかの層の一部が配置されている請求項１〜２２のいずれかに記載のアクティブ基板。
24. 前記いずれかの層およびスリットは共に直線状であり、該いずれかの層の中心線と該スリットの中心線との間隔が０μｍ以上３μｍ以下の範囲内である請求項２３に記載のアクティブ基板。
25. 前記スリットの中心線と前記いずれかの層の中心線とが一致している請求項２４に記載のアクティブ基板。
26. 前記絵素電極は電位が異なる複数の電極から構成されており、該複数の電極の少なくとも一つの電極の下方または上方に、前記第１層および第２層のうち少なくともいずれかの層の一部が配置されている請求項１〜２２のいずれかに記載のアクティブ基板。
27. 前記いずれかの層および一つの電極は共に直線状であり、前記一つの電極の中心線と該いずれかの層の中心線との間隔が０μｍ以上３μｍ以下の範囲内である請求項２６に記載のアクティブ基板。
28. 前記一つの電極の中心線と前記いずれかの層の中心線とが一致している請求項２７に記載のアクティブ基板。
29. 請求項１〜２８のいずれかに記載のアクティブ基板と、該アクティブ基板との間に表示媒体を挟んで該アクティブ基板に対向配置され、該アクティブ基板の複数の絵素電極に対向する対向電極が設けられた対向基板とを有し、該絵素電極と対向電極間に印加される表示信号により該表示媒体を駆動して画面表示可能とする表示装置。
30. 前記複数の絵素部の少なくともいずれかが欠陥絵素部の場合に、該欠陥絵素部の第１層と第２層間の絶縁膜がエネルギー照射により破壊されて該第１層と第２層とが短絡状態にされている請求項２９に記載の表示装置。
31. 前記表示媒体は、液晶、ＥＬ発光層およびプラズマ発光体のいずれかである請求項２９に記載の表示装置。
32. 請求項２９〜３１のいずれかに記載の表示装置の絵素電極と対向電極間に、前記走査配線および信号配線から所定の信号を印加して前記絵素部の点欠陥を検出する欠陥検出工程と、
    該点欠陥が検出された欠陥絵素部に対して、基板外側からエネルギー照射を行って前記第１層と第２層の間の絶縁膜を破壊して該第１層と第２層を短絡させる短絡工程と、
    前記スイッチング素子の他方駆動領域切断部位および付加容量切断部位の少なくともいずれかに対して、基板外側からエネルギー照射を行って、該他方駆動領域を構成する半導体層と、該絵素電極および付加容量部の少なくともいずれかとを切り離しす切断工程とを有する表示装置の製造方法。
33. 前記短絡工程において、前記第１層の第１の突出部と前記第２層の第２の突出部との重畳部から更に互いに突出した両突出部分および該重畳部を含む隅部にエネルギー照射を行う請求項３２に記載の表示装置の製造方法。
34. 前記エネルギーとしてレーザ光を用いる請求項３２または３３に記載の表示装置の製造方法。
35. 前記走査配線に走査信号を出力可能とする走査信号駆動回路と、前記信号配線に表示信号を出力可能とする信号配線駆動回路とを構成する各スイッチング素子と、前記絵素電極毎に設けられた絵素部駆動用の各スイッチング素子とを、同一の材料を用いて同一の工程で形成する請求項３２に記載の表示装置の製造方法。

Images