KR20070025032A - 디스플레이 장치와 디스플레이 장치의 제조방법 - Google Patents
디스플레이 장치와 디스플레이 장치의 제조방법 Download PDFInfo
- Publication number
- KR20070025032A KR20070025032A KR1020050080762A KR20050080762A KR20070025032A KR 20070025032 A KR20070025032 A KR 20070025032A KR 1020050080762 A KR1020050080762 A KR 1020050080762A KR 20050080762 A KR20050080762 A KR 20050080762A KR 20070025032 A KR20070025032 A KR 20070025032A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- partial
- display device
- electrode
- ohmic contact
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 디스플레이 장치와 그 제조방법에 관한 것이다. 본 발명에 따른 디스플레이 장치는 기판소재 상에 형성되어 있는 복수의 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되어 있는 보호막과; 상기 보호막 상에 형성되어 있으며, 상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극과; 하부보다 상부의 면적이 넓은 제1부분층과 상기 제1부분층 상에 형성되어 있는 제2부분층을 가지며 인접한 상기 화소전극 간을 구획하는 격벽과; 상기 화소전극 상에 형성되어 있는 유기층을 포함하는 것을 특징으로 한다. 이에 의하여 유기층이 비교적 평탄한 디스플레이 장치가 제공된다.
Description
도 1은 본 발명의 제 1실시예에 따른 디스플레이장치의 배치도이고,
도 2는 도 1의 Ⅱ-Ⅱ선을 따른 단면도이며,
도 3a 내지 도 3o는 본 발명의 제 1실시예에 따른 디스플레이 장치의 제조방법을 나타낸 단면도이며,
도 4는 본 발명의 제 2실시예에 따른 디스플레이장치의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 디스플레이장치 110 : 기판 소재
121 : 게이트선 122 : 게이트 전극
123 : 게이트 패드 131 : 게이트 절연막
132 : 반도체층 133 : 저항 접촉층
141 : 데이터선 142 : 소스 전극
143 : 드레인 전극 144 : 데이터 패드
151 : 보호막 152, 153, 154 : 접촉구
161 : 화소전극 162, 163 : 접촉보조부재
170 : 격벽 171 : 제1부분층
172 : 제2부분층 180 : 유기층
181 : 정공주입층 182 : 발광층
190 : 공통전극
본 발명은, 디스플레이 장치와 그 제조방법에 관한 것으로서, 더 자세하게는, 화소전극과 역경사를 이루는 격벽을 형성하여 격벽 주변에서 유기층의 두께가 불균일해지는 문제를 감소시킨 디스플레이 장치와 그 제조방법에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 OLED(organic light emitting diode)가 각광 받고 있다. OLED는 구동방식에 따라 수동형(passive matrix)과 능동형(active matrix)으로 나누어진다. 이중 수동형은 제조과정은 간단하지만 디스플레이 면적과 해상도가 증가할수록 소비전력이 급격히 증가하는 문제가 있다. 따라서 수동형은 주로 소형 디스플레이에 응용되고 있다. 반면 능동형은 제조과정은 복잡하지만 대화면과 고해상도를 실현할 수 있는 장점이 있다.
능동형 OLED는 박막트랜지스터가 각 화소 영역마다 연결되어, 각 화소 영역별로 유기발광층의 발광을 제어한다. 각 화소 영역에는 화소전극이 위치하고 있는데, 각 화소전극은 독립된 구동을 위해 인접한 화소전극과 전기적으로 분리되어 있다. 또한 화소 영역간에는 화소전극보다 더 높은 격벽이 형성되어 있는데, 이 격벽 은 화소전극 간의 단락을 방지하고 화소 영역 간을 분리하는 역할을 한다. 격벽 사이의 화소전극 상에는 정공주입층과 유기발광층 등의 유기층이 순차적으로 형성되어 있으며 유기층 상에는 공통전극이 형성되어 있다.
유기층은 통상 잉크젯방식을 사용하여 형성된다. 유기층의 형성 전에 격벽의 표면처리가 이루어지는데 표면처리를 통해 격벽의 표면에너지가 감소하고 화소전극의 표면에너지가 증가한다. 유기물 잉크는 표면처리된 격벽에 젖음성이 낮기 때문에 화소전극 방향으로 용이하게 이동되어 잉크젯팅의 정확성이 향상된다. 그러나 격벽이 소수성을 가짐에 따라 유기물 잉크가 격벽의 주변을 덮지 못해 격벽 주변에서 유기층의 두께가 얇아져 화소전극과 공통전극의 단락이 야기되는 문제가 있다.
따라서 본 발명의 목적은 유기층이 비교적 평탄한 디스플레이 장치를 제공하는 것이다.
본 발명의 다른 목적은 유기층이 비교적 평탄한 디스플레이 장치의 제조방법을 제공하는 것이다.
상기 목적은 기판소재 상에 형성되어 있는 복수의 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되어 있는 보호막과; 상기 보호막 상에 형성되어 있으며, 상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극과; 하부보다 상부의 면적이 넓은 제1부분층과 상기 제1부분층 상에 형성되어 있는 제2부분층을 가지며 인접한 상기 화소전극 간을 구획하는 격벽과; 상기 화소전극 상에 형성되어 있는 유기층을 포함하는 디스플레이장치에 의하여 달성된다.
상기 격벽에 의해 가려지지 않은 상기 화소전극과 상기 제1부분층의 측벽은 예각을 이루는 것이 바람직하다.
상기 제1부분층의 상부 가장자리와 상기 제2부분층의 하부 가장자리는 실질적으로 일치하는 것이 바람직하다.
상기 유기층는 상기 제1부분층보다 높은 것이 바람직하다.
상기 제1부분층의 높이는 50nm 내지 500nm 인 것이 바람직하다.
상기 제2부분층의 높이는 200nm 내지 5000nm인 것이 바람직하다.
상기 제1부분층은 네가티브 감광막인 것이 바람직하다.
상기 제2부분층은 포지티브 감광막인 것이 바람직하다.
상기 유기층은 잉크젯 방식으로 형성된 것이 바람직하다.
상기 유기층은 순차적으로 적층되어 있는 정공 주입층과 발광층을 포함하는 것이 바람직하다.
상기 정공주입층의 두께는 100 내지 300nm인 것이 바람직하다.
상기 발광층의 두께는 100 내지 300nm인 것이 바람직하다.
상기 박막트랜지스터는 순차적으로 적층되어 있는 게이트 전극, 게이트 절연막, 반도체층, 저항접촉층 그리고 소스 전극 및 드레인 전극을 포함하는 것이 바람직하다.
상기 소스 전극 및 상기 드레인 전극과 상기 저항접촉층은 서로 겹쳐 있는 것이 바람직하다.
상기 소스전극과 상기 드레인 전극은 이격되어 채널영역을 정의하며, 상기 채널영역에서는 상기 소스전극 및 상기 드레인 전극과 상기 저항접촉층의 둘레가 일치하며, 다른 영역에서는 상기 반도체층, 상기 저항접촉층 그리고 상기 소스 전극 및 상기 드레인 전극의 둘레가 서로 일치하는 것이 바람직하다.
상기 소스 전극 및 상기 드레인 전극은 전체가 상기 반도체층 상에 위치하는 것이 바람직하다.
상기 본 발명의 다른 목적은 기판소재 상에 복수의 박막트랜지스터 및 보호막을 마련하는 단계와; 상기 보호막 상에 상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극을 마련하는 단계와; 하부보다 상부의 면적이 넓은 제1부분층과 상기 제1부분층 상에 형성되어 있는 제2부분층을 가지며 인접한 상기 화소전극 간을 구획하는 격벽을 형성하는 단계와; 상기 화소전극 상에 유기층을 형성하는 단계를 포함하는 것이 바람직하다.
상기 제1부분층은 네가티브 감광성 물질을 노광, 현상하여 형성되는 것이 바람직하다.
상기 제2부분층은 포지티브 감광성 물질을 노광, 현상하여 형성되는 것이 바람직하다.
상기 유기층은 유기물 용액을 이용한 잉크젯 방식으로 형성되는 것이 바람직하다.
상기 박막트랜지스터를 형성하는 단계는, 게이트 배선을 형성하는 단계와 상기 게이트 배선 상에 게이트 절연막, 반도체층, 저항접촉층, 데이터 금속층을 연속 으로 증착하는 단계를 포함하는 것이 바람직하다.
상기 반도체층, 저항접촉층, 데이터 금속층은 단일의 마스크를 사용하여 패터닝되는 것이 바람직하다.
상기 데이터 금속층 상에 제1두께를 가지는 제1부분과 상기 제1두께보다 큰 제2두께를 가지는 제2부분을 포함하는 감광막을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 제2부분은 상기 제1부분을 사이에 두고 한 쌍으로 마련되는 것이 바람직하다.
상기 제1부분 하부의 상기 저항접촉층, 데이터 배선층은 식각을 통해 제거되는 것이 바람직하다.
상기 저항접촉층과 상기 데이터 배선층은 서로 겹쳐지도록 패터닝되는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다.
이하의 실시예에서 동일한 구성요소를 가리키는 참조번호는 동일한 번호를 사용하였다.
도 1은 본 발명의 제 1실시예에 따른 디스플레이장치의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ선 부분에 따른 단면도이다.
도 1에서 보면 하나의 각 화소에는 각각 하나씩의 구동 트랜지스터(T1)와 하나의 스위칭 트랜지스터(T2)가 연결되어 있다. 구동 트랜지스터(T1)의 출력단(146)은 스위칭 트랜지스터(T2)의 제어단(124)이 되며, 출력단(146)과 제어단(124) 는 브릿지 접촉구(152a, 152b)를 연결하는 브릿지 전극(164)에 의해 연결되어 있다. 스위칭 트랜지스터(T2)의 제어단(124)은 구동전압선(145) 하부에 위치하는 유지전극(125)으로 연장되어 유지 용량을 형성한다.
도 2에서는 설명을 위하여 구동트랜지스터(T1)의 소스 전극(142)와 스위칭 트랜지스터(T2)의 드레인 전극(143)이 게이트 전극(122)을 사이에 두고 단일의 트랜지스터(T)를 이루는 것으로 표시하였다. 도 1에서 제어단(124)과 유진전극(125)는 게이트 배선(121, 122, 123)과 동일한 층, 출력단(146)과 구동전압선(145)은 데이터 배선(141, 142, 143, 144)과 동일한 층 그리고 브릿지 전극(164)는 투명전극(161, 162, 163)과 동일한 층이다.
기판 소재(110)위에 게이트 배선(121, 122, 123)이 형성되어 있다.
게이트 배선(121, 122, 123)은 일정한 간격으로 평행하게 배치되어 있는 다수의 게이트선(121), 상기 게이트선(121)의 일부이며 박막트랜지스터 형성을 위한 게이트 전극(122), 게이트선(121)과 집적회로를 연결하는 게이트 패드(123)를 포함한다. 게이트 패드(123)는 게이트선(121)에 비해 폭이 다소 넓다. 게이트 배선(121, 122, 123)은 금속단일층 또는 금속다중층일 수 있다.
상기 게이트 배선(121, 122, 123)의 상부에는 게이트 절연막(131)이 형성되어 있다. 게이트 절연막(131)은 질화 실리콘 등의 무기물로 이루어져 있다. 게이트 절연막(131)은 게이트 패드 접촉구(153)에서는 제거되어 있다.
반도체층(132)은 게이트 전극(122)의 상부에 위치하며 보통 비정질 실리콘으로 되어 있다. 반도체층(132)의 상부에는 저항접촉층(133)이 위치하는데, 저항접촉 층(133)은 게이트 전극(122)을 중심으로 두 부분으로 나뉘어져 있다. 저항접촉층(133)은 주로 n+ 실리콘 등으로 형성한다.
데이터 배선(141, 142, 143, 144)은 게이트선(121)과 대략 직각을 이루며 평행하게 배치되는 다수의 데이터선(141), 데이터선(141)의 분지인 소스 전극(142), 게이트 전극(122)을 사이에 두고 소스 전극(142)과 마주하는 드레인 전극(143) 및 데이터 패드(144)를 포함한다. 데이터 패드(144)는 데이터선(141)과 집적회로를 연결하며 게이트 패드(123)와 마찬가지로 데이터선(141)에 비해 폭이 다소 넓다. 데이터 배선(141, 142, 143, 144)은 알루미늄, 크롬, 몰리브덴 또는 이들의 합금 등을 사용할 수 있으며, 다중층도 가능하다.
여기서 반도체층(132), 저항접촉층(133), 그리고 소스 전극(142) 및 드레인 전극(143)은 동일한 영역에 형성되어 있다. 다만 소스 전극(142)과 드레인 전극(143) 사이의 채널 영역에서는 반도체층(132)만 형성되어 있다. 즉 소스 전극(142) 및 드레인 전극(143)은 반도체층(132) 상에만 형성되어 있으며, 소스 전극(142) 및 드레인 전극(143)과 저항접촉층(133) 서로 겹쳐 있다. 또한 데이터선(141) 및 데이터 패드(144)의 하부에도 반도체층(132)과 저항접촉층(133)이 형성되어 있다.
데이터 배선(141, 142, 143, 144)과 이들이 가리지 않는 반도체층(132)의 상부에는 보호막(151)이 형성되어 있다. 보호막(151)은 질화실리콘과 같은 무기막 또는 벤조사이클로부텐과 아크릴계 수지와 같은 유기막으로 이루어질 수 있으며 유기막/무기막의 2중층도 가능하다. 보호막(151)은 게이트 패드 접촉구(153), 데이터 패드 접촉구(154) 및 드레인 접촉구(152)에서 제거되어 있다.
보호막(151)의 상부에는 투명전극(161, 162, 163)이 형성되어 있다. 투명전극(161, 162, 163)은 화소 전극(161)과 접촉보조부재(162, 163)를 포함한다. 화소 전극(161)은 드레인 접촉구(152)를 통하여 드레인 전극(143)과 전기적으로 연결되어 있다. 화소전극(161)은 음극(anode)이라고도 불리며 유기층(180)에 정공을 공급한다. 화소전극(161)은 평면에서 보아 대략 사각형으로 패터닝되어 있으며 두께는 50 내지 200nm정도이다. 접촉보조부재(162, 163)는 게이트 패드 접촉구(153)와 데이터 패드 접촉구(154)를 통하여 각각 게이트 패드(123) 및 데이터 패드(144)와 연결되어 있다. 여기서 화소 전극(161)과 접촉보조부재(162, 163)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
각 화소전극(161) 간에는 격벽(170)이 형성되어 있다. 격벽(170)은 화소전극(161) 간을 구분하여 화소영역을 정의하며 박막트랜지스터(T)와 드레인 접촉구(152) 상에 형성되어 있다. 격벽(170)은 박막트랜지스터(T)의 소스 전극(142)과 드레인 전극(143)이 공통전극(190)과 단락되는 것을 방지하는 역할도 한다.
격벽(170)은 화소전극(161) 및 보호막(151)과 접하고 있는 제1부분층(171)과 제1부분층(171) 상부에 형성되어 있는 제2부분층(172)으로 이루어져 있다. 제1실시예에서 제1부분층(171)은 네가티브 감광막이며 제2부분층(172)는 포지티브 감광막일 수 있다.
제1부분층(171)은 위로 올라갈수록 면적이 넓어지는 형상을 가지고 있으며, 이에 따라 제1부분층(171)의 측벽(A 부분)과 화소영역의 화소전극(161)이 이루는 각(θ1)은 예각(역경사)을 형성한다. 제1부분층(171)의 두께는 50nm 내지 500nm일 수 있다.
제2부분층(172)은 제1부분층(171)과 반대로 위로 올라갈수록 면적이 좁아지는 형상을 가지고 있으며, 이에 따라 제2부분층(172)의 측벽과 기판소재(110)가 이루는 각(θ2)은 예각(정경사)을 형성한다. 제2부분층(172)의 두께는 200nm 내지 5000nm일 수 있다. 제1부분층(171)의 상부와 제2부분층(172)의 하부는 실질적으로 일치한다.
격벽(170)으로 정의되는 화소영역의 화소전극(161) 상에는 유기층(180)이 형성되어 있다. 이웃하는 유기층(180)은 격벽(170)에 의해 서로 분리되어 있다.
유기층(180)은 정공주입층(181, hole injecting layer)과 발광층(182)으로 이루어져 있다. 유기층(180)은 화소영역 전체에 걸쳐 특히 격벽(170)에 인접한 부분(A)에서도 비교적 균일한 두께로 형성되어 있다. 유기층(180)의 균일한 두께로 인해 화소전극(161)과 공통전극(190)이 단락되는 문제가 감소된다. 한편 화소전극(161)과 공통전극(190)간의 단락은 역경사를 이루고 있는 제1부분층(171)에 의하여도 감소되는데, 이는 격벽(170)의 둘레에 유기층(180)이 비교적 얇게 형성되더라도 공통전극(190)이 스터퍼링 등으로 형성될 경우 제1부분층(171)의 역경사에 의해 격벽(170)의 둘레에 형성되지 않기 때문이다.
정공주입층(181)의 두께는 약 100nm 내지 300nm이며 이 중 200nm정도가 바람직하다. 화소전극(161) 상에 형성되어 있는 정공주입층(181)은 격벽(170)과의 거리에 상관없이 실질직으로 균일한 두께를 가지고 있다. 정공주입층(181)의 재료로는 예를 들어 폴리(3,4-에틸렌디옥시티오펜)(PEDOT) 등의 폴리티오펜 유도체와 폴리스 틸렌 술폰산(PSS) 등의 혼합물을 사용할 수 있다.
발광층(182)은 각 화소영역에 적색, 녹색, 청색 중 어느 한 가지 색을 발광하도록 형성되어 있다. 발광층(182)의 두께는 약 100nm 내지 300nm이며 이 중 200nm정도가 바람직하다. 발광층(182) 역시 격벽(170)과의 거리에 상관없이 실질직으로 균일한 두께를 가지고 있다.
발광층(182)은 제1부분층(171)보다 높은 것이 바람직한데, 발광층(182)이 제1부분층(171)보다 낮을 경우 공통전극(190)이 제1부분층(171)의 역경사에 의해 단락될 수 있기 때문이다.
발광층(182)은 폴리플루오렌 유도체, (폴리)파라페닐렌비닐렌 유도체, 폴리페닐렌 유도체, 폴리비닐카바졸, 폴리티오펜 유도체, 또는 이들의 고분자 재료에 페릴렌계 색소, 로더민계 색소, 루브렌, 페릴렌, 9,10-디페닐안트라센, 테트라페닐부타디엔, 나일 레드, 쿠마린 6, 퀴나크리돈 등을 도핑하여 사용할 수 있다.
화소전극(161)에서 전달된 정공과 공통전극(190)에서 전달된 전자는 발광층(182)에서 결합하여 여기자(exciton)가 된 후, 여기자의 비활성화 과정에서 빛을 발생시킨다.
격벽(170) 및 발광층(182)의 상부에는 공통전극(190)이 위치한다. 공통전극(190)은 양극(cathode)이라고도 불리며 발광층(182)에 전자를 공급한다. 공통전극(190)은 칼슘층과 알루미늄층으로 적층되어 구성될 수 있다. 이 때 발광층(182)에 가까운 측에는 일함수가 낮은 것을 배치하는 것이 바람직하다. 공통전극(190)은 발광층(182)에 직접 접하여 전자를 주입한다.
불화 리튬은 발광층(182)의 재료에 따라서는 발광효율을 증가시키기 때문에, 발광층(182)과 공통전극(190) 사이에 불화리튬층을 형성할 수도 있다. 공통전극(190)을 알루미늄, 은과 같은 불투명한 재질로 만들 경우 발광층(182)에서 발광된 빛은 기판 소재(110) 방향으로 출사되며 이를 바텀 에미션(bottom emission) 방식이라 한다.
도시하지는 않았지만 디스플레이장치(1)는 발광층(182)과 공통전극(190) 사이에 전자수송층(electron transfer layer)과 전자주입층(electron injection layer)을 더 포함할 수 있다. 또한 공통전극(190)의 보호를 위한 보호막, 유기층(180)으로의 수분 및 공기 침투를 방지하기 위한 봉지부재를 더 포함할 수 있다. 봉지부재는 밀봉수지와 밀봉캔으로 이루어질 수 있다.
이상의 제1실시예에 따른 디스플레이 장치(1)에서 정공주입층(181)과 발광층(182)은 비교적 균일한 두께로 형성되어 있다. 이에 의해 화소영역 전체에 걸쳐 휘도가 균일해지며 화소전극(161)과 공통전극(190)이 단락되는 문제가 감소한다.
제1실시예에 따른 디스플레이 장치의 제조방법을 도 3a 내지 도 3o를 참조하여 설명한다.
먼저 우선 도 3a에서 보는 바와 같이, 기판 소재(110) 상에 게이트 금속층을 증착한 후 패터닝하여 게이트선(121), 게이트 전극(122), 게이트 패드(123)를 형성한다.
이후 도 3b에서 보는 바와 같이, 게이트 절연막(131), 반도체층(132), 저항 접촉층(133), 데이터 금속층(140)을 형성한다.
그 후, 마스크를 통하여 감광막(210)에 빛을 조사한 후 현상하여, 도 3c에 도시한 바와 같이, 감광막 패턴(211, 212)을 형성한다. 이때, 감광막 패턴(211, 212) 중에서 박막트랜지스터의 채널부(D), 즉 소스 전극(142)과 드레인 전극(143) 사이에 위치한 제1 부분(211)은 데이터 배선부(B), 즉 데이터 배선(141, 142, 143, 144)이 형성될 부분에 위치한 제2 부분(212)보다 두께가 작게 되도록 하며, 기타 부분(C)의 감광막은 모두 제거한다. 이 때, 채널부(D)에 남아 있는 감광막(210)의 두께와 데이터 배선부(D)에 남아 있는 감광막(212)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(211)의 두께를 제2 부분(212)의 두께의 1/2 이하로 하는 것이 바람직하며 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, D 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차 광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 고분자 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(211)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고, 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(210) 및 그 하부의 막들, 즉 데이터 금속층(140), 저항접촉층(133) 및 반도체층(132)에 대한 식각을 진행한다. 이때, 데이터 배선부(B)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(D)에는 반도체층만 남아 있어야 하며, 기타 부분(C)에는 위의 3개 층(140, 133, 132)이 모두 제거되어 게이트 절연막(131)이 드러나야 한다.
먼저, 도 3d에 도시한 것처럼, 기타 부분(C)에 노출되어 있는 데이터 금속층(140)을 제거하여 그 하부의 저항접촉층(133)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 금속층(140)은 식각되고 감광막패턴(211, 212)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 데이터 금속층(140)만을 식각하고 감광막 패턴(211, 212)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(211, 212)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(211)의 두께를 두껍게 하여 이 과정에서 제1 부분(211)이 제거되어 하부의 데이터 금속층(140)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 3d에 나타낸 것처럼, 채널부(D) 및 데이터 배선부(B)의 데이터 금속층(140)만이 남고 기타 부분(C)의 데이터 금속층(140)은 모두 제거되어 그 하부의 저항접촉층(132)이 드러난다. 이 때 남은 데이터 금속층(140)은 소스 및 드레인 전극(142, 143)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(141, 142, 143, 144)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(211, 212)도 어느 정도의 두께로 식각된다.
이어, 도 3e에 도시한 바와 같이, 기타 부분(C)의 노출된 저항접촉층(132) 및 그 하부의 반도체층(133)을 감광막의 제1 부분(211)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(211, 212)과 저항접촉층(133) 및 반도체층(132)(반도체층과 저항접촉층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(131)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(211, 212)과 반도체층(132)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6 과 HCl의 혼합 기체나, SF6 과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막패턴(211, 212)과 반도체층(132)에 대한 식각비가 동일한 경우 제1 부분(211)의 두께는 반도체층(133)과 저항접촉층(132)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 3e에 나타낸 바와 같이, 채널부(D)의 제1 부분(211)이 제거되어 데이터 배선층(140)이 드러나고, 기타 부분(C)의 저항접촉층(132) 및 반도체층(133)이 제거되어 그 하부의 게이트 절연막(131)이 드러난다. 한편, 데이터 배선부(B)의 제2 부분(212) 역시 식각되므로 두께가 얇아진다.
이어 애싱(ashing)을 통하여 채널부(D)의 데이터 금속층(140) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 3f에 도시한 바와 같이 채널부(D)의 데이터 금속층(140) 및 그 하부의 저항접촉층(133)을 식각하여 제거한다. 이 때, 식각은 데이터 금속층(140)과 저항접촉층(133) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 데이터 금속층(140)에 대해서는 습식 식각으로, 저항접촉층(133)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우, 데이터 금속층(140)과 저항접촉층(133)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(D)에 남는 반도체층(132)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 데이터 금속층(160)의 측면은 식각되지만, 건식 식각되는 저항접촉층(133)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 저항접촉층(133) 및 반도체 층(132)을 식각할 때 사용하는 식각 기체의 예로는 CF4 와 HCl의 혼합 기체나 CF4 와 O2 의 혼합 기체를 들 수 있으며, CF4 와 O2를 사용하면 균일한 두께로 반도체층(132)을 남길 수 있다. 이때 반도체 패턴(132)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(212)도 이때 어느 정도의 두께로 식각 된다. 이때의 식각은 게이트 절연막(131)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(212)이 식각되어 그 하부의 데이터 배선(141, 142, 143, 144)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이후 데이터 배선부(B)에 남아 있는 감광막 제2 부분(212)을 제거한다. 그러나 제2 부분(212)의 제거는 채널부(D) 데이터 금속층(140)을 제거한 후 그 밑의 저항접촉층(133)을 제거하기 전에 이루어질 수도 있다.
다음, 도 3g에 도시한 바와 같이, 질화실리콘이나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(151)을 형성한다.
이어, 도 3h에 도시한 바와 같이, 보호막(151)을 게이트 절연막(131)과 함께 사진 식각하여 드레인 전극(143), 게이트 패드(123), 데이터 패드(144) 를 각각 드러내는 접촉구(152, 153, 154)를 형성한다. 또한 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(143)과 연결된 화소 전극(161), 게이트 패드(123)를 덮는 접촉 보조 부재(162) 및 데이터 패드(144)를 덮는 접촉 보조 부재(163)를 형성한다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉구(152, 153, 154)를 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상의 공정에서는 게이트 금속층의 패터닝, 데이터 금속층(반도체층, 저항접촉층 포함)의 패터닝, 보호막의 패터닝 그리고 화소전극의 패터닝에 각각 하나씩 의 마스크가 사용되어 총 4개의 마스크만이 필요하다.
이 후 도 3i와 같이 전면에 제1격벽 물질층(173)을 형성하고 노광한다. 제1 격벽 물질층(173)은 네가티브 감광성 물질로 이루어져 있으며 슬릿 코팅 또는 스핀 코팅 등의 방법으로 형성될 수 있다. 제1부분층(171)을 형성하기 위해 제1마스크(220)를 사용하여 노광하는데 제1마스크(220)는 쿼츠 등으로 이루어진 기판(221)과 크롬층(222)으로 이루어져 있다. 제1격벽 물질층(173)이 네가티브 감광성 물질이므로 크롬층(222)은 제1격벽 물질층(173)에서 제거될 부분을 가리고 있으며 제1부분층(171)이 형성될 부분을 개방하고 있다. 노광시 자외선은 제1부분층(171)이 형성될 부분에 조사되는데, 빛의 회절에 의해 크롬층(222) 하부(E부분)에도 일부 조사된다. 회절을 통해 조사된 자외선은 크롬층(222) 하부 영역으로 들어갈수록 강도가 약해진다. 이와 같이 빛의 회절과 네가티브 감광성물질을 이용하면 역경사를 이루는 제1부분층(171)을 형성할 수 있다.
도 3j은 형성된 제1부분층(171) 상에 제2격벽 물질층(174)를 형성한 상태를 나타낸다. 제2 격벽 물질층(174)은 포지티브 감광성 물질로 이루어져 있으며 슬릿 코팅 또는 스핀 코팅 등의 방법으로 형성될 수 있다. 제2부분층(172)을 형성하기 위해 제2마스크(230)를 사용하여 노광하는데 제2마스크(230)는 쿼츠 등으로 이루어진 기판(231)과 크롬층(232)으로 이루어져 있다. 제2격벽 물질층(174)이 네가티브 감광성 물질이므로 크롬층(232)은 제2부분층(172)이 형성될 부분을 가리고 있으며 제거될 부분을 개방하고 있다. 노광시 자외선은 제2부분층(172)이 형성될 부분에는 조사되지 않는데, 빛의 회절에 의해 제2부분층(172)이 형성될 부분의 일부(F영역) 에도 조사된다. 회절을 통해 조사된 자외선은 크롬층(232) 하부 영역으로 들어갈수록 강도가 약해진다. 이와 같이 빛의 회절과 포지티브 감광성물질을 이용하면 둘레가 정경사를 이루는 제2부분층(172)을 형성할 수 있다.
도 3l은 제1부분층(171)과 제2부분층(172)으로 이루어진 격벽(170)이 완성된 상태를 나타낸다. 제1부분층(171) 상부와 제2부분층(172) 하부가 일치되어 있는데 이는 제2부분층(172) 형성 시 크롬층(232)의 폭이나 노광 정도 등을 조정하여 얻을 수 있다.
이후 도 3m와 같이 정공주입층(181)을 형성하기 위해 정공주입물질을 포함하는 고분자 용액인 정공주입용액(183)을 화소전극(161) 상에 잉크젯 방법을 사용하여 드로핑한다. 정공주입층(181)을 형성하기 전에 격벽(170)은 CF4 등을 이용한 플라즈마 처리로 소수성이 부여될 수 있다.
정공주입용액(183)은 폴리(3,4-에틸렌디옥시티오펜)(PEDOT) 등의 폴리티오펜 유도체와 폴리스틸렌 술폰산(PSS) 등의 혼합물과 이들 혼합물이 용해되어 있는 극성 용매를 포함할 수 있다. 극성 용매로는, 예를 들어 이소프로필알콜(IPA), n-부탄올, γ-부틸올락톤, N-메틸피를리돈(NMP), 1,3-디메틸-2-이미다졸리디논(DMI) 및 그 유도체, 카비톨아세테이트, 부틸카비톨아세테이트 등의 글리콜에테류 등을 들 수 있다.
정공주입용액(183)은 건조를 통해 용매가 제거되어 정공주입층(181)을 형성한다. 건조는 질소 분위기 하 실온에서 압력을 1Torr 정도로 낮추어 행할 수 있다. 압력이 너무 낮으면 정공주입용액(183)이 급격히 끊을 위험이 있다. 한편 온도를 실온 이상으로 하면 용매의 증발 속도가 높아져 균일한 두께의 막을 형성하기 어려워 바람직하지 않다.
건조 과정에서 격벽(170)의 표면에너지가 높아도 제1격벽(171)이 역경사를 이루기 때문에 정공주입층(181)의 두께는 격벽(170) 주변에서 얇아지지 않는다.
건조가 완료된 후 질소 중, 바람직하게는 진공 중에서 약 200℃에서 10분 정도 열처리를 할 수 있는데, 이 과정을 통해 정공주입층(181) 내에 잔존하는 용매나 물이 제거된다.
도 3n은 발광층(182)을 형성하기 위해 발광물질을 포함하는 고분자 용액인 발광용액(184)을 정공주입층(181)이 형성되어 있는 화소전극(161) 상에 드로핑한 상태를 나타낸다.
발광용액(184)의 용매는 정공주입층(181)의 재용해를 방지하게 위해 정공주입층(181)에 대하여 불용인 비극성 용매를 사용한다. 비극성 용매로는 시클로헥실벤젠, 디하이드로벤조퓨란, 트리메틸벤젠, 테트라메틸벤젠 등이 있다.
한편 정공주입층(181)은 비극성 용매에 대한 친화성이 낮으므로, 비극성 용매를 포함하는 발광용액(184)을 사용할 경우 정공주입층(181)과 발광층(182)을 밀착시킬 수 없게 되거나, 발광층(182)을 균일하게 도포할 수 없게 될 우려가 있다.
따라서 비극성 용매에 대한 정공주입층(181)의 친화성을 높이기 위하여, 발광용액(184)의 드로핑 전에 정공주입층(181)의 표면개질공정을 거치는 것이 바람직하다.
표면개질공정에서는 표면개질제를 정공주입층(181)에 도포한 후 건조 증발시 킨다. 표면개질제는 발광용액(184)의 용매인 시클로헥실벤젠, 디하이드로벤조퓨란, 트리메틸벤젠, 테트라메틸벤젠 또는 이들 용매와 유사한 톨루엔 또는 자일렌을 사용할 수 있다. 표면개질제의 도포방법은 잉크젯 방법, 스핀 코팅법 또는 딥 방법이 가능하다.
표면개질공정을 통해 정공주입층(181)의 표면이 비극성 용매에 융합하기 쉬워져 발광용액(184)을 균일하게 도포할 수 있다.
도 3o는 발광용액(184)의 건조가 완료되어 발광층(182)이 형성된 상태를 나타낸다. 발광용액(184)의 건조 과정은 정공주입용액(183)의 건조 과정과 같다.
이후 발광층(182) 상에 공통전극(190)을 형성하면 도 1 및 도 2와 같은 디스플레이장치가 완성된다.
이상의 실시예에서 역경사를 갖는 제1부분층(171)은 별도의 식각과정 이 필요하지 않기 때문에 형성이 용이하다. 한편 실시예에서는 제1부분층(171) 형성에 네가티브 감광물질을 사용하였으나 제1부분층(171)에 역경사를 형성할 수 있는 다른 방법도 본발명에 사용가능하다.
도 4는 본 발명의 제 2실시예에 따른 디스플레이장치의 단면도이다. 제1실시예와 다른 점을 중심으로 설명하면 다음과 같다.
박막트랜지스터(T)에서 소스전극(142) 및 드레인 전극(143)은 저항접촉층(132)과 영역이 일치하지 않는다. 제2실시예에 따른 박막트랜지스터는 화소전극(161)의 형성까지 5개의 마스크를 사용하는 통상의 방법에 의해 형성된 것이다.
격벽(170)은 제1부분층(171)과 제2부분층(172)으로 이루어져 있으나, 제1부 분층(171)의 상부와 제2부분층(172)의 하부는 일치하지 않는다(G부분). 그러나 화소전극(161)과 공통전극(190) 간의 단락은 역경사를 가지는 제1부분층(171)에 의하여 감소한다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명의 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 유기층이 비교적 평탄한 디스플레이 장치가 제공된다.
또한 유기층이 비교적 평탄한 디스플레이 장치의 제조방법이 제공된다.
Claims (26)
- 기판소재 상에 형성되어 있는 복수의 박막트랜지스터와;상기 박막트랜지스터 상에 형성되어 있는 보호막과;상기 보호막 상에 형성되어 있으며, 상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극과;하부보다 상부의 면적이 넓은 제1부분층과 상기 제1부분층 상에 형성되어 있는 제2부분층을 가지며 인접한 상기 화소전극 간을 구획하는 격벽과;상기 화소전극 상에 형성되어 있는 유기층을 포함하는 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 격벽에 의해 가려지지 않은 상기 화소전극과 상기 제1부분층의 측벽은 예각을 이루는 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 제1부분층의 상부 가장자리와 상기 제2부분층의 하부 가장자리는 실질적으로 일치하는 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 유기층는 상기 제1부분층보다 높은 것을 특징으로 하는 디스플레이 장치.
- 제1항에 있어서,상기 제1부분층의 높이는 50nm 내지 500nm 인 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 제2부분층의 높이는 200nm 내지 5000nm인 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 제1부분층은 네가티브 감광막인 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 제2부분층은 포지티브 감광막인 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 유기층은 잉크젯 방식으로 형성된 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 유기층은 순차적으로 적층되어 있는 정공 주입층과 발광층을 포함하는 것을 특징으로 하는 디스플레이장치.
- 제10항에 있어서,상기 정공주입층의 두께는 100 내지 300nm인 것을 특징으로 하는 디스플레이장치.
- 제10항에 있어서,상기 발광층의 두께는 100 내지 300nm인 것을 특징으로 하는 디스플레이장치.
- 제1항에 있어서,상기 박막트랜지스터는 순차적으로 적층되어 있는 게이트 전극, 게이트 절연막, 반도체층, 저항접촉층 그리고 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 디스플레이장치.
- 제13항에 있어서,상기 소스 전극 및 상기 드레인 전극과 상기 저항접촉층은 서로 겹쳐 있는 것을 특징으로 하는 디스플레이장치.
- 제13항에 있어서,상기 소스전극과 상기 드레인 전극은 이격되어 채널영역을 정의하며,상기 채널영역에서는 상기 소스전극 및 상기 드레인 전극과 상기 저항접촉층의 둘레가 일치하며, 다른 영역에서는 상기 반도체층, 상기 저항접촉층 그리고 상기 소스 전극 및 상기 드레인 전극의 둘레가 서로 일치하는 것을 특징으로 하는 디스플레이장치.
- 제13항에 있어서,상기 소스 전극 및 상기 드레인 전극은 전체가 상기 반도체층 상에 위치하는 것을 특징으로 하는 디스플레이장치.
- 기판소재 상에 복수의 박막트랜지스터 및 보호막을 마련하는 단계와;상기 보호막 상에 상기 박막트랜지스터와 전기적으로 연결되어 있는 복수의 화소전극을 마련하는 단계와;하부보다 상부의 면적이 넓은 제1부분층과 상기 제1부분층 상에 형성되어 있는 제2부분층을 가지며 인접한 상기 화소전극 간을 구획하는 격벽을 형성하는 단계와;상기 화소전극 상에 유기층을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제17항에 있어서,상기 제1부분층은 네가티브 감광성 물질을 노광, 현상하여 형성되는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제17항에 있어서,상기 제2부분층은 포지티브 감광성 물질을 노광, 현상하여 형성되는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제17항에 있어서,상기 유기층은 유기물 용액을 이용한 잉크젯 방식으로 형성되는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제17항에 있어서,상기 박막트랜지스터를 형성하는 단계는,게이트 배선을 형성하는 단계와 상기 게이트 배선 상에 게이트 절연막, 반도체층, 저항접촉층, 데이터 금속층을 연속으로 증착하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제21항에 있어서,상기 반도체층, 저항접촉층, 데이터 금속층은 단일의 마스크를 사용하여 패터닝되는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제21항에 있어서,상기 데이터 금속층 상에 제1두께를 가지는 제1부분과 상기 제1두께보다 큰 제2두께를 가지는 제2부분을 포함하는 감광막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제23항에 있어서,상기 제2부분은 상기 제1부분을 사이에 두고 한 쌍으로 마련되는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제24항에 있어서,상기 제1부분 하부의 상기 저항접촉층와 상기데이터 배선층은 식각을 통해 제거되는 것을 특징으로 하는 디스플레이장치의 제조방법.
- 제22항에 있어서,상기 저항접촉층과 상기 데이터 배선층은 서로 겹쳐지도록 패터닝되는 것을 특징으로 하는 디스플레이장치의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050080762A KR20070025032A (ko) | 2005-08-31 | 2005-08-31 | 디스플레이 장치와 디스플레이 장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050080762A KR20070025032A (ko) | 2005-08-31 | 2005-08-31 | 디스플레이 장치와 디스플레이 장치의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070025032A true KR20070025032A (ko) | 2007-03-08 |
Family
ID=38099350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050080762A KR20070025032A (ko) | 2005-08-31 | 2005-08-31 | 디스플레이 장치와 디스플레이 장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070025032A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013523B2 (en) | 2008-02-25 | 2011-09-06 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
KR20190110620A (ko) * | 2017-02-15 | 2019-09-30 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Lcd 어레이 기판, lcd 패널 및 lcd 화소 회로 |
-
2005
- 2005-08-31 KR KR1020050080762A patent/KR20070025032A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013523B2 (en) | 2008-02-25 | 2011-09-06 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
KR20190110620A (ko) * | 2017-02-15 | 2019-09-30 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Lcd 어레이 기판, lcd 패널 및 lcd 화소 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12035544B2 (en) | Organic light-emitting display apparatus having a conductive layer with an undercut structure and method of manufacturing the same | |
US9692020B2 (en) | Organic electroluminescent device and method for fabricating the same | |
KR100970607B1 (ko) | 유기 el 표시장치 및 그 제조방법 | |
KR101152140B1 (ko) | 디스플레이 장치와 디스플레이 장치의 제조방법 | |
KR100643376B1 (ko) | 표시장치와 표시장치의 제조방법 | |
US9391292B2 (en) | Display device, method of manufacturing the same, and method of repairing the same | |
US9997575B2 (en) | Organic light emitting device and method for manufacturing same | |
KR100683406B1 (ko) | 표시장치와 그 제조방법 | |
KR100720142B1 (ko) | 표시 장치와 표시장치의 제조방법 | |
KR100753088B1 (ko) | 표시장치와 그 제조방법 | |
US20210043706A1 (en) | Display panel and display panel manufacturing method | |
TW201526208A (zh) | 顯示裝置及製造方法 | |
JP2007134327A (ja) | 表示装置とその製造方法 | |
KR101431466B1 (ko) | 유기 발광 소자의 제조 방법 | |
KR20070054799A (ko) | 디스플레이장치 및 그 제조방법 | |
JP2004319119A (ja) | 表示装置及びその製造方法 | |
KR20070019377A (ko) | 디스플레이 장치와 디스플레이 장치의 제조방법 | |
KR20090111530A (ko) | 박막 패터닝 방법 및 이를 이용한 전기 광학 소자 | |
US7504659B2 (en) | Thin film transistor and flat panel display device including the same | |
US9299754B2 (en) | Organic light emitting display and manufacturing method thereof | |
KR101160840B1 (ko) | 디스플레이 장치와 그 제조방법 | |
KR100900550B1 (ko) | 표시장치와 그 제조방법 | |
JP2010287634A (ja) | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 | |
KR20070025032A (ko) | 디스플레이 장치와 디스플레이 장치의 제조방법 | |
KR20080060087A (ko) | 표시장치와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |