JP2007104729A - 再構成可能な相関器セットを用いたパスサーチャ - Google Patents

Abstract

【課題】変動するセル条件に適合可能なノードＢ／基地局パスサーチャを備えることが望ましい。
【解決手段】ノードＢ／基地局は、ユーザ信号を受信する複数のアンテナ（２８１〜２８Ｍ）およびパスサーチャを含む。パスサーチャは、相関器のセット（４２−１、４２−２、・・・４２−Ｐ）を含む。相関器セットの各相関器は、入力されたユーザ符号を入力されたアンテナ出力と相関させる。アンテナ制御装置は、複数のアンテナのうちの１つの出力をそれぞれの入力に選択的に結合する。
【選択図】図３

Description

本発明は、一般に、無線符号分割多元接続通信システムに関する。詳細には、本発明は、かかるシステムにおけるパスサーチに関する。

無線通信システムでは、アンテナから送信された信号は、通常、その宛先に至る複数のパスをたどる。多くの通信システムでは、これらのパスが受信機で結合されて、それらのパスのいずれか１つだけが提供できるものより信号品質のよい受信信号が生成される。これら複数のパスを結合する一手法が、指定された数のより強いパスを結合するＲＡＫＥ受信機である。ＲＡＫＥ受信機は、強いパスのそれぞれを介した受信信号を回復し、各回復パス信号を振幅と位相で重み付けし、結果として生じる重み付け信号を結合する。

結合すべき部分およびそれらの部分に使用すべき対応する重みを決定するために、通常は、パスサーチャが使用される。パスサーチャは、通常、伝送信号のマルチパス成分での符号位相をサーチする。最も強い受信成分を有する符号位相がＲＡＫＥ受信機のために選択される。それらの成分の受信エネルギに基づき、パスサーチャは、各成分がＲＡＫＥによって与えられるべき振幅を決定する。

図１Ａおよび１Ｂは、パスサーチャが利用することのできるセル２４Ａ、２４Ｂの簡略化した図である。これらの図は、図示のために極度に簡略化されている。図１Ａで、セル２４Ａはセクタ化されていない。基地局２０は１個のアンテナ素子を使用して各ユーザ、ＵＥ２２_１から２２_３から信号を受信する。セル２４Ａのパスサーチャは各ユーザを、その遅延拡散に不確実さのために多少のマージンを加えたもの、例えば１００チップ程度にわたって解析する。その結果、セル２４Ａのパスサーチャによって３００チップの拡散だけが解析される。

それに対して、図１Ｂで、セル２４Ｂは６つのセクタ２７_１から２７_６を持つ。セル２４Ｂの基地局２０は、セクタ２７_１から２７_６につきそれぞれ２個ずつのアンテナ素子２６_１１〜２６_６２を使用する。ＵＥ２２_２では、その伝送のパスは、そのセクタ２７_６の各アンテナ素子２６_６１、２６_６２によって、そのＵＥの伝送の遅延拡散、例えば１００チップ程度にわたって解析される。その結果、ＵＥ２２_２では、実際上、合わせて２００チップの拡散（１アンテナ当たり１００チップ）が解析される。ＵＥ２２_１はセクタ２７_１と２７_２の間を移動しており、ソフタハンドオーバが行われている。ソフタハンドオーバでは、基地局２０は両方のセクタのアンテナ素子２６_１１、２６_１２、２６_６１、２６_６２を介してＵＥの伝送を受信する。セル２４Ｂでソフタハンドオーバが行われているＵＥでは、実際上、合わせて４００チップの拡散（２セクタにそれぞれ２アンテナ素子ずつでそれぞれ１００チップずつ）が解析される。セル２４ＢのＵＥ２２_１から２２_７すべてのパスを解析するには、合わせて１６００チップの遅延拡散（１つのセクタにある６ユーザで各２００チップずつ、ソフタハンドオーバが行われている１ユーザで４００チップ）がパスサーチャによって解析される。

図１Ａおよび１Ｂで示すように、セル２４ＡのノードＢ／基地局のパスサーチャは、セル２４Ｂのパスサーチャよりはるかに少数のパスを解析するだけでよい。両方のセルを処理するパスサーチャを設計する一手法は、セル２４Ｂのような最悪の場合の負荷のためのパスサーチャを設計するものである。かかるパスサーチャの１つの欠点は、セル２４Ａのような負荷の軽いセルで使用されるときに、そのリソースの大部分が利用されないことである。その結果、セル２４Ａの運用者は、必要以上に高くつく非効率なパスサーチャに投資することになり得る。

別の手法は、各セルごとにカスタマイズされたパスサーチャを設計するものである。あるパスサーチャ設計は、セル２４Ａなどの軽負荷のセルを処理する。別のパスサーチャ設計は、セル２４Ｂなどの重負荷のセルを処理する。かかる手法は、軽負荷のセルでの空きリソース量を最小限に抑えるが、２つ以上の異なる設計を必要とするものであり、望ましくない。また、セル負荷は時間の経過と共に変化し得る。セル２４Ａの負荷は、セル２４Ｂのレベルまでロードする際に増大する可能性がある。かかる状況では、軽負荷のパスサーチャが重負荷のパスサーチャと置き換えられるはずである。そうした改造は、高くつき、望ましくない。

したがって、変動するセル条件に適合可能なノードＢ／基地局パスサーチャを備えることが望ましい。

ノードＢ／基地局は、ユーザ信号を受信する複数のアンテナおよびパスサーチャを含む。このパスサーチャは相関器のセットを含む。この相関器セットの各相関器は、入力されたユーザ符号を入力されたアンテナ出力と相関させる。アンテナ制御装置は、複数のアンテナのうちの１つの出力をそれぞれの入力に選択的に結合する。

図２は、好ましい基地局／ノードＢパスサーチャを示す簡略化した構成図である。基地局／ノードＢの各アンテナ２８_１から２８_Ｍは、アンテナ制御装置３０に結合される。アンテナ数Ｍは変動する。１個の全方向アンテナを用いる基地局／ノードＢでは、アンテナ数は１（Ｍ＝１）である。各セクタごとのアンテナアレイを用いるセクタ化されたセルでは、アンテナ素子数は大きくなり得る。図１Ｂを例に取ると、１セクタ当たり２個のアンテナ素子を持つ６セクタのセルは、合計１２個のアンテナ素子（Ｍ＝１２）を持つことになる。アンテナ制御装置３０は、実際上、アンテナ出力の相関器セット３４_１から３４_Ｏへの結合を制御する。

パスサーチャが追跡している各ＵＥ２２は、それに割り当てられた符号を持つ。提案する第３世代パートナーシッププロジェクト（３ＧＰＰ）広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）通信システムでは、各ＵＥの符号は、拡散符号とスクランブル符号との組み合わせになるはずである。符号制御装置３２は、各相関器セット３４に入力されるＵＥ符号を制御する。

図３に、相関器セット３４を示す。各相関器セット３４は、一定数（Ｐ）の相関器４２_１から４２_Ｐ（４２）を持つ。相関器４２は、整合フィルタなど、任意の符号相関装置とし得る。好ましくは、相関器４２の数は、各ユーザからの期待される遅延拡散に不確実さのための追加マージンを加えたもの、例えば１００チップ程度をカバーするのに十分な数とする。ただし、相関器４２の数は、複数の相関器セット４２を使用して１ユーザの遅延拡散を処理する場合には、遅延拡散より少なくすることもできる。かかる実装形態は、パスサーチャが異なる遅延拡散が行われるシステムに適用され得る場合には望ましいはずである。

相関器セット３４の各相関器４２への入力は、アンテナ制御装置３０からの出力である。実際上、特定の時間における各相関器セット３４は、アンテナ制御装置３０を介して、基地局／ノードＢのアンテナ素子２８の１つに結合されている。また、各相関器への入力は、個々のユーザの符号である。各相関器４２は、ユーザの符号のいずれか１つを相関させるように再構成可能である。各相関器符号入力の間には、遅延装置４０_１から４０_Ｐ−１（４０）がある。その結果、各相関器４２は、個々のアンテナ素子２８から受け取った信号を、個々のユーザ符号の符号位相遅延バージョンと相関させる。

好ましくは、各遅延装置４０は、例えば１チップなど所定の量だけユーザ符号を遅延させる。その結果、相関器４２のセット３４は、遅延拡散のウィンドウに均一な幅で広げて配置される。例えば、１セット３４に１００個の相関器４２が割り当てられ、各遅延装置４０が１チップ分だけ符号を遅延させた場合、この相関器セット３４は、各チップ遅延ごとに相関器サンプルが行われる１００チップのウィンドウに広げて配置されることになる。各相関器出力は、ソータ／ポストプロセッサ３６に入力される。

相関器セット３４は、実際上、再構成可能な相関器プールを形成する。各セットは、任意のユーザ符号での任意のアンテナ出力を処理することができる。各セット３４が一様に再構成可能であることは、小規模な拡張可能設計を用いた相関器４２の実装を容易にし、特定用途向け集積回路（ＡＳＩＣ）での使用に非常に有利である。チップレートを超えるクロックレートを有するＡＳＩＣでは、各再構成可能相関器セット３４を使用して複数のアンテナ／符号組み合わせを処理することができる。４８×のチップレートクロックでの例をあげると、各相関器セット３４は、４８通りのアンテナ／符号組み合わせを処理することができる。

各相関器４２の出力は、ソータ／ポストプロセッサ３６によって処理される。ソータ／ポストプロセッサ３６は、最高のエネルギレベルを有するユーザごとにパスを識別する。パスセレクタ３８は、各ユーザごとのパスプロファイル、ＵＥ１パスプロファイルからＵＥ Ｎパスプロファイルを作成する。各ユーザごとのパスプロファイルを使用し、例えば、符号位相および重みをＲＡＫＥ受信機のフィンガに適用することによってそのユーザの信号データが回復される。１ユーザが複数のアンテナおよび／またはセクタにわたって受信された場合には、プロファイルは、各アンテナ／セクタごとに作成され、あるいはそれらのアンテナ／セクタのすべてにわたる結合プロファイルが作成される。

好ましい相関器セット３４は、ノードＢ／基地局パスサーチャハードウェアの利用に際して柔軟性を与える。相関器セットの再構成可能性のために、ソフトウェアは、セル条件が変化するに際にハードウェアを変更することができる。通常、パスサーチャハードウェアは、期待されるピークセル負荷でのパスプロファイルを作成するのに十分である必要がある。非ピーク期間中の柔軟性のない実装形態では、ハードウェアはアイドル状態のままとされる。再構成可能相関器セット３４の柔軟性を用いれば、潜在的にアイドル状態のハードウェアが、現在のユーザのサービスを向上させるために適用され得る。例えば、あるセルのユーザ負荷は低いとする。ソフトウェアは、現在サービスを提供されているユーザのためのパスプロファイルをより頻繁に更新するようにハードウェアを再構成する。その結果、そのパスプロファイルの品質が向上し、各ユーザごとの受信品質が改善される。

さらに、この再構成可能性には他の利点もある。より高いサービス品質（ＱＯＳ）を必要とするユーザには、より低いＱＯＳを必要とするユーザより頻繁にパスプロファイルを更新することができる。その結果、再構成可能な相関器セット３４の柔軟性は、より高いＱＯＳのユーザがその所望のＱＯＳを満たすのに役立つ。

図４は、ＡＳＩＣで実装されたときのパスサーチャの拡張可能性を示す図である。最初に、ノードＢ／基地局は、最大数のＮ通りのユーザ／アンテナ組み合わせにサービスを提供する。ＡＳＩＣ４６_１は、Ｎ通りのユーザ／アンテナ組み合わせを処理することができる。アンテナ制御装置３０および符号制御装置３２はソフトウェア４４によって、セルのアンテナおよびセクタの数、ならびにユーザ符号に従って構成される。セル負荷が増大するに従って、追加のＡＳＩＣ４６_２から４６_Ｍが付加される。各相関器セット３４は任意のアンテナ／ユーザ符号組み合わせに対して構成可能であるため、ソフトウェア４４は、ＡＳＩＣ４６_１から４６_Ｍにわたってアンテナ／ユーザ組み合わせを分配することができる。

好ましくは、複数のＡＳＩＣ４６_１から４６_Ｍを有する受信機では、複数のアンテナ素子２８およびセクタ２７にわたるパスプロファイルの作成を容易にするために、ソフトウェア４４によって各ユーザに特定のＡＳＩＣが割り当てられる。あるいは、ＡＳＩＣ４６_１から４６_Ｍを各セクタに割り当てることも可能であり、別の割り当て方法を用いることもできる。

図５は、３ＧＰＰパスサーチャでの好ましい相関器セット６８を示す図である。相関器セット９０は、アンテナ２８から出力を受け取る。３ＧＰＰシステムでは、通信は、４相位相偏移変調（ＱＰＳＫ）を用いて送られる。同相のサンプリング装置４８および直交位相のサンプリング装置５０は、選択されたアンテナ出力の同相（Ｉ）および直交位相（Ｑ）のサンプルを生成する。それらのサンプルは、マルチプレクサ５２によって処理されて合成された結果を生成する。

好ましくは、４８スクランブル符号生成器５６によって４８符号が生成される。好ましい実装形態では、４８×のチップレートクロックが使用される。所与のチップ期間に、相関器５４_１から５４_１００（５４）は、各クロック期間中の４８アクセスコードのそれぞれを順次相関させる。

各相関器５４は、アクセスコードの１つを複合サンプルと効果的に混合するためのＭＵＸ５８_１から５８_１００を有する。バッファ６０_１から６０_１００（６０）は混合された結果を格納する。相関させた結果を生成するために、合計／ダンプ回路が使用される。４８符号の１つについて、混合された結果がバッファ６６_１から６６_１００に格納される。バッファされた結果は、４８レジスタ６８_１から６８_１００の１つに格納される。それらのレジスタは、合計／ダンプ回路が複数のチップにわたる値を累算することを可能にする。ＭＵＸ７０_１から７０_１００は、符号の１つに累算された結果を選択する。バッファ８０_１から８０_１００は、選択された結果をバッファする。複数のチップにわたる結果を累算するために、ある符号について先に累算された結果はＭＵＸ６２_１から６２_１００まで渡され、加算器６４_１から６４_１００は、先に累算された結果を次の混合サンプルに加算する。

指定された数のチップの後で、振幅装置８２_１から８２_１００が複合結果の振幅を決定する。４８符号のそれぞれの振幅がそれぞれのレジスタ８４_１から８４_１００に格納される。ＭＵＸ８６_１からＭＵＸ８６_１００は、各相関器５４_１から５４_１００ごとにそれぞれの符号での結果を出力する。

図５の実装形態を使用すれば、１つの相関器セット９０は１００チップのチップ遅延拡散にわたって４８符号を処理することができる。ノードＢの範囲を拡大するために、生成された符号の半分を、他の符号の１００チップ遅延バージョンとすることもできる。その結果、相関器バンク６８は、１チップ期間に２００チップの遅延にわたって２４符号を処理することができる。

別の実装形態では、相関器５４を相関器セット９０に加えることによって、セット９０のチップ範囲を拡大することもできる。また、生成された符号およびクロックレートを変動させることによって、処理される符号の数を変えることもできる。

１個の全方向性アンテナを用いる基地局を有するセルを示す図である。 １セクタ当たり２個のアンテナ素子を用いる基地局を有する、６セクタを有するセルを示す図である。 パスサーチャを簡略化した図である。 相関器セットを簡略化した図である。 ＡＳＩＣを付加することによるパスサーチャのスケーリングを示す図である。 好ましい３ＧＰＰ相関器セットを示す図である。

符号の説明

２８_１・・・２８_Ｍ アンテナ
３０ アンテナ制御装置
３２ 符号制御装置
３４_１・・・３４_Ｏ 相関器セット
３６ ソータ／ポストプロセッサ
３８ パスセレクタ
４０_１、４０_Ｐ−１ 遅延装置
４２_１・・・４２_Ｐ 相関器

Claims (7)

1. ユーザから信号を受信する少なくとも１個のアンテナと、
   各相関器が入力されたユーザ符号を前記少なくとも１個のアンテナの入力されたアンテナ出力と相関させる相関器のセット、
   前記少なくとも１個のアンテナの任意の出力を前記相関器のセットの各相関器の入力に選択的に結合するアンテナ制御装置、
   前記相関器のセットへの入力のためにユーザ符号を選択する符号位相制御装置、
   各遅延が前記選択されたユーザ符号を所定の量だけ遅延させ、前記相関器のセットの各相関器が前記選択されたユーザ符号の異なる符号位相遅延を受け取る一連の遅延、および
   前記相関器のセットの各相関器の出力エネルギレベルをソートし、前記ソートされた出力エネルギレベルに基づいてユーザに対するパスプロファイルを作成するソータおよびパスセレクタを含むパスサーチャと
   を備えることを特徴とするノードＢ／基地局。
2. 前記一連の遅延の各遅延は前記選択されたユーザ符号を１チップ遅延だけ遅延させることを特徴とする請求項１に記載のノードＢ／基地局。
3. 前記パスサーチャは受信ユーザ信号のチップレートの倍数で動作し、前記相関器セットは前記チップレートの各倍数ごとに異なるユーザ符号とアンテナの組み合わせとを相関させることを特徴とする請求項１に記載のノードＢ／基地局。
4. 前記ソータおよびパスセレクタは、各ユーザごとのパスプロファイルを、そのユーザの信号を受信する各アンテナごとに作成することを特徴とする請求項１に記載のノードＢ／基地局。
5. 前記ソータおよびパスサーチャは、複数のアンテナを介して受信するそのユーザの信号のパスを含む各ユーザごとのパスプロファイルを作成することを特徴とする請求項１に記載のノードＢ／基地局。
6. 前記パスプロファイルの少なくとも１つはセルの異なるセクタからのパスを含むことを特徴とする請求項５に記載のノードＢ／基地局。
7. 各相関器は整合フィルタであることを特徴とする請求項１に記載のノードＢ／基地局。

Images